KR20000039692A - 반도체장치의 비어홀 형성방법 - Google Patents
반도체장치의 비어홀 형성방법 Download PDFInfo
- Publication number
- KR20000039692A KR20000039692A KR1019980055098A KR19980055098A KR20000039692A KR 20000039692 A KR20000039692 A KR 20000039692A KR 1019980055098 A KR1019980055098 A KR 1019980055098A KR 19980055098 A KR19980055098 A KR 19980055098A KR 20000039692 A KR20000039692 A KR 20000039692A
- Authority
- KR
- South Korea
- Prior art keywords
- interlayer insulating
- insulating film
- forming
- wiring
- interlayer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000011229 interlayer Substances 0.000 claims description 79
- 238000005530 etching Methods 0.000 claims description 39
- 239000010410 layer Substances 0.000 claims description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 229920000642 polymer Polymers 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000010365 information processing Effects 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 10
- 239000010408 film Substances 0.000 description 65
- 239000007789 gas Substances 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체장치의 비어홀 형성방법에 관한 것으로서, 특히, 반도체장치의 다층배선 형성시 낮은 유전상수값을 갖는 폴리머를 금속 배선층간의 층간절연막으로 사용하는 경우 층간절연막을 다층구조로 형성하여 상부절연막을 일차 식각한 다음 잔류한 상부 절연막을 식각마스크로 이용하여 하부 절연막을 이차 식각하므로서 비어홀을 형성하도록한 절연막을 식각마스크로 이용하는 반도체장치의 다층절연막을 제거하여 형성하는 비어홀 형성방법에 관한 것이다.
본 발명에 따른 반도체장치의 비어홀 형성방법은 절연층이 형성된 반도체기판의 절연층 위에 제 1 배선을 형성하는 단계와, 제 1 배선의 표면을 포함하는 절연층 위에 저유전률을 갖는 물질로 제 1 층간절연막을 형성하는 단계와, 제 1 층간절연막 위에 제 2 층간절연막을 형성하는 단계와, 제 1 배선의 상부와 대응하는 제 2 층간절연막의 소정부위를 제거하는 단계와, 잔류한 제 2 층간절연막을 식각마스크로 이용하여 식각마스크로 보호되지 않는 부위의 제 1 층간절연막을 제거하여 제 1 금속배선의 소정 부위를 노출시키는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체장치의 비어홀 형성방법에 관한 것으로서, 특히, 반도체장치의 다층배선 형성시 낮은 유전상수값을 갖는 폴리머를 금속 배선층간의 층간절연막으로 사용하는 경우 층간절연막을 다층구조로 형성하여 상부절연막을 일차 식각한 다음 잔류한 상부 절연막을 식각마스크로 이용하여 하부 절연막을 이차 식각하므로서 비어홀을 형성하도록한 절연막을 식각마스크로 이용하는 반도체장치의 다층절연막을 제거하여 형성하는 비어홀 형성방법에 관한 것이다.
종래 기술에서 다층배선 구조에서 사용되는 층간 배선을 전기적으로 연결하기 위한 플러그를 형성하기 위하여 형성되는 비어콘택의 비어홀 형성방법은 하부 배선을 형성한 후 그 위에 층간절연막을 형성하고 소정 부분을 제거하므로서 이루어진다.
일반적으로 고집적 반도체소자에서 층간절연층의 구조는 그 층의 평탄화 및 유전율 감소를 위해 적층으로 이루어진다. 이러한 적층구조의 층간절연층 중 하부 배선층 바로 위에 위치하는 최하부 층간절연층은 전체 다층 배선의 정보처리 속도에 큰 영향을 주므로 낮은 유전상수값을 갖는 물질로 구성된다. 이는 유전상수가 크면 기생 캐패시턴스 또한 커져서 동작속도를 지연시키기 때문이다.
이와 같은 다층 구조의 층간절연층의 소정 부분을 포토레지스트를 사용하는 사진식각공정으로 제거하여 비어홀(via hole)을 형성한다. 즉, 노광 및 현상으로 형성된 포토레지스트패턴을 식각마스크로 이용하여 층간절연층을 식각하므로서 비어홀을 하부 금속배선 위에 형성하게 된다. 이때, 식각은 플라즈마를 이용한 건식식각 장치에서 진행되며, 사용되는 식각제로는 CF4를 주 식각기체로 사용하는 반응성이온식각법(reactive ion etching), 플라즈마 타입등의 기존의 플라즈마를 이용한 방식으로 진행되며 사용되는 기체로는 Ar, CF4, CHF3등의 혼합기체를 사용하여 왔고 일부 고밀도 플라즈마를 이용하는 경우에는 C2F6만을 첨가하여 진행한다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체장치의 비어홀 형성방법을 도시하는 공정단면도이다.
도 1a를 참조하면, 반도체기판에 형성된 절연층으로서 산화막(10)위에 하부 금속층을 형성한 다음 포토리쏘그래피로 하부금속층을 패터닝하여 하부금속배선(11)을 형성한다.
하부금속배선(11)의 노출된 표면을 포함하는 산화막(10) 위에 산화막으로 제 1 층간절연막(12)을 증착하여 형성한 다음, 그 위에 제 2 층간절연막(13)으로 3.0이하의 저유전상수값을 갖는 유전체를 두껍게 증착하여 형성한다. 이때, 유전율이 2.7이하인 물질 특히 폴리머를 사용하는 경우에는 폴리머의 주성분이 C,H,O로 이루어지므로 종래 식각방법으로는 식각이 곤란하다.
그리고, 제 2 층간절연막(13)위에 일반적인 절연재료로 산화막을 CVD법으로 증착하여 제 3 층간절연막(14)을 얇게 증착하여 형성한다.
도 1b를 참조하면, 제 3 층간절연막(14) 위에 포토레지스트를 도포한 후 하부금속배선(11)의 상부에 대응하는 부위의 제 3 층간절연막(14)의 일부 표면을 노출시키는 포토레지스트패턴(15)을 노광 및 현상으로 형성한다.
도 1c를 참조하면, 포토레지스트패턴(15)을 식각마스크로 이용하는 플라즈마 식각을 제 3, 제 2, 제 1 층간절연막에 실시하여 잔류한 제 3, 제 2, 제 1 층간절연막(140,130,120)으로 두러싸인 비어홀을 형성한다. 이때, 식각제로는 불화탄소 라디칼을 포함하는 CF4를 주식각기체로 사용한다.
따라서, 비어홀의 형성으로 하부금속배선(11)의 일부 표면이 노출되었다.
만약, 제 1 층간절연막을 형성하지 않고 하부금속배선 위에 직접 저유전상수값을 가진 폴리머를 증착하게 되면 불화탄소 라디칼을 포함하는 식각제로는 식각이 곤란하다.
도 1d를 참조하면, 포토레지스트패턴을 애슁(ashing) 처리하여 제거한다. 이때, 애슁은 산소 플라즈마를 이용하여 진행하는데 폴리머로 이루어진 제 2 층간절연막(131)의 노출된 측면이 수축(shrinkage)반응하여 비어홀 측벽이 활처럼 휘어진 형태의 단면 프로파일을 갖게 된다.
그러나, 상술한 종래 기술에 따른 비어홀 형성방법은 종래의 식각방법으로는 유전상수값이 3.0이하인 물질을 식각하기 곤란하고, 포토레지스트패턴 제거시 산소 플라즈마와 저유전물질이 반응하여 비어홀의 형태에 스트레스를 주므로 저유전율의 층간절연막을 사용하기 어려워 전체배선의 정보처리 속도를 개선시키기 곤란한 문제점이 있다.
따라서, 본 발명의 목적은 반도체장치의 다층배선 형성시 낮은 유전상수값을 갖는 폴리머를 금속 배선층간의 층간절연막으로 사용하는 경우 층간절연막을 다층구조로 형성하여 상부절연막을 일차 식각한 다음 잔류한 상부 절연막을 식각마스크로 이용하여 하부 절연막을 이차 식각하므로서 비어홀을 형성하도록한 절연막을 식각마스크로 이용하는 반도체장치의 다층절연막을 제거하여 형성하는 비어홀 형성방법을 제공하는데 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 반도체장치의 비어홀 형성방법은 절연층이 형성된 반도체기판의 절연층 위에 제 1 배선을 형성하는 단계와, 제 1 배선의 표면을 포함하는 절연층 위에 저유전률을 갖는 물질로 제 1 층간절연막을 형성하는 단계와, 제 1 층간절연막 위에 제 2 층간절연막을 형성하는 단계와, 제 1 배선의 상부와 대응하는 제 2 층간절연막의 소정부위를 제거하는 단계와, 잔류한 제 2 층간절연막을 식각마스크로 이용하여 식각마스크로 보호되지 않는 부위의 제 1 층간절연막을 제거하여 제 1 금속배선의 소정 부위를 노출시키는 단계를 포함하여 이루어진다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체장치의 비어홀 형성방법을 도시하는 공정단면도
도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 비어홀 형성방법을 도시하는 공정단면도
본 발명의 다층배선 연결용 비어홀을 형성하는 방법은 하부공정이 진행된 절연막 위에 하부 금속배선을 형성하고 그 위에 층간절연막을 두껍게 증착한다. 층간절연막은 평탄화를 확보하고 유전율의 감소를 위해 다층구조의 층간절연막을 형성한다.
특히, 하부 금속배선 위에 형성되는제 1 층간절연막이 전체 다층배선의 정보처리 속도를 결정하는데 큰 영향을 주므로 낮은 유전률을 갖는 재료로 형성한다. 유전율이 2.7 이하인 폴리머와 같은 물질을 제 1 층간절연막으로 형성하게 되는 경우 그 주요성분이 C, H, O와 같은 원소로 이루어진다. 그리고, 제 1 층간절연막 위에 종래기술에서 사용되는 산화막 등으로 제 2 층간절연막을 형성하게 된다.
그다음, 사진식각공정을 제 1, 제 2 층간절연막에 실시하여 금속배선간에 전기적 연결을 필요로 하는 부위에 비어 홀을 형성한다. 이때, 노광 및 현상으로 형성된 포토레지스트패턴을 제 1 식각마스크로 이용하여 제 2 층간절연막을 플라즈마를 이용하는 식각장치에서 제거한 후 포토레지스트패턴을 제거한다. 제 2 층간절연막 식각의 조건은 종래의 불화탄소 계열의 식각제를 사용하는데, 따라서 제 1 층간절연막은 식각되지 않고 식각정지막으로 작용하여 제 1 층간절연층의 일부 표면을 노출시킨 상태에서 식각작용이 정지하게 된다.
그리고,패터닝된 제 2 층간절연막을 다시 식각마스크로 이용하여 그 하부에 있는 제 1 층간절연막을 식각하여 비어홀을 완성하게된다. 이때, 식각조건은 플라즈마 식각장치에서 O2와Ar을 또는 O2와 N2를 주요 식각제로 사용하고 소량의 불화탄소 기체를 첨가하여 사용할 수 있다. 기체 유량은 O2의 경우 15-50 sccm, Ar과 N2는 20-60 sccm을 사용하고, 경우에 따라 소량 첨가되는 불화탄소의 경우 0-10 sccm의 범위로하여 사용한다. 제 1 층간절연막 식각시 마스크로 사용되는 제 2 층간절연막의 형성 두께는 식각선태비를 고려하여 결정하며, 전체 유전율을 감소시키는 측면에서 500-3000Å 수준에서 가능하면 얇게 형성하도록 적정화한다.
도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 비어홀 형성방법을 도시하는 공정단면도이다.
도 2a를 참조하면, 반도체기판인 실리콘기판에 형성된 절연층으로서 산화막(20)위에 하부 금속층을 형성한 다음 포토리쏘그래피로 하부금속층을 패터닝하여 하부금속배선(21)을 형성한다.
하부금속배선(21)의 노출된 표면을 포함하는 산화막(20) 위에 제 1 층간절연막(22)으로 3.0이하의 저유전상수값을 갖는 유전체를 두껍게 증착하여 형성한다. 이때, 유전율이 2.7이하인 물질 특히 폴리머를 사용하는 경우에는 폴리머의 주성분이 C,H,O로 이루어지므로 종래 식각방법으로는 식각이 곤란하다.
그리고, 제 1 층간절연막(22)위에 일반적인 절연재료로 산화막을 CVD법으로 증착하여 제 2 층간절연막(23)을 얇게 증착하여 형성한다.
도 2b를 참조하면, 제 2 층간절연막(23) 위에 포토레지스트를 도포한 후 하부금속배선(12)의 상부에 대응하는 부위의 제 2 층간절연막의 일부 표면을 노출시키는 포토레지스트패턴(24)을 노광 및 현상으로 형성한다.
포토레지스트패턴(24)을 제 1 식각마스크로 이용하여 제 2 층간절연막을 플라즈마를 이용하는 식각장치에서 제거한. 이때, 제 2 층간절연막(230) 식각의 조건은 종래의 불화탄소 계열의 식각제를 사용하는데, 따라서 폴리머로 형성된 제 1 층간절연막(22)은 식각되지 않고 식각정지막으로 작용하여 제 1 층간절연막(22)의 일부 표면을 노출시킨 상태에서 식각작용이 정지하게 된다.
도 2c를 참조하면, 포토레지스트패턴을 산소 플라즈마를 이용하는 애슁처리로 제거한다. 포토레지스트패턴을 현 단계에서 제거하는 이유는 이후 제 1 층간절연막 식각후 제거하게 되면 산소 플라즈마가 폴리머와 반응하여 비어홀의 특성을 열화시키기 때문이다.
도 2d를 참조하면, 패터닝된 제 2 층간절연막(23)을 다시 식각마스크로 이용하여 그 하부에 있는 제 1 층간절연막(221)을 식각하여 비어홀을 완성하게된다. 이때, 식각조건은 플라즈마 식각장치에서 O2와 Ar을 또는 O2와 N2를 주요 식각제로 사용하고 소량의 불화탄소 기체를 첨가하여 사용할 수 있다. 기체 유량은 O2의 경우 15-50 sccm, Ar과 N2는 20-60 sccm을 사용하고, 경우에 따라 소량 첨가되는 불화탄소의 경우 0-10 sccm의 범위로하여 사용한다. 제 1 층간절연막 식각시 마스크로 사용되는 제 2 층간절연막의 형성 두께는 식각선태비를 고려하여 결정하며, 전체 유전율을 감소시키는 측면에서 500-3000Å 수준에서 가능하면 얇게 형성하도록 적정화한다.
이후, 도시되지는 않았으마 텅스텐 등의 도전물질을 사용하여 비어홀을 충전시키는 플러그를 형성한 다음, 플러그 표면을 포함하는 제 2 층간절연막 위에 금속층을 형성한 다음 패터닝하여 상부 금속배선을 형성하므로서 다층배선간의 비어 콘택을 완성한다.
따라서, 본 발명은 종래 식각기술로 식각하기 곤란한 유전율 3.0 이하의 재료로 형성한 절연막을 식각하기 용이하고, 제 2 층간절연막 식각 후 포토레지스트패턴을 제거하고 잔류한 제 2 층간절연막을 식각마스크로 이용하므로서 비어홀의 형태 및 특성을 보존하며, 또한, 층간절연막의 대부분을 저유전율을 갖는 물질로 형성하므로 전체 다층배선의 정보처리 속도를 증가시키는 장점이 있다.
Claims (8)
- 절연층이 형성된 반도체기판의 상기 절연층 위에 제 1 배선을 형성하는 단계와,상기 제 1 배선의 표면을 포함하는 상기 절연층 위에 저유전률을 갖는 물질로 제 1 층간절연막을 형성하는 단계와,상기 제 1 층간절연막 위에 제 2 층간절연막을 형성하는 단계와,상기 제 1 배선의 상부와 대응하는 상기 제 2 층간절연막의 소정부위를 제거하는 단계와,잔류한 상기 제 2 층간절연막을 식각마스크로 이용하여 상기 식각마스크로 보호되지 않는 부위의 상기 제 1 층간절연막을 제거하여 상기 제 1 금속배선의 소정 부위를 노출시키는 단계로 이루어진 반도체장치의 비어홀 형성방법.
- 청구항 1에 있어서, 상기 제 1 층간절연막은 유전률 3.0 이하의 물질로 형성하는 것이 특징인 반도체장치의 비어홀 형성방법.
- 청구항 1에 있어서, 상기 제 1 층간절연막은 유전률 2.7 이하의 폴리머로 형성하는 것이 특징인 반도체장치의 비어홀 형성방법.
- 청구항 1에 있어서, 상기 제 1 배선의 상부와 대응하는 상기 제 2 층간절연막의 소정부위를 제거하는 단계는,상기 제 2 층간절연막 위에 상기 제 2 층간절연막의 소정부위를 노출시키는 포토레지스트패턴을 형성하는 단계와,상기 포토레지스트패턴으로 보호되지 않는 부위의 상기 제 2 층간절연막을 제거하는 단계와,상기 포토레지스트패턴을 제거하는 단계를 더 포함하여 이루어진 것이 특징인 반도체장치의 비어홀 형성방법.
- 청구항 1에 있어서, 상기 제 2 층간절연막의 형성두께는 상기 제 1 층간절연막과의 식각선택비와 전체 유전률의 감소를 고려하여 결정하는 것이 특징인 반도체장치의 비어홀 형성방법.
- 청구항 5에 있어서, 상기 제 2 층간절연막의 형성두께는 500-3000Å 범위내에서 형성하는 것이 특징인 반도체장치의 비어홀 형성방법.
- 청구항 1에 있어서, 상기 제 1 층간절연막을 식각하는 단계는,플라즈마 식각장치에서 실시하고 O2와 Ar을 또는 O2와 N2를 주요 식각제로 사용하고 소량의 불화탄소 기체를 첨가하여 사용할 수 있으며 상기 식각제 기체 유량은 O2의 경우 15-50 sccm, Ar과 N2는 20-60 sccm을 사용하고, 경우에 따라 소량 첨가되는 불화탄소의 경우 0-10 sccm의 범위로하여 사용하는 것이 특징인 반도체장치의 비어홀 형성방법.
- 청구항 1에 있어서, 상기 제 1 금속배선의 소정 부위를 노출시키는 단계 이후,상기 제 1 층간절여막과 상기 제 2 층간절연막이 제거된 부위에 도전성 플러그를 형성하는 단계와,상기 플러그 표면을 포함하는 상기 제 2 층간절연층위에 상부 배선을 형성하는 단계를 더 포함하여 이루어진 것이 특징인 반도체장치의 비어홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980055098A KR100278995B1 (ko) | 1998-12-15 | 1998-12-15 | 반도체장치의 비어홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980055098A KR100278995B1 (ko) | 1998-12-15 | 1998-12-15 | 반도체장치의 비어홀 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000039692A true KR20000039692A (ko) | 2000-07-05 |
| KR100278995B1 KR100278995B1 (ko) | 2001-02-01 |
Family
ID=19562918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980055098A KR100278995B1 (ko) | 1998-12-15 | 1998-12-15 | 반도체장치의 비어홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100278995B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100371691B1 (ko) * | 2000-08-16 | 2003-02-06 | 정동근 | 저유전 플라스마 중합체 박막 및 이를 이용한 반도체 소자의 제조 방법 |
| KR100719727B1 (ko) * | 2005-12-28 | 2007-05-17 | 동부일렉트로닉스 주식회사 | 반도체 장치 형성 방법 |
-
1998
- 1998-12-15 KR KR1019980055098A patent/KR100278995B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100371691B1 (ko) * | 2000-08-16 | 2003-02-06 | 정동근 | 저유전 플라스마 중합체 박막 및 이를 이용한 반도체 소자의 제조 방법 |
| KR100719727B1 (ko) * | 2005-12-28 | 2007-05-17 | 동부일렉트로닉스 주식회사 | 반도체 장치 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100278995B1 (ko) | 2001-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100308101B1 (ko) | 반도체장치와그의제조방법 | |
| US5686354A (en) | Dual damascene with a protective mask for via etching | |
| US7538023B2 (en) | Method of manufacturing a semiconductor wafer device having separated conductive patterns in peripheral area | |
| US6066569A (en) | Dual damascene process for metal layers and organic intermetal layers | |
| KR100494955B1 (ko) | 유동성희생산화물을이용하는이중다마신법을사용한다층동일평면금속/절연체막형성방법 | |
| US20020168849A1 (en) | Method of manufacturing interconnection line in semiconductor device | |
| US6211063B1 (en) | Method to fabricate self-aligned dual damascene structures | |
| KR20000048294A (ko) | 듀얼 다마신 배선의 형성방법 | |
| US5198298A (en) | Etch stop layer using polymers | |
| CN109804463B (zh) | 用于形成双镶嵌互连结构的方法 | |
| JP4108228B2 (ja) | 半導体装置の製造方法 | |
| US6479884B2 (en) | Interim oxidation of silsesquioxane dielectric for dual damascene process | |
| US6995087B2 (en) | Integrated circuit with simultaneous fabrication of dual damascene via and trench | |
| US5966632A (en) | Method of forming borderless metal to contact structure | |
| JP2000223490A (ja) | 半導体装置の製造方法 | |
| US6348736B1 (en) | In situ formation of protective layer on silsesquioxane dielectric for dual damascene process | |
| KR100278995B1 (ko) | 반도체장치의 비어홀 형성방법 | |
| JPH1167909A (ja) | 半導体装置の製造方法 | |
| KR100315039B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH10163316A (ja) | 半導体装置における埋め込み配線の形成方法 | |
| JPH0917860A (ja) | 半導体素子における配線構造とその製造方法 | |
| KR0172726B1 (ko) | 반도체 소자의 다층금속배선 형성방법 | |
| KR100866122B1 (ko) | 듀얼 다마신 공정을 이용한 금속배선 형성방법 | |
| KR100414951B1 (ko) | 반도체소자의플러그형성방법 | |
| JPH07221110A (ja) | 半導体装置の配線構造とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |