CN106941075A - 半导体芯片的沟槽肖特基表面平坦化加工工艺 - Google Patents

半导体芯片的沟槽肖特基表面平坦化加工工艺 Download PDF

Info

Publication number
CN106941075A
CN106941075A CN201710135002.5A CN201710135002A CN106941075A CN 106941075 A CN106941075 A CN 106941075A CN 201710135002 A CN201710135002 A CN 201710135002A CN 106941075 A CN106941075 A CN 106941075A
Authority
CN
China
Prior art keywords
photoresist
thickness
time
spin coating
trench schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710135002.5A
Other languages
English (en)
Inventor
马文力
杨勇
姚伟明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YANGZHOU GUOYU ELECTRONICS Co Ltd
Original Assignee
YANGZHOU GUOYU ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YANGZHOU GUOYU ELECTRONICS Co Ltd filed Critical YANGZHOU GUOYU ELECTRONICS Co Ltd
Priority to CN201710135002.5A priority Critical patent/CN106941075A/zh
Publication of CN106941075A publication Critical patent/CN106941075A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体芯片的沟槽肖特基表面平坦化加工工艺，其步骤依次主要包括第一次光刻匀胶，第一次光刻胶回刻，第二次光刻匀胶，第二次光刻胶回刻，介质刻蚀，光刻胶剥离，所述第一次光刻胶匀胶和所述第二次光刻胶匀胶的光刻胶厚度为0.5～5.0um；所述第一次光刻胶回刻厚度为所述光刻胶厚度1.0～1.4倍；所述第二次光刻胶回刻厚度为的为所述光刻胶厚度0.7～1.1倍。本发明沟槽肖特基表面平坦化工艺，能够显著提高沟槽台阶处的光刻胶厚度，抑制刻蚀负载效应，提高沟槽肖特基的表面平整度。

Description

半导体芯片的沟槽肖特基表面平坦化加工工艺
技术领域
本发明属于半导体加工制造领域，特别适用于半导体芯片加工工艺中的表面平坦化工艺，更具体的说，涉及一种先进的沟槽肖特基的表面平坦化工艺。
背景技术
当前，功率半导体器件在电源转换领域具有无可替代的作用，尤其是沟槽型半导体功率器件，由于它们拥有极低的正向导通压降、优异的反向恢复特性、大幅降低的芯片价格，受到市场的广泛认可。然而，其加工工艺要求极其苛刻。由于硅片表面沟槽的存在，首先，由于光刻胶的回流特性，在沟槽拐角处的光刻胶厚度比无沟槽处的厚度显著降低，导致对后续刻蚀工艺的刻蚀选择比提升，在某些情况下甚至会导致介质产生刻蚀缺陷；其次，由于沟槽深度以及宽度的变化，会导致刻蚀时介质的刻蚀速率产生变化，导致介质膜厚极差变大，图形线条变化加大；最后，由于沟槽处表面介质的起伏，会导致后续正面金属化接触电阻变大，在某些情况下甚至会出现金属空洞。综合以上几种因素，导致沟槽型半导体功率器件表面加工工艺难度显著增加。因此有必要开发新的沟槽肖特基表面平坦化工艺。
传统表面平坦化工艺包括多种方式，其中一种利用光刻胶进行平坦化的过程，包括，光刻匀胶，光刻胶回刻，介质刻蚀，光刻胶剥离。对于沟槽肖特基使用传统表面平坦化工艺，由于沟槽的存在，以及光刻胶的回流特性，会使沟槽顶部的光刻胶厚度显著低于芯片其余位置处的光刻胶厚度；由于刻蚀负载效应的存在，这会导致平坦化后芯片表面的介质刻蚀厚度极差显著扩大，在沟槽台阶顶部甚至会出现介质刻蚀缺陷。本发明针对现有技术的不足，提出一种显著提高台阶处的光刻胶厚度、提高介质刻蚀后的沟槽肖特基表面平整度、同时显著抑制刻蚀负载效应。
发明内容
本发明所要解决的技术问题是提供一种半导体芯片沟槽肖特基表面平坦化加工工艺，其能够显著提高沟槽台阶处的光刻胶厚度、抑制刻蚀负载效应、同时降低介质刻蚀厚度极差，减小刻蚀缺陷的形成。
为解决上述技术问题，本发明提供的技术方案是一种半导体芯片的沟槽肖特基表面平坦化加工工艺，其包括第一次光刻匀胶，第一次光刻胶回刻，第二次光刻匀胶，第二次光刻胶回刻，介质刻蚀，光刻胶剥离，所述第一次光刻胶匀胶和所述第二次光刻胶匀胶的光刻胶厚度为0.5～5.0um；所述第一次光刻胶回刻厚度为所述光刻胶厚度1.0～1.4倍；所述第二次光刻胶回刻厚度为的为所述光刻胶厚度0.7～1.1倍。
所述第一次光刻胶回刻和所述第二次光刻胶回刻均采用干法刻蚀工艺。
所述干法刻蚀工艺为等离子体刻蚀、反应离子刻蚀或聚焦离子刻蚀。
在所述第一次光刻胶回刻前后增加单次或多次烘烤过程及冷却过程。
所述烘烤温度75～130℃，时间3～300秒。
所述冷却过程为自然冷却或冷板冷却，所述冷板冷却温度20～30℃，冷却时间30s～30min。
本发明的半导体芯片沟槽肖特基表面平坦化工艺，通过增加一次光刻匀胶及光刻回刻，便能够显著提高沟槽台阶处的光刻胶厚度，抑制刻蚀负载效应，提高沟槽肖特基的表面平整度，提高产品加工质量。在某些情况下，因光刻胶在沟槽台阶处的厚度显著低于无沟槽区域的光刻胶厚度，采用传统匀胶工艺甚至需要增加一次光刻、刻蚀来弥补光刻胶厚度降低带来的负面作用。本发明的沟槽肖特基表面平坦化工艺，仅增加光刻胶回刻以及一次光刻匀胶过程。
附图说明
图1，本发明沟槽肖特基表面平坦化工艺流程示意图。
具体实施方式
针对上述技术方案，现举一较佳实施例并结合图示进行具体说明。本发明的沟槽肖特基表面平坦化工艺方法，依次主要包括第一次光刻匀胶、第一次光刻胶回刻、第二次光刻匀胶、第二次光刻胶回刻、介质刻蚀、光刻胶剥离。
由于本发明的光刻匀胶及光刻回刻、介质刻蚀、光刻胶剥离等均为现有技术，因此，在本实施例中对各个步骤进行简单描述。在带有沟槽肖特基的表面未平坦化的半导体芯片1上进行光刻胶匀胶制作。第一次光刻胶匀胶2及第二次光刻胶匀胶4的加工工艺，主要包括：热板烘烤，通常的烘烤温度为70～150℃，更具体的烘烤温度为75～130℃，时间3～300秒，更具体的时间为10～60秒；增粘剂涂覆，增粘剂的主要成分通常为含量90％～99.9999％的六甲基二硅胺，涂覆温度为70～130℃，时间为10～60秒；冷板冷却，温度20～30℃，冷却时间为10～120秒；光刻胶旋涂，使用设备一次完成滴胶以及旋转涂布动作，通常的滴胶量为0.1～20毫升/片，在真空状态下将硅片固定在转子上，通过转子高速旋转将多余的光刻胶甩掉，同时在硅片表面形成厚度均匀的光刻胶，转子的转速通常为1000～10000转每分钟，使光刻胶厚度保持在0.5～5.0um之间。虽然第一次光刻胶匀胶厚度与第二次光刻胶匀胶厚度范围相同，但是第一次光刻胶匀胶厚度与第二次光刻胶匀胶厚度不同，该厚度由半导体芯片沟槽宽度及深度决定。比如：第一次光刻胶匀胶厚度为1.1um，第二次光刻胶匀胶厚度2.0um。对涂覆好的光刻胶再次进行热板烘烤，烘烤温度与时间与上述烘烤条件相同；紧接着进行冷板冷却，冷板冷却条件与上述冷板条件相同。
在第一次光刻胶匀胶和第二次光刻胶匀胶工艺后，分别进行第一次光刻胶回刻3和第二次光刻胶回刻5的加工工艺制作。光刻胶回刻工艺，可以使用等离子体刻蚀、反应离子刻蚀或聚焦离子刻蚀等多种方式的干法刻蚀，在本实例中采用等离子体干法刻蚀工艺进行光刻胶回刻。等离子体刻蚀通常的刻蚀气体为CF4、CHF3、C4F8、C2F6、SF6、HBr、Cl2、O2、He、Ar中的一种或几种的组合,现列举其中一种组合：刻蚀气体采用CF4、O2的混合气体，其中CF4流量10～60ml/min，O2流量10～40ml/min，真空压力10mTorr～2Torr，射频功率50～5000W，电极间距0.5～10cm，刻蚀时间1～20min。第一次光刻胶回刻厚度为光刻胶厚度1.0～1.4倍；第二次光刻胶回刻厚度为的为光刻胶厚度0.7～1.1倍。通过在原有工艺基础上增加第二次光刻胶匀胶及第二次光刻胶回刻，可以增加沟槽台阶处的光刻胶厚度，提高介质刻蚀后的沟槽肖特基表面平整度。
介质刻蚀6，使用干法刻蚀工艺，根据刻蚀介质的不同可以选择不同的刻蚀气体，通常的刻蚀气体为CF4、CHF3、C4F8、C2F6、SF6、HBr、Cl2、NF3、BCl3、O2、He、Ar中的一种或几种的组合,例如：使用SF6、CL2、He组合刻蚀多晶硅，SF6流量10～200ml/min，CL2流量10～200ml/min，He流量10～200ml/min，真空压力10mTorr～2Torr，射频功率50～5000W，电极间距0.5～10cm。
光刻胶剥离可以使用干法去胶、湿法去胶或它们的组合形式，干法去胶可以使用如下气氛组合CF4、O2，其中CF4流量10～200ml/min，O2流量10～200ml/min，真空压力10mTorr～2Torr，射频功率50～5000W，电极间距0.5～10cm，刻蚀时间20～200min；湿法去胶可以使用一定比例的硫酸、双氧水以及水的混合液体，例如体积比1:1～5:1～20，温度60～150℃，时间15～60min，也可以是其他形式的湿法去胶。通过光刻胶剥离，得到最终的带有沟槽肖特基的表面平坦化后的半导体芯片7。
在本发明的第一次光刻胶回刻前后可以根据需求增加相应的烘烤及冷却，烘烤可以是热板、烘箱、紫外线等方式，温度70～180℃，时间2～60min；冷却可以使用冷板或者自然冷却的方式，冷板的温度通常为20～30℃，时间30s～30min。
本发明沟槽肖特基表面平坦化工艺与传统表面平坦化工艺相比，仅增加一次光刻胶匀胶以及一次光刻胶回刻加工工即可显著提高沟槽台阶处的光刻胶厚度，抑制刻蚀负载效应，提高沟槽肖特基的表面平整度。

Claims (6)

1.一种半导体芯片的沟槽肖特基表面平坦化加工工艺，其步骤依次主要包括第一次光刻匀胶，第一次光刻胶回刻，第二次光刻匀胶，第二次光刻胶回刻，介质刻蚀，光刻胶剥离，所述第一次光刻胶匀胶和所述第二次光刻胶匀胶的光刻胶厚度为0.5～5.0um；所述第一次光刻胶回刻厚度为所述光刻胶厚度1.0～1.4倍；所述第二次光刻胶回刻厚度为的为所述光刻胶厚度0.7～1.1倍。
2.根据权利要求1所述的半导体芯片的沟槽肖特基表面平坦化加工工艺，其特征在于所述第一次光刻胶回刻和所述第二次光刻胶回刻均采用干法刻蚀工艺。
3.根据权利要求1所述的半导体芯片的沟槽肖特基表面平坦化加工工艺，其特征在于所述干法刻蚀工艺为等离子体刻蚀、反应离子刻蚀或聚焦离子刻蚀。
4.根据权利要求1所述的半导体芯片的沟槽肖特基表面平坦化加工工艺，其特征在于在所述第一次光刻胶回刻前后增加单次或多次烘烤过程及冷却过程。
5.根据权利要求4所述的半导体芯片的沟槽肖特基表面平坦化加工工艺，其特征在于所述烘烤温度75～130℃，时间3～300秒。
6.根据权利要求4所述的半导体芯片的沟槽肖特基表面平坦化加工工艺，其特征在于所述冷却过程为自然冷却或冷板冷却，所述冷板冷却温度20～30℃，冷却时间30s～30min。
CN201710135002.5A 2017-03-08 2017-03-08 半导体芯片的沟槽肖特基表面平坦化加工工艺 Pending CN106941075A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710135002.5A CN106941075A (zh) 2017-03-08 2017-03-08 半导体芯片的沟槽肖特基表面平坦化加工工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710135002.5A CN106941075A (zh) 2017-03-08 2017-03-08 半导体芯片的沟槽肖特基表面平坦化加工工艺

Publications (1)

Publication Number Publication Date
CN106941075A true CN106941075A (zh) 2017-07-11

Family

ID=59469269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710135002.5A Pending CN106941075A (zh) 2017-03-08 2017-03-08 半导体芯片的沟槽肖特基表面平坦化加工工艺

Country Status (1)

Country Link
CN (1) CN106941075A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107300834A (zh) * 2017-07-12 2017-10-27 魏绍均 一种光刻胶回刻平坦化方法
CN108565215A (zh) * 2018-06-01 2018-09-21 上海华力集成电路制造有限公司 集成电路的制造方法
CN111983893A (zh) * 2020-08-28 2020-11-24 中国科学院微电子研究所 一种应用于表面有台阶的晶圆的涂胶及光刻方法
CN112076958A (zh) * 2020-09-18 2020-12-15 吉林华微电子股份有限公司 芯片涂胶方法、装置及匀胶机

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098007A (ja) * 1995-06-16 1997-01-10 Sony Corp 絶縁膜の平坦化方法
KR0179000B1 (ko) * 1991-01-16 1999-04-15 문정환 반도체 장치의 평탄화방법
CN102054703A (zh) * 2009-10-28 2011-05-11 中国科学院微电子研究所 一种无cmp的适用于后栅工艺的平坦化制备工艺
US20120266810A1 (en) * 2011-04-20 2012-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization system for high wafer topography

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0179000B1 (ko) * 1991-01-16 1999-04-15 문정환 반도체 장치의 평탄화방법
JPH098007A (ja) * 1995-06-16 1997-01-10 Sony Corp 絶縁膜の平坦化方法
CN102054703A (zh) * 2009-10-28 2011-05-11 中国科学院微电子研究所 一种无cmp的适用于后栅工艺的平坦化制备工艺
US20120266810A1 (en) * 2011-04-20 2012-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization system for high wafer topography

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107300834A (zh) * 2017-07-12 2017-10-27 魏绍均 一种光刻胶回刻平坦化方法
CN107300834B (zh) * 2017-07-12 2020-12-04 上海彤程电子材料有限公司 一种光刻胶回刻平坦化方法
CN108565215A (zh) * 2018-06-01 2018-09-21 上海华力集成电路制造有限公司 集成电路的制造方法
CN108565215B (zh) * 2018-06-01 2020-11-24 上海华力集成电路制造有限公司 集成电路的制造方法
CN111983893A (zh) * 2020-08-28 2020-11-24 中国科学院微电子研究所 一种应用于表面有台阶的晶圆的涂胶及光刻方法
CN112076958A (zh) * 2020-09-18 2020-12-15 吉林华微电子股份有限公司 芯片涂胶方法、装置及匀胶机
CN112076958B (zh) * 2020-09-18 2021-11-19 吉林华微电子股份有限公司 芯片涂胶方法、装置及匀胶机

Similar Documents

Publication Publication Date Title
CN106941075A (zh) 半导体芯片的沟槽肖特基表面平坦化加工工艺
WO2020238199A1 (zh) 一种双面钝化接触的p型高效电池及其制备方法
US9449821B2 (en) Composite hard mask etching profile for preventing pattern collapse in high-aspect-ratio trenches
CN103390581A (zh) 硅通孔刻蚀方法
CN103668467A (zh) 一种多晶硅片制绒添加剂及其应用
CN111128713A (zh) 一种改善NORD flash单元边界字线多晶硅残留的方法
CN103924305A (zh) 一种准单晶硅片绒面的制备方法
CN103413864B (zh) 一种适用于改善类单晶太阳电池外观色差问题的制绒工艺
CN111489972B (zh) 半导体结构及其形成方法
CN204167329U (zh) 冶金多晶硅太阳能电池片及太阳能电池板
CN104425228A (zh) 多晶硅栅极的形成方法
CN104241191B (zh) 一种金属线成膜工艺方法
CN105489481A (zh) 一种阶梯型厚栅氧化层的制作方法
CN108766878A (zh) 金属栅极的制造方法
CN115566078A (zh) 一种半导体介质层结构及制作方法
CN112164650A (zh) 一种倒梯型槽刻蚀工艺方法
CN103681306A (zh) 一种平缓光滑侧壁形貌的氮氧硅刻蚀方法
CN103515353B (zh) 一种光刻胶填充式金属互连结构及其制造方法
CN106952911A (zh) 鳍式半导体器件的形成方法
CN106783565A (zh) 改善有源区点状腐蚀缺陷的方法
CN106711237B (zh) 一种高压功率型肖特基二极管的制作方法
CN104465364B (zh) 一种消除有源区损伤的多晶硅刻蚀方法
CN106384758B (zh) 一种防边缘漏电的太阳电池刻边方法
CN104347378A (zh) 一种应用于沟槽型mos器件的沟槽栅的制备方法
CN109950141A (zh) 一种半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170711