CN108565215B - 集成电路的制造方法 - Google Patents

集成电路的制造方法 Download PDF

Info

Publication number
CN108565215B
CN108565215B CN201810554493.1A CN201810554493A CN108565215B CN 108565215 B CN108565215 B CN 108565215B CN 201810554493 A CN201810554493 A CN 201810554493A CN 108565215 B CN108565215 B CN 108565215B
Authority
CN
China
Prior art keywords
photoresist
pattern region
height
pad
graph area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810554493.1A
Other languages
English (en)
Other versions
CN108565215A (zh
Inventor
钱凯
陆连
李全波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201810554493.1A priority Critical patent/CN108565215B/zh
Publication of CN108565215A publication Critical patent/CN108565215A/zh
Application granted granted Critical
Publication of CN108565215B publication Critical patent/CN108565215B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种集成电路的制造方法，涉及半导体技术，包括：在晶圆上涂有机材料，其中，所述晶圆上包括第一图形区和第二图形区，所述第一图形区在单位面积内图形的数量大于所述第二图形区在单位面积内图形的数量；步骤S2，对有机材料进行显影工艺后的回退刻蚀；步骤S3，在步骤S2的基础上涂有机材料；步骤S4，在步骤S3的基础上对有机材料进行显影工艺后的回退刻蚀；以及步骤S5，进行所述晶圆上介电质的回退刻蚀；以提高半导体产品的良率。

Description

集成电路的制造方法
技术领域
本发明涉及一种半导体技术，尤其涉及一种集成电路的制造方法。
背景技术
在半导体集成电路制造中，随着技术节点从65nm到40nm到28nm到14nm，再到10nm一路演化并且往7nm，5nm方向行进，图形的特征尺寸越来越小，很多较大技术节点下的制造工艺在较小技术节点下已不再适用。在较小技术节点下，如扔采用较大技术节点下的制造工艺，将影响晶圆上器件性能，降低产品良率。
发明内容
本发明的目的在于提供一种集成电路的制造方法，在较小技术节点下，消除大焊盘的侧壁尖角，提高半导体产品的良率。
本发明提供的集成电路的制造方法，包括：步骤S1，在晶圆上涂有机材料，其中，所述晶圆上包括第一图形区和第二图形区，所述第一图形区在单位面积内图形的数量大于所述第二图形区在单位面积内图形的数量；步骤S2，对有机材料进行显影工艺后的回退刻蚀；步骤S3，在步骤S2的基础上涂有机材料；步骤S4，在步骤S3的基础上对有机材料进行显影工艺后的回退刻蚀；以及步骤S5，进行所述晶圆上介电质的回退刻蚀。
更进一步的，所述有机材料为光刻胶。
更进一步的，所述有机材料为耐高温富碳涂层材料或低温富碳涂层材料。
更进一步的，还包括步骤S41，在步骤S4的基础上涂光刻胶；以及步骤S42，在步骤S41的基础上对光刻胶进行显影工艺后的回退刻蚀。
更进一步的，所述第一图形区和所述第二图形区均包括至少一焊盘，且第二图形区内的焊盘的体积大于第一图形区内焊盘的体积，经步骤S5后，所述第一图形区内的焊盘的高度等于所述第二图形区内的焊盘的高度。
更进一步的，所述第二图形区包括至少一焊盘，经步骤S5后，所述第二图形区内的焊盘的侧壁不高于所述第二图形区内的焊盘的中心位置的高度。
更进一步的，所述第二图形区包括至少一焊盘，经步骤S4后，所述第二图形区内的光刻胶的高度小于所述第二图形区内的焊盘的高度。
更进一步的，经步骤S2后所述第二图形区内的光刻胶与第一图形区内的光刻胶的高度差大于经步骤S4后所述第二图形区内的光刻胶与第一图形区内的光刻胶的高度差。
更进一步的，经步骤S2后所述第二图形区内的光刻胶与第一图形区内的光刻胶的高度差大于经步骤S42后所述第二图形区内的光刻胶与第一图形区内的光刻胶的高度差。
更进一步的，所述晶圆的关键尺寸小于28nm。
本发明提供的集成电路的制造方法，在较小技术节点下，经过在晶圆上涂光刻胶、光刻胶的回退刻蚀、涂光刻胶及光刻胶的回退刻蚀的步骤，有效减小晶圆上稀疏图形区与密集图形区内光刻胶的高度差，在之后的对晶圆上介电质的回退刻蚀步骤中降低稀疏图形区内光刻胶对介电质回退刻蚀的影响，消除稀疏图形区内焊盘的侧壁尖角，提高半导体产品的良率。
附图说明
图1为一种晶圆的示意图。
图2a至2c分别为现有技术的集成电路的制造过程示意图。
图3a至3e为本发明一实施例的集成电路的制造过程示意图。
图中主要元件附图标记说明如下：
100、晶圆；110、第一图形区；120、第二图形区。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
在半导体集成电路制造技术中，晶圆上常存在大量不同的图形区域，请参阅图1，图1为一种晶圆的示意图。如图1所示，晶圆100上包括第一图形区110和第二图形区120，其中第一图形区110在单位面积内图形的数量较多，也即图形比较密集，第二图形区120在单位面积内图形的数量较少，也即图形比较稀疏。如，第一图形区110在面积S内包括两个小焊盘112及焊盘间的间隔区域，第二图形区120在面积S内包括一个大焊盘122及焊盘与其它图形之间的间隔区域。
请参阅图2a至2c，图2a至2c分别为现有技术的集成电路的制造过程示意图。如图2a所示，在集成电路的制造过程中，首先在晶圆100上涂光刻胶，相对于第二图形区120，由于第一图形区110内存在较多的间隔区域，且焊盘总体积比较小，因此较多光刻胶填充于小焊盘112之间的间隔区域，导致涂光刻胶后，第一图形区110内的光刻胶的高度小于第二图形区120内的光刻胶的高度，即第二图形区120内的光刻胶与第一图形区110内的光刻胶存在一个高度差。之后，对光刻胶进行显影工艺后的回退刻蚀，这个高度差会传递下去，如图2b所示，第一图形区110内的光刻胶的高度小于第二图形区120内的光刻胶的高度。之后，进行晶圆100上介电质的回退刻蚀，由于光刻胶的刻蚀速率小于介电质的刻蚀速率，且在第二图形区120内，光刻胶高度比较高，部分光刻胶遮掩住大焊盘122的部分介电质，而导致大焊盘122的侧壁出现尖角124，具体的可参考图2c。此尖角124为现有集成电路的制造过程中产生的技术问题，在较大技术节点的半导体产品中，此尖角对器件性能的影响为集成电路可以接受的，但随着技术节点不断变小，如28nm技术节点下，此尖角将影响焊盘性能，并进而影响半导体产品的良率。
在本发明一实施例中，提供一种集成电路的制造方法，适用于技术节点小于28nm的半导体产品，以解决目前的集成电路制造技术中稀疏图形区内焊盘侧壁尖角的问题。具体的，该集成电路的制造方法包括以下步骤：
步骤S1，在晶圆100上涂光刻胶。
同样的，如图1所示，晶圆100上包括第一图形区110和第二图形区120，其中第一图形区110在单位面积内图形的数量较多，第二图形区120在单位面积内图形的数量较少。请参阅图3a，图3a为本发明一实施例的集成电路的制造过程示意图。如图3a所示，类似图2a，在晶圆100上涂光刻胶后，第二图形区120内的光刻胶与第一图形区110内的光刻胶存在一个高度差。
步骤S2，对光刻胶进行显影工艺后的回退刻蚀。
请参阅图3b，图3b为本发明一实施例的集成电路的制造过程示意图。如图3b所示，类似图2b，步骤S1中的高度差会传递下去，第一图形区110内的光刻胶的高度小于第二图形区120内的光刻胶的高度。
步骤S3，在步骤S2的基础上涂光刻胶。
请参阅图3c，图3c为本发明一实施例的集成电路的制造过程示意图。如图3c所示，由于焊盘之间的间隔区域已基本被步骤S1中涂的光刻胶填充，在步骤S2的基础上再涂的光刻胶会在经步骤S2后的光刻胶上堆积，因此第二图形区120内的光刻胶与第一图形区110内的光刻胶的高度差变小。
步骤S4，在步骤S3的基础上对光刻胶进行显影工艺后的回退刻蚀。
请参阅图3d，图3d为本发明一实施例的集成电路的制造过程示意图。如图3d所示，步骤S3中的高度差会传递下去，但相对于步骤S2，第二图形区120内的光刻胶的高度变小。在本发明一实施例中，经步骤S4后，第二图形区120内的光刻胶的高度小于第二图形区120内的焊盘的高度。更进一步的，光刻胶不再遮挡第二图形区120内的焊盘。
步骤S5，进行晶圆上介电质的回退刻蚀。
由于第二图形区120内的光刻胶与第一图形区110内的光刻胶的高度差变小，则光刻胶对介电质的回退刻蚀的影响变小，请参阅图3e，图3e为本发明一实施例的集成电路的制造过程示意图。如图3e所示，在本发明一实施例中，经步骤S5后，第一图形区110内的焊盘的高度等于第二图形区120内的焊盘的高度。且第二图形区120内的焊盘122的侧壁不高于焊盘122中心位置的高度。具体的，如图3e所示，现有技术中的焊盘122侧壁存在尖角124的现象已被消除。
上述实施例，为较小技术节点下，消除大焊盘的侧壁尖角，提高半导体产品的良率提供了有效的解决方案。
上述实施例中的光刻胶还可为其它材料替代，在本发明一实施例中，只要是有机材料均可，如耐高温富碳涂层材料、低温富碳涂层材料等有机材料。
在本发明一实施例中，在步骤S4还可包括步骤S41和步骤S42，其中步骤S41为在步骤S4的基础上涂光刻胶，其中步骤S42为在步骤S41的基础上对光刻胶进行显影工艺后的回退刻蚀。如此进一步减小第二图形区120内的光刻胶与第一图形区110内的光刻胶的高度差。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种集成电路的制造方法，其特征在于，包括：
步骤S1，在晶圆上涂有机材料，其中，所述晶圆上包括第一图形区和第二图形区，所述第一图形区在单位面积内图形的数量大于所述第二图形区在单位面积内图形的数量，所述第一图形区和所述第二图形区均包括至少一焊盘，且第二图形区内的焊盘的体积大于第一图形区内焊盘的体积；
步骤S2，对有机材料进行显影工艺后的回退刻蚀；
步骤S3，在步骤S2的基础上涂有机材料；
步骤S4，在步骤S3的基础上对有机材料进行显影工艺后的回退刻蚀，经步骤S2后所述第二图形区内的光刻胶与第一图形区内的光刻胶的高度差大于经步骤S4后所述第二图形区内的光刻胶与第一图形区内的光刻胶的高度差，并使第二图形区内的光刻胶的高度小于第二图形区内的焊盘的高度；以及
步骤S5，进行所述晶圆上介电质的回退刻蚀，使所述第二图形区内的焊盘的侧壁不高于所述第二图形区内的焊盘的中心位置的高度。
2.根据权利要求1所述的集成电路的制造方法，其特征在于，所述有机材料为光刻胶。
3.根据权利要求1所述的集成电路的制造方法，其特征在于，所述有机材料为耐高温富碳涂层材料或低温富碳涂层材料。
4.根据权利要求1所述的集成电路的制造方法，其特征在于，还包括步骤S41，在步骤S4的基础上涂光刻胶；以及步骤S42，在步骤S41的基础上对光刻胶进行显影工艺后的回退刻蚀。
5.根据权利要求1或4任一项所述的集成电路的制造方法，其特征在于，经步骤S5后，所述第一图形区内的焊盘的高度等于所述第二图形区内的焊盘的高度。
6.根据权利要求1或4任一项所述的集成电路的制造方法，其特征在于，所述第二图形区包括至少一焊盘，经步骤S4后，所述第二图形区内的光刻胶的高度小于所述第二图形区内的焊盘的高度。
7.根据权利要求4所述的集成电路的制造方法，其特征在于，经步骤S2后所述第二图形区内的光刻胶与第一图形区内的光刻胶的高度差大于经步骤S42后所述第二图形区内的光刻胶与第一图形区内的光刻胶的高度差。
8.根据权利要求1所述的集成电路的制造方法，其特征在于，所述晶圆的关键尺寸小于28nm。
CN201810554493.1A 2018-06-01 2018-06-01 集成电路的制造方法 Active CN108565215B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810554493.1A CN108565215B (zh) 2018-06-01 2018-06-01 集成电路的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810554493.1A CN108565215B (zh) 2018-06-01 2018-06-01 集成电路的制造方法

Publications (2)

Publication Number Publication Date
CN108565215A CN108565215A (zh) 2018-09-21
CN108565215B true CN108565215B (zh) 2020-11-24

Family

ID=63552611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810554493.1A Active CN108565215B (zh) 2018-06-01 2018-06-01 集成电路的制造方法

Country Status (1)

Country Link
CN (1) CN108565215B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101969098A (zh) * 2010-08-11 2011-02-09 上海腾怡半导体有限公司 一种磁阻传感器的制造方法
CN104658906A (zh) * 2013-11-22 2015-05-27 上海和辉光电有限公司 一种半导体平坦化层的制作方法
CN106941075A (zh) * 2017-03-08 2017-07-11 扬州国宇电子有限公司 半导体芯片的沟槽肖特基表面平坦化加工工艺
CN107300834A (zh) * 2017-07-12 2017-10-27 魏绍均 一种光刻胶回刻平坦化方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019661A (ja) * 2003-06-26 2005-01-20 Nitto Denko Corp レジスト除去方法
CN100370580C (zh) * 2004-03-29 2008-02-20 雅马哈株式会社 半导体晶片及其制造方法
US20150262949A1 (en) * 2014-03-14 2015-09-17 Lsi Corporation Method for Fabricating Equal Height Metal Pillars of Different Diameters

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101969098A (zh) * 2010-08-11 2011-02-09 上海腾怡半导体有限公司 一种磁阻传感器的制造方法
CN104658906A (zh) * 2013-11-22 2015-05-27 上海和辉光电有限公司 一种半导体平坦化层的制作方法
CN106941075A (zh) * 2017-03-08 2017-07-11 扬州国宇电子有限公司 半导体芯片的沟槽肖特基表面平坦化加工工艺
CN107300834A (zh) * 2017-07-12 2017-10-27 魏绍均 一种光刻胶回刻平坦化方法

Also Published As

Publication number Publication date
CN108565215A (zh) 2018-09-21

Similar Documents

Publication Publication Date Title
US9857677B2 (en) Dummy patterns
US20220157619A1 (en) Textile patterning for subtractively-patterned self-aligned interconnects, plugs, and vias
US10593627B2 (en) Doric pillar supported maskless airgap structure for capacitance benefit with unlanded via solution
KR102283950B1 (ko) 미리 정의된 구조체들의 계면의 화학적 제어 및 패터닝을 위해 광활성 재료들을 사용하는 퇴적 방식들 및 재료들
CN108565216B (zh) 双大马士革通孔工艺的返工方法
US20150333022A1 (en) Contact pads for integrated circuit packages
US10692757B2 (en) Means to decouple the diffusion and solubility switch mechanisms of photoresists
US9159578B2 (en) Self-aligned devices and methods of manufacture
US10535646B2 (en) Systems and methods for a sequential spacer scheme
CN108565215B (zh) 集成电路的制造方法
US9231046B2 (en) Capacitor using barrier layer metallurgy
US6413847B1 (en) Method of forming dummy metal pattern
TWI830220B (zh) 半導體裝置及其製造方法
TWI538015B (zh) 半導體元件的製作方法
JP4429322B2 (ja) 半導体製品の製造方法
US20190393036A1 (en) Metal and spacer patterning for pitch division with multiple line widths and spaces
TW202316571A (zh) 具有高深寬比之微金屬線的製備方法
CN104239612B (zh) 改善激光退火热分布的方法
CN109494187B (zh) 半导体结构的制作方法
CN113126450B (zh) 一种改善光刻过程中不同区域光阻高度差的方法
CN101009245B (zh) 半导体器件的制造方法
US10170310B1 (en) Method of forming patterned structure
CN117320443A (zh) 半导体元件的制备方法
KR20000043099A (ko) 반도체 소자의 도전층 배선 형성 방법
TWI489569B (zh) 半導體封裝結構之構件製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant