CN106783565A - 改善有源区点状腐蚀缺陷的方法 - Google Patents
改善有源区点状腐蚀缺陷的方法 Download PDFInfo
- Publication number
- CN106783565A CN106783565A CN201611040507.5A CN201611040507A CN106783565A CN 106783565 A CN106783565 A CN 106783565A CN 201611040507 A CN201611040507 A CN 201611040507A CN 106783565 A CN106783565 A CN 106783565A
- Authority
- CN
- China
- Prior art keywords
- main etching
- ladder height
- etching technique
- oxide layer
- technique
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 101
- 230000007797 corrosion Effects 0.000 title claims abstract description 18
- 238000005260 corrosion Methods 0.000 title claims abstract description 18
- 230000007547 defect Effects 0.000 title claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 114
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 61
- 229920005591 polysilicon Polymers 0.000 claims abstract description 53
- 238000002955 isolation Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 5
- 238000012544 monitoring process Methods 0.000 claims description 4
- 238000005259 measurement Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 claims 12
- 239000002344 surface layer Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000006378 damage Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 230000002459 sustained effect Effects 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种改善有源区点状腐蚀缺陷的方法，通过建立理论第一主刻蚀工艺中有源区顶部到浅沟槽隔离结构顶部的阶梯高度与理论第一主刻蚀工艺参数的参考关系图，根据参考关系图和实际阶梯高度从而更加方便和可控地调整实际的第一主刻蚀工艺的工艺参数，从而采用该第一主刻蚀工艺对多晶硅层进行刻蚀，且停止于栅氧层上方，使得位于栅氧层上方的多晶硅层顶部高于栅氧层顶部，避免传统第一主刻蚀工艺在第一主工艺刻蚀时容易刻蚀到栅氧层甚至有源区表面而造成的点状腐蚀缺陷，提高了对多晶硅栅极的刻蚀效果，并且本发明的方法简单，成本低廉。
Description
技术领域
本发明涉及集成电路技术领域，具体涉及一种改善有源区点状腐蚀缺陷的方法。
背景技术
刻蚀工艺是集成电路制造过程中最关键的工艺之一，其主要作用是完成光刻工艺中的图形在硅片上的最终转移与定型。刻蚀的要求取决于要制作的特征图形的类型，比如多晶硅栅极，浅沟槽，金属掩模层或介质通孔等。多晶硅栅极刻蚀工艺，可以说是刻蚀制程工艺中最为重要的一层，因为其关键尺寸CD是整个制程中最小的，整个器件就可以变得越小，工作速度也越快。请参阅图1，硅衬底(silicon)向上依次形成有栅氧层Gate oxide，多晶硅层POLY，硬掩膜层HM，底部抗反射层BARC，以及光刻胶PR；通常多晶硅栅极的刻蚀工艺包括如图1所示的几个步骤：底部抗反射层刻蚀(BARC Opening)，硬掩膜层刻蚀(HMOpening)，硬掩膜层修整(HM Trim)，光刻胶去除(PR strip)，多晶硅刻蚀(Poly Etch)等。其中，多晶硅刻蚀的步骤又会分成打破过程(break through，BT)、第一主刻蚀(ME1)和第二主刻蚀(ME2)三步刻蚀来更好的完成多晶硅栅极刻蚀(poly gate etching)，打破步骤BT用以在光刻胶和底部抗反射层过程的去除过程中被破坏(break through)的多晶硅栅极(poly gate)表面形成的氧化层，同时对多晶硅栅极(poly gate)顶部进行刻蚀，从而形成初步“陡直”形貌，第一主刻蚀(Main etch1)步骤用来定义整个多晶硅栅极(poly gate)的“陡直”的形貌，通常不会停留在栅氧层(gate oxide)上，所以多晶硅栅极和栅氧层的刻蚀选择比较低，第二主刻蚀(Main etch2)步骤刻蚀剩余的多晶硅栅极(poly gate)，通常是采用OES进行终点监测并且停止在栅氧层(poly oxide)上，因此需要选择非常高的多晶硅栅极和栅氧层的刻蚀选择比，避免造成栅氧层损伤。
随着主流的半导体工艺技术进入到65nm工艺甚至更小，半导体器件的特征尺寸进一步减小，栅氧化层厚度越来越薄，如果等离子体刻蚀工艺控制不好，则非常容易出现栅氧化层的损伤，如何精确控制等离子体刻蚀过程是目前工程师们面对的一个技术上的挑战。对于非常薄的栅氧层来说，点状腐蚀(pitting)的预防和消除就需要格外注意。从多晶硅栅极的刻蚀工艺步骤来看，点状缺陷缺陷主要就是在多晶硅刻蚀步骤中等离子体对有源区的刻蚀造成的，而在多晶硅栅极刻蚀的两步骤中，第二主刻蚀步骤会直接接触到栅氧层，但是第二主刻蚀步骤通常使用的是高选择比刻蚀工艺，对栅氧层刻蚀非常低，而第一主刻蚀步骤对栅氧层的选择比低，刻蚀速率快，一旦第一刻蚀步骤刻蚀接触到栅氧层，很容容易对栅氧层造成表面损伤，从而形成有源区的点状腐蚀缺陷。
在图形晶圆刻蚀过程中，不同区域由于前程制程工艺的影响，在不同区域形成差异化。例如，在浅沟槽隔离结构(STI)填充完成后，经过化学机械研磨(CMP)工艺去除多余填充物，采用湿法刻蚀清除STI区域刻蚀的硬质掩模层，并且调整有源区与STI区域阶梯高度，这些工艺由于负载效应，会导致不同区域AA与STI的阶梯高度差异不同，如图2所示，图2中上方为硅衬底俯视的扫描电镜图片，图2中下方为硅衬底的截面结构示意图，箭头所指为图2中扫描电镜图片中的各区域所对应的图2下方截面结构中的位置。左边箭头指向的为大面积STI区域，中间箭头和右边箭头分别指向的是有源区上的多晶硅层形成的台阶区域较高的区域和较低的区域。具体的，如图3所示，在大面积STI区域附近的有源区AA顶部与STI区域顶部的高度差Step height呈正向高度差，再如图4所示在小面积STI区域附近的AA顶部与STI区域顶部的高度差Step height呈负向高度差。图3和图4中最顶层的BARC由于具有很好的流平性而在整个衬底表面均匀展开，而有源区AA的高度与STI的高度仍然存在差异，而硬质掩模层HM与多晶硅层poly通常采用化学沉积和炉管所生长，不具有流平性，并且硬质掩模层HM在有源区AA与STI上部的厚度相同，多晶硅层poly在有源区AA与STI上部的厚度相同，因此，使得有源区AA上的硬质掩膜层HM的顶部与其相邻的STI上的硬质掩膜层HM的顶部不在同一高度，使得有源区AA上的多晶硅层poly的顶部与其相邻的STI上的多晶硅层poly的顶部不在同一高度。这样看来，图3中大面积STI区域附近的AA上面整个的膜层厚度比STI区域上面的整个膜层的厚度小，在多晶硅栅极刻蚀工艺过程中会优先刻蚀到AA表面，由于AA与STI之间的阶梯高度差过大，会造成在多晶硅栅极刻蚀工艺中，选择比较小的第一主刻蚀步骤很容易刻蚀到AA表面的栅氧层(gate oxide)，从而产生腐蚀(pitting)缺陷。同时，虽然图4中大面积STI区域附近的AA上面整个的膜层厚度比STI区域上面的整个膜层的厚度较厚，但是，在第一主刻蚀工艺时也会不可避免地产生过刻蚀到栅氧层，同样会出现上述问题。
发明内容
为了克服以上问题，本发明旨在一种改善有源区点状腐蚀缺陷的方法。
为了达到上述目的，本发明提供了一种改善有源区点状腐蚀缺陷的方法，包括依次进行第一主刻蚀工艺和第二主刻蚀工艺，第一主刻蚀工艺包括：
步骤01：建立理论第一主刻蚀工艺中有源区顶部到浅沟槽隔离结构顶部的阶梯高度与理论第一主刻蚀工艺参数的参考关系图；
步骤02：提供一半导体衬底；在半导体衬底上具有浅沟槽隔离结构、与浅沟槽隔离结构相邻的有源区、位于有源区表面的栅氧层，覆盖于浅沟槽隔离结构和栅氧层表面的多晶硅层；其中，第一主刻蚀工艺对栅氧层和多晶硅层的刻蚀选择比低于第二主刻蚀工艺对栅氧层和多晶硅层的刻蚀选择比；
步骤03：测量有源区顶部到浅沟槽隔离结构顶部的实际阶梯高度；
步骤04：根据所述参考关系图和实际阶梯高度来调整实际的第一主刻蚀工艺的工艺参数，采用第一主刻蚀工艺对多晶硅层进行刻蚀，且停止于栅氧层上方，使得位于栅氧层上方的多晶硅层顶部高于栅氧层顶部；
步骤05：停止第一主刻蚀工艺，然后进行第二主刻蚀工艺。
优选地，所述步骤01中，所述参考关系图为刻蚀时间和所述阶梯高度的关系图。
优选地，所述参考关系图包括固定刻蚀时间阶段、以及与所述阶梯高度呈线性变化的刻蚀时间阶段。
优选地，所述固定时间阶段的固定刻蚀时间为11～12秒，相对应的所述阶梯高度为范围。
优选地，与所述阶梯高度呈线性变化的刻蚀时间阶段中所述刻蚀时间与所述阶梯高度呈反比例变化。
优选地，所述阶梯高度呈线性变化的刻蚀时间阶段中阶梯高度与刻蚀时间的关系为：Y＝-0.04X+24.8，其中，Y表示刻蚀时间，X表示阶梯高度。
优选地，所述X的范围为
优选地，所述步骤03中，采用原子力显微镜或光学线宽测量仪来进行测量。
优选地，所述步骤04中，同时还结合重点监测技术来进行第一主刻蚀工艺。
优选地，所述步骤04中，所述第一主刻蚀工艺在多晶硅层中刻蚀出具有竖直侧壁的图案。
本发明的方法，通过建立理论第一主刻蚀工艺中有源区顶部到浅沟槽隔离结构顶部的阶梯高度与理论第一主刻蚀工艺参数的参考关系图，根据参考关系图和实际阶梯高度从而更加方便和可控地调整实际的第一主刻蚀工艺的工艺参数，从而采用该第一主刻蚀工艺对多晶硅层进行刻蚀，且停止于栅氧层上方，使得位于栅氧层上方的多晶硅层顶部高于栅氧层顶部，避免传统第一主刻蚀工艺在第一主工艺刻蚀时容易刻蚀到栅氧层甚至有源区表面而造成的点状腐蚀缺陷，提高了对多晶硅栅极的刻蚀效果，并且本发明的方法简单，成本低廉。
附图说明
图1为现有的多晶硅栅极的刻蚀工艺步骤示意图
图2为现有的待进行第一主刻蚀工艺的多晶硅栅极上覆盖薄膜层的结构示意图
图3为大面积STI区域的阶梯高度示意图
图4为小面积STI区域的阶梯高度示意图
图5为本发明的一个较佳实施例的多晶硅栅极的刻蚀工艺的流程示意图
图6～7为本发明的一个较佳实施例的多晶硅栅极的刻蚀工艺的各步骤示意图
图8为本发明的一个较佳实施例的理论第一主刻蚀工艺中有源区顶部到浅沟槽隔离结构顶部的阶梯高度与理论第一主刻蚀工艺参数的参考关系示意图
图9a为现有的多晶硅栅极刻蚀工艺得到的有源区表面的扫描电子显微镜图片
图9b为采用图5的方法制备得到的有源区表面的扫描电子显微镜图片
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
以下结合附图5～9b和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
本发明的一种改善有源区点状腐蚀缺陷的方法，主要包括依次进行第一主刻蚀工艺和第二主刻蚀工艺。
请参阅图5，第一主刻蚀工艺包括：
步骤01：建立理论第一主刻蚀工艺中有源区顶部到浅沟槽隔离结构顶部的阶梯高度与理论第一主刻蚀工艺参数的参考关系图；
具体的，如图8所示，本实施例的参考关系图为刻蚀时间(ME1times)和阶梯高度(step height)的关系图，参考关系图中包括固定刻蚀时间阶段(图8中虚线左边)、以及与阶梯高度呈线性变化的刻蚀时间阶段(图8中虚线右边)；本实施例中，与阶梯高度呈线性变化的刻蚀时间阶段中刻蚀时间与阶梯高度呈反比例变化；请参阅图8，固定时间阶段的固定刻蚀时间为11～12秒，相对应的阶梯高度为范围；这里的阶梯高度呈线性变化的刻蚀时间阶段中阶梯高度与刻蚀时间的关系为：Y＝-0.04X+24.8，其中，Y表示刻蚀时间，X表示阶梯高度；X的范围相应的为需要说明的是，图8中的数据仅为在某一特定的多晶硅栅极主刻蚀工艺程式下对应的情况，在其它不同的多晶硅栅极刻蚀工艺程式下，也可以包括一个固定时间阶段和一个与阶梯高度呈线性变化的刻蚀时间阶段，只是数值范围、在线性变化时阶梯高度与刻蚀时间的比例关系与本实施例不同而已。此外，这里的阶梯高度可以为非负数，也可以为非正数，例如，可以参阅图3为正向高度差，即阶梯高度为非负数，参阅图4为负向高度差，即阶梯高度为非正数，需要说明的是，关于阶梯高度的还可以与图3和图4所示情况相反定义，这里不作限制。
步骤02：提供一半导体衬底；在半导体衬底上具有浅沟槽隔离结构、与浅沟槽隔离结构相邻的有源区、位于有源区表面的栅氧层，覆盖于浅沟槽隔离结构和栅氧层表面的多晶硅层；
具体的，请参阅图6，本实施例的半导体衬底中，具有浅沟槽隔离结构、与浅沟槽隔离结构相邻的有源区、位于有源区表面的栅氧层，覆盖于浅沟槽隔离结构和栅氧层表面的多晶硅层；这里，有源区顶部到浅沟槽隔离结构顶部的实际阶梯高度。
步骤03：测量有源区顶部到浅沟槽隔离结构顶部的实际阶梯高度；
具体的，可以但不限于采用原子力显微镜(Atom Force Microscope，AFM)或光学线宽测量仪(Optical Critical Dimension，OCD)来进行测量。
步骤04：根据参考关系图来调整实际的第一主刻蚀工艺的工艺参数，采用第一主刻蚀工艺对多晶硅层进行刻蚀，且停止于栅氧层上方，使得位于栅氧层上方的多晶硅层顶部高于栅氧层顶部；
具体的，请参阅图7，在进行第一主刻蚀工艺之前，还包括：在多晶硅层表面还形成硬掩膜层，在硬掩膜层上还形成底部抗反射层以及在底部抗反射层上形成光刻胶层；然后，进行光刻工艺；接着，进行打破步骤BT，从而去除多晶硅栅极(poly gate)表面在光刻工艺时形成的氧化层，从而在多晶硅栅极顶部附近的侧壁形成初步“陡直”形貌；然后，结合重点监测技术来进行第一主刻蚀工艺。通过第一主刻蚀工艺在多晶硅层中刻蚀出具有竖直侧壁的图案。
步骤05：停止第一主刻蚀工艺，然后进行第二主刻蚀工艺。
具体的，第一主刻蚀工艺对栅氧层和多晶硅层的刻蚀选择比低于第二主刻蚀工艺对栅氧层和多晶硅层的刻蚀选择比；第一主刻蚀工艺对栅氧层和多晶硅层的刻蚀选择速率接近或相同。第二主刻蚀工艺对栅氧层的刻蚀速率远小于对多晶硅层的刻蚀速率，因此，无需考虑第二主刻蚀工艺中栅氧层会过刻蚀以及产生大量的刻蚀损伤。进行第二主刻蚀工艺，继续向下刻蚀多晶硅层，停止于栅氧层表面。
请参阅图9a和9b，图9a为现有的多晶硅栅极刻蚀工艺得到的有源区表面的扫描电子显微镜图片，图9a中虚线框中所示为有源区表面的腐蚀缺陷区域，图9b为采用本实施例的方法制备得到的有源区表面的扫描电子显微镜图片，图9b中虚线框中所示为有源区表面的腐蚀缺陷区域。对比图9a和9b，现有的多晶硅栅极刻蚀工艺得到的有源区表面具有大量点状腐蚀缺陷，而采用本实施例的方法制备得到的有源区表面的点状腐蚀缺陷明显消失，几乎接近于零。因此，本发明的方法能够有效避免在多晶硅栅极刻蚀之后有源区表面的点状腐蚀缺陷的形成。
虽然本发明已以较佳实施例揭示如上，然实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书为准。
Claims (10)
1.一种改善有源区点状腐蚀缺陷的方法，包括依次进行第一主刻蚀工艺和第二主刻蚀工艺，其特征在于，第一主刻蚀工艺包括：
步骤01：建立理论第一主刻蚀工艺中有源区顶部到浅沟槽隔离结构顶部的阶梯高度与理论第一主刻蚀工艺参数的参考关系图；
步骤02：提供一半导体衬底；在半导体衬底上具有浅沟槽隔离结构、与浅沟槽隔离结构相邻的有源区、位于有源区表面的栅氧层，覆盖于浅沟槽隔离结构和栅氧层表面的多晶硅层；其中，第一主刻蚀工艺对栅氧层和多晶硅层的刻蚀选择比低于第二主刻蚀工艺对栅氧层和多晶硅层的刻蚀选择比；
步骤03：测量有源区顶部到浅沟槽隔离结构顶部的实际阶梯高度；
步骤04：根据所述参考关系图和实际阶梯高度来调整实际的第一主刻蚀工艺的工艺参数，采用第一主刻蚀工艺对多晶硅层进行刻蚀，且停止于栅氧层上方，使得位于栅氧层上方的多晶硅层顶部高于栅氧层顶部；
步骤05：停止第一主刻蚀工艺，然后进行第二主刻蚀工艺。
2.根据权利要求1所述的方法，其特征在于，所述步骤01中，所述参考关系图为刻蚀时间和所述阶梯高度的关系图。
3.根据权利要求2所述的方法，其特征在于，所述参考关系图包括固定刻蚀时间阶段、以及与所述阶梯高度呈线性变化的刻蚀时间阶段。
4.根据权利要求3所述的方法，其特征在于，所述固定时间阶段的固定刻蚀时间为11～12秒，相对应的所述阶梯高度为范围。
5.根据权利要求3所述的方法，其特征在于，与所述阶梯高度呈线性变化的刻蚀时间阶段中所述刻蚀时间与所述阶梯高度呈反比例变化。
6.根据权利要求5所述的方法，其特征在于，所述阶梯高度呈线性变化的刻蚀时间阶段中阶梯高度与刻蚀时间的关系为：Y＝-0.04X+24.8，其中，Y表示刻蚀时间，X表示阶梯高度。
7.根据权利要求6所述的方法，其特征在于，所述X的范围为
8.根据权利要求1所述的方法，其特征在于，所述步骤03中，采用原子力显微镜或光学线宽测量仪来进行测量。
9.根据权利要求1所述的方法，其特征在于，所述步骤04中，同时还结合重点监测技术来进行第一主刻蚀工艺。
10.根据权利要求1～9任意一项所述的方法，其特征在于，所述步骤04中，所述第一主刻蚀工艺在多晶硅层中刻蚀出具有竖直侧壁的图案。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611040507.5A CN106783565B (zh) | 2016-11-22 | 2016-11-22 | 改善有源区点状腐蚀缺陷的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611040507.5A CN106783565B (zh) | 2016-11-22 | 2016-11-22 | 改善有源区点状腐蚀缺陷的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106783565A true CN106783565A (zh) | 2017-05-31 |
| CN106783565B CN106783565B (zh) | 2019-08-20 |
Family
ID=58975529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611040507.5A Active CN106783565B (zh) | 2016-11-22 | 2016-11-22 | 改善有源区点状腐蚀缺陷的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783565B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109065465A (zh) * | 2018-07-13 | 2018-12-21 | 上海华力集成电路制造有限公司 | 浅沟槽隔离台阶高度稳定性测量方法 |
| CN109637945A (zh) * | 2018-12-19 | 2019-04-16 | 上海华力集成电路制造有限公司 | 半导体器件sti形貌的监控方法、其应用方法及改善tcr结构的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5683942A (en) * | 1979-12-12 | 1981-07-08 | Matsushita Electronics Corp | Plasma etching of poly-crystal semiconductor |
| TW398041B (en) * | 1998-05-21 | 2000-07-11 | United Microelectronics Corp | Method of etching |
| TW406312B (en) * | 1998-12-18 | 2000-09-21 | United Microelectronics Corp | The method of etching doped poly-silicon |
| CN102376553A (zh) * | 2010-08-05 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 一种栅极刻蚀方法 |
-
2016
- 2016-11-22 CN CN201611040507.5A patent/CN106783565B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5683942A (en) * | 1979-12-12 | 1981-07-08 | Matsushita Electronics Corp | Plasma etching of poly-crystal semiconductor |
| TW398041B (en) * | 1998-05-21 | 2000-07-11 | United Microelectronics Corp | Method of etching |
| TW406312B (en) * | 1998-12-18 | 2000-09-21 | United Microelectronics Corp | The method of etching doped poly-silicon |
| CN102376553A (zh) * | 2010-08-05 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 一种栅极刻蚀方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109065465A (zh) * | 2018-07-13 | 2018-12-21 | 上海华力集成电路制造有限公司 | 浅沟槽隔离台阶高度稳定性测量方法 |
| CN109637945A (zh) * | 2018-12-19 | 2019-04-16 | 上海华力集成电路制造有限公司 | 半导体器件sti形貌的监控方法、其应用方法及改善tcr结构的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106783565B (zh) | 2019-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108735813A (zh) | 半导体结构及其形成方法 | |
| CN104078366A (zh) | 双重图形化鳍式晶体管的鳍结构制造方法 | |
| JP3998677B2 (ja) | 半導体ウェハの製造方法 | |
| CN106783565B (zh) | 改善有源区点状腐蚀缺陷的方法 | |
| CN111199911B (zh) | 浅沟槽隔离结构及其制作方法 | |
| CN103390551A (zh) | 半导体装置图案化结构的制作方法 | |
| TW521347B (en) | Method for controlling an opening width in a semiconductor device and related structure | |
| US10957550B2 (en) | Semiconductor structure and formation method thereof | |
| CN102243995A (zh) | 高压工艺中不同厚度栅氧的集成方法 | |
| KR100714287B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| CN107093577A (zh) | 接触孔的制造方法 | |
| EP0743678B1 (en) | Planar isolation in integrated circuits | |
| KR20020009188A (ko) | 반도체 제조에서의 식각 방법 | |
| CN114975230B (zh) | 半导体器件制作方法及半导体器件 | |
| CN103531476B (zh) | 半导体器件制造方法 | |
| CN115602536A (zh) | 改善侧墙刻蚀中刻蚀停止层凹陷的方法 | |
| CN103887160B (zh) | 控制栅极刻蚀方法 | |
| CN104064474B (zh) | 双重图形化鳍式晶体管的鳍结构制造方法 | |
| KR100668509B1 (ko) | 비대칭 스텝구조의 게이트를 갖는 반도체소자의 제조 방법 | |
| TW200534435A (en) | A method for manufacturing high density flash memory and high performance logic on a single die | |
| CN105070718B (zh) | 一种降低sonos存储器串联电阻的方法 | |
| US20230145732A1 (en) | Trench Fabrication Method | |
| CN113948382A (zh) | 一种中压mos管栅氧制造方法 | |
| TWI518743B (zh) | 半導體裝置圖案化結構之製作方法 | |
| CN106298494A (zh) | 一种多晶硅刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |