CN103390551A - 半导体装置图案化结构的制作方法 - Google Patents

Abstract

本发明公开一种半导体装置图案化结构的制作方法，其包含有下列步骤。首先依序形成一目标层、一第一掩模层及一第一图案化掩模层于一基板上。接着利用第一图案化掩模层作为蚀刻掩模，于基板上形成多个特征结构，其中各特征结构均包含一图案化第一掩模及一图案化目标层。然后，形成一第二图案化掩模于基板上，以覆盖住部分特征结构并暴露一预定区域。继以进行一第二蚀刻制作工艺，完全去除预定区域内的特征结构及第二图案化掩模。最后，进行一第三蚀刻制作工艺，利用图案化第一掩模层作为蚀刻掩模，完全去除未被图案化第一掩模层遮蔽的该目标层。

Description

半导体装置图案化结构的制作方法

技术领域

本发明涉及一种图案化结构的领域，特别是涉及一种制作半导体装置图案化结构的方法。 

背景技术

集成电路(integrated circuit,IC)建构的方式包含在基底或不同膜层中形成图案化特征(feature)以构成元件装置和内连线结构。在IC的制作过程中，光刻(photolithography)制作工艺为一不可或缺的技术，其主要是将所设计的图案形成于一个或多个光掩模上，然后再通过曝光(exposure)与显影(development)步骤将光掩模上的图案转移至一膜层上的光致抗蚀剂层内。伴随着后续的蚀刻制作工艺、离子注入制作工艺以及沉积制作工艺等半导体制作工艺步骤，可完成复杂的IC结构。 

随着半导体元件的持续微型化及半导体制作技术的进步，目前业界常采用双重图案化技术(DPT)作为32纳米(nanometer,nm)与22nm的主要线宽技术。常见的双重图案化技术包含显影-蚀刻-显影-蚀刻(photolithography-etch-photolithography-etch,2P2E)的方式。举例而言，在一2P2E的制作工艺方式中，首先会在目标层，例如多晶硅层，上方覆盖有一蚀刻阻挡层，用以定义出图案欲形成的区域。然后通过第一次的光刻-蚀刻以形成多条彼此平行的条状目标层图案。最后再利用第二次的光刻-蚀刻以断开各个条状目标层图案。然而，通过此2P2E的制作工艺方式，仍具有诸多缺失。例如，各条状目标层图案间仍可能会残留有蚀刻不完全的目标层(或多晶硅)，也或是蚀刻阻挡层无法完整覆盖各条状目标层图案(或条状多晶硅图案)而使得下方的条状目标层图案被暴露出，因而不利于后续制作工艺的进行。举例而言，在后续的外延成长制作工艺中，外延结构会成长于残留或暴露出于蚀刻阻挡层的多晶硅上，而造成制作工艺良率的降低。 

因此，为了克服现有技术中的诸多缺失及提升制作工艺良率，有必要提 出一种改良式的图案化技术以获得所需的图案化结构。 

发明内容

本发明的目的在于提供一种图案化结构的制作方法，可以解决现有技术中目标层残留或无法完全被遮蔽住等的问题。 

根据本发明的一较佳实施例，提供一种半导体装置图案化结构的制作方法，其包含有下列步骤。首先依序形成一目标层、一第一掩模层及一第一图案化掩模层于一基板上。接着进行一第一蚀刻制作工艺，利用第一图案化掩模层作为蚀刻掩模，去除第一掩模层及部分目标层，以于基板上形成多个特征结构，其中各特征结构均包含有一图案化第一掩模及一图案化目标层。然后，形成一第二图案化掩模于基板上，其覆盖住部分特征结构并暴露一预定区域。继以进行一第二蚀刻制作工艺，完全去除预定区域内的特征结构，以于预定区域内形成一第一沟槽。最后，进行一第三蚀刻制作工艺，利用图案化第一掩模层作为蚀刻掩模，完全去除未被图案化第一掩模层遮蔽的目标层。 

由此，本发明分别利用一第一蚀刻制作工艺及一第三蚀刻制作工艺，先移除曝露出于掩模层的部分目标层，之后再完全去除未被图案化第一掩模层遮蔽的目标层。因此，各特征结构间便不再残留有目标层，且也不会产生特征结构暴露出于上方掩模层的疑虑，故可以大幅提升制作工艺良率。 

附图说明

图1是本发明较佳实施例的制作半导体装置图案化结构的方法流程图； 

图2至图6B是本发明较佳实施例的制作半导体装置图案化结构的示意图，其中： 

图2是基板上形成有目标层、第一掩模层及一第一图案化掩模层的示意图； 

图3A及图3B是完成第一蚀刻制作工艺后，基板上形成有多个特征结构的示意图； 

图4A及图4B是基板上形成有第二图案化掩模的示意图； 

图5A及图5B是完成第二蚀刻制作工艺后，预定区域内的特征结构被完全去除的示意图；以及 

图6A及图6B是完成第三蚀刻制作工艺后，预定区域内的目标层被完全去除的示意图。 

主要元件符号说明 

1     基板                2     基底 

3     绝缘层              5     目标层 

5     第一掩模层          7     氧化硅 

7a    氮化硅              7b    图案化第一掩模 

7’   非晶碳层            11    非晶碳层 

11’  非晶碳层            13    抗反射层 

15    光致抗蚀剂层        19    第一图案化掩模层 

19’  第一图案化掩模层    21    第一蚀刻制作工艺 

23    图案化目标层        30    特征结构 

41    下层光致抗蚀剂      43    抗反射层 

45    上层光致抗蚀剂      47    第二图案化掩模 

49    预定区域            51    第二蚀刻制作工艺 

53    第一沟槽            55    平坦底面 

61    第三蚀刻制作工艺    63    有源区域 

W     宽度W               H1    第一高度 

H2    第二预定深度        T1    第一厚度 

T2    第二厚度            T3    厚度 

S1    步骤                S2    步骤 

S3    步骤                S4    步骤 

S5    步骤                S6    步骤 

S7    步骤                AA’  剖线 

BB’  剖线                CC’  剖线 

DD’  剖线 

具体实施方式

为使熟习本发明所属技术领域的一般技艺者能更进一步了解本发明，下文特列举本发明的较佳实施例，并配合所附附图，详细说明本发明的构成内 容及所欲达成的功效。 

请参阅图1，图1绘示的是根据本发明双重图案化技术(DPT)的一较佳实施例的制作半导体装置图案化结构的方法流程图。本发明的流程大致如下：首先，以步骤S1为起始，利用步骤S2，依序于一基板上至少形成一目标层、一第一掩模层及一第一图案化掩模层。接着进行步骤S3，以一第一蚀刻制作工艺而于基板上形成多个特征结构，其中各特征结构包含有一图案化第一掩模及一图案化目标层。然后，进行步骤S4，形成一第二图案化掩模覆盖住大部分的特征结构并且暴露一预定区域内的特征结构。继以进行步骤S5，以一第二蚀刻制作工艺，完全去除预定区域内的多个特征结构及第二图案化掩模。最后进行步骤S6，进行一第三蚀刻制作工艺，并利用图案化第一掩模层作为蚀刻掩模，完全去除未被图案化第一掩模层遮蔽的目标层。之后，便可以进行步骤S7和后续的制作工艺。 

以下就上述的双重图案化技术(DPT)流程应用在栅极图案做进一步的解说。请参考图2至图6B，并搭配参照图1，其中，图2至图6B绘示的是根据本发明较佳实施例的制作半导体装置图案化结构的示意图。首先如图2所示，提供一基板1，其包含有基底2及位于其上的绝缘层3。接着，依序形成一目标层5、一第一掩模层7及一第一图案化掩模层19于基板1上。其中，绝缘层3包含二氧化硅或高介电常数材料等等，其可以利用热氧化法、高密度等离子体化学气相沉积(high density plasma CVD,HDPCVD)或次常压化学气相沉积（sub atmosphere CVD,SACVD）等制作工艺而制得。此外，基底2则可包含一半导体基底，例如硅基底、硅锗(SiGe)基底、硅覆绝缘(silicon-on-insulator,SOI)基底等等。另根据不同需求，目标层5可以是单晶硅层、一多晶硅层或一非晶硅层等，在本实施例中，目标层5较佳为一多晶硅层。此外，第一掩模层7可以是单层或多层结构，在本实施例中，第一掩模层7为包含氮化硅7a及氧化硅7b的双层结构，但不限于此。而第一图案化掩模层19内从下到上则依序堆叠有非晶碳层11，例如先进图案化材料层(advanced patterning film,APF)；抗反射层13，例如为介电材料层(氧化硅、氮化硅、氮氧化硅或其组合)；及光致抗蚀剂层15。在本实施例中，通过图案化掩模层19内光致抗蚀剂层15的图案结构以定义出后续特征结构的位置。在此需注意的是，由于上述的非晶碳层11具有良好的准直性(high aspect ratio,HAR)、低边缘粗糙度(lower line edge roughness,LER)及可灰化性 (PR-like ashability)，因此常被使用于线宽小于60nm的制作工艺中。然而，第一图案化掩模层19并非限定于上述的组成结构，其也可以是包含下层光致抗蚀剂/抗反射层/上层光致抗蚀剂的三层结构，例如i-line光致抗蚀剂/SHB层/193PR的结构，其中SHB层含硅硬掩模及抗反射(silicon-containing hard-mask bottom anti-reflection coating,SHB)层的简称。除此之外，在本实施例中，目标层5较佳具有一介于600埃至1000埃的第一厚度T1，但不限于此。且第一掩模层7的厚度T3较佳薄于目标层5的第一厚度T1。 

接着，参照图3A及图3B所示。图3A绘示的是完成第一蚀刻制作工艺后，基板上形成有多个特征结构的俯视示意图，而图3B是相对应于图3A沿AA′剖线的结构示意图。在完成上述的结构后，接着利用第一图案化掩模层19内的光致抗蚀剂层15作为蚀刻掩模来进行一第一蚀刻制作工艺21，以去除部分抗反射层13、部分非晶碳层11、部分第一掩模层7及部分目标层5。其中，第一蚀刻制作工艺21可包含单一蚀刻程序(etching recipe)或多种蚀刻程序，在本实施例中，第一蚀刻制作工艺21仅具有单一蚀刻程序，例如一主要蚀刻程序(main etch recipe,ME)。根据本发明的较佳实施例，其所使用的蚀刻气体为一混合气体，其至少包含有全氟甲烷(tetrafluoromethane,CF₄)气体、一含氢的氟烷气体，例如三氟甲烷(trifluoromethane,CHF₃)或惰性气体，例如氮气或氩气，但不限于此。在完成上述的第一蚀刻制作工艺21之后，便会于基板1上形成多个特征结构30，其包含条状结构或柱状结构，较佳为一条状结构。各特征结构30包含有一图案化第一掩模7’(包含图案化氮化硅7’a及图案化氧化硅7’b)及一图案化目标层23，且其上方被第一图案化掩模层19’所覆盖。此时，第一图案化掩模层19’原则上包含非晶碳层11’、抗反射层13’及光致抗蚀剂层15，但视蚀刻条件不同，蚀刻完成后，第一图案化掩模层19’也可能只剩非晶碳层11′，而抗反射层13’及光致抗蚀剂层15已被消耗殆尽。 

在此需注意的是，在本发明中，第一蚀刻制作工艺21仅向下蚀刻部分目标层5至一预定深度H1，但不蚀穿目标层5，也不会曝露绝缘层3，换句话说，由于第一蚀刻制作工艺21仅蚀刻去除暴露出于光致抗蚀剂层15的部分目标层5，因此，各特征结构30内的图案化目标层23会具有一第一高度H1，且较佳者，第一高度H1与目标层5的第一厚度T1的比值会小于三分之一。本发明的一特征即在于先利用第一蚀刻制作工艺21去除暴露出于光 致抗蚀剂层15的部分目标层5至一第一预定深度H1，避免图案化第一掩模7’在后续的蚀刻制作工艺中被过度蚀刻。 

在去除剩余的第一图案化掩模层19之后。接着，如图4A及图4B所示。图4A绘示的是基板上形成有第二图案化掩模的俯视图，图4B是相对应于图4A沿BB′剖线的结构示意图。于基板1上形成一第二图案化掩模47，在本实施例中，第二图案化掩模47包含下层光致抗蚀剂41/抗反射层43/上层光致抗蚀剂45的三层结构，例如i-line PR/SHB层/193PR的结构。下文以i-line PR/SHB层/193PR的结构为例简述如下：首先，利用一般光致抗蚀剂涂布程序，将下层光致抗蚀剂41，例如i-line PR，涂布在特征结构30之上，并填满各特征结构30间的缝隙，然后可选择性再加以烘烤固化。接着，形成一抗反射层43，例如SHB层，其成分为含硅的有机高分子聚合物(organosilicon polymer)或聚硅物(polysilane)，至少具有一发色基团(chromophore group)、一交联基团(crosslinkable group)及交联剂(crosslinking agent)，使SHB层在照光后可产生交联反应。最后，于SHB层上涂布一上层光致抗蚀剂45，例如193PR或ArF PR。因为上层光致抗蚀剂45的主要功能是作为一干蚀刻掩模，以转移其图案至下方的抗反射层43，因此其的厚度不需要太厚。在此需注意的是，在本实施例中，第二图案化掩模47的上层光致抗蚀剂45会覆盖住大部分的特征结构30并暴露位于预定区域49内的特征结构30。参照图4A，预定区域49以一定的重复单元阵列分布于基板1上，使得各特征图案30中的部分区段不会被上层光致抗蚀剂45所覆盖。 

继以，参照图5A及图5B。图5A绘示的是完成第二蚀刻制作工艺后，预定区域内的特征结构被完全去除的俯视图，图5B是相对应于图5A沿CC′剖线的结构示意图。如图5A所示，进行一第二蚀刻制作工艺51，完全去除预定区域49内的特征结构30及部分第二图案化掩模47。其详细步骤描述如下：首先，利用一种蚀刻程序，蚀刻暴露出于上层光致抗蚀剂45的抗反射层43及下层光致抗蚀剂41，直至快暴露出特征结构30。接着，利用另一种蚀刻程序，同时蚀刻剩余的下层光致抗蚀剂41及被暴露出的特征结构30，较佳者，特征结构30及下层光致抗蚀剂41的蚀刻速率比会大约介于1.5至0.7，且较佳为1。经过上述蚀刻制作工艺，便会于预定区域49内形成一具有平坦底面55的第一沟槽53。其中，上述的第二蚀刻制作工艺51为一干蚀刻制作工艺，其包含二种蚀刻程序，根据本发明的较佳实施例，其所使用的 蚀刻气体至少包含有全氟甲烷(tetrafluoromethane,CF₄)气体、一含氢的氟烷气体，例如三氟甲烷(trifluoromethane,CHF₃)或惰性气体，例如氮气或氩气，但不限于此。根据其他实施例，第二蚀刻制作工艺51可以包含二种以上的蚀刻程序，但不限于此。值得注意的是，在本发明中，第二蚀刻制作工艺51仅蚀刻预定区域49内的特征结构30至一第二预定深度H2，但不蚀穿目标层5，也不会曝露其下的绝缘层3。较佳者，第二预定深度H2小于或等于第一厚度T1的三分之一。因此，在完成第二蚀刻制作工艺51之后，预定区域49内的目标层5仍会具有一第二厚度T2，较佳者，第二厚度T2厚度大于500埃，而且图案化第一掩模7’的厚度T3与并未因为经过第一蚀刻制作工艺21和第二蚀刻制作工艺51而有所减少。 

在去除剩余的第二图案化掩模47之后(视蚀刻条件不同，在上述蚀刻完成后，第二图案化掩模47可能只剩下部分的下层光致抗蚀剂，而抗反射层与上层光致抗蚀剂已被消耗殆尽)。参照图6A及图6B。图6A绘示的是完成第三蚀刻制作工艺后，预定区域内的目标层被完全去除的俯视图，图6B是相对应于图6A沿DD′剖线的结构示意图。最后，进行一第三蚀刻制作工艺61，利用图案化第一掩模层7’作为蚀刻掩模，完全去除未被图案化第一掩模层7’所遮蔽保护的目标层5，尤其是此第三蚀刻制作工艺会完全去除预定区域49内的目标层5，而于基板上1形成多个断开的特征结构30并暴露出基板1内的绝缘层3。其中，第三蚀刻制作工艺61同样可以包含多种蚀刻程序，例如主要蚀刻程序(main etch recipe)、软着陆蚀刻程序(soft landing recipe)及过蚀刻程序(over etch recipe)，但不限于此。其中，相较于主要蚀刻程序，软着陆蚀刻程序及过蚀刻程序对于目标层5具有较大的蚀刻选择比，因此不会对绝缘层3产生过度蚀刻，产生孔蚀(pitting)，如此可确保基板1表面与用来做为栅极氧化层的绝缘层3的品质。至此，便完成本发明图案化结构的制作工艺。由于在进行第三蚀刻制作工艺61之前，本发明先通过第一蚀刻制作工艺21与第二蚀刻制作工艺51蚀刻部分的目标层5，但均不蚀穿目标层5，以缩短后续第三蚀刻制作工艺61的施行时间，因此目标层5不会被过度蚀刻。而且在定义特征结构30与预定区域49的2次曝光与2次蚀刻(第一蚀刻制作工艺21与第二蚀刻制作工艺51)的过程中，图案化第一掩模层7’分别被第一图案化掩模层19与第二图案化掩模47所保护，因此图案化第一掩模层7’便不会在全面性的第三蚀刻制作工艺61中被过度蚀刻，而可维持完整 的轮廓形状来对目标层5做图案转移。比较于现有的2P2E双重图案化技术，本发明的各图案化第一掩模层7’的宽度W会大致等于下方的各图案化目标层23的宽度W，使得各图案化目标层23的上表面被完整覆盖。除此之外，由于部分的目标层5已经在第一蚀刻制作工艺21中被蚀刻去除，因此在第三蚀刻制作工艺61之后，预定区域49便不会残留有目标层5。如图6A所示，若再经由后续的间隙壁沉积、有源区域63掺杂、外延成长制作工艺，例如选择性外延成长(selective epitaxial growth,SEG)及蚀刻等等制作工艺，本发明的特征结构30便可成为用以控制载流子通道开关的条状栅极结构，且在外延成长制作工艺时，便不会有残留或暴露出于图案化第一掩模层7’的图案化目标层23可供单晶结构成长。 

综上所述，本发明分别利用一第一蚀刻制作工艺21及一第三蚀刻制作工艺61，先移除曝露出于光致抗蚀剂层15的部分目标层5，之后再完全去除预定区域49内的目标层5。因此，各特征结构30间便不再残留有目标层5，而且也不会有图案化目标层23暴露出于图案化第一掩模7’的疑虑。是故，在后续的外延成长制作工艺中，特征结构30上便不会产生诸如单晶凸块或单晶突出等缺陷结构，使得制作工艺良率可以被大幅提升。此外，上述实施例虽以双重图案化技术(DPT)流程应用在栅极图案来做说明，但本发明也可应用于各式高密度与集成度的图案化制作工艺中，例如鳍状栅极结构(finstructures)、接触洞(contact holes)、介层开孔(via holes)等半导体制作工艺。 

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。 

Claims (17)

1.一种半导体装置图案化结构的制作方法，包含有：

依序形成一目标层、一第一掩模层及一第一图案化掩模层于一基板上；

进行一第一蚀刻制作工艺，利用该第一图案化掩模层作为蚀刻掩模，去除部分该第一掩模层及部分该目标层，以于该基板上形成多个特征结构，其中各该特征结构均包含有一图案化第一掩模及一图案化目标层；

形成一第二图案化掩模于该基板上，该第二图案化掩模覆盖部分该些特征结构并暴露一预定区域；

进行一第二蚀刻制作工艺，完全去除该预定区域内的该些特征结构，以于该预定区域内形成一第一沟槽；以及

在形成该第一沟槽之后，进行一第三蚀刻制作工艺，利用该些图案化第一掩模层作为蚀刻掩模，完全去除未被该些图案化第一掩模层遮蔽的该目标层。

2.如权利要求1所述的制作方法，其中该目标层包含单晶硅层、多晶硅层或非晶硅层。

3.如权利要求1所述的制作方法，其中该些特征结构包含条状结构或柱状结构。

4.如权利要求1所述的制作方法，其中该第一图案化掩模层或该第二图案化掩模层包含多层堆叠结构。

5.如权利要求4所述的制作方法，其中该第一图案化掩模层包含非晶碳层(advanced patterning film,APF)、抗反射层及一光致抗蚀剂层。

6.如权利要求4所述的制作方法，其中该第二图案化掩模层包含下层光致抗蚀剂层、含硅抗反射层及上层光致抗蚀剂层。

7.如权利要求1所述的制作方法，其中该第一蚀刻制作工艺是向下蚀刻部分该目标层至一第一预定深度，不蚀穿该目标层。

8.如权利要求7所述的制作方法，其中该第一预定深度小于或等于该目标层三分之一的厚度。

9.如权利要求8所述的制作方法，其中该目标层的厚度范围为600埃至1000埃。

10.如权利要求1所述的制作方法，其中各该特征结构之间具有该第二图案化掩模。

11.如权利要求1所述的制作方法，其中在形成该第二图案化掩模之前，另包含完全去除该第一图案化掩模层。

12.如权利要求1所述的制作方法，其中该第二蚀刻制作工艺是向下蚀刻部分该目标层至一第二预定深度，不蚀穿该目标层。

13.如权利要求12所述的制作方法，其中该第二预定深度小于或等于该目标层三分之一的厚度。

14.如权利要求1所述的制作方法，其中该第一沟槽具有平坦底部。

15.如权利要求1所述的制作方法，其中该第三蚀刻制作工艺完全去除该预定区域内的该目标层。

16.如权利要求1所述的制作方法，其中在完成该第三蚀刻制作工艺后，另包含:

进行一外延成长制作工艺，以形成一单晶结构，其中该单晶结构不接触各该图案化目标层。

17.如权利要求1所述的制作方法，其中该基板上另具有绝缘层，设置于该目标层与该基板之间，且该第三蚀刻制作工艺会蚀穿该目标层而暴露出该绝缘层。

Images