CN102969353B - 多鳍片器件及其制造方法 - Google Patents

多鳍片器件及其制造方法 Download PDF

Info

Publication number
CN102969353B
CN102969353B CN201110366233.XA CN201110366233A CN102969353B CN 102969353 B CN102969353 B CN 102969353B CN 201110366233 A CN201110366233 A CN 201110366233A CN 102969353 B CN102969353 B CN 102969353B
Authority
CN
China
Prior art keywords
fin
dielectric layer
thickness
side wall
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110366233.XA
Other languages
English (en)
Other versions
CN102969353A (zh
Inventor
刘继文
王昭雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102969353A publication Critical patent/CN102969353A/zh
Application granted granted Critical
Publication of CN102969353B publication Critical patent/CN102969353B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种多鳍片器件包括：衬底；在衬底上形成的多个鳍片；在相应鳍片中形成的源极区和漏极区；在衬底上形成的介电层，该介电层具有邻近第一鳍片的一侧的第一厚度，并且具有邻近鳍片的相对侧的不同于第一厚度的第二厚度；以及位于多个鳍片上面的连续栅极结构，该连续栅极结构邻近每个鳍片的顶面以及至少一个鳍片的至少一个侧壁面。通过调整介电层厚度，可以微调得到的器件的沟道宽度。本发明还提供该多鳍片器件的制造方法。

Description

多鳍片器件及其制造方法
技术领域
本发明涉及半导体器件，具体而言，本发明涉及多鳍片器件及其制造方法。
背景技术
所谓的鳍状场效应晶体管(FinFET)器件对于高性能小尺寸集成电路变得越来越普及。因为栅极在三面上环绕沟道区，FinFET对小临界尺寸(critical dimension)提供极好的沟道控制。另一方面，FinFET结构的特有性质使得难以调整或者调谐典型的FinFET器件的沟道宽度。因为各种器件性能参数如驱动电流(IDsat)与沟道宽度相关，不能轻易地调谐或者调整沟道宽度是不利的。那么所需要的是克服常规领域中弊端的FinFET结构及其制造方法。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种器件，包括：衬底；多个鳍片，形成于所述衬底上；源极区和漏极区，形成于相应的所述鳍片中；介电层，形成于所述衬底上，所述介电层具有邻近第一鳍片的一侧的第一厚度，并且具有邻近所述鳍片的相对侧的第二厚度，所述第二厚度不同于所述第一厚度；以及连续栅极结构，位于所述多个鳍片的上面，所述连续栅极结构邻近每个鳍片的顶面以及至少一个鳍片的至少一个侧壁面。
在上述器件中，其中，所述器件是FinFET器件。
上述器件包括：第一鳍片，具有被所述介电层覆盖的第一侧壁和在所述介电层上方延伸的第二侧壁；第二鳍片，具有均在所述介电层上方延伸的第一侧壁和第二侧壁；以及其中所述栅极结构共形地位于所述第一鳍片的所述第二侧壁和所述第二鳍片的所述第一侧壁和第二侧壁的上面。
在上述器件中，其中，所述多个鳍片的每个鳍片具有顶面和至少一个侧壁，所述顶面具有厚度t，所述侧壁在所述介电层上方具有高度h，其中在所述多个鳍片中形成沟道，所述沟道具有由所述厚度t的和加上所述高度h的和限定的沟道宽度。
在上述器件中，其中，所述多个鳍片的至少一个鳍片具有两个在所述介电层上方延伸的侧壁。
在上述器件中，包括三个或者三个以上的鳍片。
在上述器件中，其中，所述介电层的所述第一厚度等于所述鳍片在所述衬底上方的高度。
在上述器件中，其中，所述多个鳍片选自基本上由外延材料、所述衬底的材料、及其组合组成的组。
在上述器件中，其中，所述多个鳍片的每个鳍片具有侧壁，所述侧壁的一部分基本上垂直于所述衬底的主表面，并且所述侧壁的下部不垂直于所述衬底的所述主表面。
根据本发明的另一方面，还提供了一种晶体管，包括：第一半导体鳍片，位于介电层中，所述第一半导体鳍片具有在所述介电层上方延伸第一距离的第一侧壁、顶面、和在所述介电层上方延伸第二距离的第二侧壁；第二半导体鳍片，位于所述介电层中，第二鳍片具有在所述介电层上方延伸所述第一距离的第一侧壁、顶面、和在所述介电层上方延伸所述第一距离的第二侧壁；栅极结构，位于所述第一半导体鳍片和所述第二半导体鳍片的上面，其中所述栅极结构接触所述第一半导体鳍片的所述顶面和至少一个侧壁，以及接触所述第二半导体鳍片的所述顶面和至少一个侧壁；源极区，分布在所述第一半导体鳍片和所述第二半导体鳍片中；以及漏极区，分布在所述第一半导体鳍片和所述第二半导体鳍片中。
在上述晶体管中，进一步包括第三半导体鳍片，所述第三半导体鳍片位于所述介电层中，所述第三半导体鳍片具有在所述介电层上方延伸所述第一距离的第一侧壁、顶面、和在所述介电层上方延伸所述第一距离的第二侧壁。
在上述晶体管中，其中，所述第二距离等于零。
在上述晶体管中，其中，所述栅极结构包括栅极电介质和栅电极。
在上述晶体管中，其中，所述晶体管包括位于第一鳍片和第二鳍片中的沟道区，并且其中，所述沟道区具有沟道宽度，所述沟道宽度等于两个顶面厚度的和加上所述第一半导体鳍片的所述第一侧壁和所述第二侧壁在所述介电层上方延伸的距离的和加上所述第二半导体鳍片的所述第一侧壁和所述第二侧壁在所述介电层上方延伸的距离的和。
根据本发明的又一方面，还提供了一种形成晶体管的方法，包括：在衬底上形成多个鳍片；在所述多个鳍片中形成源极区和漏极区；在所述鳍片之间形成介电层；调整所述多个鳍片中的至少两个鳍片之间的所述介电层的厚度；以及在所述鳍片和介电层上形成连续栅极结构。
在上述方法中，其中，在衬底上形成多个鳍片的步骤包括选自基本上由蚀刻鳍片至衬底中、以及在衬底上外延生长鳍片、及其组合的组的工艺。
在上述方法中，其中，调整所述介电层的厚度的步骤包括：覆盖所述介电层的一部分；以及回蚀所述介电层的未被覆盖的部分。
在上述方法中，其中，调整所述介电层的厚度的步骤包括覆盖所述介电层的一部分和回蚀所述介电层的未被覆盖的部分，且上述方法进一步包括：露出所述介电层的被覆盖的部分。
在上述方法中，其中，调整所述介电层的厚度的步骤包括覆盖所述介电层的一部分和回蚀所述介电层的未被覆盖的部分，且上述方法进一步包括：露出所述介电层的被覆盖的部分，上述方法还进一步包括：回蚀所述介电层的露出的部分；以及进一步回蚀所述介电层的所述未被覆盖的部分。
在上述方法中，其中，形成源极区和漏极区包括将掺杂剂注入至相应的所述鳍片中。
附图说明
为了更充分地理解本发明及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1a至图6b示出了制造实施例1的各个阶段；
图6c至图6f示出了用于调整实施例中介电层厚度的可选方法；以及
图7a至图7b分别示出了图6a和图6b中示出的结构的可选实施例。
具体实施方式
图1a以立体图示出了制造鳍状场效应晶体管(FinFET)器件1的中间阶段。图1b以沿着如图1a中的a-a所指示的线的剖面图示出了结构。在所示出的实施例中，FinFET 1将延伸跨过若干鳍片(更具体而言是3个鳍片)，将在下面更详细解释。在图1a中所示出的制造中间阶段中，在衬底4上形成了经图案化的感光层2。更精确地，在硬掩模6的顶上形成经图案化的感光层2，如光刻胶或类似物，硬掩模6依次位于衬垫氧化物8的顶上，衬垫氧化物8依次位于衬底4的顶上。硬掩模6可以是氮化硅、或氮氧化硅等。衬垫氧化物层8可以是氧化硅，并且它们的形成物是公知的。
衬底4可以是体衬底如体硅晶圆。可选地，衬底4可以仅仅是化合物晶圆的顶部半导体层，如绝缘体上硅衬底。在又一个实施例中，衬底4可以是体衬底或者是通常外延生长的包含Ge、SiGe、III-V族材料(如GaAs、InAs)、和II-VI族材料(如ZeSe、ZnS)等的化合物晶圆的顶层。认为III-V或者II-VI族材料对于形成示例性器件是特别优选的，因为它们具有能够从使用III-V族或II-VI族性质如InAs、和ZnS等得到的有益的应变性质(strainproperty)。
如图2a和2b(其中图2a继续图1a的立体图，图2b继续图1b的剖面图)中所示出的，采用公知的蚀刻工艺将经图案化的感光层2的图案转印到硬掩模6、衬垫氧化物8、和衬底4中，其具体内容对于理解本发明不是必需的，因此在本文中不再重复。在该图案转印工艺期间，经图案化的感光层2可以被完全消耗，如图2a和图2b所示。在一些实施例中，经图案化的感光层2没有被完全消耗，而是采用例如氧等离子体或所谓的灰化工艺去除经图案化的感光层2的剩余部分。得到的结构包括在衬底4中形成的多个鳍片10。多个鳍片10中的每个鳍片具有侧壁，该侧壁的一部分基本上垂直于衬底4的主表面，并且该侧壁的下部非垂直于衬底的主表面。这些鳍片10充当待形成的FinFET器件1的鳍片结构。在一些实施例中，蚀刻衬底4至约40nm至约80nm的深度，意味着形成高度为约40nm至约80nm的鳍片10。在一个具体实施例中，形成高度为约60nm的鳍片10。
现在参考图3，在器件1上均厚沉积氧化物层12。可以通过例如化学汽相沉积(CVD)工艺、或通过旋涂玻璃工艺等采用本领域技术人员已知的工艺步骤沉积氧化物层12，有时被称为浅沟槽隔离氧化物或者仅称为浅沟槽隔离。可选地且在形成氧化物12之前，可以进行鳍片10的热氧化以修复在蚀刻步骤(在图2a和图2b中示出)期间对侧壁发生的损伤。
如图4a和图4b中所示出的，应用CMP步骤往回减薄(thin back)氧化物层12至鳍片10的顶部水平。注意到在CMP步骤中去除经图案化的硬掩模6和经图案化的衬垫氧化物8。CMP步骤的工艺参数为本领域中公知的，因此出于简明和清楚的目的在本文中不再重复。在一些实施例中，在CMP工艺之后，在衬底4上形成多个鳍片10的步骤可以进一步包括选自基本上由蚀刻鳍片至衬底中，以及在衬底上外延生长鳍片，及其组合组成的组的工艺。因此，多个鳍片可以选自基本上由外延材料、衬底材料、及其组合组成的组。
图5a示出了制造工艺中的下一个阶段，其中进一步往回减薄氧化物层12。氧化物层12可以以各种方式往回减薄。在一个实施例中，通过稀氢氟酸(DHF)处理或者氢氟酸蒸汽(VHF)处理适当时间来往回减薄氧化物层12。特别注意到：如符号A(表示尚未被往回减薄的氧化物层12的部分)和B(表示已被往回减薄的氧化物层12的部分)所示出的，可以选择性地往回减薄氧化物层12。在回蚀工艺期间，这种选择性减薄可以通过用保护层如光刻胶层覆盖氧化物层12的部分A来完成。
在图5b中所示出的实施例中，鳍片10在衬底4的表面上方延伸距离H并在氧化物层12的往回减薄部分B的上方延伸距离h。在示例性实施例中，对于B区，1/4＜h/H＜1/3。认为鳍片10在B区中的氧化物层12的上方延伸的这种比率实现了期望的沟道宽度，将在下面进一步解释。
接下来，在三个鳍片10上方形成单一连续栅极结构，如图6a和6b中所示出的。图6b中还示出了在相应鳍片10内源极区S和漏极区D的形成。在一个实施例中，形成源极区和漏极区包括将掺杂剂注入相应的鳍片中。在另一个实施例中，形成源极区和漏极区包括蚀刻鳍片至衬底中以及在衬底上外延生长源极区和漏极区。本领域技术人员将认识到用于形成栅极结构14的多个工艺步骤，其包括栅极电介质的形成和图案化以及栅电极的形成和图案化。这些具体内容对于理解本发明不是必需的，并且栅极电介质和栅电极在本文中共同被称为栅极结构14。同样地，形成掺杂的源极区和漏极区的具体步骤是已知的，因此为了简明的目的在本文不再重复这些具体步骤。在这种情况中，第一金属层可以是连续的，并位于该三个源极区的上面，以形成一个FinFET器件的源极区。而且，第二金属层可以是连续的，并位于该三个漏极区的上面以形成一个FinFET器件的漏极区。
本领域技术人员将意识到沟道长度和沟道宽度是用于晶体管包括用于FinFET器件如示例性器件1的两个重要参数。沟道长度基本上等于源极S和漏极D区之间的距离。在所示出的实施例中，使用多个鳍片尤其是具有由于鳍片之间氧化物层12的不同厚度引起的不同高度的多个鳍片对沟道长度没有影响。换句话说，鳍片之间的不同的氧化物层12厚度不影响源极S和漏极D之间的距离，或者沟道长度。沟道长度影响这种晶体管性能如例如转换速度。
沟道宽度也影响器件性能，如器件的驱动电流。作为实例，通过调整沟道宽度可以进一步微调IDsat。通过改变鳍片之间的氧化物层12的厚度，并因此改变鳍片10在氧化物层上方的高度，可以更改得到的FinFET的总沟道宽度。参考图6C至图6f更详细地对此进行解释。
首先参考图6c，示出极端实施例，其中在鳍片10之间完全不回蚀氧化物层12。在该实施例中，总沟道宽度(在形成栅极结构14之后)将等于鳍片10的厚度。在该情况中，采用结合在一起的三个鳍片10形成一个FinFET器件(即，采用连续且位于三个鳍片10的单一栅极结构14，如图6b中所示出的)，总沟道宽度将等于3t。这种结构实际上等于平面晶体管器件。相比之下，图6d示出了其他极端实施例，其中在所有鳍片10之间一致地回蚀氧化物层12。在该实施例中，总沟道宽度将等于每个鳍片的厚度加上每个鳍片高度的2倍(因为栅极结构位于每个鳍片的两个侧壁以及每个鳍片的顶部的上面，每个侧壁具有高度h，以及顶部具有厚度t)。在所示出的实施例中，沟道宽度将等于3t+6h。虽然这种结构可能在其很容易例如在具有相似特性的平面晶体管的等效面积中布置三个鳍片结构方面是有益的，但是多个鳍片结构可能具有过大的驱动电流，其可能对期望的性能产生负面影响。
图6e示出了另一实施例结构，其中通过使氧化物层12在鳍片之间具有不同的厚度更改驱动电流。注意到在图6e的实施例中，例如，在一对鳍片10(最左边和居中的鳍片)之间回蚀氧化物层12，但在另一对鳍片10(最右边和居中的鳍片)之间不回蚀氧化物层。在该情况下，得到的结构的驱动电流是3t+2h，因为对于位于上面的栅极结构14(未示出，但在图6b中示出)仅暴露了鳍片的两个侧壁。
图6f示出了又一个实施例，其中在两对鳍片之间回蚀但在外侧鳍片的外缘上不回蚀栅极氧化物12。在示出的该实例中，总沟道宽度等于3t+4h。本领域的技术人员将意识到可以用于通过调整与各个鳍片10接界的氧化物层12的厚度来微调沟道宽度的各种其他结构。
在图6(其包括图6a至图6f)中所示出的实施例中，或者在一些区域(区域B)中蚀刻氧化物层12，或者在其他区域(区域A)中保持氧化物层12完全不被蚀刻。在其他实施例中，可以通过将氧化物层12的某些区域回蚀第一量，并将氧化物层12的其他区域回蚀第二更大的量获得进一步的微调。图7a和图7b示出了这样一个实施例。
图7a以立体图和图7b以剖面图示出了一个实施例，其中，在其中E所指示的氧化物层12的部分被部分地回蚀的第一回蚀步骤期间，C所指示的氧化物层12的部分被保护(例如，用光刻胶、硬掩模、或牺牲层等覆盖)。在下一个工艺步骤中，暴露出部分C，并且将氧化物层12(包括部分C和E)进一步回蚀到图7a和图7b中所示的水平。在该情况中，最左边的鳍片10在氧化物层12的上方延伸高度h2，而最右边的两个鳍片在它们相应外侧壁上的氧化物层12的上方延伸高度h2(因为氧化物层12在鳍片的外部区域上厚度为“E”)，并沿着它们相应的内侧壁在具有厚度“C”的氧化物层12的上方延伸较小的高度h1。假设鳍片10具有厚度t，图7中所示出的实施例的总沟道宽度为3t+4h2+2h1。
尽管已经详细地描述了本实施例及其优势，但应该理解，可以在不背离所附权利要求限定的实施例的精神和范围的情况下，进行各种改变、替换和更改。仅作为几个实例，尽管示出了延伸跨过三个鳍片的FinFET器件，本发明的教导将等同应用于延伸跨过2个鳍片或延伸跨过4个或更多个鳍片的FinFET。同样地，其他多栅极器件如w-栅极器件、和ω-栅极器件等在预期的范围内。另外地，通过将上面所述的两回蚀工艺(图7)扩展到其中氧化物层12可以具有3个不同高度的三回蚀工艺可以获得甚至更进一步微调的沟道长度，形成最多具有三个不同侧壁鳍片高度的鳍片。这种教导可以通过加入额外的回蚀和掩模步骤进一步扩展到四个或者更多个不同氧化物层厚度。注意到本教导将如同其应用于蚀刻至衬底中的鳍片一样等同地应用于外延生长的鳍片是重要的。
而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明将很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。

Claims (17)

1.一种半导体器件，包括：
衬底；
第一鳍片、第二鳍片以及第三鳍片，形成于所述衬底上；
源极区和漏极区，形成于相应的所述鳍片中；
介电层，形成于所述衬底上，所述介电层具有邻近所述第一鳍片的一侧的第一厚度，并且具有邻近所述第一鳍片的相对侧的第二厚度，所述第二厚度不同于所述第一厚度，所述介电层的所述第一厚度等于所述鳍片在所述衬底上方的高度，其中，所述介电层具有邻近所述第二鳍片的两侧的所述第二厚度并且具有邻近所述第三鳍片的两侧的所述第二厚度；以及
与所述鳍片和所述介电层共形的连续栅极结构，位于所述多个鳍片的上面，所述连续栅极结构直接接触每个鳍片的顶面以及至少一个鳍片的至少一个侧壁面。
2.根据权利要求1所述的半导体器件，其中，所述器件是FinFET器件。
3.根据权利要求1所述的半导体器件，包括：
所述第一鳍片，具有被所述介电层覆盖的第一侧壁和在所述介电层上方延伸的第二侧壁；
所述第二鳍片，具有均在所述介电层上方延伸的第一侧壁和第二侧壁；以及
其中所述栅极结构共形地位于所述第一鳍片的所述第二侧壁和所述第二鳍片的所述第一侧壁和第二侧壁的上面。
4.根据权利要求1所述的半导体器件，其中，每个鳍片具有顶面和至少一个侧壁，所述顶面具有厚度t，所述侧壁在所述介电层上方具有高度h，其中在所述鳍片中形成沟道，所述沟道具有由所述厚度t的和加上所述高度h的和限定的沟道宽度。
5.根据权利要求1所述的半导体器件，其中，至少一个鳍片具有两个在所述介电层上方延伸的侧壁。
6.根据权利要求1所述的半导体器件，包括三个以上的鳍片。
7.根据权利要求1所述的半导体器件，其中，所述鳍片选自由外延材料、所述衬底的材料、及其组合组成的组。
8.根据权利要求1所述的半导体器件，其中，每个鳍片具有侧壁，所述侧壁的一部分垂直于所述衬底的主表面，并且所述侧壁的下部不垂直于所述衬底的所述主表面。
9.一种晶体管，包括：
第一半导体鳍片，位于介电层中，所述第一半导体鳍片具有在所述介电层上方延伸第一距离的第一侧壁、顶面、和在所述介电层上方延伸第二距离的第二侧壁，其中所述第二距离等于零；
第二半导体鳍片，位于所述介电层中，第二鳍片具有在所述介电层上方延伸所述第一距离的第一侧壁、顶面、和在所述介电层上方延伸所述第一距离的第二侧壁；
第三半导体鳍片，所述第三半导体鳍片位于所述介电层中，所述第三半导体鳍片具有在所述介电层上方延伸所述第一距离的第一侧壁、顶面、和在所述介电层上方延伸所述第一距离的第二侧壁；
与所述第一半导体鳍片、所述第二半导体鳍片和所述介电层共形的栅极结构，位于所述第一半导体鳍片和所述第二半导体鳍片的上面，其中所述栅极结构直接接触所述第一半导体鳍片的所述顶面和至少一个侧壁，以及直接接触所述第二半导体鳍片的所述顶面和至少一个侧壁；
源极区，分布在所述第一半导体鳍片和所述第二半导体鳍片中；以及
漏极区，分布在所述第一半导体鳍片和所述第二半导体鳍片中。
10.根据权利要求9所述的晶体管，其中，所述栅极结构包括栅极电介质和栅电极。
11.根据权利要求9所述的晶体管，其中，所述晶体管包括位于第一鳍片和第二鳍片中的沟道区，并且其中，所述沟道区具有沟道宽度，所述沟道宽度等于两个顶面厚度的和加上所述第一半导体鳍片的所述第一侧壁和所述第二侧壁在所述介电层上方延伸的距离的和加上所述第二半导体鳍片的所述第一侧壁和所述第二侧壁在所述介电层上方延伸的距离的和。
12.一种形成晶体管的方法，包括：
在衬底上形成第一鳍片、第二鳍片和第三鳍片；
在鳍片中形成源极区和漏极区；
在鳍片之间形成介电层；
调整鳍片中的至少两个鳍片之间的所述介电层的厚度，以使得所述介电层具有邻近所述第一鳍片的一侧的第一厚度和邻近所述第一鳍片的相对侧的第二厚度、邻近所述第二鳍片的两侧的所述第二厚度以及邻近所述第三鳍片的两侧的所述第二厚度，其中所述第二厚度不同于所述第一厚度，并且所述第一厚度等于所述鳍片在所述衬底上方的高度；以及
在所述鳍片和介电层上形成连续栅极结构，所述连续栅极结构与所述鳍片和所述介电层共形并且直接接触所述鳍片的顶面和至少一个侧壁。
13.根据权利要求12所述的方法，其中，在衬底上形成多个鳍片的步骤包括选自基本上由蚀刻鳍片至衬底中、以及在衬底上外延生长鳍片、及其组合的组的工艺。
14.根据权利要求12所述的方法，其中，调整所述介电层的厚度的步骤包括：
覆盖所述介电层的一部分；以及
回蚀所述介电层的未被覆盖的部分。
15.根据权利要求14所述的方法，进一步包括：
露出所述介电层的被覆盖的部分。
16.根据权利要求15所述的方法，进一步包括：
回蚀所述介电层的露出的部分；以及
进一步回蚀所述介电层的所述未被覆盖的部分。
17.根据权利要求12所述的方法，其中，形成源极区和漏极区包括将掺杂剂注入至相应的所述鳍片中。
CN201110366233.XA 2011-09-01 2011-11-17 多鳍片器件及其制造方法 Active CN102969353B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/223,682 US9287385B2 (en) 2011-09-01 2011-09-01 Multi-fin device and method of making same
US13/223,682 2011-09-01

Publications (2)

Publication Number Publication Date
CN102969353A CN102969353A (zh) 2013-03-13
CN102969353B true CN102969353B (zh) 2017-04-05

Family

ID=47752467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110366233.XA Active CN102969353B (zh) 2011-09-01 2011-11-17 多鳍片器件及其制造方法

Country Status (4)

Country Link
US (5) US9287385B2 (zh)
KR (1) KR101363216B1 (zh)
CN (1) CN102969353B (zh)
TW (1) TWI500154B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287385B2 (en) * 2011-09-01 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-fin device and method of making same
US8659097B2 (en) 2012-01-16 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Control fin heights in FinFET structures
US8470714B1 (en) * 2012-05-22 2013-06-25 United Microelectronics Corp. Method of forming fin structures in integrated circuits
US9159832B2 (en) * 2013-03-08 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor fin structures and methods for forming the same
US9530654B2 (en) * 2013-04-15 2016-12-27 Globalfoundaries Inc. FINFET fin height control
CA2938783A1 (en) * 2013-04-18 2014-10-23 Ripon Kumar DEY Method of fabricating nano-scale structures and nano-scale structures fabricated using the method
US8957478B2 (en) 2013-06-24 2015-02-17 International Business Machines Corporation Semiconductor device including source/drain formed on bulk and gate channel formed on oxide layer
KR102073967B1 (ko) 2013-07-30 2020-03-02 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자
KR102072410B1 (ko) 2013-08-07 2020-02-03 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9299843B2 (en) * 2013-11-13 2016-03-29 United Microelectronics Corp. Semiconductor structure and manufacturing method thereof
TWI552232B (zh) * 2013-11-25 2016-10-01 Nat Applied Res Laboratories The Method and Structure of Fin - type Field Effect Transistor
US9184087B2 (en) 2013-12-27 2015-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming FinFETs with different fin heights
CN104795332B (zh) * 2014-01-21 2018-02-16 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN103871897A (zh) * 2014-02-21 2014-06-18 上海华力微电子有限公司 一种应用于finfet结构的化学机械研磨方法
US9773869B2 (en) 2014-03-12 2017-09-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
KR102245133B1 (ko) 2014-10-13 2021-04-28 삼성전자 주식회사 이종 게이트 구조의 finFET를 구비한 반도체 소자 및 그 제조방법
US9343370B1 (en) 2014-11-28 2016-05-17 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device
WO2016105384A1 (en) * 2014-12-23 2016-06-30 Intel Corporation Uniform layers formed with aspect ratio trench based processes
US9412814B2 (en) * 2014-12-24 2016-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of FinFET device
KR102274750B1 (ko) 2015-01-27 2021-07-07 삼성전자주식회사 반도체 장치 제조 방법
US9899268B2 (en) * 2015-03-11 2018-02-20 Globalfoundries Inc. Cap layer for spacer-constrained epitaxially grown material on fins of a FinFET device
KR102352155B1 (ko) 2015-04-02 2022-01-17 삼성전자주식회사 반도체 소자 및 그 제조방법
US10593801B2 (en) * 2015-04-10 2020-03-17 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
KR102328564B1 (ko) 2015-04-14 2021-11-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9461110B1 (en) * 2015-04-30 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. FETs and methods of forming FETs
US9905467B2 (en) 2015-09-04 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US9666474B2 (en) 2015-10-30 2017-05-30 International Business Machines Corporation Uniform dielectric recess depth during fin reveal
US9773871B2 (en) * 2015-11-16 2017-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
US9620503B1 (en) * 2015-11-16 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
KR102308747B1 (ko) * 2015-12-03 2021-10-05 삼성전자주식회사 반도체 장치
EP3182461B1 (en) * 2015-12-16 2022-08-03 IMEC vzw Method for fabricating finfet technology with locally higher fin-to-fin pitch
US9837404B2 (en) * 2016-03-28 2017-12-05 Globalfoundries Inc. Methods, apparatus and system for STI recess control for highly scaled finFET devices
US10032869B2 (en) 2016-08-17 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device having position-dependent heat generation and method of making the same
US10224414B2 (en) 2016-12-16 2019-03-05 Lam Research Corporation Method for providing a low-k spacer
CN207396531U (zh) * 2017-01-31 2018-05-22 杭州探真纳米科技有限公司 一种悬臂末端纳米探针
CN109411415B (zh) * 2018-09-07 2021-04-30 上海集成电路研发中心有限公司 一种半导体结构的形成方法
JP7042726B2 (ja) * 2018-10-04 2022-03-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10707207B1 (en) * 2019-02-15 2020-07-07 Globalfoundries Inc. Method, apparatus, and system for improved gate connections on isolation structures in FinFET devices
US11075266B2 (en) 2019-04-29 2021-07-27 International Business Machines Corporation Vertically stacked fin semiconductor devices
WO2022252178A1 (zh) * 2021-06-03 2022-12-08 天津大学 鳍片结构扬声器及其形成方法
CN115442722A (zh) * 2021-06-03 2022-12-06 广州乐仪投资有限公司 鳍片结构扬声器及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101086994A (zh) * 2006-06-09 2007-12-12 三星电子株式会社 具有相对于鳍以一角度延伸的控制栅极的非易失存储器
US7449373B2 (en) * 2006-03-31 2008-11-11 Intel Corporation Method of ion implanting for tri-gate devices
US7560785B2 (en) * 2007-04-27 2009-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having multiple fin heights

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6757854B1 (en) * 1999-09-16 2004-06-29 Lsi Logic Corporation Detecting faults in dual port FIFO memories
KR100323140B1 (ko) * 2000-01-17 2002-02-06 윤종용 낸드형 플래쉬 메모리소자 및 그 제조방법
US6703661B2 (en) * 2001-12-27 2004-03-09 Ching-Yuan Wu Contactless NOR-type memory array and its fabrication methods
US6642090B1 (en) * 2002-06-03 2003-11-04 International Business Machines Corporation Fin FET devices from bulk semiconductor and method for forming
US6787854B1 (en) * 2003-03-12 2004-09-07 Advanced Micro Devices, Inc. Method for forming a fin in a finFET device
US6909151B2 (en) * 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
KR100587672B1 (ko) * 2004-02-02 2006-06-08 삼성전자주식회사 다마신 공법을 이용한 핀 트랜지스터 형성방법
KR20050083305A (ko) 2004-02-23 2005-08-26 삼성전자주식회사 핀 전계효과 트랜지스터의 제조방법
KR100576361B1 (ko) 2004-03-23 2006-05-03 삼성전자주식회사 3차원 시모스 전계효과 트랜지스터 및 그것을 제조하는 방법
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7564105B2 (en) 2004-04-24 2009-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Quasi-plannar and FinFET-like transistors on bulk silicon
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7381649B2 (en) * 2005-07-29 2008-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for a multiple-gate FET device and a method for its fabrication
KR100657969B1 (ko) * 2005-08-30 2006-12-14 삼성전자주식회사 한 쌍의 핀-타입 채널 영역들에 대응하는 단일 게이트전극을 갖는 반도체 소자의 제조 방법
US7479421B2 (en) * 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US7575975B2 (en) * 2005-10-31 2009-08-18 Freescale Semiconductor, Inc. Method for forming a planar and vertical semiconductor structure having a strained semiconductor layer
US7622373B2 (en) 2006-12-22 2009-11-24 Spansion Llc Memory device having implanted oxide to block electron drift, and method of manufacturing the same
US8174073B2 (en) * 2007-05-30 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structures with multiple FinFETs
KR101263648B1 (ko) * 2007-08-31 2013-05-21 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조 방법.
US8022478B2 (en) * 2008-02-19 2011-09-20 International Business Machines Corporation Method of forming a multi-fin multi-gate field effect transistor with tailored drive current
US8106459B2 (en) * 2008-05-06 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs having dielectric punch-through stoppers
US8098529B2 (en) * 2009-03-11 2012-01-17 Micron Technology, Inc. Memory device having buried boosting plate and methods of operating the same
US8519481B2 (en) * 2009-10-14 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Voids in STI regions for forming bulk FinFETs
US8653608B2 (en) * 2009-10-27 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design with reduced current crowding
US20110147848A1 (en) * 2009-12-23 2011-06-23 Kuhn Kelin J Multiple transistor fin heights
US9287385B2 (en) * 2011-09-01 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-fin device and method of making same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7449373B2 (en) * 2006-03-31 2008-11-11 Intel Corporation Method of ion implanting for tri-gate devices
CN101086994A (zh) * 2006-06-09 2007-12-12 三星电子株式会社 具有相对于鳍以一角度延伸的控制栅极的非易失存储器
US7560785B2 (en) * 2007-04-27 2009-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having multiple fin heights

Also Published As

Publication number Publication date
US20190123047A1 (en) 2019-04-25
US20160225765A1 (en) 2016-08-04
US9287385B2 (en) 2016-03-15
TWI500154B (zh) 2015-09-11
KR101363216B1 (ko) 2014-02-12
US10679990B2 (en) 2020-06-09
US9312363B2 (en) 2016-04-12
TW201312748A (zh) 2013-03-16
US20130056826A1 (en) 2013-03-07
US20180151566A1 (en) 2018-05-31
US20130273705A1 (en) 2013-10-17
US9893061B2 (en) 2018-02-13
KR20130025314A (ko) 2013-03-11
US10157920B2 (en) 2018-12-18
CN102969353A (zh) 2013-03-13

Similar Documents

Publication Publication Date Title
CN102969353B (zh) 多鳍片器件及其制造方法
US8796156B2 (en) Cross OD FinFET patterning
US9437504B2 (en) Method for the formation of fin structures for FinFET devices
US9741716B1 (en) Forming vertical and horizontal field effect transistors on the same substrate
KR100578130B1 (ko) 핀 전계효과 트랜지스터를 위한 다중 실리콘 핀 및 그형성 방법
US8603893B1 (en) Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates
US8377779B1 (en) Methods of manufacturing semiconductor devices and transistors
KR101496519B1 (ko) 더미 ＦｉｎＦＥＴ 구조 및 더미 ＦｉｎＦＥＴ 구조를 만드는 방법
US8936986B2 (en) Methods of forming finfet devices with a shared gate structure
US8497198B2 (en) Semiconductor process
US10256155B1 (en) Method for fabricating single diffusion break structure directly under a gate line
US10290503B2 (en) Spacer enabled poly gate
US10043675B2 (en) Semiconductor device and method for fabricating the same
US7498232B2 (en) Semiconductor devices and methods of manufacture thereof
TWI707403B (zh) 半導體元件及其製作方法
CN108630544A (zh) 半导体元件及其制作方法
TWI703732B (zh) 一種製作半導體元件的方法
CN203277389U (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant