JP2009158907A - 半導体素子の微細パターン形成方法 - Google Patents

半導体素子の微細パターン形成方法 Download PDF

Info

Publication number
JP2009158907A
JP2009158907A JP2008121782A JP2008121782A JP2009158907A JP 2009158907 A JP2009158907 A JP 2009158907A JP 2008121782 A JP2008121782 A JP 2008121782A JP 2008121782 A JP2008121782 A JP 2008121782A JP 2009158907 A JP2009158907 A JP 2009158907A
Authority
JP
Japan
Prior art keywords
film
pattern
etching mask
forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008121782A
Other languages
English (en)
Inventor
Woo Yung Jung
宇 榮 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2009158907A publication Critical patent/JP2009158907A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Abstract

【課題】整列誤差の発生のない、露光装備の解像度より微細なパターンを有する半導体素子の製造方法を提供する。
【解決手段】コンタクトホールパターンのピッチより２倍大きいピッチで第１のエッチングマスクパターン１１３ａを形成する。このパターンの側壁に補助膜を形成し、これをエッチングすることにより、第１のエッチングマスクパターン間に第２のエッチングマスクパターン１２１ａを自動整列方式で形成する。第１及び第２のエッチングマスクパターンで下部のハードマスク１０９をエッチングし、ハードマスクパターンを形成する。これをマスクにエッチング対象膜である層間絶縁膜１０７をエッチングしコンタクトホールを形成する。
【選択図】図４

Description

本発明は、半導体素子の微細パターン形成方法に関するものであり、特に、露光装備の解像度より微細なパターンを形成することができる半導体素子の微細パターン形成方法に関するものである。
半導体素子の集積度は、半導体素子を製造するのに用いられる露光装備の解像度と関連がある。従って、半導体素子の集積度を高めるためには、優れた解像度を有する露光装備が必要である。しかし、集積度が40nmより小さくなるにつれてより優れた解像度の露光装備が要求されており、それにより製造費用が増加する。
これにより、製造工程を変更して露光装備の解像度より微細なパターンを形成することができる研究が進められている。例えば、目標パターンのピッチより2倍のピッチを有する第1のフォトレジストパターンを形成し、第1のフォトレジストパターンと同一のピッチを有する第2のフォトレジストパターンを第1のフォトレジストパターン間に形成する方法が提案された。しかし、第2のフォトレジストパターンを形成するための露光工程時に整列誤差が発生すれば、第1のフォトレジストパターンと第2のフォトレジストパターンの間隔を均一に維持することができない。整列誤差は、集積度が高くなるほど相対的に大きく発生するため、不良率が増加する原因となる。
本発明は、目標パターンのピッチより2倍大きいピッチで第1のエッチングマスクパターンを形成し、第1のエッチングマスクパターン間に第2のエッチングマスクパターンを自動整列方式で形成した後、第1及び第2のエッチングマスクパターンで下部のエッチング対象膜をエッチングすることにより、整列誤差が発生するのを防止しながら露光装備の解像度より微細なパターンを形成することができる。
本発明の実施例による半導体素子の微細パターン形成方法は、半導体基板上に第1のエッチングマスクパターンを形成する段階と、第1のエッチングマスクパターンの表面を含む半導体基板上に補助膜を形成する段階と、第1のエッチングマスクパターンの側壁に形成された補助膜の間に第1のエッチングマスクパターンと同一の物質で第2のエッチングマスクパターンを形成する段階、及び第1及び第2のエッチングマスクパターン間の補助膜を除去する段階を含む。
第1のエッチングマスクパターンを形成する前に、半導体基板上にハードマスク膜を形成する段階、及びハードマスク膜上にエッチング停止膜を形成する段階をさらに含むことができる。また、補助膜を除去する段階後に、第1及び第2のエッチングマスクパターンを用いたエッチング工程でエッチング停止膜及びハードマスク膜をエッチングしてハードマスクパターンを形成する段階をさらに含むことができる。
第1のエッチングマスクパターンのピッチが目標パターンのピッチより2倍大きい。第1のエッチングマスクパターンは、目標パターンの間に目標パターンの長さと同一またはさらに長く形成される。第1のエッチングマスクパターンを形成する段階は、半導体基板上に第1のエッチングマスク膜及び反射防止膜を形成する段階と、反射防止膜上に目標パターンのピッチより2倍大きいピッチの第1のフォトレジストパターンを形成する段階と、第1のフォトレジストパターンを用いたエッチング工程で反射防止膜及び第1のエッチングマスク膜をパターニングして第1のエッチングマスクパターンを形成する段階、及び第1のフォトレジストパターン及び反射防止膜を除去する段階を含む。
第1のエッチングマスクパターンの側壁に形成される補助膜の膜厚により第1及び第2のエッチングマスクパターンの間隔が決定される。第1のエッチングマスクパターンの側壁に形成される補助膜の膜厚により目標パターンの幅が決定される。
第2のエッチングマスクパターンのピッチが目標パターンのピッチより2倍大きい。第2のエッチングマスクパターンを形成する段階は、第1のエッチングマスクパターンの側壁に形成された補助膜間が満たされるように補助膜上に第2のエッチングマスク膜を形成する段階と、第2のエッチングマスク膜上に目標パターンが形成される領域と目標パターン間の領域を露出させる第2のフォトレジストパターンを形成する段階、及び第2のエッチングマスク膜が第1のエッチングマスクパターンの側壁に形成された補助膜間に残留するようにエッチング工程を実施して第2のエッチングマスクパターンを形成する段階を含み、補助膜が除去された後に第2のフォトレジストパターンが除去されることが望ましい。
本発明の他の実施例による半導体素子の微細パターン形成方法は、接合領域と素子分離膜が交互に形成された半導体基板が提供される段階と、半導体基板上に層間絶縁膜を形成する段階と、素子分離膜のうち、偶数番目または奇数番目のグループのいずれか一つのグループに属する素子分離膜と対応する領域の層間絶縁膜上に第1のエッチングマスクパターンを形成する段階と、第1のエッチングマスクパターンの表面を含む層間絶縁膜上に補助膜を形成する段階と、第1のエッチングマスクパターンの側壁に形成された補助膜の間に第1のエッチングマスクパターンと同一の物質で第2のエッチングマスクパターンを形成する段階と、第1及び第2のエッチングマスクパターン間の補助膜を除去する段階、及び補助膜が除去された領域の層間絶縁膜をエッチングしてコンタクトホールを形成する段階を含む。
第1のエッチングマスクパターンは、接合領域が配列された方向と交差する方向に接合領域の長さより長く形成されることが望ましい。接合領域及び素子分離膜は、ナンドフラッシュメモリ素子のドレインセレクトライン間で交互に形成されることができる。第1のエッチングマスクパターンは、ドレインセレクトラインと交差する方向にドレインセレクトライン間の距離より長く形成されることが望ましい。第1のエッチングマスクパターンを形成する前に、層間絶縁膜上にハードマスク膜を形成する段階、及びハードマスク膜上にエッチング停止膜を形成する段階をさらに含む。コンタクトホールを形成する段階前に、第1及び第2のエッチングマスクパターンを用いたエッチング工程でエッチング停止膜及びハードマスク膜をエッチングしてハードマスクパターンを形成する段階をさらに含む。
第1のエッチングマスクパターンを形成する段階は、層間絶縁膜上に第1のエッチングマスク膜及び反射防止膜を形成する段階と、反射防止膜上に目標パターンのピッチより2倍大きいピッチを有するように、素子分離膜のうち、偶数番目または奇数番目のグループに属する素子分離膜と対応する領域の反射防止膜上に第1のフォトレジストパターンを形成する段階と、第1のフォトレジストパターンを用いたエッチング工程で反射防止膜及び第1のエッチングマスク膜をパターニングして第1のエッチングマスクパターンを形成する段階、及び第1のフォトレジストパターン及び反射防止膜を除去する段階を含む。
第1のエッチングマスクパターンの側壁に形成される補助膜の膜厚により第1及び第2のエッチングマスクパターンの間隔が決定される。第1のエッチングマスクパターンの側壁に形成される補助膜の膜厚によりコンタクトホールの幅が決定される。
第2のエッチングマスクパターンが素子分離膜のうち、残りのグループに属する素子分離膜と対応する領域に形成される。第2のエッチングマスクパターンを形成する段階は、第1のエッチングマスクパターンの側壁に形成された補助膜間が満たされるように補助膜上に第2のエッチングマスク膜を形成する段階、第2のエッチングマスク膜上に接合領域膜及び素子分離膜が形成された領域と対応する領域を露出させる第2のフォトレジストパターンを形成する段階、及び第2のエッチングマスク膜が第1のエッチングマスクパターンの側壁に形成された補助膜の間に残留するように第2のフォトレジストパターンを用いたエッチング工程を実施して第2のエッチングマスクパターンを形成する段階を含み、補助膜が除去された後に第2のフォトレジストパターンが除去されることが望ましい。
第1及び第2のエッチングマスクパターンは、Si含有Barc膜で形成することが望ましく、Si含有Barc膜はスピンコーティング方式で形成することが望ましい。補助膜は、カーボンポリマー膜で形成することが望ましい。補助膜は、O2プラズマを用いるエッチング工程で除去されることが望ましい。
本発明によれば、次のような効果を得ることができる。
第1に、第1のエッチングマスクパターンを形成するために実施される露光工程時に目標パターンより2倍大きいピッチを有するフォトレジストパターンを形成するため、露光装備の解像度より微細なパターンを形成することができる。
第2に、第1のエッチングマスクパターン間に第2のエッチングマスクパターンを自動整列方式で形成することにより、整列誤差が発生するのを防止することができる。
第3に、第1及び第2のエッチングマスクパターンの間隔を第1のエッチングマスクパターンの側壁に形成される補助膜の膜厚で制御することができる。従って、第1及び第2のエッチングマスクパターンの間隔をさらに正確に制御することができる。
第4に、第1のエッチングマスクパターン、補助膜及び第2のエッチングマスクパターンをSi含有Barc膜やカーボンポリマー膜のように透明な膜で形成する場合、後続の露光工程時にオーバーレイバーニアのような整列キーを露出させるためのキーオープン工程を省略することができる。
第5に、 Si含有Barc膜のエッチング工程とカーボンポリマー膜の蒸着工程を同一の装備内で真空状態を維持すれば、連続的なイン-サイチュ(In-situ)方式で行うことができるため、工程条件を安定的に維持することができ、工程時間を減らすことができる。
第6に、Si含有Barc膜をスピンコーティング方式で形成すれば、埋め込み特性が向上するため、アスペクト比が大きい微細パターン間の空間にもボイドなしにSi含有Barc膜を容易に形成することができる。
以下で説明される本発明は、コンタクトホールを露光装備の解像度より微細な間隔で形成することができる場合を実施例をもって説明する。また、以下に説明される本発明の実施例は、コンタクトホールが一列に形成される場合を例として説明しており、ナンドフラッシュメモリ素子においてドレインセレクトライン間に形成されるドレインコンタクトホールを形成する工程に適用されることができる。便宜上、本発明がナンドフラッシュメモリ素子のドレインコンタクトホールを形成する工程に適用される場合を例として説明する。
図１〜図５は、本発明の実施例による半導体素子の微細パターン形成方法を説明するための図面である。
図１（ａ）を参照すれば、半導体基板(101)上にはドレインセレクトライン(DSL)、ワードライン(図示せず)、ソースセレクトライン(図示せず)及びトランジスタのゲートライン(図示せず)を含む多数のゲートパターン、素子分離膜(103)及び接合領域(105)が形成される。ナンドフラッシュメモリ素子の場合、ドレインセレクトライン(DSL)間に素子分離膜(103)と接合領域(105)が反復的に配置され、後続工程で接合領域(105)上にコンタクトホールがそれぞれ形成される。
接合領域(105)を含む半導体基板(101)上部にエッチング対象膜(107)、ハードマスク膜(109)及びエッチング停止膜(111)を形成する。コンタクトホールを形成する場合、エッチング対象膜(107)は層間絶縁膜になり得、以下、エッチング対象膜を層間絶縁膜(107)という。ハードマスク膜(109)は、層間絶縁膜(107)にコンタクトホールを形成するためのエッチング工程時に用いるために形成される。ハードマスク膜(109)は窒化膜で形成することができ、アモルファスカーボン膜で形成することが望ましい。エッチング停止膜(111)は、後続工程でハードマスク膜(109)上に形成される膜の蒸着及びエッチング工程を行う時、ハードマスク膜(109)を保護するために形成される。従って、エッチング停止膜(111)は、後続工程で形成される膜とエッチング選択比が高い物質で形成することが望ましい。例えば、エッチング停止膜(111)はSiON膜で形成することができる。
図１（ｂ）を参照すれば、エッチング停止膜(111)上に第1のエッチングマスク膜(113)、第1の反射防止膜(115)及び第1のフォトレジストパターン(117)を形成する。第1のエッチングマスク膜(113)はエッチング停止膜(111)とエッチング選択比が異なる物質で形成し、Si含有Barc膜で形成することが望ましい。Si含有Barc膜はスピンコーティング方式で形成することができ、その後、キュアリングのためにベーク工程を行うことが望ましい。第1のエッチングマスク膜(113)をSi含有Barc膜で形成する場合、 Si含有Barc(Bottom AntiReflective Coating)膜は透明な物質であるため、第1のフォトレジストパターン(117)を形成するための露光工程時にスクライブレーン(scribe lane)に形成されるオーバーレイバーニアのような整列キー(図示せず)を露出させるためのキーオープン工程を省略することができる。第1のエッチングマスク膜(113)がフォトレジストの露光工程時に反射防止機能を行うことができれば、第1の反射防止膜(115)は省略可能である。
一方、第1のフォトレジストパターン(117)は、露光装備で最も微細に具現できるピッチを有するように形成され、第1のフォトレジストパターン(117)のピッチを目標パターン(即ち、コンタクトホール)のピッチより2倍広いピッチで設定する。即ち、第1のフォトレジストパターン(117)は、コンタクトホールのピッチより2倍広いピッチで形成される。また、第1のフォトレジストパターン(117)は、コンタクトホールが形成される領域(即ち、接合領域)間の第1の反射防止膜(115)上に形成され、ドレインセレクトライン(DSL)と交差する方向に形成されることが望ましい。結局、第1のフォトレジストパターン(117)は素子分離膜(103)が形成された領域の第1の反射防止膜(115)上でドレインセレクトライン(DSL)と交差する方向に延長されて形成される。特に、ドレインセレクトライン(DSL)と交差するようにドレインセレクトライン(DSL)間の間隔より長く第1のフォトレジストパターン(117)を形成することが望ましい。即ち、ドレインセレクトライン(DSL)間に形成されるコンタクトホールの長さより長く第1のフォトレジストパターン(117)を形成することが望ましい。
図２（ａ）を参照すれば、第1のフォトレジストパターン(117)をエッチングマスクとして用い、第1の反射防止膜(115)及び第1のエッチングマスク膜(113)をエッチングする。これにより、第1のフォトレジストパターン(117)に対応する形態で第1のエッチングマスクパターン(113a)が形成される。その後、第1のフォトレジストパターン(117)及び第1の反射防止膜(115)を除去する。第1のエッチングマスク膜(113)エッチング時にハードマスク膜(109)はエッチング停止膜(111)により保護される。
図２（ｂ）を参照すれば、第1のエッチングマスクパターン(113a)により発生した段差が維持できる程度の厚さで半導体基板(101)上に補助膜(119)を形成する。補助膜(119)は、カーボンポリマー(Carbon Polymer)膜で形成することが望ましい。第1のエッチングマスクパターン(113a)の側壁に形成される補助膜(119)の厚さは、後続工程で形成される第2のエッチングマスクパターン(121a)と第1のエッチングマスクパターン(113a)間の間隔、即ち、目標パターン(例えば、コンタクトホール)の幅を決定する。従って、第1のエッチングマスクパターン(113a)の側壁に形成される補助膜(119)の厚さをコンタクトホールの幅に対応する厚さで制御する。
一方、補助膜(119)が第1のエッチングマスクパターン(113a)の側壁にのみスペーサ形態で残留するようにエッチング工程を行うことができる。この場合、後続工程で形成される第2のエッチングマスクパターン(図３（ｂ）の121a)の高さをさらに高く確保することができる。
図３（ａ）を参照すれば、第1のエッチングマスクパターン(113a)により低い段差が発生した凹部(即ち、第1のエッチングマスクパターンの側壁に形成された補助膜間)が完全に満たされるように補助膜(119)上に第2のエッチングマスク膜(121)を形成する。第2のエッチングマスク膜(121)は、第1のエッチングマスクパターン(113a)と同一の物質で形成することが望ましく、Si含有Barc膜で形成することができる。Si含有Barc膜は、スピンコーティング方式で形成することができ、その後、キュアリングのためにベーク工程を行うことが望ましい。Si含有Barc膜をスピンコーティング方式で形成すれば、アスペクト比が大きい空間にもボイドなしにSi含有Barc膜を形成することができる。
第2のエッチングマスク膜(121)の上部に第2の反射防止膜(123)を形成する。第2のエッチングマスク膜(121)がフォトレジスト膜の露光工程時に反射防止機能を行うことができれば、第2の反射防止膜(123)は省略することができる。
次いで、第2の反射防止膜(123)上に第2のフォトレジストパターン(125)を形成する。第2のフォトレジストパターン(125)は目標パターンが形成される領域(即ち、コンタクトホールが形成される領域)が露出されるように形成され、コンタクトホール間の領域も共に露出されるように形成できる。この時、第2のフォトレジストパターン(125)により露出される間隔は、ドレインセレクトライン(DSL)間の間隔と同一または小さいことが望ましい。これにより、第2のフォトレジストパターン(125)間には第2の反射防止膜(123)が露出され、第2の反射防止膜(123)が形成されていない場合、ドレインセレクトライン(DSL)間の第2のエッチングマスク膜(121)が露出される。
第2のフォトレジストパターン(125)は、ドレインセレクトライン(DSL)間を露出させる反復的な形態で形成されるが、第1のフォトレジストパターン(図1bの117)より露出させる領域の間隔が相当広い。従って、露光工程時に干渉現象がほとんど発生せず、ドレインセレクトライン(DSL)の間隔が広いため、整列誤差に対する工程上の負担が相対的に非常に少ない。
図３（ｂ）を参照すれば、第2のフォトレジストパターン(125)間に露出された第2の反射防止膜(123)を除去する。これにより、第2のエッチングマスク膜(121)の一部が露出される。次いで、第2のエッチングマスク膜(121)の露出された部分が第1のエッチングマスクパターン(113a)間に発生した凹部の補助膜(119)上にのみ残留するように第2のエッチングマスク膜(121)をエッチングして第2のエッチングマスクパターン(121a)を形成する。これにより、第2のエッチングマスクパターン(121a)は、ドレインセレクトライン(DSL)が形成された領域の補助膜(119)上で第1のエッチングマスクパターン(113a)間に自動整列されて形成される。第2のエッチングマスクパターン(121a)は、第1のエッチングマスクパターン(113a)と同様に目標パターンのピッチより2倍大きいピッチを有する。また、第1のエッチングマスクパターン(113a)と第2のエッチングマスクパターン(121a)の間隔は第1のエッチングマスクパターン(113a)の側壁に形成された補助膜(119)の厚さにより自動的に決められる。特に、第1のエッチングマスクパターン(113a)の両側壁に形成された補助膜(119)の厚さが均一であれば、第1のエッチングマスクパターン(113a)間の中央に第2のエッチングマスクパターン(121a)が自動整列される。
第2のエッチングマスクパターン(121a)が形成されることにより、第2のエッチングマスクパターン(121a)の間(ドレインセレクトライン(DSL)が形成された領域の間)で第1のエッチングマスクパターン(113a)の側壁及び上部に形成された補助膜(119)が露出される。
図４（ａ）を参照すれば、第2のフォトレジストパターン(125)の間で補助膜(119)の露出された部分を除去する。これにより、目標パターン(コンタクトホール)が形成される領域のエッチング停止膜(111)が露出される。そして、コンタクトホールが形成される領域間には、第1及び第2のエッチングマスクパターン(113a及び121a)が交互に露出される。
補助膜(119)は、O2プラズマを用いるエッチング工程で除去することが望ましい。補助膜(119)エッチング時にO2がSi含有Barc膜を含む第2のエッチングマスクパターン(121a)のSi成分と反応してシリコン酸化物の物質が形成される。シリコン酸化膜は、補助膜(119)エッチング時にエッチング妨害物質として作用し、第2のエッチングマスクパターン(121a)がエッチングされるのを最小化することができる。
図４（ｂ）を参照すれば、第1及び第2のエッチングマスクパターン(113a及び121a)間に露出されたエッチング停止膜(111)を除去する。これにより、目標パターン(コンタクトホール)が形成される領域のハードマスク膜(109)が露出される。
図５（ａ）を参照すれば、ハードマスク膜(109)の露出された部分をエッチングしてハードマスクパターン(109a)を形成する。その後、第2のフォトレジストパターン(125)を除去する。第2のフォトレジストパターン(125)は、ハードマスク膜(109)をエッチングする前に除去されることができる。一方、ハードマスク膜(109)をエッチングする時、第1及び第2のエッチングマスクパターン(113a及び121a)及び補助膜(119)が共に除去されることができる。ハードマスクパターン(109a)間にはコンタクトホール領域の層間絶縁膜(107)が露出される。
図５（ｂ）を参照すれば、ハードマスクパターン(109a)を用いたエッチング工程で層間絶縁膜(107)をエッチングする。これにより、接合領域(105)を露出させるコンタクトホール(127)がドレインセレクトライン(DSL)間にそれぞれ形成される。
上記では第1及び第2のエッチングマスクパターン(113a及び121a)を用いるエッチング工程でハードマスク膜(109)をパターニングしてハードマスクパターン(109a)を形成した後、ハードマスクパターン(109a)を用いるエッチング工程でエッチング対象膜(107)をパターニングした。しかし、ハードマスク膜(109)を用いずに第1及び第2のエッチングマスクパターン(113a及び121a)を用いたエッチング工程でエッチング対象膜(107)を直接パターニングすることができる。この場合、ハードマスク膜(109)の形成工程とエッチング工程を省略することができる。
本発明は、上記で説明した実施例により限定されるものではなく、互いに異なる多様な形態で具現されることができ、本発明の範囲が上記で説明した実施例により限定されるものではない。単に、本実施例は本発明の開示が完全であるようにし、通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明の範囲は、本願の特許請求の範囲により理解されなければならない。
本発明の実施例による半導体素子の微細パターン形成方法を説明するための図面である。 本発明の実施例による半導体素子の微細パターン形成方法を説明するための図面である。 本発明の実施例による半導体素子の微細パターン形成方法を説明するための図面である。 本発明の実施例による半導体素子の微細パターン形成方法を説明するための図面である。 本発明の実施例による半導体素子の微細パターン形成方法を説明するための図面である。
符号の説明
101 :半導体基板
103 :素子分離膜
105 :接合領域
107 :エッチング対象膜、層間絶縁膜
109 :ハードマスク膜
109a :ハードマスクパターン
111 :エッチング停止膜
113 :第1のエッチングマスク膜
113a :第1のエッチングマスクパターン
115 :第1の反射防止膜
117 :第1のフォトレジストパターン
119 :補助膜
121 :第2のエッチングマスク膜
121a :第2のエッチングマスクパターン
123 :第2の反射防止膜
125 :第2のフォトレジストパターン
127 :コンタクトホール
DSL :ドレインセレクトライン

Claims (25)

  1. 半導体基板上に第１のエッチングマスクパターンを形成する段階;
    上記第１のエッチングマスクパターンの表面を含む上記半導体基板上に補助膜を形成する段階;
    上記第１のエッチングマスクパターンの側壁に形成された補助膜間に上記第１のエッチングマスクパターンと同一の物質で第２のエッチングマスクパターンを形成する段階;及び
    上記第１及び第２のエッチングマスクパターン間の上記補助膜を除去する段階を含む半導体素子の微細パターン形成方法。
  2. 上記第１のエッチングマスクパターンを形成する前に、
    上記半導体基板上にハードマスク膜を形成する段階;及び
    上記ハードマスク膜上にエッチング停止膜を形成する段階をさらに含む請求項１に記載の半導体素子の微細パターン形成方法。
  3. 上記補助膜を除去する段階後に、
    上記第１及び第２のエッチングマスクパターンを用いたエッチング工程で上記エッチング停止膜及び上記ハードマスク膜をエッチングしてハードマスクパターンを形成する段階をさらに含む請求項２に記載の半導体素子の微細パターン形成方法。
  4. 上記第１のエッチングマスクパターンのピッチが目標パターンのピッチより２倍大きい請求項１に記載の半導体素子の微細パターン形成方法。
  5. 上記第１のエッチングマスクパターンは、目標パターン間に上記目標パターンの長さと同一またはさらに長く形成される請求項４に記載の半導体素子の微細パターン形成方法。
  6. 上記第１のエッチングマスクパターンを形成する段階は、上記半導体基板上に第１のエッチングマスク膜及び反射防止膜を形成する段階;
    上記反射防止膜上に目標パターンのピッチより２倍大きいピッチの第１のフォトレジストパターンを形成する段階;
    上記第１のフォトレジストパターンを用いたエッチング工程で上記反射防止膜及び上記第１のエッチングマスク膜をパターニングして上記第１のエッチングマスクパターンを形成する段階;及び
    上記第１のフォトレジストパターン及び上記反射防止膜を除去する段階を含む請求項１に記載の半導体素子の微細パターン形成方法。
  7. 上記第１のエッチングマスクパターンの側壁に形成される上記補助膜の膜厚により上記第１及び第２のエッチングマスクパターンの間隔が決定される請求項１に記載の半導体素子の微細パターン形成方法。
  8. 上記第１のエッチングマスクパターンの側壁に形成される上記補助膜の膜厚により目標パターンの幅が決定される請求項１に記載の半導体素子の微細パターン形成方法。
  9. 上記第２のエッチングマスクパターンのピッチが目標パターンのピッチより２倍大きい請求項１に記載の半導体素子の微細パターン形成方法。
  10. 上記第２のエッチングマスクパターンを形成する段階は、
    上記第１のエッチングマスクパターンの側壁に形成された補助膜間が満たされるように上記補助膜上に第２のエッチングマスク膜を形成する段階;
    上記第２のエッチングマスク膜上に目標パターンが形成される領域と上記目標パターン間の領域を露出させる第２のフォトレジストパターンを形成する段階;及び
    上記第２のエッチングマスク膜が上記第１のエッチングマスクパターンの側壁に形成された上記補助膜間に残留するようにエッチング工程を実施して上記第２のエッチングマスクパターンを形成する段階を含み、
    上記補助膜が除去された後に上記第２のフォトレジストパターンが除去される段階を含む請求項１に記載の半導体素子の微細パターン形成方法。
  11. 接合領域と素子分離膜が交互に形成された半導体基板が提供される段階;
    上記半導体基板上に層間絶縁膜を形成する段階;
    上記素子分離膜のうち、偶数番目または奇数番目のグループのいずれか一つのグループに属する素子分離膜と対応する領域の上記層間絶縁膜上に第１のエッチングマスクパターンを形成する段階;
    上記第１のエッチングマスクパターンの表面を含む上記層間絶縁膜上に補助膜を形成する段階;
    上記第１のエッチングマスクパターンの側壁に形成された補助膜間に上記第１のエッチングマスクパターンと同一の物質で第２のエッチングマスクパターンを形成する段階;
    上記第１及び第２のエッチングマスクパターン間の上記補助膜を除去する段階;及び
    上記補助膜が除去された領域の上記層間絶縁膜をエッチングしてコンタクトホールを形成する段階を含む半導体素子の微細パターン形成方法。
  12. 上記第１のエッチングマスクパターンは、上記接合領域が配列された方向と交差する方向に上記接合領域の長さより長く形成される請求項１１に記載の半導体素子の微細パターン形成方法。
  13. 上記接合領域及び上記素子分離膜は、ナンドフラッシュメモリ素子のドレインセレクトライン間で交互に形成される請求項１１に記載の半導体素子の微細パターン形成方法。
  14. 上記第１のエッチングマスクパターンは、上記ドレインセレクトラインと交差する方向に上記ドレインセレクトライン間の距離より長く形成される請求項１３に記載の半導体素子の微細パターン形成方法。
  15. 上記第１のエッチングマスクパターンを形成する前に、
    上記層間絶縁膜上にハードマスク膜を形成する段階;及び
    上記ハードマスク膜上にエッチング停止膜を形成する段階をさらに含む請求項１１に記載の半導体素子の微細パターン形成方法。
  16. 上記コンタクトホールを形成する段階前に、
    上記第１及び第２のエッチングマスクパターンを用いたエッチング工程で上記エッチング停止膜及び上記ハードマスク膜をエッチングしてハードマスクパターンを形成する段階をさらに含む請求項１５に記載の半導体素子の微細パターン形成方法。
  17. 上記第１のエッチングマスクパターンを形成する段階は、
    上記層間絶縁膜上に第１のエッチングマスク膜及び反射防止膜を形成する段階;
    上記反射防止膜上に目標パターンのピッチより２倍大きいピッチを有するように、上記素子分離膜のうち、偶数番目または奇数番目のグループに属する素子分離膜と対応する領域の上記反射防止膜上に第１のフォトレジストパターンを形成する段階;
    上記第１のフォトレジストパターンを用いたエッチング工程で上記反射防止膜及び上記第１のエッチングマスク膜をパターニングして上記第１のエッチングマスクパターンを形成する段階;及び
    上記第１のフォトレジストパターン及び上記反射防止膜を除去する段階を含む請求項１１に記載の半導体素子の微細パターン形成方法。
  18. 上記第１のエッチングマスクパターンの側壁に形成される上記補助膜の膜厚により上記第１及び第２のエッチングマスクパターンの間隔が決定される請求項１１に記載の半導体素子の微細パターン形成方法。
  19. 上記第１のエッチングマスクパターンの側壁に形成される上記補助膜の膜厚により上記コンタクトホールの幅が決定される請求項１１に記載の半導体素子の微細パターン形成方法。
  20. 上記第２のエッチングマスクパターンが上記素子分離膜のうち、残りのグループに属する素子分離膜と対応する領域に形成される請求項１１に記載の半導体素子の微細パターン形成方法。
  21. 上記第２のエッチングマスクパターンを形成する段階は、
    上記第１のエッチングマスクパターンの側壁に形成された補助膜間が満たされるように上記補助膜上に第２のエッチングマスク膜を形成する段階;
    上記第２のエッチングマスク膜上に上記接合領域膜及び上記素子分離膜が形成された領域と対応する領域を露出させる第２のフォトレジストパターンを形成する段階;及び
    上記第２のエッチングマスク膜が上記第１のエッチングマスクパターンの側壁に形成された上記補助膜間に残留するように上記第２のフォトレジストパターンを用いたエッチング工程を行って上記第2のエッチングマスクパターンを形成する段階を含み、
    上記補助膜が除去された後に上記第２のフォトレジストパターンが除去される段階を含む請求項１１に記載の半導体素子の微細パターン形成方法。
  22. 上記第１及び第２のエッチングマスクパターンは、Si含有Barc膜で形成する請求項１または１１に記載の半導体素子の微細パターン形成方法。
  23. 上記Si含有Barc膜は、スピンコーティング方式で形成する請求項２２に記載の半導体素子の微細パターン形成方法。
  24. 上記補助膜は、カーボンポリマー膜で形成する請求項１または１１に記載の半導体素子の微細パターン形成方法。
  25. 上記補助膜は、O2プラズマを用いるエッチング工程で除去される請求項１または１１に記載の半導体素子の微細パターン形成方法。
JP2008121782A 2007-12-27 2008-05-08 半導体素子の微細パターン形成方法 Pending JP2009158907A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070138492A KR100942078B1 (ko) 2007-12-27 2007-12-27 반도체 소자의 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
JP2009158907A true JP2009158907A (ja) 2009-07-16

Family

ID=40799016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008121782A Pending JP2009158907A (ja) 2007-12-27 2008-05-08 半導体素子の微細パターン形成方法

Country Status (4)

Country Link
US (1) US7879729B2 (ja)
JP (1) JP2009158907A (ja)
KR (1) KR100942078B1 (ja)
CN (1) CN101471231B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100942075B1 (ko) * 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US8492282B2 (en) * 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
US8048813B2 (en) * 2008-12-01 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing delamination in the fabrication of small-pitch devices
KR101097432B1 (ko) * 2009-06-01 2011-12-23 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조 방법
JP4815519B2 (ja) * 2009-09-14 2011-11-16 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
JP2011233878A (ja) * 2010-04-09 2011-11-17 Elpida Memory Inc 半導体装置の製造方法
KR101215645B1 (ko) * 2010-12-09 2012-12-26 에스케이하이닉스 주식회사 오버레이 버니어 마스크패턴과 그 형성방법 및 오버레이 버니어 패턴을 포함하는 반도체소자와 그 형성방법
JP5638413B2 (ja) * 2011-02-08 2014-12-10 東京エレクトロン株式会社 マスクパターンの形成方法
KR101804517B1 (ko) 2011-06-01 2018-01-10 삼성전자 주식회사 Ｄｐｔ를 이용한 메탈 콘택 형성 방법
CN103943468A (zh) * 2014-05-08 2014-07-23 上海华力微电子有限公司 一种图形自对准形成方法
CN103943469A (zh) * 2014-05-08 2014-07-23 上海华力微电子有限公司 一种图形自对准形成方法
US10170328B1 (en) * 2017-08-28 2019-01-01 Nanya Technology Corporation Semiconductor pattern having semiconductor structures of different lengths
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
KR20220078102A (ko) 2020-12-03 2022-06-10 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템
US11715638B2 (en) * 2021-07-16 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming semiconductor structure

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326231B1 (en) * 1998-12-08 2001-12-04 Advanced Micro Devices, Inc. Use of silicon oxynitride ARC for metal layers
KR100745985B1 (ko) * 2004-06-28 2007-08-06 삼성전자주식회사 이미지 센서
KR100574999B1 (ko) * 2004-12-06 2006-04-28 삼성전자주식회사 반도체소자의 패턴 형성방법
KR100807214B1 (ko) * 2005-02-14 2008-03-03 삼성전자주식회사 향상된 감도를 갖는 이미지 센서 및 그 제조 방법
KR100674970B1 (ko) * 2005-04-21 2007-01-26 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
US7560390B2 (en) * 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7759197B2 (en) * 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
KR101200938B1 (ko) 2005-09-30 2012-11-13 삼성전자주식회사 반도체 장치의 패턴 형성 방법
KR100698103B1 (ko) * 2005-10-11 2007-03-23 동부일렉트로닉스 주식회사 듀얼 다마센 형성방법
KR100714305B1 (ko) * 2005-12-26 2007-05-02 삼성전자주식회사 자기정렬 이중패턴의 형성방법
KR100672123B1 (ko) * 2006-02-02 2007-01-19 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100734464B1 (ko) 2006-07-11 2007-07-03 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
KR100790999B1 (ko) * 2006-10-17 2008-01-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
KR100822621B1 (ko) * 2007-04-06 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100946024B1 (ko) * 2007-09-06 2010-03-09 주식회사 하이닉스반도체 반도체 소자의 금속 배선 및 그것의 형성 방법

Also Published As

Publication number Publication date
US7879729B2 (en) 2011-02-01
KR100942078B1 (ko) 2010-02-12
US20090170330A1 (en) 2009-07-02
KR20090070474A (ko) 2009-07-01
CN101471231B (zh) 2012-12-26
CN101471231A (zh) 2009-07-01

Similar Documents

Publication Publication Date Title
JP2009158907A (ja) 半導体素子の微細パターン形成方法
US8673544B2 (en) Method of forming openings
US7202174B1 (en) Method of forming micro pattern in semiconductor device
US8465908B2 (en) Method for forming fine patterns of semiconductor device
US7892981B2 (en) Method of forming a micro pattern of a semiconductor device
US7384874B2 (en) Method of forming hardmask pattern of semiconductor device
US20080261389A1 (en) Method of forming micro pattern of semiconductor device
US8110340B2 (en) Method of forming a pattern of a semiconductor device
US20080233729A1 (en) Method of forming micro pattern in semiconductor device
KR20110055912A (ko) 반도체 소자의 콘택홀 형성방법
JP2009158913A (ja) 半導体素子の微細パターン形成方法
US20120156883A1 (en) Method of forming patterns of semiconductor device
JP2009071306A (ja) 半導体素子の微細パターン形成方法
US7687403B2 (en) Method of manufacturing flash memory device
US20090061641A1 (en) Method of forming a micro pattern of a semiconductor device
US7955985B2 (en) Method of forming micro pattern of semiconductor device
KR20080022387A (ko) 반도체 메모리 소자의 비트라인 형성 방법
US20120276745A1 (en) Method for fabricating hole pattern in semiconductor device
KR100843899B1 (ko) 반도체 소자의 제조방법
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
KR100632422B1 (ko) 반도체 기판내에 구조를 형성하는 방법
US20090162794A1 (en) Method for fabricating semiconductor device
JP2011165933A (ja) 半導体装置の製造方法
JP2010087298A (ja) 半導体装置の製造方法
KR20060118734A (ko) 플래시 메모리 소자의 제조 방법