JP5638413B2 - マスクパターンの形成方法 - Google Patents

マスクパターンの形成方法 Download PDF

Info

Publication number
JP5638413B2
JP5638413B2 JP2011025465A JP2011025465A JP5638413B2 JP 5638413 B2 JP5638413 B2 JP 5638413B2 JP 2011025465 A JP2011025465 A JP 2011025465A JP 2011025465 A JP2011025465 A JP 2011025465A JP 5638413 B2 JP5638413 B2 JP 5638413B2
Authority
JP
Japan
Prior art keywords
film
opening
forming
side wall
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011025465A
Other languages
English (en)
Other versions
JP2012164895A (ja
Inventor
英民 八重樫
英民 八重樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011025465A priority Critical patent/JP5638413B2/ja
Priority to US13/355,724 priority patent/US8551691B2/en
Priority to KR1020120007578A priority patent/KR101322112B1/ko
Priority to TW101103100A priority patent/TWI471907B/zh
Publication of JP2012164895A publication Critical patent/JP2012164895A/ja
Application granted granted Critical
Publication of JP5638413B2 publication Critical patent/JP5638413B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、基板上にマスクパターンを形成するマスクパターンの形成方法に関する。
半導体デバイスの高集積化に伴って、製造プロセスに要求される配線や分離幅は、微細化されてきている。一般的に、微細パターンは、フォトリソグラフィ技術を用いてレジストパターンを形成し、レジストパターンをエッチングのマスクに用いて下地の各種薄膜をエッチングすることで形成される。従って、微細パターンを形成するためにはフォトリソグラフィ技術が重要であるが、近時の半導体デバイスの微細化は、フォトリソグラフィ技術の解像限界以下を要求するまでに至っている。また、現在主流であるＡｒＦ液浸露光技術の解像限界は、４ｘｎｍ世代で限界に達すると言われている。従って、更に微細な３ｘｎｍ世代では、ダブルパターニング技術（Double Pattering：ＤＰ）という微細化技術によって達成されようとしており、現在ダブルパターニング技術の開発が盛んに行われている。
このような、ダブルパターニングを行って解像限界以下のパターンを形成する技術は、例えば、特許文献１に記載されている。
特許文献１では、第１のレジスト膜よりなる第１のレジスト開口パターンを形成し、形成した第１のレジスト開口パターンを用いて下地膜に第１のホールパターンを形成する。次いで、第２のレジスト膜よりなる第２のレジスト開口パターンを形成し、形成した第２のレジスト開口パターンを用いて下地膜に第２のホールパターンを形成するプロセスが開示されている。このようなプロセスは、ＬＥＬＥ（Lithography Etching Lithography Etching）プロセスと呼ばれている。
特開２００５−１２９７６１号公報
ところが、上述したような、ＬＥＬＥプロセスによるダブルパターニングを行ってレジストパターンを形成する場合、次のような問題がある。
ＬＥＬＥプロセスでは、塗布現像装置により第１のレジスト開口パターンを形成した後、エッチング装置によりエッチングを行って第１のホールパターンを形成する。その後、塗布現像装置により第２のレジスト開口パターンを形成した後、再びエッチング装置によりエッチングを行って第２のホールパターンを形成する。そのため、工程数が増えるという問題がある。
工程数を削減するためには、ＬＬＥ（Lithography Lithography Etching）プロセスにすればよいとも考えられる。ＬＬＥプロセスは、第１のレジストパターンを形成した後、第１レジストパターン同士の間に第２レジストパターンを形成し、第１レジストパターン及び第２レジストパターンをエッチングマスクに用いて下地の薄膜をエッチングして微細パターンを形成するものである。
しかし、ＬＬＥプロセスでは、第１のレジスト膜よりなる第１のレジストパターンが形成された状態で、第２のレジストパターンを形成するために第２のレジスト膜を成膜する際に、レジストの溶剤により第１のレジストパターンが溶解するおそれがある。従って、第２のレジスト膜を成膜する前に、第１のレジストパターンの上にバリア層を形成するか、不溶化処理を施さなくてはならない。
また、ライン部よりなるレジストパターンを形成した場合には、例えば酸等を用いたスリミング処理等により、形成後のライン部の幅寸法を小さくすることはできる。しかし、開口部よりなるレジストパターンを形成した場合、スリミング処理等により、形成後の開口部の開口寸法を小さくすることはできない。従って、露光装置の解像度以下の開口寸法を有する開口部を形成することは困難である。
本発明は上記の点に鑑みてなされたものであり、ＬＥＬＥプロセスよりも工程数を削減でき、第２のレジスト膜を成膜する際の第１のレジスト膜の溶解を防止できるとともに、露光装置の解像度以下の微細な開口部を形成できるマスクパターンの形成方法を提供する。
上記の課題を解決するために本発明では、次に述べる手段を講じたことを特徴とするものである。
本発明の一実施例によれば、基板上の被エッチング膜の上に、第１のレジスト膜を成膜し、成膜した前記第１のレジスト膜に、所定のピッチで配列する第１の開口部を形成する第１の形成工程と、前記第１の開口部の側壁を被覆するように、前記第１のレジスト膜上に第１の膜を成膜する第１の成膜工程と、前記第１の膜に接するように、第２のレジスト膜を成膜し、成膜した前記第２のレジスト膜に、前記第１の開口部と交互に配列する第２の開口部を形成する第２の形成工程と、前記第２の開口部の側壁を被覆するように、前記第２のレジスト膜上に第２の膜を成膜する第２の成膜工程と、前記第２の膜が前記第２の開口部の側壁を被覆する第１の側壁部として残るように、前記第２の膜の一部を除去する第１の除去工程と、前記第１の側壁部をマスクとして前記第１のレジスト膜の一部を除去することによって、前記第１のレジスト膜に、前記第２の開口部に対応した第３の開口部を形成するとともに、前記第１の膜が前記第１の開口部の側壁を被覆する第２の側壁部として残るように、前記第１の膜の一部を除去することによって、前記第１の開口部の側壁が前記第２の側壁部に被覆されてなる第４の開口部を形成する第２の除去工程とを有するマスクパターンの形成方法が提供される。
本発明によれば、ＬＥＬＥプロセスよりも工程数を削減でき、第２のレジスト膜を成膜する際の第１のレジスト膜の溶解を防止できるとともに、露光装置の解像度以下の微細な開口部を形成できる。
実施の形態に係るマスクパターンの形成方法を説明するための図であり、各工程における基板の構造を模式的に示す断面図（その１）である。 実施の形態に係るマスクパターンの形成方法を説明するための図であり、各工程における基板の構造を模式的に示す断面図（その２）である。 実施の形態に係るマスクパターンの形成方法を説明するための図であり、各工程における基板の構造を模式的に示す断面図（その３）である。 実施の形態に係るマスクパターンの形成方法を説明するための図であり、各工程における基板の構造を模式的に示す断面図（その４）である。 実施の形態の他の例に係るマスクパターンの形成方法を説明するための図であり、図４に示す工程における基板の構造を模式的に示す平面図である。 比較例に係るマスクパターンの形成方法を説明するための図であり、各工程における基板の構造を模式的に示す断面図（その１）である。 比較例に係るマスクパターンの形成方法を説明するための図であり、各工程における基板の構造を模式的に示す断面図（その２）である。
次に、本発明を実施するための形態について図面と共に説明する。
図１〜図５を参照し、本発明の実施の形態に係るマスクパターンの形成方法を説明する。
図１〜図４は、本実施の形態に係るマスクパターンの形成方法を説明するための図であり、各工程における基板の構造を模式的に示す断面図である。図５は、本実施の形態の他の例に係るマスクパターンの形成方法を説明するための図であり、図４に示す工程における基板の構造を模式的に示す平面図である。
図１（ａ）に示す工程では、基板１０の上に、下から順に第１の被エッチング膜１１、第２の被エッチング膜１２、第３の被エッチング膜１３が形成された基板を準備する。
第１の被エッチング膜１１及び第２の被エッチング膜１２は、パターンを形成されることにより、その後の種々の加工工程を行う場合のマスクとして機能する。第３の被エッチング膜１３は、パターンが形成され、第１の被エッチング膜１１及び第２の被エッチング膜１２のパターンを形成するためのマスクとして機能する。第３の被エッチング膜１３は、その上に形成される第１のレジスト膜１４のフォトリソグラフィを行う際の反射防止膜（ＢＡＲＣ：Bottom Anti-Reflecting Coating）としての機能を有する場合もある。
第１の被エッチング膜１１の材質は、特に限定されるものではなく、例えばＴＥＯＳ（テトラエトキシシラン：Tetraethoxysilane）を用いることができる。また、第１の被エッチング膜１１の厚さは、特に限定されるものではなく、例えば５０〜５００ｎｍとすることができる。
第２の被エッチング膜１２の材質は、特に限定されるものではなく、例えば化学気相法（ＣＶＤ：Chemical Vapor Deposition）により成膜されたアモルファスカーボン、スピンオンにより成膜されたポリフェノールやｉ線レジスト等のフォトレジストを含む広範な有機系の材料を用いることができる。また、第２の被エッチング膜１２の厚さは、特に限定されるものではなく、例えば１５０〜３００ｎｍとすることができる。
第３の被エッチング膜１３の材質は、特に限定されるものではなく、例えばＳＯＧ（Spin On Glass）膜、ＳｉＯＮ膜、又はＬＴＯ（Low Temperature Oxide）膜とＢＡＲＣの複合膜、すなわちＳｉを含んだＢＡＲＣであるＳｉＡＲＣを用いることができる。また、第３の被エッチング膜１３の厚さは、特に限定されるものではなく、例えば４０〜１２０ｎｍとすることができる。
次いで、図１（ｂ）に示す工程では、基板上の第３の被エッチング膜１３の上に、第１のレジスト膜１４を成膜し、成膜した第１のレジスト膜１４に、所定のピッチで配列する第１の開口部１４ａを形成する（第１の形成工程）。
まず、第３の被エッチング膜１３の上に、例えば露光装置を組み込んだ塗布現像装置を用いたスピンオンにより、第１のレジスト膜１４を成膜する。第１のレジスト膜１４の材質として、例えばＡｒＦレジストを用いることができる。また、第１のレジスト膜１４の厚さは、特に限定されるものではなく、例えば５０〜２００ｎｍとすることができる。
その後、例えば露光装置を組み込んだ塗布現像装置を用いたフォトリソグラフィ技術により、成膜した第１のレジスト膜１４に、第１のピッチＰ１で配列する第１の開口部１４ａを形成する。これにより、開口寸法Ｓ１を有し、第１のピッチＰ１で配列する第１の開口部１４ａが形成される。このとき、第１の開口部１４ａ内には、第３の被エッチング膜１３の一部が露出している。
次いで、図１（ｃ）に示す工程では、第１の開口部１４ａの側壁１４ｂを被覆するように、第１のレジスト膜１４上に第１の膜１５を成膜する（第１の成膜工程）。
第１の膜１５は、第２のレジスト膜１６を成膜する際に、第２のレジスト膜１６の溶剤により第１のレジスト膜１４が溶解しないように保護するためのものである。また、第１の膜１５は、第１の開口部１４ａの側壁１４ｂを被覆することによって、第１の開口部１４ａの開口寸法を小さくするためのものでもある。
第１の膜１５の光学定数は、第１のレジスト膜１４の光学定数と略等しいことが好ましい。光学定数とは、複素屈折率の実数成分である屈折率ｎと、複素屈折率の虚数成分である減衰係数ｋを意味する。第１の膜１５の光学定数を第１のレジスト膜１４の光学定数と略等しくすることにより、第１の膜１５と第１のレジスト膜１４とが光学的に一体に振舞う。そのため、第２の開口部１６ａを形成するために第２のレジスト膜１６に露光を行う際に、露光のための光が第１の膜１５と第１のレジスト膜１４との界面で反射して解像度が低下することを防止できる。
第１の膜１５として、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、シリコン添加酸化アルミニウム（ＡｌＳｉＯ）、酸化チタン（ＴｉＯｘ）、窒化シリコン（ＳｉＮ）、アモルファスカーボン、ポリシリコンのいずれか１種以上の膜よりなるものを用いることができる。以下では、一例として、ＳｉＯ２よりなる第１の膜１５（以下、単に「ＳｉＯ２膜１５」という。）を、低温での分子層堆積（Molecular Layer Deposition、以下「ＭＬＤ」という）、即ち低温ＭＬＤによって成膜する方法について説明する。
低温ＭＬＤにおいては、シリコンを含む原料ガスを成膜装置の処理容器内に供給し、シリコン原料を基板上に吸着させる工程と、酸素を含むガスを処理容器内に供給し、シリコン原料を酸化させる工程とを交互に繰り返す。
具体的には、シリコンを含む原料ガスを基板上に吸着させる工程においては、シリコンを含む原料ガスとして、１分子内に２個のアミノ基を有するアミノシランガス、例えばビスターシャルブチルアミノシラン（以下、「ＢＴＢＡＳ」という）を、シリコン原料ガスの供給ノズルを介して処理容器内に所定の時間Ｔ１供給する。これにより、基板上にＢＴＢＡＳを吸着させる。時間Ｔ１は、例えば１〜６０ｓｅｃとすることができる。シリコンを含む原料ガスの流量は、１０〜５００ｍＬ／ｍｉｎ（ｓｃｃｍ）とすることができる。また、処理容器内の圧力は１３．３〜６６５Ｐａとすることができる。
次に、酸素を含むガスを処理容器内に供給し、シリコン材料を酸化させる工程においては、酸素を含むガスとして、例えば高周波電源を備えたプラズマ生成機構によってプラズマ化されたＯ２ガスを、ガス供給ノズルを介して処理容器内に所定の時間Ｔ２供給する。これにより、基板上に吸着されたＢＴＢＡＳが酸化され、ＳｉＯ２膜１５が形成される。時間Ｔ２は、例えば５〜３００ｓｅｃとすることができる。また、酸素を含むガスの流量は、１００〜２００００ｍＬ／ｍｉｎ（ｓｃｃｍ）とすることができる。また、高周波電源の周波数は１３．５６ＭＨｚとすることができ、高周波電源の電力は５〜１０００Ｗとすることができる。また、処理容器内の圧力は１３．３〜６６５Ｐａとすることができる。
また、シリコンを含む原料ガスを基板上に吸着させる工程と、シリコン材料を酸化させる工程とを切り換える際に、工程間に、処理容器内を真空排気しつつ例えばＮ２ガス等の不活性ガスよりなるパージガスを処理容器内に供給する工程を所定の時間Ｔ３行うことができる。時間Ｔ３は、例えば１〜６０ｓｅｃとすることができる。また、パージガスの流量は、５０〜５０００ｍＬ／ｍｉｎ（ｓｃｃｍ）とすることができる。なお、この工程は、処理容器内に残留しているガスを除去することができればよく、パージガスを供給せずに全てのガスの供給を停止した状態で真空排気を継続して行うことができる。
ＢＴＢＡＳは、シリコンを含む原料ガスとして用いる１分子内に２個のアミノ基を有するアミノシランガスである。このようなアミノシランガスとしては、上記ＢＴＢＡＳの他に、ビスジエチルアミノシラン（ＢＤＥＡＳ）、ビスジメチルアミノシラン（ＢＤＭＡＳ）、ジイソプロピルアミノシラン（ＤＩＰＡＳ）、ビスエチルメチルアミノシラン（ＢＥＭＡＳ）を用いることができる。更に、シリコン原料ガスとして、１分子内３個以上のアミノ基を有するアミノシランガスを用いることができ、１分子内に１個のアミノ基を有するアミノシランガスを用いることもできる。
一方、酸素を含むガスとしては、Ｏ２ガスの他、ＮＯガス、Ｎ２Ｏガス、Ｈ２Ｏガス、Ｏ３ガスを用いることができ、これらを高周波電界によりプラズマ化して酸化剤として用いることができる。このような酸素を含むガスのプラズマを用いることにより、ＳｉＯ２膜の成膜を３００℃以下の低温で行うことができ、更に酸素を含むガスのガス流量、高周波電源の電力、処理容器内の圧力を調整することにより、ＳｉＯ２膜の成膜を１００℃以下又は室温で行うことができる。
以上説明したような成膜方法を行うことによって、図１（ｃ）に示すように、第１の開口部１４ａ内を含め、基板１０の全面に第１の膜１５が成膜される。すなわち、第１の開口部１４ａの側壁１４ｂを被覆するように、第１の膜１５が成膜される。また、第１の開口部１４ａの底面１４ｃ、すなわち、第１の開口部１４ａ内に露出している第３の被エッチング膜１３上にも、第１の膜１５が成膜される。このときの第１の膜１５の膜厚をＤ１とすると、第１の開口部１４ａの側壁１４ｂを被覆する第１の膜１５の幅もＤ１となる。従って、側壁１４ｂが第１の膜１５に被覆された第１の開口部１４ａの開口寸法Ｓ１´は、Ｓ１−２×Ｄ１となる。第１のピッチＰ１を例えば８０ｎｍとし、開口寸法Ｓ１を例えば４０ｎｍとし、Ｄ１を例えば１０ｎｍとするとき、側壁１４ｂが第１の膜１５に被覆された第１の開口部１４ａの開口寸法Ｓ１´を２０ｎｍとすることができる。
次いで、図２（ａ）に示す工程では、第１の膜１５上に、第２のレジスト膜１６を成膜し、成膜した第２のレジスト膜１６に、第１の開口部１４ａと交互に配列する第２の開口部１６ａを形成する（第２の形成工程）。
まず、第１の膜１５の上に、第１のレジスト膜１４と同様に、例えば露光装置を組み込んだ塗布現像装置を用いたスピンオンにより、第２のレジスト膜１６を成膜する。第２のレジスト膜１６の材質として、第１のレジスト膜１４と同様に、例えばＡｒＦレジストを用いることができる。また、第２のレジスト膜１６の厚さは、特に限定されるものではなく、例えば５０〜２００ｎｍとすることができる。
その後、例えば露光装置を組み込んだ塗布現像装置を用いたフォトリソグラフィ技術により、成膜した第２のレジスト膜１６に、第２のピッチＰ２で配列する第２の開口部１６ａを形成する。これにより、開口寸法Ｓ２を有し、第２のピッチＰ２で配列する第２の開口部１６ａが形成される。このとき、第２の開口部１６ａ内には、第１の膜１５の一部が露出している。
ここで、第２のピッチＰ２は、第１のピッチＰ１と略等しい。そして、第２の開口部１６ａは、第１の開口部１４ａと交互に配列するように形成される。
また、前述したように、第１の膜１５の光学定数を、第１のレジスト膜１４の光学定数に略等しくすると、第２のレジスト膜１６を露光する際に、露光のための光が第１の膜１５と第１のレジスト膜１４との界面で反射して解像度が低下することを防止できる。
なお、第１のレジスト膜１４に第１の開口部１４ａを形成するとともにアライメントマークを形成しておき、アライメントマークを被覆するように第１の膜１５を成膜しておいてもよい。これにより、第２のレジスト膜１６に第２の開口部１６ａを形成するときに、第２のレジスト膜１６に近接した第１のレジスト膜１４に形成されたアライメントマークを基準として位置合わせできるため、位置合わせ精度が向上する。
次いで、図２（ｂ）に示す工程では、第２の開口部１６ａの側壁１６ｂを被覆するように、第２のレジスト膜１６上に第２の膜１７を成膜する（第２の成膜工程）。
第２の膜１７は、第２の開口部１６ａの側壁１６ｂを被覆することによって、第２の開口部１６ａの開口寸法を小さくするためのものである。
第２の膜１７として、第１の膜１５と同様に、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、シリコン添加酸化アルミニウム（ＡｌＳｉＯ）、酸化チタン（ＴｉＯｘ）、窒化シリコン（ＳｉＮ）、アモルファスカーボン、ポリシリコンのいずれか１種以上の膜よりなるものを用いることができる。
また、一例として、ＳｉＯ２よりなる第２の膜１７を成膜する場合、第１の膜１５と同様に、低温ＭＬＤによって行うことができる。
その結果、図２（ｂ）に示すように、第２の開口部１６ａ内を含め、基板１０の全面に第２の膜１７が成膜される。すなわち、第２の開口部１６ａの側壁１６ｂを被覆するように、第２の膜１７が成膜される。また、第２の開口部１６ａの底面１６ｃ、すなわち、第２の開口部１６ａ内に露出している第１の膜１５上にも、第２の膜１７が成膜される。このときの第２の膜１７の膜厚をＤ２とすると、第２の開口部１６ａの側壁１６ｂを被覆する第２の膜１７の幅もＤ２となる。従って、側壁１６ｂが第２の膜１７に被覆された第２の開口部１６ａの開口寸法Ｓ２´は、Ｓ２−２×Ｄ２となる。第２のピッチＰ２を例えば８０ｎｍとし、開口寸法Ｓ２を例えば４０ｎｍとし、Ｄ２を例えば１０ｎｍとするとき、側壁１６ｂが第２の膜１７に被覆された第２の開口部１６ａの開口寸法Ｓ２´を２０ｎｍとすることができる。
次いで、図２（ｃ）に示す工程では、第２の膜１７が第２の開口部１６ａの側壁１６ｂを被覆する側壁部１７ａとして残るように、第２の膜１７の一部を除去する（第１の除去工程）。
図２（ｃ）に示すように、第２の膜１７が、第２の開口部１６ａの側壁１６ｂを被覆する側壁部１７ａとして残っている状態のまま、第２のレジスト膜１６の上面及び第２の開口部１６ａの底面１６ｃに形成されていた第２の膜１７を異方的にエッチングする。第２の膜１７をエッチングするエッチャントガスは、特に限定されるものではない。第２の膜１７がＳｉＯ２よりなるときは、エッチャントガスとして、例えばＣＦ４、Ｃ４Ｆ８、ＣＨＦ３、ＣＨ３Ｆ、ＣＨ２Ｆ２等のＣＦ系ガスと、Ａｒガス等の混合ガス、またはこの混合ガスに必要に応じて酸素を添加したガス等を用いて行うことができる。また、第２の膜１７が例えばＡｌ２Ｏ３、ＡｌＳｉＯ、ＴｉＯｘ、ＳｉＮ、アモルファスカーボン、又はポリシリコンよりなるときは、エッチャントガスとして、例えばＣｌ２、Ｃｌ２＋ＨＢｒ、Ｃｌ２＋Ｏ２、ＣＦ４＋Ｏ２、ＳＦ６、Ｃｌ２＋Ｎ２、Ｃｌ２＋ＨＣｌ、ＨＢｒ＋Ｃｌ２＋ＳＦ６等のいわゆるハロゲン系ガスを用いることができる。
第１の除去工程は、例えば、処理容器と、処理容器内に処理ガスを供給するガス供給部と、処理容器内に設けられた基板を保持する保持部を有するプラズマエッチング装置を用いて行うことができる。処理容器内には、保持部の上方には、高周波電力が印加可能な上部電極が設けられており、保持部は高周波電力が印加可能な下部電極を兼ねている。保持部に基板１０を保持した状態で、ガス供給部より例えばＣＦ４ガス、Ｏ２ガス及びＡｒガスを処理容器内に供給し、処理容器内を例えば６．７Ｐａ（５０ｍＴｏｒｒ）以下の圧力に保持する。その後、周波数が６０ＭＨｚの高周波電力を例えば１０００Ｗとして上部電極に供給し、処理ガスをプラズマ化するとともに、バイアス用の高周波として、周波数が１３．５６ＭＨｚの高周波電力を例えば３００Ｗとして下部電極に供給する。これにより、第２の膜１７がエッチングされる。
その結果、側壁１６ｂが側壁部１７ａに被覆された第２の開口部１６ａよりなるパターンが形成される。前述したように、第２のピッチＰ２を例えば８０ｎｍとし、開口寸法Ｓ２を例えば４０ｎｍとし、Ｄ２を例えば１０ｎｍとするとき、側壁１６ｂが側壁部１７ａに被覆された第２の開口部１６ａの開口寸法Ｓ２´を２０ｎｍとすることができる。
次いで、側壁部１７ａをマスクとして第１のレジスト膜１４の一部を除去することによって、第１のレジスト膜１４に、第２の開口部１６ａに対応した第３の開口部１４ｄを形成する。また、それとともに、第１の膜１５が第１の開口部１４ａの側壁１４ｂを被覆する側壁部１５ａとして残るように、第１の膜１５の一部を除去することによって、第１の開口部１４ａの側壁１４ｂが側壁部１５ａに被覆されてなる第４の開口部１４ｇを形成する（第２の除去工程）。
なお、第２の除去工程は、各種の方法により行うことができるが、一例として、図３（ａ）から図３（ｃ）に示すように、第１のエッチング工程、第２のエッチング工程及び第３のエッチング工程を行う方法を説明する。
まず、図３（ａ）に示す工程では、側壁部１７ａをマスクとして、第２の開口部１６ａ内で第１の膜１５と第１のレジスト膜１４とをエッチングにより除去するとともに、残っている第２のレジスト膜１６を除去する（第１のエッチング工程）。
第１の膜１５をエッチングするエッチャントガスは、特に限定されるものではない。第２の膜１７をエッチングするときと同様に、第１の膜１５がＳｉＯ２よりなるときは、エッチャントガスとして、例えばＣＦ系ガスとＡｒガス等の混合ガス等を用いて行うことができる。また、第２の膜１７をエッチングするときと同様に、第１の膜１５が例えばＡｌ２Ｏ３、ＡｌＳｉＯ、ＴｉＯｘ、ＳｉＮ、アモルファスカーボン、又はポリシリコンよりなるときは、エッチャントガスとして、例えばハロゲン系ガスを用いることができる。
ただし、用いるエッチャントガスに対する第２の膜１７のエッチングレートが、用いるエッチャントガスに対する第１の膜１５のエッチングレートよりも小さいことが好ましい。このとき、第２の膜１７のエッチングレートに対する第１の膜１５のエッチングレートの比である選択比が大きくなり、マスクとして用いる側壁部１７ａをほとんどエッチングしない。そのため、第１の膜１５をエッチングする際に、形状精度良く加工することができる。
第１の除去工程に引続き、プラズマエッチング装置の保持部に基板を保持した状態で、ガス供給部より例えばＣＦ４ガス、Ｏ２ガス及びＡｒガスを処理容器内に供給し、処理容器内を例えば６．７Ｐａ（５０ｍＴｏｒｒ）以下の圧力に保持する。その後、周波数が６０ＭＨｚの高周波電力を例えば１０００Ｗとして上部電極に供給し、処理ガスをプラズマ化するとともに、バイアス用の高周波として、周波数が１３．５６ＭＨｚの高周波電力を例えば３００Ｗとして下部電極に供給する。これにより、第１の膜１５がエッチングされる。
なお、図３（ａ）に示す工程では、側壁部１７ａをマスクとして、第２の開口部１６ａ内で第１の膜１５をエッチングにより除去する際に、第１のレジスト膜１４の一部もエッチングされる。その結果、第１のレジスト膜１４に、第２の開口部１６ａに対応した第３の開口部１４ｄが形成される。また、第３の開口部１４ｄの底面１４ｆには、第３の被エッチング膜１３が露出している。
また、第１のレジスト膜１４の一部がエッチングされる間に、第２のレジスト膜１６もエッチングにより除去される。
次いで、図３（ｂ）に示す工程では、第２のレジスト膜１６をエッチングにより除去した後、側壁部１７ａをマスクとして、第１の膜１５が側壁部１５ａとして残るように、第１の膜１５の一部を除去する（第２のエッチング工程）。
第１のエッチング工程と同様に、第１の膜１５がＳｉＯ２よりなるときは、例えばＣＦ系ガスとＡｒガス等の混合ガス等を用いて行うことができる。また、第１の膜１５が例えばＡｌ２Ｏ３、ＡｌＳｉＯ、ＴｉＯｘ、ＳｉＮ、アモルファスカーボン、又はポリシリコンよりなるときは、エッチャントガスとして、例えばハロゲン系ガスを用いることができる。
ただし、用いるエッチャントガスに対する第２の膜１７のエッチングレートが、用いるエッチャントガスに対する第１の膜１５のエッチングレートよりも小さいことが好ましい。このとき、第２の膜１７のエッチングレートに対する第１の膜１５のエッチングレートの比である選択比が大きくなり、マスクとして用いる側壁部１７ａをほとんどエッチングしない。そのため、第１の膜１５をエッチングする際に、形状精度良く加工することができる。
第１のエッチング工程に引続き、プラズマエッチング装置の保持部に基板を保持した状態で、ガス供給部よりエッチャントガスを処理容器内に供給し、処理容器内を例えば６．７Ｐａ（５０ｍＴｏｒｒ）以下の圧力に保持する。その後、周波数が６０ＭＨｚの高周波電力を例えば１０００Ｗとして上部電極に供給し、エッチャントガスをプラズマ化するとともに、バイアス用の高周波として、周波数が１３．５６ＭＨｚの高周波電力を例えば３００Ｗとして下部電極に供給する。これにより、第１の膜１５がエッチングされる。
その結果、第１の開口部１４ａの側壁１４ｂが側壁部１５ａに被覆されてなる第４の開口部１４ｇが形成される。第４の開口部１４ｇの底面１４ｈには、第３の被エッチング膜１３が露出している。
なお、図３（ｂ）に示す工程では、エッチャントガスの流量、処理容器内の圧力、温度、上部電極及び下部電極に印加する高周波電力等の処理条件を調整することによって、第２の開口部１６ａに対応して第１のレジスト膜１４に形成された第３の開口部１４ｄの側壁１４ｅの表面に反応物を堆積して保護するようにしてもよい。
次いで、図３（ｃ）に示す工程では、側壁部１７ａをエッチングにより除去する（第３のエッチング工程）。
第１のエッチング工程及び第２のエッチング工程と同様に、側壁部１７ａがＳｉＯ２よりなるときは、エッチャントガスとして、例えばＣＦ系ガスとＡｒガス等の混合ガス等を用いて行うことができる。また、側壁部１７ａが例えばＡｌ２Ｏ３、ＡｌＳｉＯ、ＴｉＯｘ、ＳｉＮ、アモルファスカーボン、又はポリシリコンよりなるときは、エッチャントガスとして、例えばハロゲン系ガスを用いることができる。
ただし、用いるエッチャントガスに対する第１の膜１５のエッチングレートが、用いるエッチャントガスに対する側壁部１７ａ、すなわち第２の膜１７のエッチングレートよりも小さいことが好ましい。このとき、側壁部１５ａのエッチングレートに対する第２の膜１７のエッチングレートの比である選択比が大きくなり、側壁部１７ａをエッチングする際に、側壁部１５ａをほとんどエッチングしない。そのため、側壁部１７ａをエッチングする際に、側壁部１５ａを形状精度良く残すことができる。
第２のエッチング工程に引続き、プラズマエッチング装置の保持部に基板を保持した状態で、ガス供給部よりエッチャントガスを処理容器内に供給し、処理容器内を例えば６．７Ｐａ（５０ｍＴｏｒｒ）以下の圧力に保持する。その後、周波数が６０ＭＨｚの高周波電力を例えば１０００Ｗとして上部電極に供給し、エッチャントガスをプラズマ化するとともに、バイアス用の高周波として、周波数が１３．５６ＭＨｚの高周波電力を例えば３００Ｗとして下部電極に供給する。これにより、側壁部１７ａがエッチングされる。
また、図３（ｃ）に示す工程では、側壁部１７ａをエッチングにより除去する際に、側壁部１７ａの下側の第１の膜１５もエッチングにより除去される。
その結果、第１のレジスト膜１４に、第２の開口部１６ａに対応した第３の開口部１４ｄが形成されるとともに、第１の開口部１４ａの側壁１４ｂが側壁部１５ａに被覆されてなる第４の開口部１４ｇが形成される。第４の開口部１４ｇは、第１のピッチＰ１で配列しており、第３の開口部１４ｄは、第１のピッチＰ１と略等しい第２のピッチＰ２で配列している。また、第３の開口部１４ｄと第４の開口部１４ｇとは、交互に配列する。
更に、第３の開口部１４ｄの開口寸法をＳ１１とし、第４の開口部１４ｇの開口寸法をＳ１２とする。すると、Ｓ１１はＳ２´に略等しく、Ｓ１２はＳ１´に略等しい。ピッチＰ１、Ｐ２を例えば８０ｎｍとし、開口寸法Ｓ１、Ｓ２を例えば４０ｎｍとし、Ｄ１、Ｄ２を例えば１０ｎｍとするとき、開口寸法Ｓ１１、Ｓ１２を２０ｎｍとすることができる。
次いで、図４に示す工程では、第３の開口部１４ｄと第４の開口部１４ｇとを有するパターンをマスクに用いて、第３の被エッチング膜１３の一部と第２の被エッチング膜１２の一部とをエッチングする（被エッチング膜エッチング工程）。
第３の被エッチング膜１３が例えばＳｉＡＲＣよりなるときは、エッチャントガスとして、例えばＣＦ系ガスとＡｒガス等の混合ガス、又はハロゲン系ガスを用いることができる。また、第２の被エッチング膜１２が例えば有機系の材料よりなるときは、エッチャントガスとして、例えばＣＦ系ガスとＡｒガス等の混合ガス、又はハロゲン系ガスを用いることができる。
ただし、用いるエッチャントガスに対する第１のレジスト膜１４及び第１の膜１５のエッチングレートが、用いるエッチャントガスに対する第３の被エッチング膜１３及び第２の被エッチング膜１２のエッチングレートよりも小さいことが好ましい。このとき、第１のレジスト膜１４及び第１の膜１５のエッチングレートに対する第３の被エッチング膜１３及び第２の被エッチング膜１２のエッチングレートの比である選択比が大きくなり、マスクを残したまま第３の被エッチング膜１３及び第２の被エッチング膜１２をエッチングできる。そのため、第３の被エッチング膜１３及び第２の被エッチング膜１２をエッチングする際に、形状精度良く加工することができる。
第３のエッチング工程に引続き、プラズマエッチング装置の保持部に基板を保持した状態で、ガス供給部よりエッチャントガスを処理容器内に供給し、処理容器内を例えば６．７Ｐａ（５０ｍＴｏｒｒ）以下の圧力に保持する。その後、周波数が６０ＭＨｚの高周波電力を例えば１０００Ｗとして上部電極に供給し、エッチャントガスをプラズマ化するとともに、バイアス用の高周波として、周波数が１３．５６ＭＨｚの高周波電力を例えば３００Ｗとして下部電極に供給する。これにより、第３の被エッチング膜１３と第２の被エッチング膜１２がエッチングされる。
その結果、第３の被エッチング膜１３に、第３の開口部１４ｄ、第４の開口部１４ｇにそれぞれ対応した開口部１３ａ、１３ｂが形成され、第２の被エッチング膜１２に、第３の開口部１４ｄ、第４の開口部１４ｇにそれぞれ対応した開口部１２ａ、１２ｂが形成される。開口部１３ｂ、１２ｂは、第１のピッチＰ１で配列しており、開口部１３ａ、１２ａは、第１のピッチＰ１と略等しい第２のピッチＰ２で配列している。また、開口部１３ａ、１２ａと開口部１３ｂ、１２ｂとは、交互に配列する。また、開口部１３ａ、１２ａの底面及び開口部１３ｂ、１２ｂの底面には、第１の被エッチング膜１１が露出している。
更に、開口部１３ａ、１２ａの開口寸法はＳ１１に等しく、開口部１３ｂ、１２ｂの開口寸法はＳ１２に等しい。ピッチＰ１、Ｐ２を例えば８０ｎｍとし、開口寸法Ｓ１、Ｓ２を例えば４０ｎｍとし、Ｄ１、Ｄ２を例えば１０ｎｍとするとき、開口寸法Ｓ１１、Ｓ１２を２０ｎｍとすることができる。従って、露光装置の解像度を４０ｎｍとすると、露光装置の解像度以下の微細な開口寸法２０ｎｍの開口部を有するマスクパターンを形成することができる。
本実施の形態では、第１の膜１５の膜厚Ｄ１と第２の膜１７の膜厚Ｄ２とは、第３の開口部１４ｄの開口寸法Ｓ１１と、第４の開口部１４ｇの開口寸法Ｓ１２とが等しくなるように逆算して決定されたものとしてもよい。これにより、第１の開口部１４ａの第１のピッチＰ１及び第２の開口部１６ａの第２のピッチＰ２の略半分のピッチで配列する開口部を形成することができる。
以上の説明では、第１の開口部１４ａと第２の開口部１６ａが第１の方向に交互に配列するように形成し、開口部１３ａ、１２ａと開口部１３ｂ、１２ｂとが交互に配列するようなマスクパターンを形成できることを説明した。しかし、第１の開口部１４ａと第２の開口部１６ａが、第１の方向に交互に配列するとともに、第１の方向と異なる第２の方向に交互に配列するようなマスクパターンを形成してもよい。一例として、図５に示すように、平面視において、開口部１３ａ、１２ａと開口部１３ｂ、１２ｂとが、Ｘ方向及びＹ方向のいずれにも交互に配列するようなマスクパターンを形成できる。
次に、比較例を参照し、本実施の形態によれば、ＬＥＬＥプロセスよりも工程数を削減できることを説明する。
図６、図７は、比較例に係るマスクパターンの形成方法を説明するための図であり、各工程における基板の構造を模式的に示す断面図である。
比較例でも、最初に、実施の形態と同様に、図１（ａ）から図１（ｃ）に示す工程を行う。すなわち、最初に、基板１０の上に、下から順に第１の被エッチング膜１１、第２の被エッチング膜１２、第３の被エッチング膜１３が形成された基板を準備する。次いで、基板上の第３の被エッチング膜１３の上に、第１のレジスト膜１４を成膜し、成膜した第１のレジスト膜１４に、所定のピッチで配列する第１の開口部１４ａを形成する（第１の形成工程）。次いで、第１の開口部１４ａの側壁１４ｂを被覆するように、第１のレジスト膜１４上に第１の膜１５を成膜する（第１の成膜工程）。
その後、比較例では、図６（ａ）に示す工程を行う。図６（ａ）に示す工程では、第１の膜１５が第１の開口部１４ａの側壁１４ｂを被覆する側壁部１５ａとして残るように、第１のレジスト膜１４の上面及び第１の開口部１４ａの底面に形成されていた第１の膜１５を異方的にエッチングする。また、側壁１４ｂが側壁部１５ａに被覆された第１の開口部１４ａをマスクに用いて、第３の被エッチング膜１３の一部をエッチングする。
次いで、図６（ｂ）に示す工程では、第１のレジスト膜１４及び第１の膜１５をエッチングにより除去する。これにより、第３の被エッチング膜１３に、第１の開口部１４ａに対応した開口部１３ａを形成できる。
次いで、図６（ｃ）に示す工程では、基板上に、第２のレジスト膜１６を成膜し、成膜した第２のレジスト膜１６に、第１の開口部１４ａと交互に配列する第２の開口部１６ａを形成する（第２の形成工程）。
次いで、図７（ａ）に示す工程では、第２の開口部１６ａの側壁１６ｂを被覆するように、第２のレジスト膜１６上に第２の膜１７を成膜する（第２の成膜工程）。
次いで、図７（ｂ）に示す工程では、第２の膜１７が第２の開口部１６ａの側壁１６ｂを被覆する側壁部１７ａとして残るように、第２のレジスト膜１６の上面及び第２の開口部１６ａの底面に形成されていた第２の膜１７を異方的にエッチングする。また側壁１６ｂが側壁部１７ａに被覆された第２の開口部１６ａをマスクに用いて、第３の被エッチング膜１３の一部をエッチングする（第２の除去工程）。
次いで、図７（ｃ）に示す工程では、第２の膜１７及び第２のレジスト膜１６をエッチングにより除去する。これにより、第３の被エッチング膜１３に、第２の開口部１６ａに対応した開口部１３ｂを形成できる。
次いで、開口部１３ａ、１３ｂが形成された第３の被エッチング膜１３をマスクに用いて第２の被エッチング膜１２をエッチングすることによって、実施の形態と同様に、図４に示したマスクパターンを形成できる。
比較例に係るマスクパターンの形成方法では、図６（ａ）及び図６（ｂ）に示す工程を例えばエッチング装置により行った後、図６（ｃ）に示す工程を、例えば露光装置を組み込んだ塗布現像装置により行う。そして、その後、再び、図７（ｂ）から図７（ｃ）に示す工程を例えばエッチング装置により行う。このように、エッチング装置による工程を２回に分けて行うため、工程数が増えるという問題がある。
しかし、本実施の形態に係るマスクパターンの形成方法では、図２（ｃ）から図３（ｃ）に示す工程を、例えばエッチング装置により連続して行うことができる。そのため、比較例のようなＬＥＬＥプロセスに比べ、工程数を削減できる。
また、比較例では、エッチング工程を２回に分けて行う。そのため、１回目のエッチングにより形成されるパターンの形状が所望の形状からずれることによって、第２のレジスト膜１６に第２の開口部１６ａを形成する際の位置合わせの精度が低下し、形成されるマスクパターンの形状精度が低下するおそれがある。
一方、本実施の形態では、エッチング工程を１回でまとめて行う。そのため、第２のレジスト膜１６に第２の開口部１６ａを形成する際の位置合わせの精度の低下を抑制し、形成されるマスクパターンの形状精度の低下を抑制できる。
本実施の形態では、第１のレジスト膜１４上に第１の膜１５を成膜することによって、第１の膜１５上に成膜される第２のレジスト膜１６が第１のレジスト膜１４と直接接触することを防止できる。また、第１のレジスト膜１４に形成された第１の開口部１４ａの側壁１４ｂを第１の膜１５により被覆して第１の開口部１４ａの開口寸法を小さくすることができる。従って、第２のレジスト膜１６を形成する際の第１のレジスト膜１４の溶解を防止できるとともに、露光装置の解像度以下の微細な開口部を形成できる。
また、本実施の形態では、複数の基板を連続して処理する場合に、ある基板の開口寸法を測定し、測定した開口寸法に基づいて、以降の基板の処理条件を変更するようにしてもよい。例えば、ある基板にマスクパターンを形成する際に、第３の開口部１４ｄ又は開口部１３ａ、１２ａの開口寸法Ｓ１１と、第４の開口部１４ｇ又は開口部１３ｂ、１２ｂの開口寸法Ｓ１２とを測定する。そして、測定された開口寸法Ｓ１１、Ｓ１２と、予め決められた開口寸法Ｓ１１、Ｓ１２の基準値とに基づいて、他の基板にマスクパターンを形成する際の処理条件を変更することによって、第１の膜１５の膜厚Ｄ１又は第２の膜１７の膜厚Ｄ２を変更するようにしてもよい。これにより、開口寸法Ｓ１１、Ｓ１２が基準値に近づくように、精度良く制御することができる。
以上、本発明の好ましい実施の形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 基板
１１〜１３ 被エッチング膜
１４ 第１のレジスト膜
１４ａ 第１の開口部
１４ｄ 第３の開口部
１４ｇ 第４の開口部
１５ 第１の膜
１５ａ、１７ａ 側壁部
１６ 第２のレジスト膜
１６ａ 第２の開口部
１７ 第２の膜

Claims (11)

  1. 基板上の被エッチング膜の上に、第１のレジスト膜を成膜し、成膜した前記第１のレジスト膜に、所定のピッチで配列する第１の開口部を形成する第１の形成工程と、
    前記第１の開口部の側壁を被覆するように、前記第１のレジスト膜上に第１の膜を成膜する第１の成膜工程と、
    前記第１の膜に接するように、第２のレジスト膜を成膜し、成膜した前記第２のレジスト膜に、前記第１の開口部と交互に配列する第２の開口部を形成する第２の形成工程と、
    前記第２の開口部の側壁を被覆するように、前記第２のレジスト膜上に第２の膜を成膜する第２の成膜工程と、
    前記第２の膜が前記第２の開口部の側壁を被覆する第１の側壁部として残るように、前記第２の膜の一部を除去する第１の除去工程と、
    前記第１の側壁部をマスクとして前記第１のレジスト膜の一部を除去することによって、前記第１のレジスト膜に、前記第２の開口部に対応した第３の開口部を形成するとともに、前記第１の膜が前記第１の開口部の側壁を被覆する第２の側壁部として残るように、前記第１の膜の一部を除去することによって、前記第１の開口部の側壁が前記第２の側壁部に被覆されてなる第４の開口部を形成する第２の除去工程と
    を有するマスクパターンの形成方法。
  2. 前記第２の除去工程は、
    前記第１の側壁部をマスクとして、前記第２の開口部内で前記第１の膜と前記第１のレジスト膜とをエッチングして除去するとともに、前記第２のレジスト膜を除去する第１のエッチング工程と、
    前記第２のレジスト膜を除去した後、前記第１の側壁部をマスクとして、前記第１の膜が前記第２の側壁部として残るように、前記第１の膜の一部をエッチングして除去する第２のエッチング工程と、
    前記第１の側壁部をエッチングして除去する第３のエッチング工程と
    を有する、請求項１に記載のマスクパターンの形成方法。
  3. 前記第２の膜の材料は、前記第１の膜の材料と異なる、請求項２に記載のマスクパターンの形成方法。
  4. 前記第１のエッチング工程及び前記第２のエッチング工程において、前記第２の膜のエッチングレートは、前記第１の膜のエッチングレートよりも小さい、請求項３に記載のマスクパターンの形成方法。
  5. 前記第１の膜の光学定数は、前記第１のレジスト膜の光学定数と略等しい、請求項１から請求項４のいずれかに記載のマスクパターンの形成方法。
  6. 前記第１の膜は、酸化シリコン、酸化アルミニウム、シリコン添加酸化アルミニウム、酸化チタン、窒化シリコン、アモルファスカーボン、ポリシリコンのいずれか１種以上の膜よりなる、請求項１から請求項５のいずれかに記載のマスクパターンの形成方法。
  7. 前記第２の膜は、酸化シリコン、酸化アルミニウム、シリコン添加酸化アルミニウム、酸化チタン、窒化シリコン、アモルファスカーボン、ポリシリコンのいずれか１種以上の膜よりなる、請求項１から請求項６のいずれかに記載のマスクパターンの形成方法。
  8. 前記第１の膜の膜厚と前記第２の膜の膜厚とは、前記第３の開口部の第１の開口寸法と、前記第４の開口部の第２の開口寸法とが等しくなるように決定されたものである、請求項１から請求項７のいずれかに記載のマスクパターンの形成方法。
  9. 一の基板に形成された前記第３の開口部の前記第１の開口寸法と、前記一の基板に形成された前記第４の開口部の前記第２の開口寸法とを測定し、測定された前記第１の開口寸法と前記第２の開口寸法とに基づいて、他の基板に形成される前記第１の膜の膜厚又は前記第２の膜の膜厚を変更する、請求項１から請求項８のいずれかに記載のマスクパターンの形成方法。
  10. 前記第３の開口部と前記第４の開口部とよりなるパターンを用いて前記被エッチング膜をエッチングする被エッチング膜エッチング工程を有し、
    前記被エッチング膜エッチング工程において、前記第１のレジスト膜及び前記第１の膜のエッチングレートは、用いるエッチャントガスに対する前記被エッチング膜のエッチングレートよりも小さい、
    請求項１から請求項９のいずれかに記載のマスクパターンの形成方法。
  11. 前記第１の形成工程において、成膜した前記第１のレジスト膜にアライメントマークを形成し、
    前記第１の成膜工程において、前記アライメントマークを被覆するように前記第１のレジスト膜上に前記第１の膜を成膜する、
    請求項１から請求項１０のいずれかに記載のマスクパターンの形成方法。
JP2011025465A 2011-02-08 2011-02-08 マスクパターンの形成方法 Active JP5638413B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011025465A JP5638413B2 (ja) 2011-02-08 2011-02-08 マスクパターンの形成方法
US13/355,724 US8551691B2 (en) 2011-02-08 2012-01-23 Method of forming mask pattern
KR1020120007578A KR101322112B1 (ko) 2011-02-08 2012-01-26 마스크 패턴의 형성 방법
TW101103100A TWI471907B (zh) 2011-02-08 2012-01-31 The formation of mask pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011025465A JP5638413B2 (ja) 2011-02-08 2011-02-08 マスクパターンの形成方法

Publications (2)

Publication Number Publication Date
JP2012164895A JP2012164895A (ja) 2012-08-30
JP5638413B2 true JP5638413B2 (ja) 2014-12-10

Family

ID=46600894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011025465A Active JP5638413B2 (ja) 2011-02-08 2011-02-08 マスクパターンの形成方法

Country Status (4)

Country Link
US (1) US8551691B2 (ja)
JP (1) JP5638413B2 (ja)
KR (1) KR101322112B1 (ja)
TW (1) TWI471907B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362133B2 (en) * 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
US10163652B2 (en) * 2014-03-13 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming patterns using multiple lithography processes
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
CN106483778B (zh) 2015-08-31 2018-03-30 上海微电子装备（集团）股份有限公司 基于相对位置测量的对准系统、双工件台系统及测量系统
US10651080B2 (en) 2016-04-26 2020-05-12 Lam Research Corporation Oxidizing treatment of aluminum nitride films in semiconductor device manufacturing
JP6272949B2 (ja) * 2016-06-06 2018-01-31 東京エレクトロン株式会社 パターン形成方法
US10049869B2 (en) * 2016-09-30 2018-08-14 Lam Research Corporation Composite dielectric interface layers for interconnect structures
US9859153B1 (en) 2016-11-14 2018-01-02 Lam Research Corporation Deposition of aluminum oxide etch stop layers
CN109148269B (zh) * 2017-06-27 2021-05-04 联华电子股份有限公司 半导体装置的形成方法
US10991583B2 (en) * 2018-09-28 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Self aligned litho etch process patterning method
JP7427155B2 (ja) * 2019-08-23 2024-02-05 東京エレクトロン株式会社 別の金属及び誘電体に対してチューニング可能な選択性を有するチタン含有材料層の非プラズマエッチング
CN110610983A (zh) * 2019-09-06 2019-12-24 电子科技大学 抗辐照器件及制备方法
US11854806B2 (en) 2020-05-22 2023-12-26 Tokyo Electron Limited Method for pattern reduction using a staircase spacer

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03270227A (ja) * 1990-03-20 1991-12-02 Mitsubishi Electric Corp 微細パターンの形成方法
US5077234A (en) * 1990-06-29 1991-12-31 Digital Equipment Corporation Planarization process utilizing three resist layers
JPH06105686B2 (ja) * 1992-09-18 1994-12-21 日本アイ・ビー・エム株式会社 半導体装置の製造方法
FR2711275B1 (fr) * 1993-10-15 1996-10-31 Intel Corp Procédé automatiquement aligné de contact en fabrication de semi-conducteurs et dispositifs produits.
JP2002009056A (ja) 2000-06-22 2002-01-11 Mitsubishi Electric Corp 微細パターン形成方法およびその方法により製造した装置
JP2005129761A (ja) 2003-10-24 2005-05-19 Toshiba Corp ホールパターン形成方法及び半導体装置の製造方法
KR100640657B1 (ko) 2005-07-25 2006-11-01 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
KR100822581B1 (ko) 2006-09-08 2008-04-16 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
KR100942078B1 (ko) * 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
JP4550126B2 (ja) * 2008-04-25 2010-09-22 東京エレクトロン株式会社 エッチングマスク形成方法、エッチング方法、および半導体デバイスの製造方法
KR101096213B1 (ko) * 2008-12-22 2011-12-22 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법

Also Published As

Publication number Publication date
TWI471907B (zh) 2015-02-01
KR20120090801A (ko) 2012-08-17
JP2012164895A (ja) 2012-08-30
TW201243907A (en) 2012-11-01
US8551691B2 (en) 2013-10-08
KR101322112B1 (ko) 2013-10-28
US20120202301A1 (en) 2012-08-09

Similar Documents

Publication Publication Date Title
JP5638413B2 (ja) マスクパターンの形成方法
TWI479565B (zh) The formation of fine graphics
US7235478B2 (en) Polymer spacer formation
KR100967924B1 (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및,프로그램 기억 매체
JP4550126B2 (ja) エッチングマスク形成方法、エッチング方法、および半導体デバイスの製造方法
JP4815519B2 (ja) マスクパターンの形成方法及び半導体装置の製造方法
US7531102B2 (en) Simultaneous selective polymer deposition and etch pitch doubling for sub 50nm line/space patterning
US7067435B2 (en) Method for etch-stop layer etching during damascene dielectric etching with low polymerization
JP2009158907A (ja) 半導体素子の微細パターン形成方法
JP2010225899A (ja) 半導体装置の製造方法
JP2009071306A (ja) 半導体素子の微細パターン形成方法
JP2009094279A (ja) ホールパターンの形成方法および半導体装置の製造方法
KR100835486B1 (ko) 반도체 소자의 미세패턴 형성방법
JP2012174976A (ja) パターンの形成方法
JP5164446B2 (ja) 半導体素子の微細パターン形成方法
US7811942B2 (en) Tri-layer plasma etch resist rework
US20080233490A1 (en) Mask rework method
US7938972B2 (en) Fabrication method of electronic device
KR20080085280A (ko) 반도체 소자의 패턴 형성 방법
US20090269935A1 (en) Method of Forming Pattern of Semiconductor Device
TW201841221A (zh) 用以降低微影瑕疵之方法與圖案轉移之方法
KR20020046478A (ko) 하부반사방지막의 식각 방법
KR20060080292A (ko) 이층 레지스트 패턴을 이용한 패터닝 방법
KR20080051642A (ko) 반도체 소자의 제조 방법
KR20090044878A (ko) 반도체 소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141014

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141022

R150 Certificate of patent or registration of utility model

Ref document number: 5638413

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250