KR20120090801A - 마스크 패턴의 형성 방법 - Google Patents

마스크 패턴의 형성 방법 Download PDF

Info

Publication number
KR20120090801A
KR20120090801A KR1020120007578A KR20120007578A KR20120090801A KR 20120090801 A KR20120090801 A KR 20120090801A KR 1020120007578 A KR1020120007578 A KR 1020120007578A KR 20120007578 A KR20120007578 A KR 20120007578A KR 20120090801 A KR20120090801 A KR 20120090801A
Authority
KR
South Korea
Prior art keywords
film
opening
etching
forming
resist
Prior art date
Application number
KR1020120007578A
Other languages
English (en)
Other versions
KR101322112B1 (ko
Inventor
히데타미 야에가시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20120090801A publication Critical patent/KR20120090801A/ko
Application granted granted Critical
Publication of KR101322112B1 publication Critical patent/KR101322112B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은, 공정수를 삭감할 수 있고, 제2 레지스트막을 성막할 때의 제1 레지스트막의 용해를 방지할 수 있으며, 노광 장치의 해상도 이하의 미세한 개구부를 형성할 수 있는 마스크 패턴의 형성 방법을 제공한다.
본 발명의 마스크 패턴의 형성 방법은, 제1 레지스트막(14)에, 배열되는 제1 개구부(14a)를 형성하는 공정과, 제1 개구부(14a)의 측벽(14b)을 피복하도록 제1 막(15)을 성막하는 공정과, 제1 막(15) 상에 성막한 제2 레지스트막(16)에, 제1 개구부(14a)와 교대로 배열되는 제2 개구부(16a)를 형성하는 공정과, 제2 개구부(16a)의 측벽(16b)을 피복하도록 제2 막(17)을 성막하는 공정과, 제1 측벽부(17a)로서 남도록 제2 막(17)의 일부를 제거하는 공정과, 제1 레지스트막(14)에 제2 개구부(16a)에 대응한 제3 개구부(14d)를 형성하고, 측벽(14b)이 제2 측벽부(15a)로 피복되어 이루어진 제4 개구부(14g)를 형성하는 공정을 포함한다.

Description

마스크 패턴의 형성 방법{METHOD OF FORMING MASK PATTERN}
본 발명은, 기판 상에 마스크 패턴을 형성하는 마스크 패턴의 형성 방법에 관한 것이다.
반도체 디바이스의 고집적화에 따라, 제조 프로세스에 요구되는 배선이나 분리폭은 미세화되고 있다. 일반적으로 미세 패턴은, 포토리소그래피 기술을 이용하여 레지스트 패턴을 형성하고, 레지스트 패턴을 에칭의 마스크로 이용하여 하지의 각종 박막을 에칭함으로써 형성된다. 따라서, 미세 패턴을 형성하기 위해서는 포토리소그래피 기술이 중요하지만, 최근의 반도체 디바이스의 미세화는, 포토리소그래피 기술의 해상 한계 이하를 요구하기에까지 이르렀다. 또한, 현재 주류인 ArF 액침 노광 기술의 해상 한계는, 4xnm 세대에서 한계에 도달했다고 한다. 따라서, 더욱 미세한 3xnm 세대에서는, 더블패터닝 기술(Double Pattering : DP)이라는 미세화 기술에 의해 달성하려고 하고 있고, 현재 더블패터닝 기술의 개발이 활발하게 이루어지고 있다.
이와 같은, 더블패터닝을 행하여 해상 한계 이하의 패턴을 형성하는 기술은, 예를 들어 특허문헌 1에 기재되어 있다.
특허문헌 1에서는, 제1 레지스트막을 포함하는 제1 레지스트 개구 패턴을 형성하고, 형성한 제1 레지스트 개구 패턴을 이용하여 하지막에 제1 홀 패턴을 형성한다. 이어서, 제2 레지스트막을 포함하는 제2 레지스트 개구 패턴을 형성하고, 형성한 제2 레지스트 개구 패턴을 이용하여 하지막에 제2 홀 패턴을 형성하는 프로세스가 개시되어 있다. 이러한 프로세스는 LELE(Lithography Etching Lithography Etching) 프로세스라고 불리고 있다.
일본 특허 공개 제2005-129761호 공보
그런데, 전술한 바와 같은 LELE 프로세스에 의한 더블패터닝을 행하여 레지스트 패턴을 형성하는 경우, 다음과 같은 문제가 있다.
LELE 프로세스에서는, 도포 현상 장치에 의해 제1 레지스트 개구 패턴을 형성한 후, 에칭 장치에 의해 에칭을 행하여 제1 홀 패턴을 형성한다. 그 후, 도포 현상 장치에 의해 제2 레지스트 개구 패턴을 형성한 후, 다시 에칭 장치에 의해 에칭을 행하여 제2 홀 패턴을 형성한다. 이 때문에, 공정수가 증가된다고 하는 문제가 있다.
공정수를 삭감하기 위해서는, LLE(Lithography Lithography Etching) 프로세스로 하면 된다고도 고려된다. LLE 프로세스는, 제1 레지스트 패턴을 형성한 후, 제1 레지스트 패턴 사이에 제2 레지스트 패턴을 형성하고, 제1 레지스트 패턴 및 제2 레지스트 패턴을 에칭 마스크로 이용하여 하지의 박막을 에칭하여 미세 패턴을 형성하는 것이다.
그러나, LLE 프로세스에서는, 제1 레지스트막을 포함하는 제1 레지스트 패턴이 형성된 상태로, 제2 레지스트 패턴을 형성하기 위해 제2 레지스트막을 성막할 때, 레지스트의 용제에 의해 제1 레지스트 패턴이 용해될 우려가 있다. 따라서, 제2 레지스트막을 성막하기 전에, 제1 레지스트 패턴 상에 배리어층을 형성하거나, 불용화 처리를 실시해야 한다.
또한, 라인부를 포함하는 레지스트 패턴을 형성한 경우에는, 예를 들어 산 등을 이용한 슬리밍 처리 등에 의해, 형성후의 라인부의 폭치수를 작게 할 수는 있다. 그러나, 개구부를 포함하는 레지스트 패턴을 형성한 경우, 슬리밍 처리 등에 의해, 형성후의 개구부의 개구 치수를 작게 할 수는 없다. 따라서, 노광 장치의 해상도 이하의 개구 치수를 갖는 개구부를 형성하는 것은 어렵다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, LELE 프로세스보다 공정수를 삭감할 수 있고, 제2 레지스트막을 성막할 때의 제1 레지스트막의 용해를 방지할 수 있으며, 노광 장치의 해상도 이하의 미세한 개구부를 형성할 수 있는 마스크 패턴의 형성 방법을 제공한다.
상기 과제를 해결하기 위해 본 발명에서는, 다음에 설명하는 수단을 강구한 것을 특징으로 하는 것이다.
본 발명의 일 실시예에 의하면, 기판 상의 피에칭막 상에 제1 레지스트막을 성막하고, 성막한 상기 제1 레지스트막에, 소정의 피치로 배열되는 제1 개구부를 형성하는 제1 형성 공정과, 상기 제1 개구부의 측벽을 피복하도록 상기 제1 레지스트막 상에 제1 막을 성막하는 제1 성막 공정과, 상기 제1 막 상에 제2 레지스트막을 성막하고, 성막한 상기 제2 레지스트막에, 상기 제1 개구부와 교대로 배열되는 제2 개구부를 형성하는 제2 형성 공정과, 상기 제2 개구부의 측벽을 피복하도록 상기 제2 레지스트막 상에 제2 막을 성막하는 제2 성막 공정과, 상기 제2 막이 상기 제2 개구부의 측벽을 피복하는 제1 측벽부로서 남도록 상기 제2 막의 일부를 제거하는 제1 제거 공정과, 상기 제1 측벽부를 마스크로 하여 상기 제1 레지스트막의 일부를 제거함으로써, 상기 제1 레지스트막에, 상기 제2 개구부에 대응한 제3 개구부를 형성하고, 상기 제1 막이 상기 제1 개구부의 측벽을 피복하는 제2 측벽부로서 남도록 상기 제1 막의 일부를 제거함으로써, 상기 제1 개구부의 측벽이 상기 제2 측벽부로 피복되어 이루어진 제4 개구부를 형성하는 제2 제거 공정을 포함하는 마스크 패턴의 형성 방법이 제공된다.
본 발명에 의하면, LELE 프로세스보다 공정수를 삭감할 수 있고, 제2 레지스트막을 성막할 때의 제1 레지스트막의 용해를 방지할 수 있으며, 노광 장치의 해상도 이하의 미세한 개구부를 형성할 수 있다.
도 1은 실시형태에 따른 마스크 패턴의 형성 방법을 설명하기 위한 도면이며, 각 공정에서의 기판의 구조를 모식적으로 나타내는 단면도(제1도)이다.
도 2는 실시형태에 따른 마스크 패턴의 형성 방법을 설명하기 위한 도면이며, 각 공정에서의 기판의 구조를 모식적으로 나타내는 단면도(제2도)이다.
도 3은 실시형태에 따른 마스크 패턴의 형성 방법을 설명하기 위한 도면이며, 각 공정에서의 기판의 구조를 모식적으로 나타내는 단면도(제3도)이다.
도 4는 실시형태에 따른 마스크 패턴의 형성 방법을 설명하기 위한 도면이며, 각 공정에서의 기판의 구조를 모식적으로 나타내는 단면도(제4도)이다.
도 5는 실시형태의 다른 예에 따른 마스크 패턴의 형성 방법을 설명하기 위한 도면이며, 도 4에 나타내는 공정에서의 기판의 구조를 모식적으로 나타내는 평면도이다.
도 6은 비교예에 따른 마스크 패턴의 형성 방법을 설명하기 위한 도면이며, 각 공정에서의 기판의 구조를 모식적으로 나타내는 단면도(제1도)이다.
도 7은 비교예에 따른 마스크 패턴의 형성 방법을 설명하기 위한 도면이며, 각 공정에서의 기판의 구조를 모식적으로 나타내는 단면도(제2도)이다.
이어서, 본 발명을 실시하기 위한 형태에 관해 도면과 함께 설명한다.
도 1?도 5를 참조하여, 본 발명의 실시형태에 따른 마스크 패턴의 형성 방법을 설명한다.
도 1?도 4는, 본 실시형태에 따른 마스크 패턴의 형성 방법을 설명하기 위한 도면이며, 각 공정에서의 기판의 구조를 모식적으로 나타내는 단면도이다. 도 5는, 본 실시형태의 다른 예에 따른 마스크 패턴의 형성 방법을 설명하기 위한 도면이며, 도 4에 나타내는 공정에서의 기판의 구조를 모식적으로 나타내는 평면도이다.
도 1의 (a)에 나타내는 공정에서는, 기판(10) 상에 아래로부터 순서대로 제1 피에칭막(11), 제2 피에칭막(12), 제3 피에칭막(13)이 형성된 기판을 준비한다.
제1 피에칭막(11) 및 제2 피에칭막(12)은 패턴이 형성됨으로써, 그 후의 여러 가공 공정을 행하는 경우의 마스크로서 기능한다. 제3 피에칭막(13)은 패턴이 형성되어, 제1 피에칭막(11) 및 제2 피에칭막(12)의 패턴을 형성하기 위한 마스크로서 기능한다. 제3 피에칭막(13)은, 그 위에 형성되는 제1 레지스트막(14)의 포토리소그래피를 행할 때 반사 방지막(BARC : Bottom Anti-Reflecting Coating)으로서의 기능을 갖는 경우도 있다.
제1 피에칭막(11)의 재질은 특별히 한정되지 않고, 예를 들어 TEOS(테트라에톡시실란 : Tetraethoxysilane)을 이용할 수 있다. 또한, 제1 피에칭막(11)의 두께는 특별히 한정되지 않고, 예를 들어 50?500 ㎚로 할 수 있다.
제2 피에칭막(12)의 재질은 특별히 한정되지 않고, 예를 들어 화학기상법(CVD : Chemical Vapor Deposition)에 의해 성막된 비정질 카본, 스핀온에 의해 성막된 폴리페놀이나 i선 레지스트 등의 포토레지스트를 포함하는 광범위한 유기계의 재료를 이용할 수 있다. 또한, 제2 피에칭막(12)의 두께는 특별히 한정되지 않고, 예를 들어 150?300 ㎚로 할 수 있다.
제3 피에칭막(13)의 재질은 특별히 한정되지 않고, 예를 들어 SOG(Spin On Glass)막, SiON막, 또는 LTO(Low Temperature Oxide)막과 BARC의 복합막, 즉 Si를 포함한 BARC인 SiARC를 이용할 수 있다. 또한, 제3 피에칭막(13)의 두께는 특별히 한정되지 않고, 예를 들어 40?120 ㎚로 할 수 있다.
이어서, 도 1의 (b)에 나타내는 공정에서는, 기판 상의 제3 피에칭막(13) 상에 제1 레지스트막(14)을 성막하고, 성막한 제1 레지스트막(14)에, 소정의 피치로 배열되는 제1 개구부(14a)를 형성한다(제1 형성 공정).
우선, 제3 피에칭막(13) 상에, 예를 들어 노광 장치가 설치된 도포 현상 장치를 이용한 스핀온에 의해 제1 레지스트막(14)을 성막한다. 제1 레지스트막(14)의 재질로서, 예를 들어 ArF 레지스트를 이용할 수 있다. 또한, 제1 레지스트막(14)의 두께는 특별히 한정되지 않고, 예를 들어 50?200 ㎚로 할 수 있다.
그 후, 예를 들어 노광 장치가 설치된 도포 현상 장치를 이용한 포토리소그래피 기술에 의해 성막한 제1 레지스트막(14)에, 제1 피치(P1)로 배열되는 제1 개구부(14a)를 형성한다. 이에 따라, 개구 치수(S1)를 가지며, 제1 피치(P1)로 배열되는 제1 개구부(14a)가 형성된다. 이때, 제1 개구부(14a) 내에는 제3 피에칭막(13)의 일부가 노출되어 있다.
이어서, 도 1의 (c)에 나타내는 공정에서는, 제1 개구부(14a)의 측벽(14b)을 피복하도록, 제1 레지스트막(14) 상에 제1 막(15)을 성막한다(제1 성막 공정).
제1 막(15)은, 제2 레지스트막(16)을 성막할 때, 제2 레지스트막(16)의 용제에 의해 제1 레지스트막(14)이 용해되지 않도록 보호하기 위한 것이다. 또한, 제1 막(15)은, 제1 개구부(14a)의 측벽(14b)을 피복함으로써, 제1 개구부(14a)의 개구 치수를 작게 하기 위한 것이기도 하다.
제1 막(15)의 광학 상수는, 제1 레지스트막(14)의 광학 상수와 대략 같은 것이 바람직하다. 광학 상수란, 복소 굴절률의 실수 성분인 굴절률 n과, 복소 굴절률의 허수 성분인 감쇠 계수 k를 의미한다. 제1 막(15)의 광학 상수를 제1 레지스트막(14)의 광학 상수와 대략 같게 함으로써, 제1 막(15)과 제1 레지스트막(14)이 광학적으로 일체로 작용한다. 이 때문에, 제2 개구부(16a)를 형성하기 위해 제2 레지스트막(16)에 노광을 행할 때, 노광을 위한 광이 제1 막(15)과 제1 레지스트막(14)의 계면에서 반사하여 해상도가 저하되는 것을 방지할 수 있다.
제1 막(15)으로서, 산화실리콘(SiO2), 산화알루미늄(Al2O3), 실리콘 첨가 산화알루미늄(AlSiO), 산화티탄(TiOx), 질화실리콘(SiN), 비정질 카본, 폴리실리콘 중 어느 1종 이상의 막으로 이루어진 것을 이용할 수 있다. 이하에서는, 일례로서 SiO2로 이루어진 제1 막(15)[이하, 단순히 「SiO2막(15)」라고 함]을, 저온에서의 분자층 증착(Molecular Layer Deposition, 이하 「MLD」라고 함), 즉 저온 MLD에 의해 성막하는 방법에 관해 설명한다.
저온 MLD에서는, 실리콘을 포함하는 원료 가스를 성막 장치의 처리 용기 내에 공급하여, 실리콘 원료를 기판 상에 흡착시키는 공정과, 산소를 포함하는 가스를 처리 용기 내에 공급하여, 실리콘 원료를 산화시키는 공정을 교대로 반복한다.
구체적으로는, 실리콘을 포함하는 원료 가스를 기판 상에 흡착시키는 공정에서는, 실리콘을 포함하는 원료 가스로서, 1분자 내에 2개의 아미노기를 갖는 아미노실란 가스, 예를 들어 비스-t-부틸아미노실란(이하, 「BTBAS」라고 함)을, 실리콘 원료 가스의 공급 노즐을 통해 처리 용기 내에 소정의 시간(T1) 공급한다. 이에 따라, 기판 상에 BTBAS를 흡착시킨다. 시간(T1)은, 예를 들어 1?60 sec로 할 수 있다. 실리콘을 포함하는 원료 가스의 유량은, 10?500 mL/min(sccm)으로 할 수 있다. 또한, 처리 용기 내의 압력은 13.3?665 Pa로 할 수 있다.
다음으로, 산소를 포함하는 가스를 처리 용기 내에 공급하여, 실리콘 재료를 산화시키는 공정에서는, 산소를 포함하는 가스로서, 예를 들어 고주파 전원을 구비한 플라즈마 생성 기구에 의해 플라즈마화된 O2 가스를, 가스 공급 노즐을 통하여 처리 용기 내에 소정의 시간(T2) 공급한다. 이에 따라, 기판 상에 흡착된 BTBAS가 산화되어, SiO2막(15)이 형성된다. 시간(T2)은, 예를 들어 5?300 sec로 할 수 있다. 또한, 산소를 포함하는 가스의 유량은, 100?20000 mL/min(sccm)으로 할 수 있다. 또한, 고주파 전원의 주파수는 13.56 MHz로 할 수 있고, 고주파 전원의 전력은 5?1000 W로 할 수 있다. 또한, 처리 용기 내의 압력은 13.3?665 Pa로 할 수 있다.
또한, 실리콘을 포함하는 원료 가스를 기판 상에 흡착시키는 공정과, 실리콘 재료를 산화시키는 공정을 전환할 때, 공정 사이에 처리 용기 내를 진공 배기시키면서 예를 들어 N2 가스 등의 불활성 가스로 이루어진 퍼지 가스를 처리 용기 내에 공급하는 공정을 소정의 시간(T3) 행할 수 있다. 시간(T3)은, 예를 들어 1?60 sec로 할 수 있다. 또한, 퍼지 가스의 유량은, 50?5000 mL/min(sccm)으로 할 수 있다. 이 공정은, 처리 용기 내에 잔류하고 있는 가스를 제거할 수 있으면 되고, 퍼지 가스를 공급하지 않고 모든 가스의 공급을 정지한 상태로 진공 배기를 계속하여 행할 수 있다.
BTBAS는, 실리콘을 포함하는 원료 가스로서 이용하는 1분자 내에 2개의 아미노기를 갖는 아미노실란 가스이다. 이러한 아미노실란 가스로는, 상기 BTBAS 외에, 비스디에틸아미노실란(BDEAS), 비스디메틸아미노실란(BDMAS), 디이소프로필아미노실란(DIPAS), 비스에틸메틸아미노실란(BEMAS)을 이용할 수 있다. 또한, 실리콘 원료 가스로서, 1분자 내에 3개 이상의 아미노기를 갖는 아미노실란 가스를 이용할 수 있고, 1분자 내에 1개의 아미노기를 갖는 아미노실란 가스를 이용할 수도 있다.
한편, 산소를 포함하는 가스로는, O2 가스 외에, NO 가스, N2O 가스, H2O 가스, O3 가스를 이용할 수 있고, 이들을 고주파 전계에 의해 플라즈마화하여 산화제로서 이용할 수 있다. 이러한 산소를 포함하는 가스의 플라즈마를 이용함으로써, SiO2막의 성막을 300℃ 이하의 저온에서 행할 수 있고, 또한 산소를 포함하는 가스의 가스 유량, 고주파 전원의 전력, 처리 용기 내의 압력을 조정함으로써, SiO2막의 성막을 100℃ 이하 또는 실온에서 행할 수 있다.
이상 설명한 바와 같은 성막 방법을 행함으로써, 도 1의 (c)에 나타낸 바와 같이, 제1 개구부(14a) 내를 포함하여, 기판(10)의 전면(全面)에 제1 막(15)이 성막된다. 즉, 제1 개구부(14a)의 측벽(14b)을 피복하도록 제1 막(15)이 성막된다. 또한, 제1 개구부(14a)의 바닥면(14c), 즉 제1 개구부(14a) 내에 노출되어 있는 제3 피에칭막(13) 상에도 제1 막(15)이 성막된다. 이 때의 제1 막(15)의 막두께를 D1로 하면, 제1 개구부(14a)의 측벽(14b)을 피복하는 제1 막(15)의 폭도 D1이 된다. 따라서, 측벽(14b)이 제1 막(15)으로 피복된 제1 개구부(14a)의 개구 치수(S1')는 S1-2×D1이 된다. 제1 피치(P1)를 예를 들어 80 ㎚로 하고, 개구 치수(S1)를 예를 들어 40 ㎚로 하고, D1을 예를 들어 10 ㎚로 할 때, 측벽(14b)이 제1 막(15)으로 피복된 제1 개구부(14a)의 개구 치수(S1')를 20 ㎚로 할 수 있다.
이어서, 도 2의 (a)에 나타내는 공정에서는, 제1 막(15) 상에 제2 레지스트막(16)을 성막하고, 성막한 제2 레지스트막(16)에, 제1 개구부(14a)와 교대로 배열되는 제2 개구부(16a)를 형성한다(제2 형성 공정).
우선, 제1 막(15) 상에, 제1 레지스트막(14)과 마찬가지로, 예를 들어 노광 장치가 설치된 도포 현상 장치를 이용한 스핀온에 의해 제2 레지스트막(16)을 성막한다. 제2 레지스트막(16)의 재질로서, 제1 레지스트막(14)과 마찬가지로, 예를 들어 ArF 레지스트를 이용할 수 있다. 또한, 제2 레지스트막(16)의 두께는 특별히 한정되지 않고, 예를 들어 50?200 ㎚로 할 수 있다.
그 후, 예를 들어 노광 장치가 설치된 도포 현상 장치를 이용한 포토리소그래피 기술에 의해 성막한 제2 레지스트막(16)에, 제2 피치(P2)로 배열되는 제2 개구부(16a)를 형성한다. 이에 따라, 개구 치수(S2)를 가지며, 제2 피치(P2)로 배열된 제2 개구부(16a)가 형성된다. 이때, 제2 개구부(16a) 내에는 제1 막(15)의 일부가 노출되어 있다.
여기서, 제2 피치(P2)는 제1 피치(P1)와 대략 같다. 그리고, 제2 개구부(16a)는 제1 개구부(14a)와 교대로 배열되도록 형성된다.
또한, 전술한 바와 같이, 제1 막(15)의 광학 상수를 제1 레지스트막(14)의 광학 상수와 대략 같게 하면, 제2 레지스트막(16)을 노광할 때, 노광을 위한 광이 제1 막(15)과 제1 레지스트막(14)의 계면에서 반사하여 해상도가 저하되는 것을 방지할 수 있다.
제1 레지스트막(14)에 제1 개구부(14a)를 형성하고 얼라인먼트 마크를 형성해 두고, 얼라인먼트 마크를 피복하도록 제1 막(15)을 성막해 두어도 좋다. 이에 따라, 제2 레지스트막(16)에 제2 개구부(16a)를 형성할 때, 제2 레지스트막(16)에 근접한 제1 레지스트막(14)에 형성된 얼라인먼트 마크를 기준으로 위치를 맞출 수 있기 때문에, 위치 맞춤 정밀도가 향상된다.
이어서, 도 2의 (b)에 나타내는 공정에서는, 제2 개구부(16a)의 측벽(16b)을 피복하도록 제2 레지스트막(16) 상에 제2 막(17)을 성막한다(제2 성막 공정).
제2 막(17)은, 제2 개구부(16a)의 측벽(16b)을 피복함으로써, 제2 개구부(16a)의 개구 치수를 작게 하기 위한 것이다.
제2 막(17)으로서, 제1 막(15)과 마찬가지로, 산화실리콘(SiO2), 산화알루미늄(Al2O3), 실리콘 첨가 산화알루미늄(AlSiO), 산화티탄(TiOx), 질화실리콘(SiN), 비정질 카본, 폴리실리콘 중 어느 1종 이상의 막으로 이루어진 것을 이용할 수 있다.
또한, 일례로서 SiO2로 이루어진 제2 막(17)을 성막하는 경우, 제1 막(15)과 마찬가지로 저온 MLD에 의해 행할 수 있다.
그 결과, 도 2의 (b)에 나타낸 바와 같이, 제2 개구부(16a) 내를 포함하고, 기판(10)의 전면에 제2 막(17)이 성막된다. 즉, 제2 개구부(16a)의 측벽(16b)을 피복하도록 제2 막(17)이 성막된다. 또한, 제2 개구부(16a)의 바닥면(16c), 즉 제2 개구부(16a) 내에 노출되어 있는 제1 막(15) 상에도 제2 막(17)이 성막된다. 이 때의 제2 막(17)의 막두께를 D2로 하면, 제2 개구부(16a)의 측벽(16b)을 피복하는 제2 막(17)의 폭도 D2가 된다. 따라서, 측벽(16b)이 제2 막(17)으로 피복된 제2 개구부(16a)의 개구 치수(S2')는 S2-2×D2가 된다. 제2 피치(P2)를 예를 들어 80 ㎚로 하고, 개구 치수(S2)를 예를 들어 40 ㎚로 하며, D2를 예를 들어 10 ㎚로 할 때, 측벽(16b)이 제2 막(17)으로 피복된 제2 개구부(16a)의 개구 치수(S2')를 20 ㎚로 할 수 있다.
이어서, 도 2의 (c)에 나타내는 공정에서는, 제2 막(17)이 제2 개구부(16a)의 측벽(16b)을 피복하는 측벽부(17a)로서 남도록 제2 막(17)의 일부를 제거한다(제1 제거 공정).
도 2의 (c)에 나타낸 바와 같이, 제2 막(17)이, 제2 개구부(16a)의 측벽(16b)을 피복하는 측벽부(17a)로서 남아 있는 상태인 채로, 제2 레지스트막(16)의 상면 및 제2 개구부(16a)의 바닥면(16c)에 형성되어 있던 제2 막(17)을 이방적(異方的)으로 에칭한다. 제2 막(17)을 에칭하는 에천트 가스는 특별히 한정되지 않는다. 제2 막(17)이 SiO2로 이루어질 때에는, 에천트 가스로서, 예를 들어 CF4, C4F8, CHF3, CH3F, CH2F2 등의 CF계 가스와, Ar 가스 등의 혼합 가스, 또는 이 혼합 가스에 필요에 따라서 산소를 첨가한 가스 등을 이용하여 행할 수 있다. 또한, 제2 막(17)이 예를 들어 Al2O3, AlSiO, TiOx, SiN, 비정질 카본, 또는 폴리실리콘으로 이루어질 때에는, 에천트 가스로서, 예를 들어 Cl2, Cl2+HBr, Cl2+O2, CF4+O2, SF6, Cl2+N2, Cl2+HCl, HBr+Cl2+SF6 등의 소위 할로겐계 가스를 이용할 수 있다.
제1 제거 공정은, 예를 들어, 처리 용기와, 처리 용기 내에 처리 가스를 공급하는 가스 공급부와, 처리 용기 내에 마련된 기판을 유지하는 유지부를 갖는 플라즈마 에칭 장치를 이용하여 행할 수 있다. 처리 용기 내에는, 유지부의 상측에는, 고주파 전력을 인가할 수 있는 상부 전극이 설치되어 있고, 유지부는 고주파 전력을 인가할 수 있는 하부 전극을 겸하고 있다. 유지부에 기판(10)을 유지한 상태로, 가스 공급부로부터 예를 들어 CF4 가스, O2 가스 및 Ar 가스를 처리 용기 내에 공급하여, 처리 용기 내를 예를 들어 6.7 Pa(50 mTorr) 이하의 압력으로 유지한다. 그 후, 주파수가 60 MHz인 고주파 전력을 예를 들어 1000 W로 하여 상부 전극에 공급하여, 처리 가스를 플라즈마화하고, 바이어스용 고주파로서 주파수가 13.56 MHz인 고주파 전력을 예를 들어 300 W로 하여 하부 전극에 공급한다. 이에 따라, 제2 막(17)이 에칭된다.
그 결과, 측벽(16b)이 측벽부(17a)로 피복된 제2 개구부(16a)를 포함하는 패턴이 형성된다. 전술한 바와 같이, 제2 피치(P2)를 예를 들어 80 ㎚로 하고, 개구 치수(S2)를 예를 들어 40 ㎚로 하며, D2를 예를 들어 10 ㎚로 할 때, 측벽(16b)이 측벽부(17a)로 피복된 제2 개구부(16a)의 개구 치수(S2')를 20 ㎚로 할 수 있다.
이어서, 측벽부(17a)를 마스크로 하여 제1 레지스트막(14)의 일부를 제거함으로써, 제1 레지스트막(14)에, 제2 개구부(16a)에 대응한 제3 개구부(14d)를 형성한다. 또한, 이와 함께, 제1 막(15)이 제1 개구부(14a)의 측벽(14b)을 피복하는 측벽부(15a)로서 남도록 제1 막(15)의 일부를 제거함으로써, 제1 개구부(14a)의 측벽(14b)이 측벽부(15a)로 피복되어 이루어진 제4 개구부(14g)를 형성한다(제2 제거 공정).
제2 제거 공정은 각종 방법에 의해 행할 수 있지만, 일례로서 도 3의 (a)?도 3의 (c)에 나타낸 바와 같이, 제1 에칭 공정, 제2 에칭 공정 및 제3 에칭 공정을 행하는 방법을 설명한다.
우선, 도 3의 (a)에 나타내는 공정에서는, 측벽부(17a)를 마스크로 하여 제2 개구부(16a) 내에서 제1 막(15)과 제1 레지스트막(14)을 에칭에 의해 제거하고, 남아 있는 제2 레지스트막(16)을 제거한다(제1 에칭 공정).
제1 막(15)을 에칭하는 에천트 가스는 특별히 한정되지 않는다. 제2 막(17)을 에칭할 때와 마찬가지로, 제1 막(15)이 SiO2로 이루어질 때에는, 에천트 가스로서, 예를 들어 CF계 가스와 Ar 가스 등의 혼합 가스 등을 이용하여 행할 수 있다. 또한, 제2 막(17)을 에칭할 때와 마찬가지로, 제1 막(15)이 예를 들어 Al2O3, AlSiO, TiOx, SiN, 비정질 카본, 또는 폴리실리콘으로 이루어질 때에는, 에천트 가스로서 예를 들어 할로겐계 가스를 이용할 수 있다.
단, 이용하는 에천트 가스에 대한 제2 막(17)의 에칭율이, 이용하는 에천트 가스에 대한 제1 막(15)의 에칭율보다 작은 것이 바람직하다. 이 경우에, 제2 막(17)의 에칭율에 대한 제1 막(15)의 에칭율의 비인 선택비가 커져, 마스크로서 이용하는 측벽부(17a)를 거의 에칭하지 않는다. 이 때문에, 제1 막(15)을 에칭할 때 형상을 정밀하게 가공할 수 있다.
제1 제거 공정에 이어서, 플라즈마 에칭 장치의 유지부에 기판을 유지한 상태로, 가스 공급부로부터 예를 들어 CF4 가스, O2 가스 및 Ar 가스를 처리 용기 내에 공급하여, 처리 용기 내를 예를 들어 6.7 Pa(50 mTorr) 이하의 압력으로 유지한다. 그 후, 주파수가 60 MHz인 고주파 전력을 예를 들어 1000 W로 하여 상부 전극에 공급하여 처리 가스를 플라즈마화하고, 바이어스용 고주파로서 주파수가 13.56 MHz인 고주파 전력을 예를 들어 300 W로 하여 하부 전극에 공급한다. 이에 따라, 제1 막(15)이 에칭된다.
도 3의 (a)에 나타내는 공정에서는, 측벽부(17a)를 마스크로 하여 제2 개구부(16a) 내에서 제1 막(15)을 에칭에 의해 제거할 때, 제1 레지스트막(14)의 일부도 에칭된다. 그 결과, 제1 레지스트막(14)에, 제2 개구부(16a)에 대응한 제3 개구부(14d)가 형성된다. 또한, 제3 개구부(14d)의 바닥면(14f)에는 제3 피에칭막(13)이 노출되어 있다.
또한, 제1 레지스트막(14)의 일부가 에칭되는 동안에, 제2 레지스트막(16)도 에칭에 의해 제거된다.
이어서, 도 3의 (b)에 나타내는 공정에서는, 제2 레지스트막(16)을 에칭에 의해 제거한 후, 측벽부(17a)를 마스크로 하여, 제1 막(15)이 측벽부(15a)로서 남도록 제1 막(15)의 일부를 제거한다(제2 에칭 공정).
제1 에칭 공정과 마찬가지로, 제1 막(15)이 SiO2로 이루어질 때에는, 예를 들어 CF계 가스와 Ar 가스 등의 혼합 가스 등을 이용하여 행할 수 있다. 또한, 제1 막(15)이 예를 들어 Al2O3, AlSiO, TiOx, SiN, 비정질 카본, 또는 폴리실리콘으로 이루어질 때에는, 에천트 가스로서 예를 들어 할로겐계 가스를 이용할 수 있다.
단, 이용하는 에천트 가스에 대한 제2 막(17)의 에칭율이, 이용하는 에천트 가스에 대한 제1 막(15)의 에칭율보다 작은 것이 바람직하다. 이 경우에, 제2 막(17)의 에칭율에 대한 제1 막(15)의 에칭율의 비인 선택비가 커져, 마스크로서 이용하는 측벽부(17a)를 거의 에칭하지 않는다. 이 때문에, 제1 막(15)을 에칭할 때 형상을 정밀하게 가공할 수 있다.
제1 에칭 공정에 이어서, 플라즈마 에칭 장치의 유지부에 기판을 유지한 상태로, 가스 공급부로부터 에천트 가스를 처리 용기 내에 공급하여, 처리 용기 내를 예를 들어 6.7 Pa(50 mTorr) 이하의 압력으로 유지한다. 그 후, 주파수가 60 MHz인 고주파 전력을 예를 들어 1000 W로 하여 상부 전극에 공급하여 에천트 가스를 플라즈마화하고, 바이어스용 고주파로서 주파수가 13.56 MHz인 고주파 전력을 예를 들어 300 W로 하여 하부 전극에 공급한다. 이에 따라, 제1 막(15)이 에칭된다.
그 결과, 제1 개구부(14a)의 측벽(14b)이 측벽부(15a)로 피복되어 이루어진 제4 개구부(14g)가 형성된다. 제4 개구부(14g)의 바닥면(14h)에는 제3 피에칭막(13)이 노출되어 있다.
도 3의 (b)에 나타내는 공정에서는, 에천트 가스의 유량, 처리 용기 내의 압력, 온도, 상부 전극 및 하부 전극에 인가하는 고주파 전력 등의 처리 조건을 조정함으로써, 제2 개구부(16a)에 대응하게 제1 레지스트막(14)에 형성된 제3 개구부(14d)의 측벽(14e)의 표면에 반응물을 증착하여 보호하도록 해도 좋다.
이어서, 도 3의 (c)에 나타내는 공정에서는, 측벽부(17a)를 에칭에 의해 제거한다(제3 에칭 공정).
제1 에칭 공정 및 제2 에칭 공정과 마찬가지로, 측벽부(17a)가 SiO2로 이루어질 때에는, 에천트 가스로서, 예를 들어 CF계 가스와 Ar 가스 등의 혼합 가스 등을 이용하여 행할 수 있다. 또한, 측벽부(17a)가 예를 들어 Al2O3, AlSiO, TiOx, SiN, 비정질 카본 또는 폴리실리콘으로 이루어질 때에는, 에천트 가스로서 예를 들어 할로겐계 가스를 이용할 수 있다.
단, 이용하는 에천트 가스에 대한 제1 막(15)의 에칭율이, 이용하는 에천트 가스에 대한 측벽부(17a), 즉 제2 막(17)의 에칭율보다 작은 것이 바람직하다. 이 경우에, 측벽부(15a)의 에칭율에 대한 제2 막(17)의 에칭율의 비인 선택비가 커져, 측벽부(17a)를 에칭할 때 측벽부(15a)를 거의 에칭하지 않는다. 이 때문에, 측벽부(17a)를 에칭할 때 측벽부(15a)의 형상을 정밀하게 남길 수 있다.
제2 에칭 공정에 이어서, 플라즈마 에칭 장치의 유지부에 기판을 유지한 상태로, 가스 공급부로부터 에천트 가스를 처리 용기 내에 공급하여, 처리 용기 내를 예를 들어 6.7 Pa(50 mTorr) 이하의 압력으로 유지한다. 그 후, 주파수가 60 MHz인 고주파 전력을 예를 들어 1000 W로 하여 상부 전극에 공급하여 에천트 가스를 플라즈마화하고, 바이어스용 고주파로서 주파수가 13.56 MHz인 고주파 전력을 예를 들어 300 W로 하여 하부 전극에 공급한다. 이에 따라, 측벽부(17a)가 에칭된다.
또한, 도 3의 (c)에 나타내는 공정에서는, 측벽부(17a)를 에칭에 의해 제거할 때, 측벽부(17a)의 하측의 제1 막(15)도 에칭에 의해 제거된다.
그 결과, 제1 레지스트막(14)에, 제2 개구부(16a)에 대응한 제3 개구부(14d)가 형성되고, 제1 개구부(14a)의 측벽(14b)이 측벽부(15a)로 피복되어 이루어진 제4 개구부(14g)가 형성된다. 제4 개구부(14g)는 제1 피치(P1)로 배열되어 있고, 제3 개구부(14d)는 제1 피치(P1)와 대략 같은 제2 피치(P2)로 배열되어 있다. 또한, 제3 개구부(14d)와 제4 개구부(14g)는 교대로 배열된다.
또한, 제3 개구부(14d)의 개구 치수를 S11로 하고, 제4 개구부(14g)의 개구 치수를 S12로 한다. 그렇게 하면, S11은 S2'와 대략 같고, S12는 S1'와 대략 같다. 피치(P1, P2)를 예를 들어 80 ㎚로 하고, 개구 치수(S1, S2)를 예를 들어 40 ㎚로 하며, D1, D2를 예를 들어 10 ㎚로 할 때, 개구 치수(S11, S12)를 20 ㎚로 할 수 있다.
이어서, 도 4에 나타내는 공정에서는, 제3 개구부(14d)와 제4 개구부(14g)를 갖는 패턴을 마스크로 이용하여, 제3 피에칭막(13)의 일부와 제2 피에칭막(12)의 일부를 에칭한다(피에칭막 에칭 공정).
제3 피에칭막(13)이 예를 들어 SiARC로 이루어질 때에는, 에천트 가스로서, 예를 들어 CF계 가스와 Ar 가스 등의 혼합 가스, 또는 할로겐계 가스를 이용할 수 있다. 또한, 제2 피에칭막(12)이 예를 들어 유기계의 재료로 이루어질 때에는, 에천트 가스로서, 예를 들어 CF계 가스와 Ar 가스 등의 혼합 가스, 또는 할로겐계 가스를 이용할 수 있다.
단, 이용하는 에천트 가스에 대한 제1 레지스트막(14) 및 제1 막(15)의 에칭율이, 이용하는 에천트 가스에 대한 제3 피에칭막(13) 및 제2 피에칭막(12)의 에칭율보다 작은 것이 바람직하다. 이 경우에, 제1 레지스트막(14) 및 제1 막(15)의 에칭율에 대한 제3 피에칭막(13) 및 제2 피에칭막(12)의 에칭율의 비인 선택비가 커져, 마스크를 남긴 채로 제3 피에칭막(13) 및 제2 피에칭막(12)을 에칭할 수 있다. 이 때문에, 제3 피에칭막(13) 및 제2 피에칭막(12)을 에칭할 때 형상을 정밀하게 가공할 수 있다.
제3 에칭 공정에 이어서, 플라즈마 에칭 장치의 유지부에 기판을 유지한 상태로, 가스 공급부로부터 에천트 가스를 처리 용기 내에 공급하여, 처리 용기 내를 예를 들어 6.7 Pa(50 mTorr) 이하의 압력으로 유지한다. 그 후, 주파수가 60 MHz인 고주파 전력을 예를 들어 1000 W로 하여 상부 전극에 공급하여 에천트 가스를 플라즈마화하고, 바이어스용 고주파로서 주파수가 13.56 MHz인 고주파 전력을 예를 들어 300 W로 하여 하부 전극에 공급한다. 이에 따라, 제3 피에칭막(13)과 제2 피에칭막(12)이 에칭된다.
그 결과, 제3 피에칭막(13)에, 제3 개구부(14d), 제4 개구부(14g)에 각각 대응한 개구부(13a, 13b)가 형성되고, 제2 피에칭막(12)에, 제3 개구부(14d), 제4 개구부(14g)에 각각 대응한 개구부(12a, 12b)가 형성된다. 개구부(13b, 12b)는 제1 피치(P1)로 배열되어 있고, 개구부(13a, 12a)는 제1 피치(P1)와 대략 같은 제2 피치(P2)로 배열되어 있다. 또한, 개구부(13a, 12a)와 개구부(13b, 12b)는 교대로 배열된다. 또한, 개구부(13a, 12a)의 바닥면 및 개구부(13b, 12b)의 바닥면에는 제1 피에칭막(11)이 노출되어 있다.
또한, 개구부(13a, 12a)의 개구 치수는 S11과 같고, 개구부(13b, 12b)의 개구 치수는 S12와 같다. 피치(P1, P2)를 예를 들어 80 ㎚로 하고, 개구 치수(S1, S2)를 예를 들어 40 ㎚로 하며, D1, D2를 예를 들어 10 ㎚로 할 때, 개구 치수(S11, S12)를 20 ㎚로 할 수 있다. 따라서, 노광 장치의 해상도를 40 ㎚로 하면, 노광 장치의 해상도 이하의 미세한 개구 치수 20 ㎚의 개구부를 갖는 마스크 패턴을 형성할 수 있다.
본 실시형태에서는, 제1 막(15)의 막두께(D1)와 제2 막(17)의 막두께(D2)는, 제3 개구부(14d)의 개구 치수(S11)와, 제4 개구부(14g)의 개구 치수(S12)가 같아지도록 역산하여 결정된 것으로 해도 좋다. 이에 따라, 제1 개구부(14a)의 제1 피치(P1) 및 제2 개구부(16a)의 제2 피치(P2)의 대략 반의 피치로 배열되는 개구부를 형성할 수 있다.
이상의 설명에서는, 제1 개구부(14a)와 제2 개구부(16a)가 제1 방향으로 교대로 배열되도록 형성하고, 개구부(13a, 12a)와 개구부(13b, 12b)가 교대로 배열되는 마스크 패턴을 형성할 수 있는 것을 설명했다. 그러나, 제1 개구부(14a)와 제2 개구부(16a)가 제1 방향으로 교대로 배열되고, 제1 방향과 상이한 제2 방향으로 교대로 배열되는 마스크 패턴을 형성해도 좋다. 일례로서, 도 5에 나타낸 바와 같이, 평면에서 봤을 때, 개구부(13a, 12a)와 개구부(13b, 12b)가, X 방향 및 Y 방향의 양쪽 모두로 교대로 배열되는 마스크 패턴을 형성할 수 있다.
다음으로, 비교예를 참조하여, 본 실시형태에 의하면 LELE 프로세스보다 공정수를 삭감할 수 있는 것을 설명한다.
도 6, 도 7은, 비교예에 따른 마스크 패턴의 형성 방법을 설명하기 위한 도면이며, 각 공정에서의 기판의 구조를 모식적으로 나타내는 단면도이다.
비교예에서도 처음에, 실시형태와 마찬가지로, 도 1의 (a)?도 1의 (c)에 나타내는 공정을 행한다. 즉, 처음에, 기판(10) 상에 아래로부터 순서대로 제1 피에칭막(11), 제2 피에칭막(12), 제3 피에칭막(13)이 형성된 기판을 준비한다. 이어서, 기판 상의 제3 피에칭막(13) 상에 제1 레지스트막(14)을 성막하고, 성막한 제1 레지스트막(14)에 소정의 피치로 배열되는 제1 개구부(14a)를 형성한다(제1 형성 공정). 이어서, 제1 개구부(14a)의 측벽(14b)을 피복하도록 제1 레지스트막(14) 상에 제1 막(15)을 성막한다(제1 성막 공정).
그 후, 비교예에서는 도 6의 (a)에 나타내는 공정을 행한다. 도 6의 (a)에 나타내는 공정에서는, 제1 막(15)이 제1 개구부(14a)의 측벽(14b)을 피복하는 측벽부(15a)로서 남도록 제1 레지스트막(14)의 상면 및 제1 개구부(14a)의 바닥면에 형성되어 있던 제1 막(15)을 이방적으로 에칭한다. 또한, 측벽(14b)이 측벽부(15a)로 피복된 제1 개구부(14a)를 마스크로 이용하여, 제3 피에칭막(13)의 일부를 에칭한다.
이어서, 도 6의 (b)에 나타내는 공정에서는, 제1 레지스트막(14) 및 제1 막(15)을 에칭에 의해 제거한다. 이에 따라, 제3 피에칭막(13)에, 제1 개구부(14a)에 대응한 개구부(13a)를 형성할 수 있다.
이어서, 도 6의 (c)에 나타내는 공정에서는, 기판 상에 제2 레지스트막(16)을 성막하고, 성막한 제2 레지스트막(16)에, 제1 개구부(14a)와 교대로 배열되는 제2 개구부(16a)를 형성한다(제2 형성 공정).
이어서, 도 7의 (a)에 나타내는 공정에서는, 제2 개구부(16a)의 측벽(16b)을 피복하도록 제2 레지스트막(16) 상에 제2 막(17)을 성막한다(제2 성막 공정).
이어서, 도 7의 (b)에 나타내는 공정에서는, 제2 막(17)이 제2 개구부(16a)의 측벽(16b)을 피복하는 측벽부(17a)로서 남도록 제2 레지스트막(16)의 상면 및 제2 개구부(16a)의 바닥면에 형성되어 있던 제2 막(17)을 이방적으로 에칭한다. 또한, 측벽(16b)이 측벽부(17a)로 피복된 제2 개구부(16a)를 마스크로 이용하여, 제3 피에칭막(13)의 일부를 에칭한다(제2 제거 공정).
이어서, 도 7의 (c)에 나타내는 공정에서는, 제2 막(17) 및 제2 레지스트막(16)을 에칭에 의해 제거한다. 이에 따라, 제3 피에칭막(13)에, 제2 개구부(16a)에 대응한 개구부(13b)를 형성할 수 있다.
이어서, 개구부(13a, 13b)가 형성된 제3 피에칭막(13)을 마스크로 이용하여 제2 피에칭막(12)을 에칭함으로써, 실시형태와 마찬가지로 도 4에 나타낸 마스크 패턴을 형성할 수 있다.
비교예에 따른 마스크 패턴의 형성 방법에서는, 도 6의 (a) 및 도 6의 (b)에 나타내는 공정을 예를 들어 에칭 장치에 의해 행한 후, 도 6의 (c)에 나타내는 공정을, 예를 들어 노광 장치가 설치된 도포 현상 장치에 의해 행한다. 그리고, 그 후, 다시 도 7의 (b)~도 7의 (c)에 나타내는 공정을, 예를 들어 에칭 장치에 의해 행한다. 이와 같이, 에칭 장치에 의한 공정을 2회로 나눠 행하기 때문에, 공정수가 증가된다고 하는 문제가 있다.
그러나, 본 실시형태에 따른 마스크 패턴의 형성 방법에서는, 도 2의 (c)~도 3의 (c)에 나타내는 공정을, 예를 들어 에칭 장치에 의해 연속하여 행할 수 있다. 이 때문에, 비교예와 같은 LELE 프로세스에 비해 공정수를 삭감할 수 있다.
또한, 비교예에서는 에칭 공정을 2회로 나눠 행한다. 이 때문에, 1회째의 에칭에 의해 형성되는 패턴의 형상이 원하는 형상에서 벗어남으로써, 제2 레지스트막(16)에 제2 개구부(16a)를 형성할 때의 위치 맞춤의 정밀도가 저하되어, 형성되는 마스크 패턴의 형상 정밀도가 저하될 우려가 있다.
한편, 본 실시형태에서는 에칭 공정을 1회로 통합하여 행한다. 이 때문에, 제2 레지스트막(16)에 제2 개구부(16a)를 형성할 때의 위치 맞춤의 정밀도의 저하를 억제하여, 형성되는 마스크 패턴의 형상 정밀도의 저하를 억제할 수 있다.
본 실시형태에서는, 제1 레지스트막(14) 상에 제1 막(15)을 성막함으로써, 제1 막(15) 상에 성막되는 제2 레지스트막(16)이 제1 레지스트막(14)과 직접 접촉하는 것을 방지할 수 있다. 또한, 제1 레지스트막(14)에 형성된 제1 개구부(14a)의 측벽(14b)을 제1 막(15)에 의해 피복하여 제1 개구부(14a)의 개구 치수를 작게 할 수 있다. 따라서, 제2 레지스트막(16)을 형성할 때의 제1 레지스트막(14)의 용해를 방지할 수 있고, 노광 장치의 해상도 이하의 미세한 개구부를 형성할 수 있다.
또한, 본 실시형태에서는, 복수의 기판을 연속하여 처리하는 경우에, 어떤 기판의 개구 치수를 측정하고, 측정한 개구 치수에 기초하여 이후의 기판의 처리 조건을 변경하도록 해도 좋다. 예를 들어, 어떤 기판에 마스크 패턴을 형성할 때, 제3 개구부(14d) 또는 개구부(13a, 12a)의 개구 치수(S11)와, 제4 개구부(14g) 또는 개구부(13b, 12b)의 개구 치수(S12)를 측정한다. 그리고, 측정된 개구 치수(S11, S12)와, 미리 결정해 놓은 개구 치수(S11, S12)의 기준치에 기초하여, 다른 기판에 마스크 패턴을 형성할 때의 처리 조건을 변경함으로써, 제1 막(15)의 막두께(D1) 또는 제2 막(17)의 막두께(D2)를 변경하도록 해도 좋다. 이에 따라, 개구 치수(S11, S12)가 기준치에 근접하도록 정밀하게 제어할 수 있다.
이상, 본 발명의 바람직한 실시형태에 관해 설명했지만, 본 발명은 이러한 특정한 실시형태에 한정되지 않고, 특허청구범위 내에 기재된 본 발명의 요지의 범위 내에서 여러 변형ㆍ변경이 가능하다.
10 : 기판
11?13 : 피에칭막
14 : 제1 레지스트막
14a : 제1 개구부
14d : 제3 개구부
14g : 제4 개구부
15 : 제1 막
15a, 17a : 측벽부
16 : 제2 레지스트막
16a : 제2 개구부
17 : 제2 막

Claims (10)

  1. 기판 상의 피에칭막 상에 제1 레지스트막을 성막하고, 성막한 상기 제1 레지스트막에, 정해진 피치로 배열되는 제1 개구부를 형성하는 제1 형성 공정과,
    상기 제1 개구부의 측벽을 피복하도록 상기 제1 레지스트막 상에 제1 막을 성막하는 제1 성막 공정과,
    상기 제1 막 상에 제2 레지스트막을 성막하고, 성막한 상기 제2 레지스트막에, 상기 제1 개구부와 교대로 배열되는 제2 개구부를 형성하는 제2 형성 공정과,
    상기 제2 개구부의 측벽을 피복하도록 상기 제2 레지스트막 상에 제2 막을 성막하는 제2 성막 공정과,
    상기 제2 막이 상기 제2 개구부의 측벽을 피복하는 제1 측벽부로서 남도록 상기 제2 막의 일부를 제거하는 제1 제거 공정, 그리고
    상기 제1 측벽부를 마스크로 하여 상기 제1 레지스트막의 일부를 제거함으로써, 상기 제1 레지스트막에 상기 제2 개구부에 대응한 제3 개구부를 형성하고, 상기 제1 막이 상기 제1 개구부의 측벽을 피복하는 제2 측벽부로서 남도록 상기 제1 막의 일부를 제거함으로써, 상기 제1 개구부의 측벽이 상기 제2 측벽부로 피복되어 이루어진 제4 개구부를 형성하는 제2 제거 공정
    을 포함하는 마스크 패턴의 형성 방법.
  2. 제1항에 있어서, 상기 제2 제거 공정은,
    상기 제1 측벽부를 마스크로 하여 상기 제2 개구부 내에서 상기 제1 막과 상기 제1 레지스트막을 에칭하여 제거하고, 상기 제2 레지스트막을 제거하는 제1 에칭 공정과,
    상기 제2 레지스트막을 제거한 후, 상기 제1 측벽부를 마스크로 하여 상기 제1 막이 상기 제2 측벽부로서 남도록 상기 제1 막의 일부를 에칭하여 제거하는 제2 에칭 공정, 그리고
    상기 제1 측벽부를 에칭하여 제거하는 제3 에칭 공정
    을 포함하는 것인 마스크 패턴의 형성 방법.
  3. 제2항에 있어서, 상기 제2 막의 재료는 상기 제1 막의 재료와 상이한 것인 마스크 패턴의 형성 방법.
  4. 제3항에 있어서, 상기 제1 에칭 공정 및 상기 제2 에칭 공정에서, 상기 제2 막의 에칭율은 상기 제1 막의 에칭율보다 작은 것인 마스크 패턴의 형성 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 막의 광학 상수는 상기 제1 레지스트막의 광학 상수와 같은 것인 마스크 패턴의 형성 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 막은, 산화실리콘, 산화알루미늄, 실리콘 첨가 산화알루미늄, 산화티탄, 질화실리콘, 비정질 카본, 폴리실리콘 중 어느 1종 이상의 막으로 이루어진 것인 마스크 패턴의 형성 방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제2 막은, 산화실리콘, 산화알루미늄, 실리콘 첨가 산화알루미늄, 산화티탄, 질화실리콘, 비정질 카본, 폴리실리콘 중 어느 1종 이상의 막으로 이루어진 것인 마스크 패턴의 형성 방법.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 막의 막두께와 상기 제2 막의 막두께는, 상기 제3 개구부의 제1 개구 치수와 상기 제4 개구부의 제2 개구 치수가 같아지도록 결정된 것인 마스크 패턴의 형성 방법.
  9. 제8항에 있어서, 하나의 기판에 형성된 상기 제3 개구부의 상기 제1 개구 치수와, 상기 하나의 기판에 형성된 상기 제4 개구부의 상기 제2 개구 치수를 측정하고, 측정된 상기 제1 개구 치수와 상기 제2 개구 치수에 기초하여, 다른 기판에 형성되는 상기 제1 막의 막두께 또는 상기 제2 막의 막두께를 변경하는 것인 마스크 패턴의 형성 방법.
  10. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제3 개구부와 상기 제4 개구부를 포함하는 패턴을 이용하여 상기 피에칭막을 에칭하는 공정을 포함하는 것인 마스크 패턴의 형성 방법.
KR1020120007578A 2011-02-08 2012-01-26 마스크 패턴의 형성 방법 KR101322112B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011025465A JP5638413B2 (ja) 2011-02-08 2011-02-08 マスクパターンの形成方法
JPJP-P-2011-025465 2011-02-08

Publications (2)

Publication Number Publication Date
KR20120090801A true KR20120090801A (ko) 2012-08-17
KR101322112B1 KR101322112B1 (ko) 2013-10-28

Family

ID=46600894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120007578A KR101322112B1 (ko) 2011-02-08 2012-01-26 마스크 패턴의 형성 방법

Country Status (4)

Country Link
US (1) US8551691B2 (ko)
JP (1) JP5638413B2 (ko)
KR (1) KR101322112B1 (ko)
TW (1) TWI471907B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362133B2 (en) 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
US10163652B2 (en) * 2014-03-13 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming patterns using multiple lithography processes
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
CN106483778B (zh) 2015-08-31 2018-03-30 上海微电子装备（集团）股份有限公司 基于相对位置测量的对准系统、双工件台系统及测量系统
US10651080B2 (en) 2016-04-26 2020-05-12 Lam Research Corporation Oxidizing treatment of aluminum nitride films in semiconductor device manufacturing
JP6272949B2 (ja) * 2016-06-06 2018-01-31 東京エレクトロン株式会社 パターン形成方法
US10049869B2 (en) * 2016-09-30 2018-08-14 Lam Research Corporation Composite dielectric interface layers for interconnect structures
US9859153B1 (en) 2016-11-14 2018-01-02 Lam Research Corporation Deposition of aluminum oxide etch stop layers
CN109148269B (zh) * 2017-06-27 2021-05-04 联华电子股份有限公司 半导体装置的形成方法
WO2021040823A1 (en) * 2019-08-23 2021-03-04 Tokyo Electron Limited Non-plasma etch of titanium-containing material layers with tunable selectivity to alternate metals and dielectrics
CN110610983A (zh) * 2019-09-06 2019-12-24 电子科技大学 抗辐照器件及制备方法
US11854806B2 (en) * 2020-05-22 2023-12-26 Tokyo Electron Limited Method for pattern reduction using a staircase spacer

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03270227A (ja) * 1990-03-20 1991-12-02 Mitsubishi Electric Corp 微細パターンの形成方法
US5077234A (en) * 1990-06-29 1991-12-31 Digital Equipment Corporation Planarization process utilizing three resist layers
JPH06105686B2 (ja) * 1992-09-18 1994-12-21 日本アイ・ビー・エム株式会社 半導体装置の製造方法
FR2711275B1 (fr) * 1993-10-15 1996-10-31 Intel Corp Procédé automatiquement aligné de contact en fabrication de semi-conducteurs et dispositifs produits.
JP2002009056A (ja) 2000-06-22 2002-01-11 Mitsubishi Electric Corp 微細パターン形成方法およびその方法により製造した装置
JP2005129761A (ja) 2003-10-24 2005-05-19 Toshiba Corp ホールパターン形成方法及び半導体装置の製造方法
KR100640657B1 (ko) 2005-07-25 2006-11-01 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
KR100822581B1 (ko) 2006-09-08 2008-04-16 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
KR100942078B1 (ko) * 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
JP4550126B2 (ja) * 2008-04-25 2010-09-22 東京エレクトロン株式会社 エッチングマスク形成方法、エッチング方法、および半導体デバイスの製造方法
KR101096213B1 (ko) * 2008-12-22 2011-12-22 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법

Also Published As

Publication number Publication date
TWI471907B (zh) 2015-02-01
TW201243907A (en) 2012-11-01
KR101322112B1 (ko) 2013-10-28
JP5638413B2 (ja) 2014-12-10
JP2012164895A (ja) 2012-08-30
US20120202301A1 (en) 2012-08-09
US8551691B2 (en) 2013-10-08

Similar Documents

Publication Publication Date Title
KR101322112B1 (ko) 마스크 패턴의 형성 방법
TWI479565B (zh) The formation of fine graphics
US7235478B2 (en) Polymer spacer formation
US7749913B2 (en) Semiconductor device manufacturing method
US8815495B2 (en) Pattern forming method and manufacturing method of semiconductor device
US7531102B2 (en) Simultaneous selective polymer deposition and etch pitch doubling for sub 50nm line/space patterning
US8293460B2 (en) Double exposure patterning with carbonaceous hardmask
US20090068838A1 (en) Method for forming micropatterns in semiconductor device
US7901869B2 (en) Double patterning with a double layer cap on carbonaceous hardmask
US20030219988A1 (en) Ashable layers for reducing critical dimensions of integrated circuit features
JP2009071306A (ja) 半導体素子の微細パターン形成方法
KR20060056346A (ko) 유기 ａｒｃ를 구비하는 반도체 장치 및 그것을 위한 방법
JP2009094279A (ja) ホールパターンの形成方法および半導体装置の製造方法
KR100835486B1 (ko) 반도체 소자의 미세패턴 형성방법
US20120211873A1 (en) Method for forming a pattern and semiconductor device
US20140349236A1 (en) Method for Forming Semiconductor Structure Having Opening
US20080233490A1 (en) Mask rework method
KR20080085280A (ko) 반도체 소자의 패턴 형성 방법
JPH08236506A (ja) 半導体装置の製造方法
US20210305048A1 (en) Methods to reduce microbridge defects in euv patterning for microelectronic workpieces
KR100487415B1 (ko) 반도체소자의 콘택홀 형성방법
US20030224254A1 (en) Method for reducing dimensions between patterns on a photomask
KR20010004275A (ko) 반도체 소자의 제조 방법
US20090269935A1 (en) Method of Forming Pattern of Semiconductor Device
KR20020046478A (ko) 하부반사방지막의 식각 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 7