JP6272949B2 - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP6272949B2
JP6272949B2 JP2016112744A JP2016112744A JP6272949B2 JP 6272949 B2 JP6272949 B2 JP 6272949B2 JP 2016112744 A JP2016112744 A JP 2016112744A JP 2016112744 A JP2016112744 A JP 2016112744A JP 6272949 B2 JP6272949 B2 JP 6272949B2
Authority
JP
Japan
Prior art keywords
film
pattern
etching
forming
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016112744A
Other languages
English (en)
Other versions
JP2017219617A (ja
Inventor
英民 八重樫
英民 八重樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016112744A priority Critical patent/JP6272949B2/ja
Priority to TW106116982A priority patent/TWI718303B/zh
Priority to US15/602,307 priority patent/US10074557B2/en
Priority to KR1020170069055A priority patent/KR102332384B1/ko
Publication of JP2017219617A publication Critical patent/JP2017219617A/ja
Application granted granted Critical
Publication of JP6272949B2 publication Critical patent/JP6272949B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Description

本発明は、パターン形成方法に関する。
半導体装置の高集積化に伴って、製造プロセスに要求される配線や分離幅のパターンは、微細化される傾向にある。このような微細なパターンは、フォトリソグラフィ技術を用いてレジストパターンを形成し、レジストパターンをマスクパターンに用いて下地の各種薄膜をエッチングすることで形成される（例えば、特許文献１参照）。
微細なパターンを形成するためには、フォトリソグラフィ技術が重要であり、パターンの微細化は、フォトリソグラフィ技術の解像限界以下を要求するまでに至っている。フォトリソグラフィ技術の解像限界以下の微細なパターンを形成する技術としては、例えば一次元的なパターン要素だけで所定のパターンを形成する１次元（１Ｄ）レイアウト技術が知られている。
１Ｄレイアウト技術とは、露光工程を含むフォトリソグラフィ技術により、下地膜の上に繰り返しのラインパターンを形成し、形成したラインパターンを部分的に除去することにより、所定のパターンを形成する技術である。
特開２０１４−０５６８６４号公報
ところで、１Ｄレイアウト技術では、スペーサ型ダブルパターニングにより露光工程の回数を増加させることなく繰り返しのラインパターンを形成できるが、形成したラインパターンを部分的に除去するための露光工程の回数が増加する傾向にある。これは、ラインパターンを部分的に除去する際、フォトリソグラフィ技術により解像可能な寸法まで露光マスクを分割する必要があるためである。このように、露光工程の回数が増加すると、製造コストが高くなる。
そこで、本発明の一つの案では、１Ｄレイアウト技術によるパターン形成において、露光工程の回数を低減することが可能なパターン形成方法を提供することを目的とする。
上記目的を達成するため、本発明の一態様に係るパターン形成方法は、
下地膜の上に、繰り返しのラインパターン形状の第１の膜を形成する工程と、
前記第１の膜の側面に、前記第１の膜とはエッチング選択性の異なる第２の膜を形成する工程と、
前記第１の膜を除去することなく、前記第２の膜の上面及び側面に、前記第１の膜及び前記第２の膜とはエッチング選択性の異なる第３の膜を形成する工程と、
前記第３の膜の上に、開口部を有するレジストパターンを形成する工程と、
前記レジストパターンをエッチングマスクとして前記第３の膜をエッチングすることにより、前記第１の膜の上面、前記第２の膜の上面及び前記第３の膜の上面が露出した凹部を形成する工程と、
前記凹部において上面が露出した前記第２の膜が残存するように、前記凹部において上面が露出した前記第１の膜及び前記第３の膜をエッチングすることにより、前記下地膜の上面を露出させる工程と、
上面が露出した前記下地膜をエッチングすることにより、前記下地膜を貫通する貫通孔を形成する工程と、
を有する。
開示のパターン形成方法によれば、１Ｄレイアウト技術によるパターン形成において、露光工程の回数を低減することができる。
本実施形態のパターン形成方法により形成されるパターンを説明するための図 本実施形態のパターン形成方法を説明するためのフローチャート 本実施形態のパターン形成方法の各工程を説明するための図（１） 本実施形態のパターン形成方法の各工程を説明するための図（２） 本実施形態のパターン形成方法の各工程を説明するための図（３） 本実施形態のパターン形成方法の各工程を説明するための図（４） 本実施形態のパターン形成方法の各工程を説明するための図（５） 本実施形態のパターン形成方法の各工程を説明するための図（６） 本実施形態のパターン形成方法の各工程を説明するための図（７） 本実施形態のパターン形成方法の各工程を説明するための図（８） 本実施形態のパターン形成方法の各工程を説明するための図（９） 本実施形態のパターン形成方法の各工程を説明するための図（１０） 本実施形態のパターン形成方法の各工程を説明するための図（１１） 本実施形態のパターン形成方法の各工程を説明するための図（１２） 本実施形態のパターン形成方法の各工程を説明するための図（１３） 本実施形態のパターン形成方法の各工程を説明するための図（１４） 本実施形態のパターン形成方法の各工程を説明するための図（１５） 従来のパターン形成方法によりビアを形成する方法を説明するための図 本実施形態のパターン形成方法によりビアを形成する方法を説明するための図
以下、本発明の実施形態について添付の図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することによって重複した説明を省く。
本実施形態のパターン形成方法は、１Ｄレイアウト技術により、微細なパターンを形成するものであり、例えばロジック（論理回路）、ＭＰＵ（Micro-Processing Unit）を製造する際に適用することができる。また、本実施形態のパターン形成方法は、フォトリソグラフィ技術の解像限界以下の微細なパターンを形成する場合に特に有用である。
本実施形態のパターン形成方法は、まず、下地膜の上に、繰り返しのラインパターン形状の第１の膜を形成し、第１の膜の側面に、第１の膜とはエッチング選択性の異なる第２の膜を形成する。続いて、第１の膜を除去することなく、第２の膜の上面及び側面に、第１の膜及び第２の膜とは異なるエッチング選択性の第３の膜を形成する。続いて、第３の膜の上に、開口部を有するレジストパターンを形成し、レジストパターンをエッチングマスクとして第３の膜をエッチングすることにより、第１の膜の上面、第２の膜の上面及び第３の膜の上面が露出した凹部を形成する。続いて、凹部において上面が露出した第２の膜が残存するように、凹部において上面が露出した第１の膜及び第３の膜をエッチングする（ラインパターンを部分的に除去する）ことにより、下地膜の上面を露出させる。続いて、上面が露出した下地膜をエッチングすることにより、下地膜を貫通する貫通孔を形成する。尚、「エッチング選択性が異なる」とは、同一のエッチング条件において、エッチング速度が異なることを意味する。これにより、露光工程の回数（露光工程で使用する露光マスクの枚数）を低減できる。露光工程の回数を低減できる理由については後述する。
図１は、本実施形態のパターン形成方法により形成されるパターンを説明するための図である。図１においては、便宜上、積層された３つの層（第１の層１０、第２の層２０、第３の層３０）を分解して示している。
図１に示されるように、第１の層１０は、配線層であり、金属膜１１と、絶縁膜１２とを含む。金属膜１１は、電流を流すための配線として機能する膜であり、例えば第１の方向（図１のＸ方向）に延在するように形成される。金属膜１１は、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）により形成される。絶縁膜１２は、金属膜１１の電気的絶縁を図るためのものである。
第２の層２０は、第１の層１０の上（図１の＋Ｚ側）に形成される層であり、絶縁膜２１と、絶縁膜２１を貫通するビア２６と、ビア２６に埋め込まれる導電膜２７とを含む。絶縁膜２１は、第１の層１０と第３の層３０とを絶縁するためのものである。ビア２６は、絶縁膜２１の下面（図１の−Ｚ側の面）と上面（図１の＋Ｚ側の面）とを貫通する貫通孔である。導電膜２７は、ビア２６に埋め込まれており、第１の層１０の金属膜１１と第３の層の金属膜３１とを電気的に接続する。
第３の層３０は、第２の層２０の上（図１の＋Ｚ側）に形成される配線層であり、金属膜３１と、絶縁膜３２とを含む。金属膜３１は、電流を流すための配線として機能する膜であり、例えば第１の方向と直交する第２の方向（図１のＹ方向）に延在するように形成される。金属膜３１は、例えばＡｌ、Ｃｕ、Ｗにより形成される。絶縁膜３２は、金属膜３１の電気的絶縁を図るためのものである。
図２は、本実施形態のパターン形成方法を説明するためのフローチャートである。
図２に示されるように、本実施形態のパターン形成方法は、絶縁膜の上に芯材を形成する工程（ステップＳ１０１）、スペーサを形成する工程（ステップＳ１０２）、芯材を露出させる工程（ステップＳ１０３）、犠牲膜を形成する工程（ステップＳ１０４）、第１のレジストパターンを形成する工程（ステップＳ１０５）、第１のレジストパターンをエッチングマスクとして犠牲膜をエッチングする工程（ステップＳ１０６）、第２のレジストパターンを形成する工程（ステップＳ１０７）、第２のレジストパターンをエッチングマスクとして犠牲膜をエッチングする工程（ステップＳ１０８）、第２のレジストパターンを除去する工程（ステップＳ１０９）、犠牲膜をエッチングマスクとして芯材をエッチングする工程（ステップＳ１１０）、犠牲膜をエッチングする工程（ステップＳ１１１）、芯材・スペーサ・犠牲膜をエッチングマスクとして絶縁膜をエッチングする工程（ステップＳ１１２）、犠牲膜を除去する工程（ステップＳ１１３）、芯材を除去する工程（ステップＳ１１４）、導電膜を形成する工程（ステップＳ１１５）を有する。
以下、各々の工程について、図３から図１７に基づき説明する。図３から図１７は、本実施形態のパターン形成方法の各工程を説明するための図である。尚、図３から図１７における（ａ）は各工程における上面図である。また、図３から図１７における（ｂ）は（ａ）の一点鎖線Ｂ−Ｂにおいて切断したときの断面図であり、（ｃ）は（ａ）の一点鎖線Ｃ−Ｃにおいて切断したときの断面図であり、（ｄ）は（ａ）の一点鎖線Ｄ−Ｄにおいて切断したときの断面図である。
ステップＳ１０１では、絶縁膜の上に芯材を形成する。具体的には、図３に示されるように、第１の層１０の上に形成された絶縁膜２１の上に、例えば化学気層成長（ＣＶＤ：Chemical Vapor Deposition）により、芯材２２を形成する。次いで、例えば波長１９３ｎｍのＡｒＦの露光及び現像により、所定間隔のスペースを隔てて整列されたラインを含むラインアンドスペース形状に芯材２２をパターニングする。次いで、パターニングされた芯材２２の線幅を細く形成する処理（以下「スリミング処理」という。）を行い、フォトリソグラフィ技術の解像限界以下の微細なパターンを形成する。絶縁膜２１は層間絶縁膜（ＩＬＤ：Inter Level Dielectric）として機能する膜であり、例えば窒化チタン（ＴｉＮ）により形成される。芯材２２は、例えばポリシリコンにより形成される。
ステップＳ１０２では、スペーサを形成する。具体的には、図４に示されるように、例えばＣＶＤ、原子層堆積（ＡＬＤ：Atomic Layer Deposition）により、芯材２２の上面及び側面を覆うように芯材２２の線幅と同程度の膜厚のスペーサ２３を形成する。スペーサ２３は、芯材２２とは異なるエッチング選択性を有するものであり、例えば酸化シリコン（ＳｉＯ２）により形成される。
ステップＳ１０３では、芯材を露出させる。具体的には、図５に示されるように、例えば反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）等のドライエッチングにより、芯材２２の上面が露出するまでスペーサ２３をエッチングする。このとき、芯材２２の側面にスペーサ２３が残存するようにエッチングする。エッチングガスとしては、例えば四フッ化炭素（ＣＦ４）を用いることができる。
ステップＳ１０４では、犠牲膜を形成する。具体的には、図６に示されるように、絶縁膜２１の上面、芯材２２の上面、スペーサ２３の上面及びスペーサ２３の側面を覆うように犠牲膜２４を形成する。犠牲膜２４を形成する方法は特に限定されないが、例えば犠牲膜２４の材料を含む溶液をスピン塗布する方法であることが好ましい。スピン塗布を用いて犠牲膜２４を形成することにより、犠牲膜２４の上面を平滑化することができ、リソグラフィマージンを拡大することができる。犠牲膜２４の材料を含む溶液をスピン塗布した後、必要な場合には低温（例えば１００℃）で加熱し、乾燥させてもよい。犠牲膜２４は、芯材２２及びスペーサ２３とは異なるエッチング選択性を有するものであり、例えば酸化アルミニウム（ＡｌＯ）、酸化チタン（ＴｉＯ）、酸化ジルコニウム（ＺｒＯ）等の金属酸化物により形成される。
ステップＳ１０５では、第１のレジストパターンを形成する。具体的には、図７に示されるように、犠牲膜２４の上にレジスト膜２５を形成し、所定位置が開口した暗視野マスクを露光マスクとして、波長１９３ｎｍのＡｒＦによりレジスト膜２５を露光し、現像することにより、レジスト膜２５をパターニングする。これにより、所定位置に開口部２５ａを有する第１のレジストパターン２５ｍが形成される。所定位置については後述する。レジスト膜２５の材料としては、例えば化学増幅型レジストを用いることができる。尚、犠牲膜２４の上にレジスト膜２５を形成する前に、例えば反射防止膜を形成してもよい。反射防止膜としては、例えばシリコン含有反射防止膜（ＳｉＡＲＣ：Silicon-containing Anti-Reflective Coating）とスピンオンカーボン（ＳＯＣ：Spin On Carbon）との積層膜を用いることができる。
ステップＳ１０６では、第１のレジストパターンをエッチングマスクとして犠牲膜をエッチングする。具体的には、図８に示されるように、第１のレジストパターン２５ｍをエッチングマスクとして、例えばＲＩＥ等のドライエッチングにより、開口部２５ａが形成された位置における芯材２２及びスペーサ２３の上面が露出するまで犠牲膜２４をエッチングする。これにより、芯材２２の上面、スペーサ２３の上面及び犠牲膜２４の上面が露出した凹部２４ａが形成される。このとき、スペーサ２３の側面に形成された犠牲膜２４が残存するようにエッチングする。エッチングガスとしては、例えば塩素（Ｃｌ２）を用いることができる。
ステップＳ１０７では、第２のレジストパターンを形成する。具体的には、図９に示されるように、犠牲膜２４の上にレジスト膜２５を形成し、所定位置が開口した暗視野マスクを露光マスクとして、波長１９３ｎｍのＡｒＦによりレジスト膜２５を露光し、現像することにより、レジスト膜２５をパターニングする。これにより、所定位置に開口部２５ｂを有する第２のレジストパターン２５ｎが形成される。所定位置については後述する。レジスト膜２５の材料としては、例えば化学増幅型レジストを用いることができる。尚、犠牲膜２４の上にレジスト膜２５を形成する前に、第１のレジストパターン２５ｍを除去してもよく、また例えば反射防止膜を形成してもよい。反射防止膜としては、例えばＳｉＡＲＣとＳＯＣとの積層膜を用いることができる。
ステップＳ１０８では、第２のレジストパターンをエッチングマスクとして犠牲膜をエッチングする。具体的には、図１０に示されるように、第２のレジストパターン２５ｎをエッチングマスクとして、例えばＲＩＥ等のドライエッチングにより、開口部２５ｂが形成された位置における芯材２２及びスペーサ２３の上面が露出するまで犠牲膜２４をエッチングする。これにより、芯材２２の上面、スペーサ２３の上面及び犠牲膜２４の上面が露出した凹部２４ｂが形成される。このとき、スペーサ２３の側面に形成された犠牲膜２４が残存するようにエッチングする。エッチングガスとしては、例えばＣｌ２を用いることができる。
ステップＳ１０９では、第２のレジストパターンを除去する。具体的には、図１１に示されるように、例えばアッシングにより、芯材２２、スペーサ２３及び犠牲膜２４の上に残存しているレジスト膜２５を除去する。
ステップＳ１１０では、犠牲膜をエッチングマスクとして芯材をエッチングする。具体的には、図１２に示されるように、犠牲膜２４をエッチングマスクとして、例えばＲＩＥ等のドライエッチングにより芯材２２をエッチングする。エッチングガスとしては、芯材２２に対するエッチング速度がスペーサ２３及び犠牲膜２４に対するエッチング速度よりも大きいガスを用いることができる。例えば芯材２２がポリシリコンにより形成され、スペーサ２３がＳｉＯ２により形成され、犠牲膜２４が金属酸化物により形成されている場合、エッチングガスとしては、例えばＨＢｒを用いることができる。これにより、スペーサ２３の上面及び犠牲膜２４の上面が露出している場合であっても、スペーサ２３及び犠牲膜２４をほとんどエッチングすることなく、芯材２２を選択的にエッチングすることができる。
ステップＳ１１１では、犠牲膜をエッチングする。具体的には、図１３に示されるように、例えばＲＩＥ等のドライエッチングにより、開口部が形成された位置と対応する位置の犠牲膜２４をエッチングする。エッチングガスとしては、犠牲膜２４に対するエッチング速度が芯材２２及びスペーサ２３に対するエッチング速度よりも大きいガスを用いることができる。例えば芯材２２がポリシリコンにより形成され、スペーサ２３がＳｉＯ２により形成され、犠牲膜２４が金属酸化物により形成されている場合、エッチングガスとしては、例えばＣｌ２を用いることができる。これにより、スペーサ２３の上面が露出している場合であっても、スペーサ２３をほとんどエッチングすることなく、犠牲膜２４を選択的にエッチングすることができる。
ステップＳ１１２では、芯材・スペーサ・犠牲膜をエッチングマスクとして、絶縁膜をエッチングする。具体的には、図１４に示されるように、芯材２２、スペーサ２３及び犠牲膜２４をエッチングマスクとして、例えばＲＩＥ等のドライエッチングにより、絶縁膜２１をエッチングする。これにより、芯材２２、スペーサ２３及び犠牲膜２４が形成されていない位置において、絶縁膜２１を貫通するビア２６が形成される。
ステップＳ１１３では、犠牲膜を除去する。具体的には、図１５に示されるように、例えばＲＩＥ等のドライエッチングにより、犠牲膜２４を除去する。このとき、犠牲膜２４が金属酸化物である場合には、エッチングガスとして、例えばＣｌ２を用いることができる。
ステップＳ１１４では、芯材を除去する。具体的には、図１６に示されるように、例えばＲＩＥ等のドライエッチングにより、芯材２２を除去する。このとき、芯材２２がポリシリコンである場合には、エッチングガスとして、例えばＨＢｒを用いることができる。
ステップＳ１１５では、導電膜を形成する。具体的には、図１７に示されるように、絶縁膜２１を貫通するビア２６及びスペーサ２３の側面に導電膜２７を形成する。これにより、第１の層１０に形成された金属膜１１（図１参照）と導電膜２７とが電気的に接続されると共に、絶縁膜２１の上に導電膜２７により形成される第３の層３０の金属膜３１が形成される。即ち、ビア２６及びスペーサ２３の側面に同時に導電膜２７を形成できるので、マスクの位置合わせをすることなく、第２の層２０のビア２６の位置と第３の層３０の金属膜３１の位置とが整合する。
本実施形態のパターン形成方法では、以下の作用・効果を奏することができる。
図１８は、従来のパターン形成方法により所定位置にビアを形成する方法を説明するための図である。図１８（ａ）は、図１におけるビアの配置を説明するための図であり、図１８（ｂ）から図１８（ｅ）は、図１８（ａ）に示すビアを形成するための露光マスクを説明するための図である。図１８（ａ）においては、隣接するビア２６間の距離がフォトリソグラフィ技術の解像限界以下であるものとする。
従来のパターン形成方法では、図１８（ａ）に示されるように、隣接するビア間の距離Ｌがフォトリソグラフィ技術の解像限界以下である場合、１枚の露光マスクを用いてレジスト膜をパターニングすると、隣接するビア２６同士が分離されず、接触する虞がある。このため、隣接するビア２６間の距離Ｌがフォトリソグラフィ技術の解像限界以下である場合、隣接するビア２６間の距離Ｌがフォトリソグラフィ技術により解像可能な寸法となるように複数枚の露光マスクに分割して、レジスト膜をパターニングする。即ち、複数回の露光工程を行う。
具体的には、まず、図１８（ｂ）に示されるように、フォトリソグラフィ技術の解像可能な領域Ａ１１、Ｃ１３が開口した露光マスクＭ９１を用いて露光を行う。続いて、図１８（ｃ）に示されるように、領域Ｂ１１が開口した露光マスクＭ９２を用いて露光を行う。続いて、図１８（ｄ）に示されるように、フォトリソグラフィ技術の解像可能な領域Ｂ１２、Ｃ１１が開口した露光マスクＭ９３を用いて露光を行う。続いて、図１８（ｅ）に示されるように、領域Ｃ１２が開口した露光マスクＭ９４を用いて露光を行う。このように、絶縁膜２１の所定位置に複数のビア２６を形成する場合、複数枚の露光マスクＭ９１、Ｍ９２、Ｍ９３、Ｍ９４を用いて、複数回（図１８の例では４回）の露光工程を行う必要がある。
図１９は、本実施形態のパターン形成方法により所定位置にビアを形成する方法を説明するための図である。図１９（ａ）は、図１におけるビアの配置を説明するための図であり、図１９（ｂ）及び図１９（ｃ）は、図１９（ａ）に示すビアを形成するための露光マスクを説明するための図である。図１９（ａ）においては、隣接するビア２６間の距離がフォトリソグラフィ技術の解像限界以下であるものとする。
本実施形態では、繰り返しのラインパターンがエッチング選択性の異なる３種の膜により形成されている。これにより、図１９（ａ）に示されるように、隣接するビア２６間の距離Ｌがフォトリソグラフィ技術の解像限界以下である場合であっても、ラインパターンの繰り返し方向（図１９のＸ方向）において隣接するビア２６を１枚の露光マスクにより形成できる。
具体的には、まず、図１９（ｂ）に示されるように、領域Ａ１１と、領域Ｃ１１、Ｃ１２、Ｃ１３を含む領域Ｃ１０とが開口した露光マスクＭ１を用いて露光を行う。このとき、領域Ｃ１１と領域Ｃ１２との距離及び領域Ｃ１２と領域Ｃ１３との距離はフォトリソグラフィ技術の解像限界以下であるが、本実施形態では、繰り返しのラインパターンがエッチング選択性の異なる３種の膜により形成されている。このため、これらのビア２６を１枚の露光マスクを用いて、１回の露光工程により形成できる。
続いて、図１９（ｃ）に示されるように、領域Ｂ１１、Ｂ１２を含む領域Ｂ１０が開口した露光マスクＭ２を用いて露光を行う。このとき、領域Ｂ１１と領域Ｂ１２との距離はフォトリソグラフィ技術の解像限界以下であるが、本実施形態では、繰り返しのラインパターンがエッチング選択性の異なる３種の膜により形成されている。このため、これらのビア２６を１枚の露光マスクを用いて、１回の露光工程により形成できる。
このように、本実施形態では、従来よりも使用する露光マスクの枚数（露光工程の回数）を低減することができる。その結果、製造コストを低くすることができると共に、プロセスのばらつきを低減することができる。
尚、上記の実施形態において、絶縁膜２１は下地膜の一例であり、芯材２２は第１の膜の一例であり、スペーサ２３は第２の膜の一例であり、犠牲膜２４は第３の膜の一例である。また、第１のレジストパターン２５ｍ及び第２のレジストパターン２５ｎはレジストパターンの一例であり、ビア２６は貫通孔の一例である。
以上、本発明の好ましい実施形態について説明したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 第１の層
１１ 金属膜
１２ 絶縁膜
２０ 第２の層
２１ 絶縁膜
２２ 芯材
２３ スペーサ
２４ 犠牲膜
２５ レジスト膜
２６ ビア
２７ 導電膜
３０ 第３の層
３１ 金属膜
３２ 絶縁膜

Claims (5)

  1. 下地膜の上に、繰り返しのラインパターン形状の第１の膜を形成する工程と、
    前記第１の膜の側面に、前記第１の膜とはエッチング選択性の異なる第２の膜を形成する工程と、
    前記第１の膜を除去することなく、前記第２の膜の上面及び側面に、前記第１の膜及び前記第２の膜とはエッチング選択性の異なる第３の膜を形成する工程と、
    前記第３の膜の上に、開口部を有するレジストパターンを形成する工程と、
    前記レジストパターンをエッチングマスクとして前記第３の膜をエッチングすることにより、前記第１の膜の上面、前記第２の膜の上面及び前記第３の膜の上面が露出した凹部を形成する工程と、
    前記凹部において上面が露出した前記第２の膜が残存するように、前記凹部において上面が露出した前記第１の膜及び前記第３の膜をエッチングすることにより、前記下地膜の上面を露出させる工程と、
    上面が露出した前記下地膜をエッチングすることにより、前記下地膜を貫通する貫通孔を形成する工程と、
    を有する、パターン形成方法。
  2. 前記下地膜を貫通する貫通孔を形成する工程の後、前記第２の膜が残存するように、前記第１の膜及び前記第３の膜を除去する工程と、
    前記貫通孔及び前記第２の膜の側面に導電膜を形成する工程と、
    を更に有する、請求項１に記載のパターン形成方法。
  3. 前記下地膜は、配線層の上に形成される絶縁膜であり、
    前記導電膜は、前記配線層と電気的に接続される、
    請求項２に記載のパターン形成方法。
  4. 前記第１の膜は、ポリシリコンにより形成される膜であり、
    前記第２の膜は、酸化シリコンにより形成される膜であり、
    前記第３の膜は、金属酸化物により形成される膜である、
    請求項１乃至３のいずれか一項に記載のパターン形成方法。
  5. 前記第３の膜は、金属酸化物を含む溶液をスピン塗布することにより形成される、
    請求項４に記載のパターン形成方法。
JP2016112744A 2016-06-06 2016-06-06 パターン形成方法 Active JP6272949B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016112744A JP6272949B2 (ja) 2016-06-06 2016-06-06 パターン形成方法
TW106116982A TWI718303B (zh) 2016-06-06 2017-05-23 圖案形成方法
US15/602,307 US10074557B2 (en) 2016-06-06 2017-05-23 Pattern forming method
KR1020170069055A KR102332384B1 (ko) 2016-06-06 2017-06-02 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016112744A JP6272949B2 (ja) 2016-06-06 2016-06-06 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2017219617A JP2017219617A (ja) 2017-12-14
JP6272949B2 true JP6272949B2 (ja) 2018-01-31

Family

ID=60483535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016112744A Active JP6272949B2 (ja) 2016-06-06 2016-06-06 パターン形成方法

Country Status (4)

Country Link
US (1) US10074557B2 (ja)
JP (1) JP6272949B2 (ja)
KR (1) KR102332384B1 (ja)
TW (1) TWI718303B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504775B1 (en) * 2018-05-31 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming metal layer structures in semiconductor devices
US11037821B2 (en) * 2019-05-01 2021-06-15 Globalfoundries U.S. Inc. Multiple patterning with self-alignment provided by spacers

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2910713B2 (ja) * 1996-12-25 1999-06-23 日本電気株式会社 半導体装置の製造方法
US6590265B2 (en) * 1998-02-12 2003-07-08 National Semiconductor Corporation Semiconductor device with sidewall spacers having minimized area contacts
US6638441B2 (en) * 2002-01-07 2003-10-28 Macronix International Co., Ltd. Method for pitch reduction
JP2004327616A (ja) * 2003-04-23 2004-11-18 Sumitomo Electric Ind Ltd 金属パターンを形成する方法
JP4167664B2 (ja) * 2004-02-23 2008-10-15 株式会社東芝 レチクルの補正方法、レチクルの作製方法、パターン形成方法及び半導体装置の製造方法
US7981595B2 (en) * 2005-03-23 2011-07-19 Asml Netherlands B.V. Reduced pitch multiple exposure process
US7696101B2 (en) * 2005-11-01 2010-04-13 Micron Technology, Inc. Process for increasing feature density during the manufacture of a semiconductor device
JP5055980B2 (ja) * 2006-11-29 2012-10-24 富士通セミコンダクター株式会社 電子装置の製造方法および半導体装置の製造方法
TWI493598B (zh) * 2007-10-26 2015-07-21 Applied Materials Inc 利用光阻模板遮罩的倍頻方法
JP5254049B2 (ja) * 2008-02-15 2013-08-07 東京エレクトロン株式会社 パターン形成方法及び半導体装置の製造方法
JP5086283B2 (ja) * 2008-02-15 2012-11-28 東京エレクトロン株式会社 パターン形成方法及び半導体装置の製造方法
US7989307B2 (en) * 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
JP5115752B2 (ja) * 2008-11-21 2013-01-09 信越化学工業株式会社 パターン形成方法
KR20100098843A (ko) * 2009-03-02 2010-09-10 삼성전자주식회사 패턴 형성 방법
JP4815519B2 (ja) * 2009-09-14 2011-11-16 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
JP2011129874A (ja) * 2009-11-19 2011-06-30 Toshiba Corp パターン形成方法及びパターン形成装置
US9233840B2 (en) * 2010-10-28 2016-01-12 International Business Machines Corporation Method for improving self-assembled polymer features
JP5638413B2 (ja) * 2011-02-08 2014-12-10 東京エレクトロン株式会社 マスクパターンの形成方法
JP2014056864A (ja) 2012-09-11 2014-03-27 Toshiba Corp 半導体装置の製造方法
JP2015026805A (ja) * 2013-07-25 2015-02-05 株式会社東芝 パターン形成方法および半導体装置の製造方法
US9437447B2 (en) * 2014-02-23 2016-09-06 Tokyo Electron Limited Method for patterning a substrate for planarization

Also Published As

Publication number Publication date
KR102332384B1 (ko) 2021-11-26
JP2017219617A (ja) 2017-12-14
US20170352584A1 (en) 2017-12-07
US10074557B2 (en) 2018-09-11
TW201743138A (zh) 2017-12-16
TWI718303B (zh) 2021-02-11
KR20170138053A (ko) 2017-12-14

Similar Documents

Publication Publication Date Title
US9583594B2 (en) Method of fabricating semiconductor device
US9330965B2 (en) Double self aligned via patterning
CN110223911B (zh) 用于后段工艺（beol）互连件的借助光桶的自对准过孔和插塞图案化
US8966410B2 (en) Semiconductor structure and method for fabricating semiconductor layout
US9679809B1 (en) Method of forming self aligned continuity blocks for mandrel and non-mandrel interconnect lines
US9437541B2 (en) Patterning approach to reduce via to via minimum spacing
KR20160098183A (ko) Beol(back end of line) 상호접속의 제조시의 오버레이 개선을 위한 대각선 하드마스크
TW201610207A (zh) 提供多種材料與選擇性移除的反相製程
US9818623B2 (en) Method of forming a pattern for interconnection lines and associated continuity blocks in an integrated circuit
US9564371B2 (en) Method for forming semiconductor device
TW201603190A (zh) 半導體裝置及其製造方法
US11769691B2 (en) Semiconductor device and formation method thereof
JP2008066713A (ja) フラッシュメモリ素子の製造方法
JP6272949B2 (ja) パターン形成方法
CN109494149B (zh) 半导体结构的制作方法
TWI723078B (zh) 半導體裝置及其製造方法
US9748139B1 (en) Method of fabricating dual damascene structure
JP5881569B2 (ja) パターン形成方法
CN113270362A (zh) 半导体结构的形成方法
CN109920761B (zh) 半导体元件的制作方法
CN102522371B (zh) 接触孔的制作方法
TWI641100B (zh) 半導體元件的製作方法
KR100944344B1 (ko) 반도체소자의 제조방법
KR19990004862A (ko) 반도체 장치 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180104

R150 Certificate of patent or registration of utility model

Ref document number: 6272949

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250