KR20100098843A - 패턴 형성 방법 - Google Patents

패턴 형성 방법 Download PDF

Info

Publication number
KR20100098843A
KR20100098843A KR1020090017521A KR20090017521A KR20100098843A KR 20100098843 A KR20100098843 A KR 20100098843A KR 1020090017521 A KR1020090017521 A KR 1020090017521A KR 20090017521 A KR20090017521 A KR 20090017521A KR 20100098843 A KR20100098843 A KR 20100098843A
Authority
KR
South Korea
Prior art keywords
pattern
sacrificial layer
layer
forming
patterns
Prior art date
Application number
KR1020090017521A
Other languages
English (en)
Inventor
권용현
서준
황재성
이지영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090017521A priority Critical patent/KR20100098843A/ko
Priority to US12/715,788 priority patent/US8216944B2/en
Publication of KR20100098843A publication Critical patent/KR20100098843A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 장치의 제조에 이용될 수 있는 패턴 형성 방법에 있어서, 대상체 상에 서로 이격된 제1 패턴들을 형성한다. 대상체 및 제1 패턴들 상에 균일한 두께의 제1 희생막을 형성한다. 제1 희생막의 측벽에 대상체의 상부면으로부터의 높이가 제1 패턴보다 낮은 제2 패턴을 형성한다. 제1 패턴만을 선택적으로 제거하여 대상체를 노출시키는 개구를 형성한 후, 개구의 측벽에 제3 패턴을 형성한다. 포토리소그라피 공정의 해상도보다 미세한 선폭을 가지는 패턴을 가지는 용이하게 형성할 수 있다.

Description

패턴 형성 방법{METHODS OF FORMING A PATTERN}
본 발명은 패턴 형성 방법에 관한 것이다. 보다 상세하게는 포토리소그라피의 한계 해상도보다 작은 선폭을 가지는 미세 패턴을 형성하는 방법에 관한 것이다.
반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여, 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다. 특히, 집적도가 증가함에 따라 반도체 장치의 디자인 룰이 점차로 감소하고 있다.
이에 따라, 미세한 선폭을 가지는 소자 분리막 또는 금속 배선 등을 형성하는 공정이 요구되고 있다. 그러나 일반적인 포토리소그라피 공정은 한계 해상도를 가진다. 그 결과, 상기 포토리소그라피 공정의 한계 해상도 이하의 선폭을 갖는 소자 분리막 또는 금속 배선 등을 형성하기가 용이하지 않다. 따라서, 상기 포토리소그라피 공정에 의한 한계 해상도보다 더 좁은 선폭을 가지면서도, 기판 전 영역에서 균일한 폭을 갖는 패턴 형성 방법이 요구되고 있다.
따라서 본 발명의 목적은 미세한 선폭을 갖는 패턴 형성 방법을 제공하는데 있다.
상술한 본 발명의 목적을 달성하기 위한 본 발명의 실시예들에 따른 패턴 형성 방법에 있어서, 대상체 상에 서로 이격된 제1 패턴들을 형성한다. 상기 대상체 및 상기 제1 패턴들 상에 균일한 두께의 제1 희생막을 형성한다. 상기 제1 희생막의 측벽에 상기 대상체의 상부면으로부터의 높이가 상기 제1 패턴보다 낮은 제2 패턴들을 형성한 후, 상기 제1 패턴만을 선택적으로 제거하여 상기 대상체를 노출시키는 개구를 형성한다. 상기 개구의 측벽에 제3 패턴을 형성하여 미세한 선폭을 가는 패턴을 상기 대상체 상에 형성한다.
본 발명의 실시예들에 따르면, 상기 제2 패턴의 형성에 있어서, 상기 제1 희생막 상에 균일한 두께의 제1 패턴막을 형성한다. 상기 제1 패턴막을 상기 제1 희생막의 상면, 상부 측벽 및 하부면이 노출될 때까지 식각하여 상기 제2 패턴을 형성할 수 있다.
본 발명의 실시예들에 따르면, 상기 개구의 형성에 있어서, 상기 제1 희생막 및 상기 제2 패턴을 덮는 제2 희생막을 형성한다. 상기 제1 희생막 및 상기 제2 희생막에 대하여 평탄화 공정을 수행하여 상기 제1 패턴을 노출시킨 후, 상기 제1 패턴을 제거함으로써 상기 대상체를 노출시키는 상기 개구를 형성할 수 있다.
본 발명의 실시예들에 따르면, 상기 제3 패턴의 형성에 있어서, 상기 제1 희 생막, 상기 제2 희생막 및 상기 개구 상에 균일한 두께의 제2 패턴막 을 형성한다. 상기 제1 희생막 및 상기 제2 희생막이 노출될 때까지 상기 제2 패턴막을 부분적으로 제거하여 상기 개구의 측벽 상에 상기 제3 패턴을 형성할 수 있다.
본 발명의 실시예들에 따르면, 상기 제3 패턴을 형성한 후, 상기 대상체 상에 상기 제3 패턴을 덮는 제3 희생막을 형성한다. 상기 제2 패턴 및 상기 제3 패턴이 노출될 때까지 상기 제1 희생막, 상기 제2 희생막 및 상기 제3 희생막을 평탄한 후, 상기 제1 희생막, 제2 희생막 및 상기 제3 희생막을 제거할 수 있다.
본 발명의 실시예들에 따르면, 상기 제1 패턴, 상기 제2 패턴 및 상기 제3 패턴은 상기 제1 희생막, 상기 제2 희생막 및 상기 제3 희생막에 대하여 식각 선택성을 가지는 물질을 사용하여 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 제1 패턴, 상기 제2 패턴 및 상기 제3 패턴은 실질적으로 동일한 물질을 사용하여 형성될 수 있으며, 상기 제1 희생막, 상기 제2 희생막 및 상기 제3 희생막은 실질적으로 동일한 물질을 사용하여 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 제1 패턴은 폭은 상기 제3 패턴의 폭의 2배보다 넓은 수 있다.
본 발명의 실시예들에 따르면, 상기 제1 패턴들 사이의 간격은 제3 패턴의 폭의 2배 보다 넓을 수 있다.
상술한 본 발명의 패턴 형성 방법에 따르면, 통상의 포토리소그라피 공정에 의해 구현될 수 있는 선폭보다 작은 선폭을 가지는 패턴을 용이하게 형성할 수 있다. 패턴의 선폭 및 간격들이 패턴 형성 공정 동안 증착되는 막들의 두께 등에 의해 용이하게 조절될 수 있어 미세한 선폭을 가지는 패턴을 대상체 상에 균일하게 형성할 수 있다. 또한 서로 다른 식각 선택성을 가지는 두 가지 물질을 사용하여 통상의 포토리소그라피 공정에 의해 구현될 수 있는 선폭보다 작은 선폭을 가지는 패턴을 효과적으로 형성할 수 있기 때문에 패턴 형성 공정을 보다 단순화할 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면에 있어서, 동일하거나 유사한 참조 부호는 동일하거나 유사한 구성 요소를 나타낸다. 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
첨부된 도면에 있어서, 기판, 층(막) 또는 패턴들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 패턴 또는 구조물들이 기판, 각 층(막) 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 패턴 또는 구조물들이 직접 기판, 각 층(막) 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들에 따른 패턴 형성 방법에 대하여 상세하게 설명한다.
도 1 내지 9는 본 발명의 실시예들에 따른 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 대상체(100) 상에 제1 패턴들(110)을 형성한다.
대상체(100)는 기판 또는 패턴을 형성하기 위한 도전막 또는 도전성 패드를 형성하기 위한 절연막일 수 있다. 본 발명의 일 실시예에 따라, 대상체(100)가 상기 기판인 경우, 대상체(100)는 실리콘(silicon) 기판 또는 게르마늄(germanium) 기판을 포함하는 반도체 기판이거나, SOI(silicon on insulator) 기판 또는 GOI(germanium on insulator) 기판일 수 있다. 본 발명의 다른 실시예에 따라, 대상체(100)가 상기 절연막인 경우, 대상체(100)는 TEOS (tetraethyl orthosilicate) 또는 FSG (Fluorine silicate glass)와 같은 낮은 유전 상수를 가지는 물질을 포함할 수 있다.
제1 패턴들(110)은 대상체(100)에 대하여 식각 선택비를 갖는 물질을 이용하여 형성될 수 있다. 본 발명의 실시예들에 있어서, 제1 패턴들(110)은 실리콘, 질화물, 산화물, 탄화물, 산질화물, 탄산화물 또는 탄질화물 등을 사용하여 형성될 수 있다. 예를 들면, 제1 패턴들(110)은 MOT(medium temperature oxide), PSG(phosphosilicate glass), BPSG(borohosphosilicate glass), USG(undoped silicate glass), SOG(spin on glass), TEOS(tetraethyl orthosilicate) 또는 PE-TEOS(plasma enhanced-TEOS), O3-TEOS와 같은 실리콘 산화물, 실리콘 질화물, 실리콘 탄산화물, 실리콘 탄화물, 알루미늄 산화물, 알루미늄 질화물, 탄탈륨 산화물 또는 탄탈륨 질화물을 사용하여 형성될 수 있다. 대상체(100)가 반도체 기판, SOI 기판 또는 GOI 기판인 경우, 제1 패턴(110)은 질화물, 산화물, 탄화물, 산질화물, 탄산화물 또는 탄질화물을 사용하여 형성될 수 있다. 또는 대상체(100)가 절연막인 경우, 제1 패턴(110)은 폴리실리콘 등을 사용하여 형성될 수 있다.
본 발명의 실시예에 있어서, 제1 패턴들(110)은 제1 폭(W1)을 가질 수 있으며, 제2 폭(W2)만큼 서로 이격될 수 있다. 제1 패턴들(110)의 상기 제1 폭(W1) 및 제1 패턴들(110) 사이의 간격에 상응하는 상기 제2 폭(W2)은 최종적으로 형성하고자 하는 미세 패턴의 폭 및 미세 패턴들의 간격에 따라 적절하게 조절될 수 있다. 예를 들면, 상기 제1 폭(W1)은 후속 공정에서 형성되는 제3 패턴(도 7, 160a)의 폭의 2배 보다 클 수 있다. 상기 제2 폭(W2)은 후속 공정에서 형성되는 제1 희생막(도 2, 120)의 두께 및 제2 패턴(도 3, 130a)의 폭의 합에 2배 보다 클 수 있다.
제1 패턴들(110)을 형성하는 공정에 있어서, 대상체(100) 상에 제1 패턴들(110)을 형성하기 위한 제1 패턴막을 형성한 후, 상기 제1 패턴 막 상에 비정질 탄소막(amorphous carbon layer)(도시되지 않음) 및 유기 반사 방지막(anti-reflection layer)(도시되지 않음)을 순차적으로 형성한다. 상기 비정질 탄소막 및 상기 유기 반사 방지막은 이후 수행되는 포토리소그라피 공정에서 난반사에 의해 포토레지스트 패턴들(도시되지 않음) 측벽 프로파일(profile)이 불량해지는 것을 방지하기 위하여 제공된다. 상기 유기 반사 방지막 상에 상기 제1 간격으로 이격된 제1 포토레지스트 패턴들(도시되지 않음)을 형성한다. 상기 제1 포토레지스트 패턴들을 식각 마스크들로 이용하여 상기 유기 반사 방지막, 상기 비정질 탄소막 및 상기 제1 패턴막을 식각하여, 대상체(100) 상에 제1 패턴들(110), 유기 반사 방지막 패턴(도시되지 않음) 및 비정질 탄소막 패턴(도시되지 않음)을 순차적으로 형성한 다. 제1 패턴들(110)을 형성한 후, 상기 유기 반사 방지막 패턴, 상기 비정질 탄소막 패턴 및 상기 제1 포토레지스트 패턴을 제거한다.
도 2를 참조하면, 제1 패턴들(110) 상에 균일한 두께의 제1 희생막(120) 및 제2 패턴막(130)을 형성한다.
제1 희생막(120)은 제1 패턴(110) 및 대상체(100)의 프로파일을 따라 균일한 두께로 형성된다. 제1 희생막(120)의 두께인 제3 폭(W3)에 의해 후속 공정들에서 형성되는 제2 패턴(도 3, 130a) 및 제3 패턴(도 7, 160a) 사이의 간격이 결정될 수 있다.
제1 희생막(120)은 대상체(100) 및 제1 패턴들(110)에 대하여 식각 선택성이 있는 물질을 사용하여 형성될 수 있다. 본 발명의 실시예들에 따르면, 제1 희생막(120)은 실리콘, 질화물, 산화물, 탄화물, 산질화물, 탄산화물 또는 탄질화물을 사용하여 형성될 수 있다. 예를 들어, 제1 패턴들(110)이 질화물을 사용하여 형성되는 경우, 제1 희생막(120)은 산화물을 사용하여 형성될 수 있다. 또는 제1 패턴들(110)이 산화물을 사용하여 형성되는 경우, 제1 희생막(120)은 질화물을 사용하여 형성될 수 있다. 또는 제1 패턴들(110)이 폴리실리콘을 사용하여 형성되는 경우, 제1 희생막(120)은 산화물 또는 질화물 등을 사용하여 형성될 수 있다.
다시 도 2를 참조하면, 제1 희생막(120)의 프로파일을 따라 균일한 두께를 가지는 제2 패턴막(130)을 형성한다. 제2 패턴막(130)의 두께에 의해 제1 희생막(120)의 측벽에 형성되는 제2 패턴(도 3, 130a)의 제4 폭(W4)이 결정될 수 있다. 또한 제2 패턴막(130)이 제1 희생막(120)의 프로파일을 따라 형성되기 때문에 인접 한 제2 패턴막(130) 사이의 간격에 상응하는 제5 폭(W5)을 갖는 제1 리세스(135)가 형성될 수 있다. 상기 제5 폭(W5)에 의해 후속 공정에서 제2 패턴들(도 3, 130a) 사이의 간격이 결정될 수 있다.
본 발명의 실시예들에 따르면, 제2 패턴막(130)은 원자층 적층 공정을 사용하여 형성될 수 있다.
제2 패턴막(130)은 제1 희생막(120)에 대하여 식각 선택성을 가지는 물질을 사용하여 형성될 수 있다. 본 발명의 실시예들에 따르면, 제2 패턴막(130)은 실리콘, 질화물, 산화물, 탄화물, 산질화물, 탄산화물 또는 탄질화물을 사용하여 형성될 수 있다. 제2 패턴막(130)은 제1 희생막(120)에 대하여 제1 패턴(110)과 실질적으로 동일한 식각 선택성을 가질 수 있다. 예를 들면, 제2 패턴막(130)은 제1 패턴(110)과 실질적으로 동일한 물질을 사용하여 형성될 수 있다. 제1 패턴(110)이 질화물을 포함하고, 제1 희생막(120)이 산화물을 포함하는 경우, 제2 패턴막(130)은 제1 패턴(110)과 실질적으로 동일한 질화물을 사용하여 형성될 수 있다. 또는, 제1 패턴(110)이 산화물을 포함하고, 제1 희생막(120)이 질화물을 포함하는 경우, 제2 패턴막(130)은 제1 패턴(110)과 실질적으로 동일한 산화물을 사용하여 형성될 수 있다. 또는 제1 패턴(110)이 폴리실리콘을 포함하고 제1 희생막(120)이 질화물 또는 산화물을 사용하여 형성되는 경우, 제2 패턴막(130)은 제1 패턴(110)과 실질적으로 동일한 폴리실리콘을 사용하여 형성될 수 있다.
도 3을 참조하면, 제2 패턴막(130)을 식각하여 제1 희생막(120)의 측벽에 제1 패턴(110)보다 대상체(100)로부터의 높이가 낮은 제2 패턴(130a)을 형성한다. 제 2 패턴(130a)의 형성에 의해 제1 희생막(120)의 상면, 상부 측벽 및 하부면이 부분적으로 노출될 수 있다.
제2 패턴(130a)은 제2 패턴막(130)의 두께와 실질적으로 동일한 상기 제4 폭(W4)을 가질 수 있으며, 제1 리세스(135)의 하부 폭과 실질적으로 동일한 상기 제5 폭(W5) 만큼 서로 이격될 수 있다.
제2 패턴(130a)은 제2 패턴막(130)에 대하여 식각 공정을 수행함으로써 형성될 수 있다. 상기 식각 공정 시, 제2 패턴막(130)은 제1 패턴(110)보다 대상체(100)로부터 낮은 높이를 가질 때까지 식각될 수 있다. 제2 패턴(130a)이 제1 패턴(110)보다 낮은 높이를 가지기 때문에, 후속 공정에서 형성되는 제2 희생막을 평탄화였을 때, 제1 패턴(110)의 상부면만이 노출되어, 제2 패턴(130a)의 손상 없이 제1 패턴(110)만을 선택적으로 제거할 수 있다.
본 발명의 실시예들에 따르면, 상기 식각 공정은 제2 패턴막(130)에 대하여 식각 선택성을 가지는 식각 물질을 사용하여 수행될 수 있다. 따라서, 상기 식각 공정 동안 제1 희생막(120)은 식각되지 않는다. 그 결과, 1 패턴(110)이 제2 패턴막(130)과 실질적으로 동일한 식각 선택성을 가지는 경우에도, 제1 희생막(120)의 하부에 위치하는 제1 패턴(110)은 식각되지 않을 수 있다.
상기 식각 공정 시 사용되는 물질 및 식각 방법은 제2 패턴막(130) 및 제1 희생막(120)에 포함되는 물질에 따라 적절하게 조절될 수 있다. 본 발명의 일 실시예에 따르면, 상기 식각 공정은 C3F6, C4F6, C4F8 또는 C5F8과 같은 CxFy, CH2F2 또는 CHF3와 같은 CxHyFz(x, y 및 z는 1 내지 10의 양의 정수), Cl2, BCl2, NF3, CxFy 및 CxHyFz(x, y 및 z는 1 내지 10의 양의 정수)의 혼합 가스, CxFy (x 및 y는 1 내지 10의 양의 정수) 및 O2의 혼합 가스 또는 CxFy (x 및 y는 1 내지 10의 양의 정수), O2 및 Ar의 혼합 가스를 사용하는 플라즈마 건식 식각 공정일 수 있다. 본 발명의 다른 실시예에 따르면, 상기 식각 공정은 DHF(diluted HF), 불화 수소 수용액 또는 BOE(Buffered oxide etchant, HF와 NH4F의 혼합액)와 같은 불소 함유 식각액, SC-1(NH4OH, H2O2 및 H2O의 혼합액), NH4OH 수용액, 인산 용액 또는 가열된 인산 용액 등을 이용한 습식 식각일 수 있다. 예를 들어, 제2 패턴막(130)을 폴리실리콘을 사용하여 형성하는 경우, HBr, Cl2 또는 O2의 혼합 가스를 사용하여 플라즈마 식각 공정을 수행함으로써 제2 패턴(130a)을 형성할 수 있다. 제2 패턴막(130)을 산화물을 사용하여 형성하는 경우, DHF, BOE 또는 SC-1을 사용하여 습식 식각 공정을 수행하거나 CxFy (x 및 y는 1 내지 10의 양의 정수)와 같은 불소 함유 가스를 사용하여 플라즈마 식각 공정을 수행함으로써 제2 패턴(130a)을 형성할 수 있다. 또는 제2 패턴막(130)을 질화물을 사용하여 형성하는 경우, 불화 수소 용액 또는 가열된 인산 용액을 사용하는 습식 식각 공정 또는 CxFy 및 CxHyFz(x, y 및 z는 1 내지 10의 양의 정수)의 혼합 가스 또는 CxFy (x 및 y는 1 내지 10의 양의 정수) 및 O2의 혼합 가스 등을 사용하는 플라즈마 식각 공정을 수행함으로써 제2 패턴(130a)을 형성할 수 있다.
도 4를 참조하면, 제2 패턴(130a)을 덮는 제2 희생막 패턴(140)을 형성한다. 제2 희생막 패턴(140)의 형성에 의해 인접한 제1 희생막(120) 사이에 제1 리세스(135)가 매립될 수 있다.
제2 희생막 패턴(140)의 형성에 있어서, 제1 패턴(110) 및 제2 패턴(130a)을 덮는 제2 희생막을 형성한 후, 제1 패턴(110)이 노출될 때까지 제1 희생막(120) 및 상기 제2 희생막에 대하여 평탄화 공정을 수행하여 제1 희생막 패턴(120a) 및 제2 희생막 패턴(140)을 형성한다.
상기 제2 희생막은 제1 패턴(110) 및 제2 패턴(130a)에 대하여 식각 선택성을 가지는 물질을 사용하여 형성될 수 있다. 그 결과, 제1 패턴(110)을 제거하는 후속 공정에서 제2 희생막 패턴(140)의 식각 없이 제1 패턴(110)만을 선택적으로 제거할 수 있다. 본 발명의 실시예들에 따르면, 제2 희생막 패턴(140)은 제1 패턴(110) 및 제2 패턴(130a)에 대하여 제1 희생막(120)과 실질적으로 동일한 식각 선택성을 가지는 물질을 사용하여 형성될 수 있다. 예를 들면, 제1 희생막(120) 및 상기 제2 희생막은 실질적으로 동일한 물질을 사용하여 형성될 수 있다.
상기 평탄화 공정에 의해 제1 패턴(110)이 노출되지만 제2 패턴(130a)은 노출시키지 않는다. 제2 패턴(130a)은 제1 패턴(110)보다 대상체(100)로부터 낮은 높이를 가지도록 형성되기 때문에, 상기 평탄화 공정 후에도 제2 희생막 패턴(140)의 하부에 위치하게 된다.
본 발명의 실시예들에 따르면, 상기 평탄화 공정은 화학적 기계적 연마 공정 및/또는 에치-백 공정에 의하여 수행될 수 있다.
도 5를 참조하면, 식각 공정을 수행하여 제1 패턴(110)을 제거한다. 제1 패턴(110)의 제거에 의해 인접한 제1 희생막 패턴(120a) 사이에 대상체(100)를 노출시키는 개구(150)가 형성된다. 개구(150)는 제1 패턴(110)의 제거에 형성되었기 때문에 제1 패턴(110)의 상기 제1 폭(W1)과 실질적으로 동일한 제1 폭(W1)을 가진다.
제1 희생막 패턴(120a) 및 제2 희생막 패턴(140)은 제1 패턴(110)에 대하여 식각 선택성이 있는 물질을 사용하여 형성되기 때문에 상기 식각 공정에 의해 제1 패턴(110)만이 선택적으로 제거될 수 있다. 본 발명의 일 실시예에 따르면, 상기 식각 공정은 C3F6, C4F6, C4F8 또는 C5F8과 같은 CxFy, CH2F2 또는 CHF3와 같은 CxHyFz(x, y 및 z는 1 내지 10의 양의 정수), Cl2, BCl2, NF3, CxFy 및 CxHyFz(x, y 및 z는 1 내지 10의 양의 정수)의 혼합 가스, CxFy (x 및 y는 1 내지 10의 양의 정수) 및 O2의 혼합 가스 또는 CxFy (x 및 y는 1 내지 10의 양의 정수), O2 및 Ar의 혼합 가스를 사용하는 플라즈마 건식 식각 공정일 수 있다. 본 발명의 다른 실시예에 따르면, 상기 식각 공정은 DHF(diluted HF), 불화 수소 수용액 또는 BOE(Buffered oxide etchant, HF와 NH4F의 혼합액)와 같은 불소 함유 식각액, SC-1(NH4OH, H2O2 및 H2O의 혼합액), NH4OH, 인산 용액 또는 가열된 인산 용액 등을 이용한 습식 식각일 수 있다. 예를 들면, 제1 패턴(110)이 제2 패턴(130a)과 실질적으로 동일한 물질을 사용하여 형성되는 경우, 제2 패턴(130a)을 형성할 때 사용된 식각 방식과 실질적 으로 동일한 식각 방식을 사용하여 제1 패턴(110)을 제거할 수 있다. 따라서 제1 패턴(110)과 제2 패턴(130a) 형성 공정 시, 동일한 식각 물질을 사용할 수 있기 때문에 미세 패턴을 보다 간단한 공정으로 형성할 수 있다.
도 6을 참조하면, 제1 희생막 패턴(120a) 및 제2 희생막 패턴(140)과 개구(150)의 측벽 및 저면에 제3 패턴막(160)을 균일한 두께로 형성한다.
제3 패턴막(160)은 제1 희생막 패턴(120a) 및 제2 희생막 패턴(140)과 개구(150)의 프로파일을 따라 형성될 수 있다. 제3 패턴막(160)은 제6 폭(W6)의 두께를 가질 수 있다. 제3 패턴막(160)의 상기 제6 폭(W6)에 의해 후속 공정의 제3 패턴(도 7, 160a)의 폭이 결정될 수 있다. 또한 제3 패턴막(160)이 제1 희생막 패턴 및 제2 희생막 패턴(120a, 140a)과 개구(150)의 프로파일을 따라 형성되기 때문에, 인접한 제3 패턴막(160) 사이에 제 7폭(W7)을 가지는 제2 리세스(165)가 형성될 수 있다. 상기 제7 폭(W7)은 후속 공정에서 형성되는 제3 패턴들(도 7, 160a) 사이의 간격을 결정할 수 있다.
상기 제1 폭(W1)을 가지는 개구(150)의 측면 및 저면에 상기 제6 폭(W6)을 가지는 제3 패턴막(160) 및 상기 제7 폭(W7)을 가지는 제2 리세스(165)가 형성된다. 상기 제1 폭(W1)은 제1 패턴(110)의 폭에 해당한다. 따라서 전술한 제1 패턴(110)을 형성하는 단계에 있어서, 제1 패턴(110)의 상기 제1 폭(W1)은 제3 패턴(도 7, 160a)의 상기 제6 폭(W6) 및 제3 패턴들(도 7, 160a)의 간격인 제7 폭(W7)을 고려하여 결정될 수 있다.
본 발명의 실시예들에 따르면, 제3 패턴막(160)은 원자층 적층 공정에 의해 형성될 수 있다.
제3 패턴막(160)은 제1 희생막 패턴(120a) 및 제2 희생막 패턴(140)에 대하여 식각 선택성을 가지는 물질을 사용하여 형성될 수 있다. 본 발명의 실시예들에 따르면, 제3 패턴막(160)은 실리콘, 질화물, 산화물, 탄화물, 산질화물, 탄산화물 또는 탄질화물을 사용하여 형성될 수 있다. 제3 패턴막(160)은 제1 희생막 패턴(120a) 및 제2 희생막 패턴(140)에 대하여 제1 패턴(110) 또는 제2 패턴(130a)과 실질적으로 동일한 식각 선택성을 가질 수 있다. 예를 들면, 제3 패턴막(160)은 제1 패턴(110) 또는 제2 패턴(130a)과 실질적으로 동일한 물질을 사용하여 형성될 수 있다. 또는 제1 패턴(110), 제2 패턴(130a) 및 제3 패턴막(160)이 모두 실질적으로 동일한 물질을 사용하여 형성될 수 있다.
도 7을 참조하면, 제1 희생막 패턴(120a) 및 제2 희생막 패턴(140)의 상면이 노출될 때까지 제3 패턴막(160)을 부분적으로 식각하여 제3 패턴(160a)을 형성한다. 제3 패턴막(160)에 대한 식각 공정을 통해 제1 희생막 패턴(120a)의 측벽 상에 제3 패턴(160a)이 형성된다. 또한 제2 리세스(165)의 저면 상의 제3 패턴막(160)이 식각되어 대상체(100)가 부분적으로 노출된다.
상기 식각 공정은 제3 패턴막(160)에 대한 식각 선택성을 가지는 물질을 사용하여 수행될 수 있다. 제1 희생막 패턴 및 제2 희생막 패턴(120a, 140a)이 제3 패턴막(160)과 다른 식각 선택성을 가지는 물질을 사용하여 형성되기 때문에 상기 식각 공정 동안 제3 패턴막(160)을 선택적으로 식각할 수 있다. 본 발명의 일 실시 예에 따르면, 상기 식각 공정은 C3F6, C4F6, C4F8 또는 C5F8과 같은 CxFy, CH2F2 또는 CHF3와 같은 CxHyFz(x, y 및 z는 1 내지 10의 양의 정수), Cl2, BCl2, NF3, CxFy 및 CxHyFz(x, y 및 z는 1 내지 10의 양의 정수)의 혼합 가스, CxFy (x 및 y는 1 내지 10의 양의 정수) 및 O2의 혼합 가스 또는 CxFy (x 및 y는 1 내지 10의 양의 정수), O2 및 Ar의 혼합 가스를 사용하는 플라즈마 건식 식각 공정일 수 있다. 본 발명의 다른 실시예에 따르면, 상기 식각 공정은 DHF(diluted HF), 불화 수소 수용액 또는 BOE(Buffered oxide etchant, HF와 NH4F의 혼합액)와 같은 불소 함유 식각액, SC-1(NH4OH, H2O2 및 H2O의 혼합액), NH4OH, 인산 용액 또는 가열된 인산 용액 등을 이용한 습식 식각일 수 있다. 제3 패턴막(160)이 제1 패턴(110)및 제2 패턴(130a)과 식각 선택성이 유사하거나 실질적으로 동일한 물질을 사용하여 형성되는 경우, 제3 패턴막(160)은 제1 패턴(110)의 제거 공정 또는 제2 패턴막(130) 식각 공정에 사용된 물질과 실질적으로 동일한 물질 및 동일한 방식을 사용하여 식각될 수 있다.
도 8을 참조하면, 제1 희생막 패턴(120a) 및 제2 희생막 패턴(140)과 제3 패턴(160a)을 덮는 제3 희생막을 형성한 후, 상기 제3 희생막에 대하여 제2 패턴(130a) 및 제3 패턴(130a)이 노출될 때까지 평탄화 공정을 수행한다. 상기 제3 희생막에 대한 상기 평탄화 공정을 통해 제3 희생막 패턴(170)이 형성될 수 있다. 제3 희생막 패턴(170)에 의해 제3 패턴(160a) 사이의 제2 리세스(165)가 매립될 수 있다.
제3 희생막 패턴(170)은 제2 패턴(130a) 및 제3 패턴(160a)에 대하여 식각 선택성을 가지는 물질을 사용하여 형성될 수 있다. 그 결과, 제1 희생막 패턴(120a), 제2 희생막 패턴(140a) 및 제3 희생막 패턴(170)을 제거하는 후속 공정에서 제2 패턴(130a) 및 제3 패턴(160a)에 대한 손상 없이 제1 희생막 패턴(120a), 제2 희생막 패턴(140a) 및 제3 희생막 패턴(170)을 선택적으로 제거할 수 있다. 본 발명의 실시예들에 따르면, 제3 희생막 패턴(170)은 제1 패턴(110), 제2 패턴(130a) 및 제3 패턴(160a)에 대하여 제1 희생막 패턴(120a) 및 제2 희생막 패턴(140a)과 실질적으로 동일한 식각 선택성을 가지는 물질을 사용하여 형성될 수 있다. 예를 들면, 제3 희생막 패턴(170)은 제1 희생막 패턴(120a) 또는 제2 희생막 패턴(140)과 실질적으로 동일한 물질을 사용하여 형성될 수 있다. 또는 제1 희생막 패턴(120a), 제2 희생막 패턴(140) 및 제3 희생막 패턴(170)이 모두가 실질적으로 동일한 물질을 사용하여 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 제3 희생막에 대한 평탄화 공정은 화학적 기계적 연마 공정 및/또는 에치-백 공정에 의하여 수행될 수 있다.
도 9를 참조하면, 제1 희생막 패턴(120a), 제2 희생막 패턴(140) 및 제3 희생막 패턴(170)을 제거하여 대상체(100) 상에 미세 패턴(180)을 형성한다.
미세 패턴(180)은 제1 미세 패턴(180a) 및 제2 미세 패턴(180b)을 포함한다. 제1 미세 패턴(180a)은 제2 패턴(130a)과 제1 희생막 패턴(120a)을 포함하며, 상기 제4 폭(W4)을 가질 수 있다. 제2 미세 패턴(180b)은 제3 패턴(160a)을 포함하며 상기 제6 폭(W6)을 가진다. 제1 미세 패턴(180a) 및 제2 미세 패턴(180b)의 폭은 제2 패턴막(130) 및 제3 패턴막(160)의 두께와 각각 실질적으로 동일할 수 있다.
한편, 제1 미세 패턴(180a) 및 제2 미세 패턴(180b) 사이의 간격은 상기 제3 폭(W3)을 가지고, 제1 미세 패턴(180a) 사이의 간격은 상기 제5 폭(W5)을 가지며, 제2 미세 패턴(180b) 사이의 간격은 상기 제7 폭(W7)을 가진다.
제1 미세 패턴(180a) 및 제2 미세 패턴(180b) 사이의 간격은 제1 희생막(120)의 두께와 실질적으로 동일하므로, 제1 희생막(120)의 두께에 따라 용이하게 조절될 수 있다. 제2 미세 패턴(180b) 사이의 간격은 제1 리세스(135)의 폭과 실질적으로 동일하므로 제1 패턴들(110) 사이의 간격, 제1 희생막(120) 및 제2 패턴막(130)의 두께에 의해 조절될 수 있다. 제2 미세 패턴(180b) 사이의 간격은 제2 리세스(165)의 폭과 실질적으로 동일하므로, 제1 패턴(110)의 상기 제1 폭(W1) 및 제3 패턴막(160)의 두께에 의해 조절될 수 있다.
미세 패턴(180)의 폭 및 미세 패턴들(180) 사이의 간격은 제1 패턴(110)의 폭 및 제1 패턴들(110) 사이의 간격, 제2 패턴막(130) 및 제3 패턴막(160)의 두께와 제1 희생막(120), 제2 희생막(140) 및 상기 제3 희생막의 두께의 의해 적절하게 조정될 수 있다. 예를 들어, 미세 패턴(180)의 폭이 동일한 경우, 제2 패턴막(130) 및 제3 패턴막(160)의 두께를 실질적으로 동일하게 형성할 수 있다. 또한 미세 패턴들(180) 사이의 간격이 동일한 경우, 제1 희생막(120)의 두께, 제1 리세스(135)의 폭 및 제2 리세스(165)의 폭을 실질적으로 동일하게 형성할 수 있다.
본 발명의 실시예들에 따르면, 제1 희생막 패턴(120a), 제2 희생막 패턴(140a) 및 제3 희생막 패턴(170)은 제1 희생막 패턴(120a), 제2 희생막 패 턴(140a) 및 제3 희생막 패턴(170)에 대하여 식각 선택성을 가지는 물질을 사용하여 제거될 수 있다. 따라서 식각 공정 동안 제2 패턴(130a)및 제3 패턴(160a)에 대한 손상 없이 제1 희생막 패턴(120a), 제2 희생막 패턴(140) 및 제3 희생막 패턴(170)을 선택적으로 제거할 수 있다.
본 발명의 실시예들에 따르면, 제1 희생막 패턴(120a), 제2 희생막 패턴(140) 및 제3 희생막 패턴(170)은 유사하거나, 실질적으로 동일한 식각 선택성을 가지는 물질 또는 실질적으로 동일한 물질을 사용하여 형성될 수 있다. 따라서 제1 희생막 패턴(120a), 제2 희생막 패턴(140a) 및 제3 희생막 패턴(170)을 한번의 식각 공정으로 동시에 제거할 수 있다.
본 발명에 따르면, 넓은 폭을 가지는 제1 패턴(110)은 포토리소그라피 공정에 의해 형성될 수 있으며, 좁은 폭을 가지는 제2 패턴(130a) 및 제3 패턴(160a)은 포토리소그라피 공정 없이 형성될 수 있다. 따라서 포토리소그라피의 해상 한계도 이하의 선폭 및 간격을 가지는 미세 패턴(180)을 형성할 수 있다. 또한 제1 패턴(110), 제2 패턴(130a) 및 제3 패턴(160a)이 실질적으로 동일한 물질을 사용하여 형성될 수 있고 제1 희생막 패턴(120a), 제2 희생막 패턴(140) 및 제3 희생막 패턴(170)이 실질적으로 동일한 물질을 사용하여 형성될 수 있다. 따라서 서로 다른 식각 선택성을 가지는 두 가지 물질만을 사용하여 포토리소그라피의 해상 한계도 이하의 선폭 및 간격을 가지는 미세 패턴(180)을 용이하게 형성할 수 있다. 또한 미세 패턴(180) 형성 시, 제1 패턴(110)의 폭 및 간격, 상기 제2 패턴막, 제3 패턴막(160), 제1 희생막(120) 및 제2 희생막(160)의 두께를 조절하여 미세 패턴(180) 의 선폭 및 간격을 용이하게 조절할 수 있어 균일한 선폭 및 간격을 가지는 미세 패턴(180)을 효과적으로 형성할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들에 따라 반도체 장치의 소자 분리막을 형성하는 방법을 설명한다.
도 10 내지 14는 본 발명의 실시예들에 따른 소자 분리막 형성 방법을 설명하기 위한 단면도들이다.
도 10을 참조하면, 기판(200) 상에 패드 산화막(205)을 형성한다.
기판(200)은 실리콘(silicon) 기판 또는 게르마늄(germanium) 기판을 포함하는 반도체 기판이거나, SOI(silicon on insulator) 기판 또는 GOI(germanium on insulator) 기판일 수 있다.
패드 산화막(205)은 실리콘 산화물을 이용하여 형성될 수 있다. 패드 산화막(102)은 열 산화(thermal oxidation) 공정 또는 화학 기상 증착(chemical vapor deposition; CVD) 공정에 의해 형성될 수 있다.
도 11을 참조하면, 패드 산화막(205) 상에 제1 패턴(210), 제1 희생막(215) 및 제2 패턴(220)을 형성한다. 패드 산화막(205) 상에 제1 패턴(210), 제1 희생막(215) 및 제2 패턴(220)은 도 1 내지 3을 참조하여 설명한 공정들과 실질적으로 동일하거나 유사한 공정을 통하여 형성될 수 있다.
제2 패턴(220)은 기판(200)으로부터의 높이가 제1 패턴(210)보다 낮도록 형성할 수 있다. 따라서, 후속 공정에서 제1 패턴(210) 및 제2 패턴(220)을 덮는 제2 희생막(도 12, 235)을 평탄화하는 공정을 수행할 때, 제2 패턴(220)의 노출 없이 제1 패턴(210)의 상면만을 선택적으로 노출시킬 수 있다. 그 결과, 후속 공정에서 제2 패턴(220)의 손상 없이 제1 패턴(210) 만이 선택적으로 제거될 수 있다.
제1 패턴(210) 및 제2 패턴(220)은 제1 희생막(215)에 대하여 식각 선택성을 가지는 물질을 사용하여 형성될 수 있다. 본 발명의 실시예들에 따르면, 제1 패턴(210) 및 제2 패턴(220)은 제2 희생막(215)에 대하여 실질적으로 동일하거나 유사한 식각 선택성을 가지는 물질을 사용하여 형성될 수 있다. 예를 들면, 제1 패턴(210) 및 제2 패턴(220)은 실리콘 질화물을 사용하여 형성될 수 있으며, 제2 희생막(215)은 실리콘 산화물을 사용하여 형성될 수 있다.
도 12를 참조하면, 제3 패턴(230)을 형성한다. 제3 패턴(230)은 도 4내지 도 7을 참조하여 설명한 공정들과 실질적으로 동일하거나 유사한 공정을 통하여 형성될 수 있다.
제3 패턴(230)의 형성에 있어서, 제1 패턴(210) 및 제2 패턴(220)을 덮는 제2 희생막을 형성한 후, 제1 패턴(210)이 노출될 때까지 제2 희생막(225)에 대하여 평탄화 공정을 수행한다. 상기 평탄화 공정에 의해 제1 패턴(210)의 상면이 선택적으로 노출되며 제1 희생막(215) 및 상기 제2 희생막으로부터 제1 희생막 패턴(215a) 및 제2 희생막 패턴(225)이 형성된다.
제2 희생막 패턴(225)은 제1 패턴(210) 및 제2 패턴(220)에 대하여 식각 선택성을 가지는 물질을 사용하여 형성될 수 있다. 본 발명의 실시예들에 따르면, 제2 희생막 패턴(225)은 제1 패턴(210) 및 제2 패턴(220)에 대하여 제1 희생막 패턴(215a)과 실질적으로 동일하거나 유사한 식각 선택성을 가지는 물질을 사용하여 형성될 수 있다. 예를 들면, 제1 패턴(210) 및 제2 패턴(220)이 실리콘 질화물을 사용하여 형성되는 경우, 제1 희생막 패턴(215a) 및 제2 희생막 패턴(225)은 실리콘 산화물을 사용하여 형성될 수 있다.
이 후, 노출된 제1 패턴(210)을 제거한다. 제1 패턴(210)의 제거에 의해 인접한 제1 희생막(215) 사이에 제1 개구가 형성될 수 있다.
제1 패턴(210)은 제1 패턴(210)에 대하여 식각 선택성을 가지는 물질을 사용하여 제거될 수 있다. 제1 희생막 패턴(215a) 및 제2 희생막 패턴(225)은 제1 패턴(210)에 대하여 식각 선택성을 가지는 물질을 사용하여 형성되기 때문에, 제1 패턴(210)만이 선택적으로 제거될 수 있다. 또한 제2 패턴(220)은 제2 희생막(225) 하부에 있어 노출되지 않기 때문에 제1 패턴(210)과 실질적으로 동일하거나 유사한 식각 선택성을 가지는 물질을 사용하여 형성되어도 제1 패턴(210)이 제거되는 동안 손상되지 않을 수 있다. 본 발명의 실시예들에 따르면, 제1 패턴(210)이 실리콘 질화물을 사용하여 형성되고 제1 희생막 패턴(215a) 및 제2 희생막 패턴(225)이 실리콘 산화물을 사용되는 경우, 제1 패턴(210)은 가열된 인상 용액을 사용하는 습식 식각 공정에 의해 선택적으로 제거될 수 있다.
제1 패턴(210)의 제거에 의해 형성된 제1 개구, 제1 희생막 패턴(215a) 및 제2 희생막 패턴(225) 상에 균일한 두께의 막을 형성한 후, 상기 막을 식각하여 제1 희생막 패턴(215a)의 측벽에 제3 패턴(230)을 형성한다. 제3 패턴(230)의 형성에 의해 인접한 제3 패턴(230) 사이에 제1 리세스(235)가 형성될 수 있다.
제3 패턴(230)은 제1 희생막 패턴(215a) 및 제2 희생막 패턴(225)에 대하여 식각 선택성이 있는 물질을 사용하여 형성될 수 있다. 본 발명의 실시예들에 따르면, 제3 패턴(230)은 제1 패턴(210) 및 제2 패턴(220)과 실질적으로 동일한 물질을 사용하여 형성될 수 있다. 예를 들면, 제1 패턴(210), 제2 패턴(220) 및 제3 패턴(230)은 실리콘 질화물을 사용하여 형성될 수 있으며, 제1 희생막 패턴(215a) 및 제2 희생막 패턴(225)은 실리콘 산화물을 사용하여 형성될 수 있다.
도 13을 참조하면, 패드 산화막(205) 상에 마스크(240)를 형성한다.
마스크(240)의 형성에 있어서, 제2 패턴(220), 제3 패턴(230), 제1 희생막 패턴(215a) 및 제2 희생막 패턴(225) 상에 제3 희생막을 형성하여 제1 리세스(235)를 매립한다. 제2 패턴(220) 및 제3 패턴(230)의 상면이 노출될 때까지 상기 제3 희생막을 평탄화한 후, 제1 희생막 패턴(215a), 제2 희생막 패턴(225) 및 상기 제3 희생막을 제거하여 패드 산화막(205) 상에 제1 마스크(240a) 및 제2 마스크(240b)를 포함하는 마스크(240)를 형성한다.
상기 제3 희생막은 제2 패턴(220) 및 제3 패턴(230)에 대하여 식각 선택성을 가지는 물질을 사용하여 형성될 수 있다. 따라서, 제1 희생막 패턴(215a), 제2 희생막 패턴(225) 및 상기 제3 희생막은 제1 희생막 패턴(215a), 제2 희생막 패턴(225) 및 상기 제3 희생막에 대하여 식각 선택성을 가지는 물질을 사용하여 선택적으로 제거할 수 있다. 본 발명의 실시예들에 따르면, 상기 제3 희생막은 제1 희생막 패턴(215a) 및 제2 희생막 패턴(225)과 실질적으로 동일한 물질을 사용하여 형성될 수 있다. 예를 들면, 제1 패턴(210), 제2 패턴(220) 및 제3 패턴(230)은 실리콘 질화물을 사용하여 형성될 수 있으며, 제1 희생막 패턴(215a), 제2 희생막 패 턴(225)과 상기 제3 희생막은 실리콘 산화물을 사용하여 형성될 수 있다. 이 경우, 1 희생막 패턴(215a), 제2 희생막 패턴(225)과 상기 제3 희생막은 C3F6, C4F6, C4F8 또는 C5F8과 같은 CxFy(x 및 y는 1 내지 10의 양의 정수) 가스를 이용하는 플라즈마 건식 식각 공정 또는 DHF(diluted HF), 불화 수소 수용액 또는 BOE(Buffered oxide etchant, HF와 NH4F의 혼합액)와 같은 불소 함유 식각액 또는 SC-1(NH4OH, H2O2 및 H2O의 혼합액)등을 이용하는 습식 식각 공정에 의해 제거될 수 있다.
마스크(240)는 제2 패턴(220) 및 제1 희생막 패턴(215a)을 포함하는 제1 마스크(240a) 및 제3 패턴(230)을 포함하는 제2 마스크(240b)를 포함한다. 따라서, 제1 마스크(240a) 및 제2 마스크(240b)를 포함하는 마스크(240)의 형성에 있어, 제1 패턴(210), 제1 희생막(215), 상기 제2 희생막 및 상기 제3 희생막의 폭을 조절하여 마스크(240)의 선폭 및 간격을 조절할 수 있다.
도 14를 참조하면, 마스크(240)를 식각 마스크로 하여 패드 산화막(205) 및 기판(200)을 식각하여 패드 산화막 패턴(205a) 및 트렌치를 형성한 후, 상기 트렌치를 절연 물질로 매립함으로써 기판(200) 상에 소자 분리막(245)을 형성한다.
본 발명에 따른 소자 분리막(245)의 형성 방법에 따르면, 통상의 포토리소그라피 공정에 의해 구현될 수 있는 선폭보다 작은 선폭을 가지는 마스크(240)를 이용하여 기판(200) 상에 작은 선폭을 가지는 소자 분리막(245)을 균일하게 형성할 수 있다. 또한 전술한 바와 같이, 마스크(240)의 선폭 및 간격들이 제1 내지 제3 패턴(210, 220, 230)을 형성하기 위한 막 및 희생막들의 두께에 의해 용이하게 조 절될 수 있다. 따라서, 균일한 선폭을 가지는 소자 분리막을 효과적으로 형성할 수 있다. 또한 서로 다른 식각 선택성을 가지는 두 가지 물질을 사용하여 통상의 포토리소그라피 공정에 의해 구현될 수 있는 선폭보다 작은 선폭을 가지는 마스크(240)를 형성함으로써, 마스크(240)의 형성 공정을 보다 단순화할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 패턴 형성 방법에 따르면, 포토리소그라피 공정에서 구현할 수 있는 것보다 작은 선폭을 가지는 패턴을 균일하게 형성할 수 있다. 또한 미세 선폭을 가지는 패턴을 서로 다른 식각 선택성을 가지는 두 가지 물질만을 사용하여 용이하게 형성할 수 있어, 반도체 장치 제조의 생산성을 효과적으로 향상시킬 수 있다.
이상, 본 발명의 실시예들을 참조하여 설명하였지만 해당 기술 분야의 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1 내지 9는 본 발명의 실시예들에 따른 패턴 형성 방법을 설명하기 단면도들이다.
도 10 내지 14는 본 발명의 실시예들에 따른 소자 분리막 형성 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 대상체 110, 210: 제1 패턴
120a, 210a: 제1 희생막 패턴 130a, 220: 제2 패턴
140, 225: 제2 희생막 패턴 160a, 230: 제3 패턴
170: 제3 희생막 패턴 180: 미세 패턴
200: 기판 240: 마스크

Claims (10)

  1. 대상체 상에 서로 이격된 제1 패턴을 형성하는 단계;
    상기 대상체 및 상기 제1 패턴 상에 균일한 두께의 제1 희생막을 형성하는 단계;
    상기 제1 희생막의 측벽에 상기 대상체의 상부면으로부터의 높이가 상기 제1 패턴보다 낮은 제2 패턴을 형성하는 단계;
    상기 제1 패턴만을 선택적으로 제거하여 상기 대상체를 노출시키는 개구를 형성하는 단계; 및
    상기 개구의 측벽에 제3 패턴을 형성하는 단계를 포함하는 패턴 형성 방법.
  2. 제1항에 있어서, 상기 제2 패턴을 형성하는 단계는,
    상기 제1 희생막 상에 균일한 두께의 제1 패턴막을 형성하는 단계; 및
    상기 제1 패턴막을 제1 희생막의 상면, 상부 측벽 및 하부면이 노출될 때까지 식각하는 단계를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  3. 제1항에 있어서, 상기 개구를 형성하는 단계는,
    상기 제1 희생막 및 상기 제2 패턴을 덮는 제2 희생막을 형성하는 단계;
    상기 1 희생막 및 상기 제2 희생막에 대한 평탄화 공정을 수행하여 상기 제1 패턴을 노출시키는 단계를 더 포함하는 것을 특징으로 하는 패턴 형성 방법.
  4. 제3항에 있어서, 상기 제3 패턴을 형성하는 단계는,
    상기 평탄화 공정 수행 후에, 상기 제1 희생막과 상기 제2 희생막 및 상기 개구 상에 균일한 두께의 제2 패턴막을 형성하는 단계;
    상기 제1 희생막 및 상기 제2 희생막이 노출될 때까지 상기 제2 패턴막을 부분적으로 제거하는 단계를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  5. 제1항에 있어서, 상기 제3 패턴을 형성한 후에,
    상기 대상체 상에 상기 제3 패턴을 덮는 제3 희생막을 형성하는 단계; 및
    상기 제2 패턴 및 상기 제3 패턴이 노출될 때까지 상기 제1 희생막, 상기 제2 희생막 및 상기 제3 희생막을 평탄화하는 단계; 및
    상기 제1 희생막, 상기 제2 희생막 및 상기 제3 희생막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 패턴 형성 방법.
  6. 제5항에 있어서, 상기 제1 패턴, 상기 제2 패턴 및 상기 제3 패턴은 상기 제1 희생막, 상기 제2 희생막 및 상기 제3 희생막에 대하여 식각 선택성을 가지는 물질을 사용하여 형성되는 것을 특징으로 하는 패턴 형성 방법.
  7. 제6항에 있어서, 상기 제1 패턴, 상기 제2 패턴 및 상기 제3 패턴은 동일한 물질을 사용하여 형성되는 것을 특징으로 하는 패턴 형성 방법.
  8. 제6항에 있어서, 상기 제1 희생막, 상기 제2 희생막 및 상기 제3 희생막은 동일한 물질을 사용하여 형성되는 것을 특징으로 하는 패턴 형성 방법.
  9. 제1항에 있어서, 상기 제1 패턴의 폭은 상기 제3 패턴의 폭의 2배 보다 넓은 것을 특징으로 하는 패턴 형성 방법.
  10. 제1항에 있어서, 상기 제1 패턴 사이의 간격은 상기 제2 패턴의 폭의 2배 보다 넓은 것을 특징으로 하는 패턴 형성 방법.
KR1020090017521A 2009-03-02 2009-03-02 패턴 형성 방법 KR20100098843A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090017521A KR20100098843A (ko) 2009-03-02 2009-03-02 패턴 형성 방법
US12/715,788 US8216944B2 (en) 2009-03-02 2010-03-02 Methods of forming patterns in semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090017521A KR20100098843A (ko) 2009-03-02 2009-03-02 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20100098843A true KR20100098843A (ko) 2010-09-10

Family

ID=42667333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090017521A KR20100098843A (ko) 2009-03-02 2009-03-02 패턴 형성 방법

Country Status (2)

Country Link
US (1) US8216944B2 (ko)
KR (1) KR20100098843A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153598B2 (en) 2014-01-02 2015-10-06 SK Hynix Inc. Memory device comprising a memory cell and a selection transistor

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201137489A (en) * 2010-04-28 2011-11-01 Hon Hai Prec Ind Co Ltd Light blocking member, method for making same and lens module having same
US8642479B2 (en) * 2011-07-14 2014-02-04 Nanya Technology Corporation Method for forming openings in semiconductor device
CN104078366B (zh) * 2014-07-16 2018-01-26 上海集成电路研发中心有限公司 双重图形化鳍式晶体管的鳍结构制造方法
KR102192350B1 (ko) * 2014-08-05 2020-12-18 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조방법
JP6272949B2 (ja) * 2016-06-06 2018-01-31 東京エレクトロン株式会社 パターン形成方法
KR20200055192A (ko) 2018-11-12 2020-05-21 삼성전자주식회사 반도체 소자 형성 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020046040A (ko) 2000-12-12 2002-06-20 박종섭 반도체소자의 미세패턴 제조방법
TWI222160B (en) * 2003-04-08 2004-10-11 Nanya Technology Corp Method of reducing trench aspect ratio
KR100674970B1 (ko) * 2005-04-21 2007-01-26 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
KR100752674B1 (ko) 2006-10-17 2007-08-29 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
JP5254049B2 (ja) * 2008-02-15 2013-08-07 東京エレクトロン株式会社 パターン形成方法及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153598B2 (en) 2014-01-02 2015-10-06 SK Hynix Inc. Memory device comprising a memory cell and a selection transistor

Also Published As

Publication number Publication date
US8216944B2 (en) 2012-07-10
US20100221921A1 (en) 2010-09-02

Similar Documents

Publication Publication Date Title
KR100955265B1 (ko) 반도체 소자의 미세패턴 형성방법
US8685859B2 (en) Self-aligned semiconductor trench structures
KR101004691B1 (ko) 반도체 소자의 미세패턴 형성방법
KR101671464B1 (ko) 반도체 소자의 제조 방법
US7919414B2 (en) Method for forming fine patterns in semiconductor device
KR100965775B1 (ko) 반도체 소자의 미세패턴 형성방법
US8008163B2 (en) Method of fabricating semiconductor device
KR20100098843A (ko) 패턴 형성 방법
KR101723986B1 (ko) 반도체 장치 및 그 제조 방법
KR20120028509A (ko) 커패시터 형성 방법 및 이를 이용한 반도체 장치 제조 방법
KR100574999B1 (ko) 반도체소자의 패턴 형성방법
CN109427651B (zh) 半导体结构及其形成方法
US20070111469A1 (en) Method for fabricating semiconductor device with bulb-shaped recess gate
KR101205066B1 (ko) 반도체 소자의 소자 분리 방법
US7678676B2 (en) Method for fabricating semiconductor device with recess gate
US20080160759A1 (en) Method for fabricating landing plug contact in semiconductor device
US7700493B2 (en) Method for fabricating semiconductor device
CN108257910B (zh) 浅沟槽隔离沟槽的制作方法
JP2008124399A (ja) 半導体装置の製造方法
US7163881B1 (en) Method for forming CMOS structure with void-free dielectric film
KR20100027403A (ko) 반도체 장치의 미세패턴 제조방법
KR100764452B1 (ko) 반도체 소자 및 이의 제조 방법
KR100912988B1 (ko) 반도체 소자의 제조 방법
KR20090027431A (ko) 반도체 소자의 미세패턴 형성방법
KR20070031503A (ko) 실린더형 커패시터 및 이의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid