JP5881569B2 - パターン形成方法 - Google Patents
パターン形成方法 Download PDFInfo
- Publication number
- JP5881569B2 JP5881569B2 JP2012204662A JP2012204662A JP5881569B2 JP 5881569 B2 JP5881569 B2 JP 5881569B2 JP 2012204662 A JP2012204662 A JP 2012204662A JP 2012204662 A JP2012204662 A JP 2012204662A JP 5881569 B2 JP5881569 B2 JP 5881569B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- patterns
- line
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 141
- 230000007261 regionalization Effects 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 description 46
- 239000000463 material Substances 0.000 description 36
- 239000004065 semiconductor Substances 0.000 description 35
- 238000004519 manufacturing process Methods 0.000 description 26
- 229910052581 Si3N4 Inorganic materials 0.000 description 22
- 239000004020 conductor Substances 0.000 description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 22
- 239000010410 layer Substances 0.000 description 12
- 238000000576 coating method Methods 0.000 description 7
- 239000011162 core material Substances 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 230000018109 developmental process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000007888 film coating Substances 0.000 description 4
- 238000009501 film coating Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
Claims (5)
- 基板上に、導電性膜を下層に有する被加工膜を形成し、
前記被加工膜上に、幅寸法が広い第1の膜パターンを形成し、
前記被加工膜上に、前記第1の膜パターンの一部を覆う第2の膜パターンと、前記第2の膜パターンに連結し、前記第1の膜パターンよりも幅寸法が狭く、第1のラインアンドスペースパターンのうちのラインパターンとなる第3の膜パターンと、を一緒に形成し、
前記第1の膜パターンの残部と、前記第2の膜パターンと、前記第3の膜パターンと、を接して覆うように第4の膜をコンフォーマルに形成し、
前記第1の膜パターンの残部表面と、前記第2の膜パターン表面と、前記第3の膜パターン表面とが露出するまで、前記第4の膜をエッチングすることによって、前記第1の膜パターンの側面に前記第4の膜による膜パターンを形成すると共に、前記第3の膜パターンの両側面に前記第4の膜による複数の膜パターンを形成し、
前記第2の膜パターンと前記第3の膜パターンとを除去し、
前記第2の膜パターンと前記第3の膜パターンを除去することによって形成された、前記第3の膜パターンの両側面に形成されていた、第2のラインアンドスペースパターンのうちのラインパターンとなる前記第4の膜による複数の膜パターンと、前記第1の膜パターン及び前記第1の膜パターンの残部側の側面に接して形成された前記第4の膜による膜パターンの組み合わせにより形成される幅広パターンと、をマスクとして、前記被加工膜をエッチングし、
前記被加工膜をエッチングした後、残った前記被加工膜をマスクとして、前記導電性膜をエッチングするパターン形成方法であって、
前記第1の膜パターンの側面に形成された前記第4の膜による膜パターンと前記第1の膜パターンとをマスクとしてエッチングされて残った前記被加工膜を次のマスクとしてエッチングされて残った前記導電性膜は、配線の引き出し部として用いられることを特徴とするパターン形成方法。 - 基板上に被加工膜を形成し、
前記被加工膜上に、幅寸法が広い第1の膜パターンを形成し、
前記被加工膜上に、前記第1の膜パターンの一部を覆う第2の膜パターンと、前記第2の膜パターンに連結し、前記第1の膜パターンよりも幅寸法が狭く、第1のラインアンドスペースパターンのうちのラインパターンとなる第3の膜パターンと、を一緒に形成し、
前記第1の膜パターンの残部と、前記第2の膜パターンと、前記第3の膜パターンと、を接して覆うように第4の膜をコンフォーマルに形成し、
前記第1の膜パターンの残部表面と、前記第2の膜パターン表面と、前記第3の膜パターン表面とが露出するまで、前記第4の膜をエッチングすることによって、前記第1の膜パターンの側面に前記第4の膜による膜パターンを形成すると共に、前記第3の膜パターンの両側面に前記第4の膜による複数の膜パターンを形成し、
前記第2の膜パターンと前記第3の膜パターンとを除去し、
前記第2の膜パターンと前記第3の膜パターンを除去することによって形成された、前記第3の膜パターンの両側面に形成されていた、第2のラインアンドスペースパターンのうちのラインパターンとなる前記第4の膜による複数の膜パターンと、前記第1の膜パターン及び前記第1の膜パターンの残部側の側面に接して形成された前記第4の膜による膜パターンの組み合わせにより形成される幅広パターンと、をマスクとして、前記被加工膜をエッチングすることを特徴とするパターン形成方法。 - 前記被加工膜の下層に導電性膜を形成し、
前記被加工膜をエッチングした後、残った前記被加工膜をマスクとして、前記導電性膜をエッチングすることを特徴とする請求項2記載のパターン形成方法。 - 前記第1の膜パターンを形成する際、対となる2つの第1の膜パターンを並べて形成し、
前記第2の膜パターンは、前記2つの第1の膜パターンのそれぞれ一部を覆うように形成され、
前記2つの第1の膜パターンのうちの一方と前記第1の膜パターンのうちの一方の側面に形成された前記第4の膜による膜パターンの組み合わせによる第1の幅広パターンと、前記2つの第1の膜パターンのうちの他方と前記第1の膜パターンのうちの他方の側面に形成された前記第4の膜による膜パターンの組み合わせによる第2の幅広パターンと、が形成され、
前記第4の膜による前記複数の膜パターンのうちの前記第3の膜パターンの一方の側面に形成される膜パターンは、前記2つの第1の膜パターンのうちの一方を用いた前記第1の幅広パターンと連結し、
前記第4の膜による前記複数の膜パターンのうちの前記第3の膜パターンの他方の側面に形成される膜パターンは、前記2つの第1の膜パターンのうちの他方を用いた前記第2の幅広パターンと連結することを特徴とする請求項1乃至3のいずれか記載のパターン形成方法。 - 導電性膜が形成された基板上の第1の領域に、幅寸法が広い対となる2つの第1の凸パターンを並べて形成し、
前記2つの第1の凸パターンのそれぞれ外側の側面に前記2つの第1の凸パターンと上面が同一面となる第2の凸パターンを形成すると共に、前記基板上の第2の領域に、それぞれ前記2つの第1の凸パターンの外側側面における前記第2の凸パターンの一方ずつと連結し、ラインアンドスペースパターンのうちの隣り合う2つのラインパターンとなる2つの第3の凸パターンを、前記第2の凸パターンと略同じ幅であって前記第1の凸パターンよりも幅寸法が狭い線幅で形成し、
前記第1、第2、第3の凸パターンが転写されるように前記導電性膜をエッチングすることを特徴とするパターン形成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261694602P | 2012-08-29 | 2012-08-29 | |
US61/694,602 | 2012-08-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014049739A JP2014049739A (ja) | 2014-03-17 |
JP5881569B2 true JP5881569B2 (ja) | 2016-03-09 |
Family
ID=50188142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012204662A Expired - Fee Related JP5881569B2 (ja) | 2012-08-29 | 2012-09-18 | パターン形成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8709947B2 (ja) |
JP (1) | JP5881569B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9240321B2 (en) * | 2013-08-05 | 2016-01-19 | Kabushiki Kaisha Toshiba | Mask having separated line patterns connected by a connecting pattern |
US9524878B2 (en) * | 2014-10-02 | 2016-12-20 | Macronix International Co., Ltd. | Line layout and method of spacer self-aligned quadruple patterning for the same |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3326709B2 (ja) * | 1994-05-10 | 2002-09-24 | ソニー株式会社 | パターン形成方法 |
US20070210449A1 (en) * | 2006-03-07 | 2007-09-13 | Dirk Caspary | Memory device and an array of conductive lines and methods of making the same |
US7666578B2 (en) * | 2006-09-14 | 2010-02-23 | Micron Technology, Inc. | Efficient pitch multiplication process |
US7807578B2 (en) * | 2007-06-01 | 2010-10-05 | Applied Materials, Inc. | Frequency doubling using spacer mask |
JP2009010156A (ja) | 2007-06-28 | 2009-01-15 | Toshiba Corp | パターン形成方法 |
KR101468028B1 (ko) * | 2008-06-17 | 2014-12-02 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
JP2010080942A (ja) | 2008-08-25 | 2010-04-08 | Elpida Memory Inc | 半導体装置の製造方法 |
KR101565796B1 (ko) * | 2008-12-24 | 2015-11-06 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자의 패턴 형성 방법 |
JP5361406B2 (ja) | 2009-01-20 | 2013-12-04 | 株式会社東芝 | 半導体装置の製造方法 |
KR101087835B1 (ko) * | 2009-11-26 | 2011-11-30 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성방법 |
KR20120001339A (ko) * | 2010-06-29 | 2012-01-04 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
-
2012
- 2012-09-18 JP JP2012204662A patent/JP5881569B2/ja not_active Expired - Fee Related
- 2012-12-07 US US13/707,799 patent/US8709947B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20140065822A1 (en) | 2014-03-06 |
US8709947B2 (en) | 2014-04-29 |
JP2014049739A (ja) | 2014-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102474947B1 (ko) | 반도체 디바이스의 패터닝 방법 및 그 결과의 구조물 | |
CN106373880B (zh) | 半导体元件及其形成方法 | |
KR102400320B1 (ko) | 포토마스크 레이아웃, 미세 패턴 형성 방법 및 반도체 장치의 제조 방법 | |
TWI571915B (zh) | 電容器下電極之製造方法及半導體裝置 | |
US7235442B2 (en) | Method for fabricating conductive line | |
KR100574999B1 (ko) | 반도체소자의 패턴 형성방법 | |
KR100901054B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
KR100924611B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
JP5881569B2 (ja) | パターン形成方法 | |
US9824916B2 (en) | Wiring structure and method of forming a wiring structure | |
KR102327667B1 (ko) | 반도체 소자의 제조 방법 | |
KR100568452B1 (ko) | 얼라인먼트 키를 갖는 반도체 소자의 제조방법 및 그에의하여 제조된 반도체 소자. | |
JP2006245198A (ja) | 半導体装置の製造方法 | |
TWI567785B (zh) | 半導體裝置圖案化結構之製作方法 | |
TWI744933B (zh) | 導線結構及其製造方法 | |
KR20070113604A (ko) | 반도체 소자의 미세패턴 형성방법 | |
US20090162794A1 (en) | Method for fabricating semiconductor device | |
TWI749911B (zh) | 導線結構的製造方法 | |
US10290543B1 (en) | Method for manufacturing semiconductor device | |
TWI641100B (zh) | 半導體元件的製作方法 | |
CN109920761B (zh) | 半导体元件的制作方法 | |
US8114724B2 (en) | Method for fabricating semiconductor device | |
JP2012204531A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2011009625A (ja) | 半導体装置の製造方法 | |
JP2009295785A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160202 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5881569 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |