JP5361406B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5361406B2
JP5361406B2 JP2009009567A JP2009009567A JP5361406B2 JP 5361406 B2 JP5361406 B2 JP 5361406B2 JP 2009009567 A JP2009009567 A JP 2009009567A JP 2009009567 A JP2009009567 A JP 2009009567A JP 5361406 B2 JP5361406 B2 JP 5361406B2
Authority
JP
Japan
Prior art keywords
resist pattern
resist
pattern
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009009567A
Other languages
English (en)
Other versions
JP2010171039A (ja
Inventor
健太郎 松永
知哉 大理
英志 塩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009009567A priority Critical patent/JP5361406B2/ja
Priority to US12/689,830 priority patent/US8158332B2/en
Publication of JP2010171039A publication Critical patent/JP2010171039A/ja
Application granted granted Critical
Publication of JP5361406B2 publication Critical patent/JP5361406B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、半導体装置の製造方法に関する。
近年、半導体装置の微細化に伴い、リソグラフィの露光解像限界未満の寸法を有するパターンを形成する方法が求められている。
その１つの方法として、基板の上に下地膜を形成する工程と、下地膜の上に、第１のレジストパターンを形成する工程と、第１のレジストパターンに真空紫外線を照射する工程と、下地膜の上に、第２のレジストパターンを形成する工程と、第１及び第２のレジストパターンをマスクとして下地膜をエッチングする工程と、第１及び第２のレジストパターンを除去する工程と、を備えたことを特徴とする微細パターン形成方法が知られている（例えば、特許文献１参照）。
この微細パターン形成方法によれば、真空紫外線によるキュア効果を利用してエッチングなどの各種の耐性を改善し、変形や「倒れ」などを抑制した疎なパターンを形成することができる。
特開２００５−１９７３４９号公報
本発明の目的は、リソグラフィの露光解像限界未満の寸法を有するパターンを形成するための工程数を削減し、また、歩留まりを向上させる半導体装置の製造方法を提供することにある。
本発明の一態様によれば、被加工材上に第１のレジスト材からなる第１のレジストパターンを形成する工程と、前記第１のレジスト材が感光するエネルギー線を前記第１のレジストパターンに照射する工程と、前記エネルギー線を照射後に前記第１のレジストパターンのベーク処理を行う工程と、前記被加工材上に前記第１のレジストパターンを覆うように被覆膜を形成する工程と、前記ベーク処理後に前記被覆膜上に第２のレジスト材からなる第２のレジストパターンを形成する工程と、を含む半導体装置の製造方法が提供される。
また、本発明の他の一態様によれば、被加工材上に第１のレジスト材からなる第１のレジストパターンを形成する工程と、前記第１のレジスト材が感光するエネルギー線を前記第１のレジストパターンに照射する工程と、前記エネルギー線を照射後に含窒素化合物に前記第１のレジストパターンを曝す工程と、前記被加工材上に前記第１のレジストパターンを覆うように被覆膜を形成する工程と、前記含窒素化合物を前記第１のレジストパターンに曝した後、前記被覆膜上に第２のレジスト材からなる第２のレジストパターンを形成する工程と、を含む半導体装置の製造方法が提供される。
また、本発明の他の一態様によれば、被加工材上に第１のレジスト材を形成し、前記第１のレジスト材に第１の感光範囲のエネルギー線を照射して第１のレジストパターンを形成する工程と、前記被加工材上に前記第１のレジストパターンを覆うように被覆膜を形成する工程と、前記被覆膜上に、前記第１のレジスト材と材料が異なる第２のレジスト材を形成し、前記第２のレジスト材に前記第１の感光範囲のエネルギー線と異なる第２の感光範囲のエネルギー線を照射して第２のレジストパターンを形成する工程と、を含む半導体装置の製造方法が提供される。
また、本発明の他の一態様によれば、被加工材上に第１のレジスト材を形成し、前記第１のレジスト材にエネルギー線を照射し、第１の温度範囲で前記第１のレジスト材のベーク処理を行って第１のレジストパターンを形成する工程と、前記被加工材上に前記第１のレジストパターンを覆うように被覆膜を形成する工程と、前記被覆膜上に、前記第１のレジスト材と材料が異なる第２のレジスト材を形成し、前記第２のレジスト材にエネルギー線を照射し、第２の温度範囲で前記第２のレジスト材のベーク処理を行って第２のレジストパターンを形成する工程と、を含む半導体装置の製造方法が提供される。
本発明によれば、リソグラフィの露光解像限界未満の寸法を有するパターンを形成するための工程数を削減し、また、歩留まりを向上させることができる。
図１Ａ（ａ）〜（ｃ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す上面図である。 図１Ｂ（ｄ）、（ｅ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す上面図である。 図２（ａ）〜（ｅ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す図１Ａ（ａ）〜（ｃ）、図１Ｂ（ｄ）、（ｅ）のII−II線における断面図である。 図３（ａ）は、本発明の第１の実施の形態に係る第１および第２のレジスト材の感光範囲を示す図であり、（ｂ）は、第１および第２のレジスト材の反応温度範囲を示す図である。 図４Ａ（ａ）、（ｂ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す上面図である。 図４Ｂ（ｃ）、（ｄ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す上面図である。 図５（ａ）〜（ｄ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す図４Ａ（ａ）、（ｂ）、図４Ｂ（ｃ）、（ｄ）のＶ−Ｖ線における断面図である。 図６は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図である。 図７（ａ）〜（ｅ）は、本発明の第５の実施の形態に係る半導体装置の製造工程を示す断面図である。 図８Ａ（ａ）〜（ｃ）は、本発明の第９の実施の形態に係る半導体装置の製造工程を示す上面図である。 図８Ｂ（ｄ）〜（ｆ）は、本発明の第９の実施の形態に係る半導体装置の製造工程を示す上面図である。 図８Ｃ（ｇ）は、本発明の第９の実施の形態に係る半導体装置の製造工程を示す上面図である。 図９Ａ（ａ）〜（ｅ）は、本発明の第９の実施の形態に係る半導体装置の製造工程を示す図８Ａ（ａ）〜（ｃ）、図８Ｂ（ｄ）、（ｅ）のIX−IX線における断面図である。 図９Ｂ（ｆ）、（ｇ）は、本発明の第９の実施の形態に係る半導体装置の製造工程を示す図８Ｂ（ｆ）および図８Ｃ（ｇ）のIX−IX線における断面図である。 図１０Ａ（ａ）〜（ｃ）は、本発明の第１０の実施の形態に係る半導体装置の製造工程を示す上面図である。 図１０Ｂ（ｄ）〜（ｆ）は、本発明の第１０の実施の形態に係る半導体装置の製造工程を示す上面図である。 図１０Ｃ（ｇ）〜（ｉ）は、本発明の第１０の実施の形態に係る半導体装置の製造工程を示す上面図である。 図１１Ａ（ａ）〜（ｅ）は、本発明の第１０の実施の形態に係る半導体装置の製造工程を示す図１０Ａ（ａ）〜（ｃ）、図１０Ｂ（ｄ）、（ｅ）のXI−XI線における断面図である。 図１１Ｂ（ｆ）〜（ｉ）は、本発明の第１０の実施の形態に係る半導体装置の製造工程を示す図１０Ｂ（ｆ）および図１０Ｃ（ｇ）〜（ｉ）のXI−XI線における断面図である。
[第１の実施の形態]
図１Ａ（ａ）〜（ｃ）および図１Ｂ（ｄ）、（ｅ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す上面図であり、図２（ａ）〜（ｅ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す図１Ａ（ａ）〜（ｃ）、図１Ｂ（ｄ）、（ｅ）のII−II線における断面図であり、図３（ａ）は、本発明の第１の実施の形態に係る第１および第２のレジスト材の感光範囲を示す図であり、（ｂ）は、第１および第２のレジスト材の反応温度範囲を示す図である。なお、図１Ａ（ａ）〜（ｃ）、図１Ｂ（ｄ）、（ｅ）、および図２（ａ）〜（ｅ）の各図の左側は、第１のレジストパターン５の微細パターンが形成される第１の領域６を示し、右側は、第１のレジストパターン５の大パターンが形成される第２の領域７を示す。
まず、図示しない半導体基板上に、第１の膜１、被加工材としての被加工膜２、第２の膜３および有機反射防止膜４を順次形成し、有機反射防止膜４上に所定のパターンを有する第１のレジストパターン５を形成する。具体的には、有機反射防止膜４上に、例えば、化学増幅型ＡｒＦレジスト（第１のレジスト材）を膜厚が１００ｎｍとなるように形成する。次に、ＮＡ１．３以上のＡｒＦ液浸露光装置により、レチクルを介して、第１の領域６の第１のレジスト材に、例えば、ピッチ８０ｎｍ、線幅４０ｎｍのラインアンドスペースパターンを形成する。続いて、ホットプレート上で、露光後現像前に行うベーク処理の１つであるポストエクスポージャベーク（Post Exposure Bake:ＰＥＢ）を行い、次に現像を行って第１のレジストパターン５を形成する。
化学増幅型レジストは、溶解抑制剤が付加されたベース樹脂と、光酸発生剤（Photo Acid Generator:ＰＡＧ）と、を備えて概略構成されている。化学増幅型レジストは、光（エネルギー線）の照射によって生じるのはＰＡＧから生成された酸（酸性成分）で、その後に続いて行われるＰＥＢによってベース樹脂から溶解抑制剤が離脱し、アルカリ可溶性が発現する。なお、反応温度範囲とは、このＰＥＢによってベース樹脂から溶解抑制剤が離脱し、レジスト材にアルカリ可溶性が発現する温度の範囲を表している。
第１のレジスト材は、例えば、ベース樹脂が側鎖脂環式系樹脂、または、主鎖脂環式系樹脂である化学増幅型ＡｒＦレジストを用いる。また、本実施の形態における第１のレジスト材の感光範囲は、図３（ａ）に示すように、１７５〜２１０ｎｍで、ＰＥＢによる反応温度範囲は、図３（ｂ）に示すように、１１５〜１９０℃である。第１のレジスト材は、例えば、エネルギー線として波長ν１（１９３ｎｍ）のＡｒＦエキシマレーザが照射され、その後、温度Ｃ１（１３０℃）に設定されたホットプレートによってＰＥＢが行われる。なお、感光範囲とは、照射される光によってレジスト材が感光する、言い換えるなら、ＰＡＧから酸が生成される波長の範囲を表している。
次に、第１のレジストパターン５上に酸性樹脂の水溶液を塗布し、ホットプレート上において、１５０℃、６０秒間加熱する。続いて、第１のレジストパターン５を２．３８ｗｔ％のＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）水溶液中で３０秒間現像し、純水にてリンスすることで、第１のレジストパターン５の線幅を２０ｎｍスリミングし、第１の領域６に線幅２０ｎｍの第１のレジストパターン５を形成した。なお、スリミングは、後述する有機反射防止膜４のドライエッチング時に、一部等方的なエッチングを行うことでも達成可能である。また、スリミングは、ライン幅（線幅）とスペース幅が１：１となる露光量より多くの露光量を照射する方法（オーバードーズ法）によって行うことも可能である。スリミング量を減らすには、予め第１のレジストパターン５が、線幅４０ｎｍより細くなるように、露光条件またはマスク寸法を調整して、所望のパターンを形成してもよい。
ここで、第１の膜１は、例えば、シリコン酸化膜、シリコン窒化膜、ポリシリコン膜等を用途に応じて使用する。なお、第１の膜１は、複数の膜からなる膜でもよく、また、第１の膜１を形成せず、半導体基板上に直接被加工膜２を形成してもよい。
被加工膜２は、例えば、シリコン酸化膜からなる膜である。被加工膜２は、例えば、熱酸化法またはＣＶＤ法によって形成され、その膜厚は、２００ｎｍである。また、被加工膜２は、複数の層からなる膜でもよく、例えば、フラッシュメモリのスタックゲート構造を構成するコントロール電極膜、電極間絶縁膜、フローティングゲート電極膜であってもよい。さらに、第１の膜１または半導体基板自体を加工対象としてもよい。
第２の膜３は、例えば、カーボンを主成分とするカーボン膜である。第２の膜３は、例えば、ＣＶＤ法またはスパッタ法等によって形成され、その膜厚は、２００ｎｍである。
次に、図１Ａ（ａ）および図２（ａ）に示すように、第１のレジストパターン５に波長ν１（１９３ｎｍ）のＡｒＦエキシマレーザを照射し、その後、温度Ｃ１（１３０℃）に設定されたホットプレートによってＰＥＢを行い、第１のレジストパターン５の光反応性を失活させる。ここで、光反応性を失活（不活性化）させるとは、レジスト材に発生する酸を消費、または中和、またはその両方を行うことによって、失活後に光照射処理や光照射とベーク処理を行ってもアルカリ可溶性が新たに発現しないようにすることである。
ここで、図３（ｂ）に示すように、ＰＥＢの温度Ｃ１（１３０℃）は、第１のレジストパターン５の脱保護反応が起こる温度であり、かつ、第１のレジストパターン５が変形、または分解しない温度であることが望ましい。なお、光の照射とＰＥＢとを同時に行ってもよい。
次に、図１Ａ（ｂ）および図２（ｂ）に示すように、スリミングされた第１のレジストパターン５上にシリコンを含有する材料によって被覆膜８を形成する。具体的には、室温にて、被覆膜８としてのシリコン酸化膜を第１のレジストパターン５上に、膜厚２０ｎｍで形成する。
ここで、被覆膜８は、例えば、ＣＶＤ法、スパッタ法、塗布法等によって形成される。被覆膜８は、例えば、ＣＶＤ法によって、シリコン酸化膜、アモルファスシリコン膜、シリコン窒化膜等から形成され、膜を形成する際の温度は、第１のレジストパターン５を変形させない、また、分解させないために、２００℃以下で行われることが望ましい。なお、被覆膜８は、例えば、塗布法によって、シラン化合物、シラザン化合物、シロキサン化合物等が用いられ、具体的には、Spin on Glass（ＳＯＧ）材料、ポリシラン化合物、ポリシラザン化合物、シリコン含有ネガレジスト等から形成される。
次に、図１Ａ（ｃ）および図２（ｃ）に示すように、被覆膜８上に第２のレジストパターン９を形成する。具体的には、例えば、被覆膜８上に化学増幅型ＫｒＦレジスト（第２のレジスト材）を膜厚が３００ｎｍとなるように形成する。ＫｒＦ液浸露光装置により、レチクルを介して、第１および第２の領域６、７に所望のパターンを転写し、ホットプート上でＰＥＢを行い、次に現像を行って第２のレジストパターン９を形成する。
このとき、第２のレジストパターン９は、第１のレジストパターン５の少なくとも一部の上部に位置するように形成される。図示されるように、第２のレジストパターン９が、被服膜８を介して第１の領域６及び第２の領域７に形成されたそれぞれの第１のレジストパターン５の一部を覆うように形成される。
第２のレジスト材は、例えば、ベース樹脂がポリヒドロキシスチレンである化学増幅型ＫｒＦレジストを用いる。また、本実施の形態における第１のレジスト材の感光範囲は、図３（ａ）に示すように、２２０〜２７５ｎｍで、ＰＥＢによる反応温度範囲は、図３（ｂ）に示すように、８０〜１９０℃である。第２のレジスト材は、例えば、波長ν２（２４８ｎｍ）のＫｒＦエキシマレーザが照射され、その後、温度Ｃ２（１０５℃）に設定されたホットプレートによってＰＥＢが行われる。なお、第１および第２のレジスト材は、例えば、一方のレジスト材が被覆されている状態で、他方のレジスト材を除去するようなパターンを形成する場合等は、同じ材料であってもよい。例えば、第１のレジスト材にレジストパターンを形成した後、レジストパターンを覆うように膜を形成し、その膜上に第２のレジスト材を塗布して、第２のレジスト材にレジストパターンを形成するような場合には、第１および第２のレジスト材に同じ材料を用いることが可能である。
次に、図１Ｂ（ｄ）および図２（ｄ）に示すように、フッ素を含むプラズマによって、第２のレジストパターン９をマスクとして、被覆膜８および第１のレジストパターン５の不要な部分を除去する。
次に、図１Ｂ（ｅ）および図２（ｅ）に示すように、第２のレジストパターン９を除去し、被覆膜８を露出させ、所望のパターンを形成する。
（第１の実施の形態の効果）
第１の実施の形態によれば、以下の効果が得られる。
（１）第１のレジストパターンが感光する波長の光を、第１のレジストパターンに照射し、その後、ＰＥＢを行って第１のレジストパターンの光反応性を失活させるので、第２のレジストパターンを形成する際の光の照射による、第１のレジストパターンのダメージや欠陥を抑制することができる。
（２）第１のレジストパターンのダメージや欠陥を抑制することができるので、歩留まりが向上する。
[第２の実施の形態]
本実施の形態は、第１の実施の形態に示した製造工程に続いて、リソグラフィの露光解像限界未満の寸法を有するスペースアンドパターンを形成する点において、第１の実施の形態と異なっている。以下では、第１の領域にピッチ４０ｎｍ、線幅２０ｎｍのラインアンドスペースパターンを形成する工程を説明する。なお、以下に記載する各実施の形態において、第１の実施の形態と同様の構成および機能を有する部分については、第１の実施の形態と同一の符号を付し、その説明を省略、または簡略化するものとする。また、他の実施の形態と同様の製造工程については、その説明を簡略化するものとする。
図４Ａ（ａ）、（ｂ）および図４Ｂ（ｃ）、（ｄ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す上面図であり、図５（ａ）〜（ｄ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す図４Ａ（ａ）、（ｂ）、図４Ｂ（ｃ）、（ｄ）のＶ−Ｖ線における断面図である。
まず、第１の実施の形態における図１Ａ（ａ）〜（ｃ）、図１Ｂ（ｄ）、（ｅ）および図２（ａ）〜（ｅ）を用いて説明した工程を行ったのち、図４Ａ（ａ）および図５（ａ）に示すように、フッ素を含むプラズマにより、被覆膜８をおよそ２０ｎｍ分エッチバックし、第１のレジストパターン５を露出させる。
ここで、被覆膜８は、図４Ａ（ａ）および図５（ａ）に示すように、芯材としての第１のレジストパターン５の側壁となっている。また、第２のレジストパターン９をマスクとして除去した、被覆膜８の不要な部分には、第１のレジストパターン５のライン端側面に形成された閉領域８０の端部も含まれている。側壁となった被覆膜８は、例えば、配線パターンを形成するためのマスクとして用いることができる。
次に、図４Ａ（ｂ）および図５（ｂ）に示すように、第１のレジストパターン５、有機反射防止膜４、第２の膜３を、例えば、酸素を含むプラズマを用いて、同時に、同一加工条件で異方性エッチングを行う。
次に、図４Ｂ（ｃ）および図５（ｃ）に示すように、被覆膜８および有機反射防止膜４を除去する。これにより、第１の領域６に、ピッチ４０ｎｍ、線幅２０ｎｍの第２の膜３によるアスペクト比の高い、パターン倒れが抑制されたラインアンドスペースパターンが形成される。また、第２の領域７には、線幅２０ｎｍの第２の膜３によるアスペクト比の高い、パターン倒れが抑制されたパターンが形成される。なお、第１のレジストパターン５の加工には、除去を含むものとする。
次に、図４Ｂ（ｄ）および図５（ｄ）に示すように、第２の膜３をマスクとして用いて、ドライエッチングにより被加工膜２にパターンを転写する。続いて、例えば、酸素アッシング方法によって第２の膜３を除去し、第１の領域６における第１の膜１上に、４０ｎｍピッチの線幅２０ｎｍのラインアンドスパースパターンを形成する。また、第２の領域７における第１の膜１上に、線幅２０ｎｍのパターンを形成する。なお、材料の選択によれば、被覆膜８を除去する前に被覆膜８をマスクとして、被加工膜２にパターンを転写することも可能である。
（第２の実施の形態の効果）
第２の実施の形態によれば、第１の実施の形態における効果に加え、以下の効果が得られる。
（１）第１のレジストパターンの光反応性を失活させたのち、第２のレジストパターンを形成するので、リソグラフィの露光解像限界を超えた寸法を有するパターンの形成において、アスペクト比が高く、パターン倒れが生じ難いマスクで被加工膜をエッチングすることができる。
（２）芯材として第１のレジスト材を用いることができるので、芯材を他の膜によって形成する場合と比べて、工程数を減らすことができる。
（３）芯材の除去から第２の膜の除去までを、１つのドライエッチング装置内で行うことが可能となり、工程間搬送時のパーティクル付着等による欠陥の発生を抑制し、歩留まり低下を低減することができる。
（４）工程数の削減による寸法ばらつきの低減と歩留まりが向上する。
（５）第１および第２のレジスト材にドライエッチング耐性が不要となり、解像性の高いレジスト材を使うことができる。
[第３の実施の形態]
本実施の形態は、第１のレジストパターンが感光する光を照射したあと、第１のレジストパターンを含窒素化合物に曝すことで第１のレジストパターンの光反応性を失活させる点において、他の実施の形態と異なっている。
図６は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図である。
まず、第１の実施の形態における図１Ａ（ａ）および図２（ａ）を用いて説明した工程までの工程を行い、例えば、第１のレジストパターン５に波長ν１（１９３ｎｍ）のＡｒＦエキシマレーザを照射する。
続いて、図６に示すように、含窒素化合物の水溶液を第１のレジストパターン５に塗布し、スピン乾燥させる。
ここで、含窒素化合物１０は、例えば、アルキルアミン類、シクロアルキルアミン類、芳香族アミン類およびアルカノールアミン類等の３級アミン化合物；Ｎ−ｔ−ブトキシカルボニル基含有アミノ化合物等のアミド基含有化合物；テトラ−ｎ−プロピルアンモニウムヒドロキシド、テトラ−ｎ−ブチルアンモニウムヒドロキシド等の４級アンモニウムヒドロキシド化合物；ピリジン類、ピペラジン類、イミダゾール類等の含窒素複素環化合物；等である。
また、含窒素化合物の水溶液に第１のレジストパターン５を曝す方法は、上記した含窒素化合物の水溶液の塗布する方法、または、上記の含窒素化合物を含有する雰囲気中に第１のレジストパターン５を曝してもよい。なお、含窒素化合物の水溶液に第１のレジストパターン５を曝す工程のあとに、純水、または、第１のレジストパターン５が不溶な有機溶剤を第１のレジストパターン５上に塗布し、スピン乾燥によって反応残留物を洗浄する工程を追加してもよい。
次に、第１の実施の形態における図１Ａ（ｂ）、（ｃ）、図１Ｂ（ｄ）、（ｅ）および図２（ｂ）〜（ｅ）を用いて説明した工程を行い、所望のパターンを形成する。
（第３の実施の形態の効果）
本実施の形態によれば、以下の効果が得られる。
（１）第１のレジストパターンを含窒素化合物の水溶液、または、雰囲気中に曝すことによって、第１のレジストパターンの光反応性を失活させることができるので、第２のレジストパターンを形成する際の光の照射による、第１のレジストパターンのダメージや欠陥を抑制することができる。
（２）第１のレジストパターンのダメージや欠陥を抑制することができるので、歩留まりが向上する。
[第４の実施の形態]
本実施の形態は、第３の実施の形態に示した製造工程に続いて、リソグラフィの露光解像限界未満の寸法を有するスペースアンドパターンを形成する点において、他の実施の形態と異なっている。以下では、第１の領域にピッチ４０ｎｍ、線幅２０ｎｍのラインアンドスペースパターンを形成する工程を説明する。
まず、第３の実施の形態において所望のパターンを形成するまでの工程を行ったのち、第２の実施の形態における図４Ａ（ａ）、（ｂ）、図４Ｂ（ｃ）、（ｄ）および図５（ａ）〜（ｄ）を用いて説明した工程を行い、第１の領域６の第１の膜１上に、４０ｎｍピッチの線幅２０ｎｍのラインアンドスパースパターンを形成し、また、第２の領域７の第１の膜１上に、線幅２０ｎｍのパターンを形成する。
（第４の実施の形態の効果）
第４の実施の形態によれば、第２および第３の実施の形態の効果と同様の効果を有するとともに、以下の効果が得られる。
第１のレジストパターンを、含窒素化合物の水溶液、または、雰囲気中に曝すことで、第１のレジストパターンの光反応性を失活させたのち、第２のレジストパターンを形成するので、第１のレジストパターンのダメージや欠陥を抑制し、リソグラフィの露光解像限界を超えた寸法を有するパターンを形成することができる。
[第５の実施の形態]
本実施の形態は、第１のレジストパターンの光反応性を失活させるのではなく、第１のレジスト材を感光させない波長の光で、第２のレジストパターンを形成する点で、他の実施の形態と異なっている。
図７（ａ）〜（ｅ）は、本発明の第５の実施の形態に係る半導体装置の製造工程を示す断面図である。
まず、図示しない半導体基板上に第１の膜１、被加工膜２、第２の膜３および有機反射防止膜４を順次形成する。続いて、有機反射防止膜４上に第１のレジストパターン５を形成する。
第１のレジストパターン５を形成する第１のレジスト材（例えば、化学増幅型ＡｒＦレジスト）の感光波長の範囲は、図３（ａ）に示すように、１７５〜２１０ｎｍで、ＰＥＢによる反応温度の範囲は、図３（ｂ）に示すように、１１５〜１９０℃である。第１のレジスト材は、例えば、波長ν１（１９３ｎｍ）のＡｒＦエキシマレーザが照射され、その後、温度Ｃ１（１３０℃）に設定されたホットプレートによってＰＥＢが行われる。
次に、図７（ａ）に示すように、第１のレジストパターン５の線幅を２０ｎｍスリミングし、線幅２０ｎｍの第１のレジストパターン５を形成する。
次に、図７（ｂ）に示すように、スリミングされた第１のレジストパターン５上に被覆膜８を形成する。
次に、図７（ｃ）に示すように、被覆膜８上に、第１のレジスト材とは異なる材料からなる第２のレジスト材（例えば、化学増幅型ＫｒＦレジスト）によって、第２のレジストパターン９を形成する。
ここで、第２のレジストパターン５を形成する第２のレジスト材の感光波長の範囲は、図３（ａ）に示すように、２２０〜２７５ｎｍで、ＰＥＢによる反応温度の範囲は、図３（ｂ）に示すように、８０〜１９０℃である。第２のレジスト材は、例えば、波長ν２（２４８ｎｍ）のＫｒＦエキシマレーザが照射され、その後、第１のレジスト材の温度Ｃ１と同じ温度Ｃ１（１３０℃）に設定されたホットプレートによってＰＥＢが行われる。
第１のレジスト材は、第２のレジスト材とは、感光する波長が異なるので、第２のレジストパターン９を形成する際の光の照射によって、第１のレジストパターン５は、感光しない。よって、第１のレジスト材が反応する温度Ｃ１でＰＥＢを行っても、第１のレジストパターン５にダメージや欠陥が発生しない。
次に、図７（ｄ）に示すように、フッ素を含むプラズマによって、第２のレジストパターン９をマスクとして、被覆膜８および第１のレジストパターン５の不要な部分を除去する。
次に、図７（ｅ）に示すように、第２のレジストパターン９を除去し、被覆膜８を露出させ、所望のパターンを形成する。
（第５の実施の形態の効果）
第５の実施の形態によれば、以下の効果が得られる。
（１）第１および第２のレジスト材を、感光範囲が異なる材料とし、第２のレジストパターンを形成する際に照射する光の波長として第１のレジストパターンが感光しない波長の光を選ぶことができるので、第２のレジストパターンを形成する際の光の照射による、第１のレジストパターンのダメージや欠陥を抑制することができる。
（２）第１のレジストパターンのダメージや欠陥を抑制することができるので、歩留まりが向上する。
[第６の実施の形態]
本実施の形態は、第５の実施の形態に示した製造工程に続いて、リソグラフィの露光解像限界未満の寸法を有するスペースアンドパターンを形成する点において、他の実施の形態と異なっている。以下では、第１の領域にピッチ４０ｎｍ、線幅２０ｎｍのラインアンドスペースパターンを形成する工程を説明する。
まず、第５の実施の形態において所望のパターンを形成するまでの工程を行ったのち、第２の実施の形態における図４Ａ（ａ）〜図４Ｂ（ｄ）、図５（ａ）〜（ｄ）を用いて説明した工程を行い、第１の領域６における第１の膜１上に、４０ｎｍピッチの線幅２０ｎｍのラインアンドスパースパターンを形成し、また、第２の領域７における第１の膜１上に、線幅２０ｎｍのパターンを形成する。
（第６の実施の形態の効果）
第６の実施の形態によれば、第２および第５の実施の形態の効果と同様の効果を有するとともに、以下の効果が得られる。
第１のレジスト材が感光されない波長の光で第２のレジスト材を感光するので、第１のレジストパターンのダメージや欠陥を抑制し、リソグラフィの露光解像限界を超えた寸法を有するパターンを形成することができる。
[第７の実施の形態]
本実施の形態は、第１のレジストパターンの光反応性を失活させるのではなく、第１のレジスト材のベース樹脂から溶解抑制剤が離脱しない温度で、第２のレジストパターンを形成する点で、他の実施の形態と異なっている。
本実施の形態においては、一例として、第１のレジスト材に化学増幅型ＡｒＦレジストを用い、第２のレジスト材に化学増幅型ＫｒＦレジストを用いる。
また、第１のレジスト材を感光する光の波長をν１（１９３ｎｍ）、ＰＥＢの温度をＣ１（１３０℃）とし、第２のレジスト材を感光する光の波長をν２（２４８ｎｍ）、ＰＥＢの温度をＣ２（１０５℃）として、第５の実施の形態において所望のパターンを形成するまでの工程を行い、所望のパターンを形成する。
（第７の実施の形態の効果）
第７の実施の形態によれば、以下の効果が得られる。
（１）第１および第２のレジスト材を、反応温度範囲が異なる材料とし、第２のレジストパターンのＰＥＢを行う温度として第１のレジストパターンが反応しない温度を選ぶことができるので、第２のレジストパターンを形成する際のＰＥＢによる、第１のレジストパターンのダメージや欠陥を抑制することができる。
（２）第１のレジストパターンのダメージや欠陥を抑制することができるので、歩留まりが向上する。
（３）第２のレジストパターンの形成の際に行われるＰＥＢにおいて、第１のレジストパターンのベース樹脂から溶解抑制剤が離脱する反応が起こらないので、アルカリ可溶性が発現せず、第１のレジストパターンのダメージや欠陥を抑制することができる。
[第８の実施の形態]
本実施の形態は、第７の実施の形態に示した製造工程に続いて、リソグラフィの露光解像限界未満の寸法を有するスペースアンドパターンを形成する点において、他の実施の形態と異なっている。以下では、第１の領域にピッチ４０ｎｍ、線幅２０ｎｍのラインアンドスペースパターンを形成する工程を説明する。
まず、第７の実施の形態において所望のパターンを形成するまでの工程を行ったのち、第２の実施の形態における図４Ａ（ａ）〜図４Ｂ（ｄ）、図５（ａ）〜（ｄ）を用いて説明した工程を行い、第１の領域６における第１の膜１上に、４０ｎｍピッチの線幅２０ｎｍのラインアンドスパースパターンを形成し、また、第２の領域７における第１の膜１上に、線幅２０ｎｍのパターンを形成する。
（第８の実施の形態の効果）
第８の実施の形態によれば、第２および第７の実施の形態の効果と同様の効果を有するとともに、以下の効果が得られる。
第１のレジスト材が反応しない温度で第２のレジスト材のＰＥＢを行うので、第１のレジストパターンのダメージや欠陥を抑制し、リソグラフィの露光解像限界を超えた寸法を有するパターンを形成することができる。
なお、第５〜第８の実施の形態を組み合わせてもよい。すなわち、他のレジスト材が感光、および反応しない波長νと温度Ｃを組み合わせて、光の照射、およびＰＥＢを行うことで、第２のレジストパターンを形成する際の第１のレジストパターンのダメージ、および欠陥を抑制することができる。
[第９の実施の形態]
本実施の形態は、第１のレジストパターンを形成する領域と、第２のレジストパターンを形成する領域を重ならないように分けた点で、他の実施の形態と異なっている。以下では、第１の領域にピッチ４０ｎｍ、線幅２０ｎｍのラインアンドスペースパターンを形成する工程を説明する。
図８Ａ（ａ）〜（ｃ）、図８Ｂ（ｄ）〜（ｆ）および図８Ｃ（ｇ）は、本発明の第９の実施の形態に係る半導体装置の製造工程を示す上面図であり、図９Ａ（ａ）〜（ｅ）は、本発明の第９の実施の形態に係る半導体装置の製造工程を示す図８Ａ（ａ）〜（ｃ）、図８Ｂ（ｄ）、（ｅ）のIX−IX線における断面図であり、図９Ｂ（ｆ）、（ｇ）は、半導体装置の製造工程を示す図８Ｂ（ｆ）および図８Ｃ（ｇ）のIX−IX線における断面図である。
まず、図示しない半導体基板上に第１の膜１、被加工膜２、第２の膜３および有機反射防止膜４を順次形成する。
次に、第１の領域６の有機反射防止膜４上に第１のレジストパターン５を形成する。
第１のレジストパターン５を形成する第１のレジスト材（例えば、化学増幅型ＡｒＦレジスト）の感光波長の範囲は、図３（ａ）に示すように、１７５〜２１０ｎｍで、ＰＥＢによる反応温度の範囲は、図３（ｂ）に示すように、１１５〜１９０℃である。第１のレジスト材は、例えば、波長ν１（１９３ｎｍ）のＡｒＦエキシマレーザが照射され、その後、温度Ｃ１（１３０℃）に設定されたホットプレートによってＰＥＢが行われる。
次に、図８Ａ（ａ）および図９Ａ（ａ）に示すように、第１のレジストパターン５の線幅を２０ｎｍスリミングして線幅２０ｎｍの第１のレジストパターン５を形成する。
次に、図８Ａ（ｂ）および図９Ａ（ｂ）に示すように、第１および第２の領域６、７上に被覆膜８を形成する。
次に、図８Ａ（ｃ）および図９Ａ（ｃ）に示すように、第２の領域７の被覆膜８上に、第１のレジスト材とは異なる材料からなる第２のレジスト材（例えば、化学増幅型ＫｒＦレジスト）によって、第２のレジストパターン９を形成する。
ここで、第２のレジストパターン５を形成する第２のレジスト材の感光波長の範囲は、図３（ａ）に示すように、２２０〜２７５ｎｍで、ＰＥＢによる反応温度の範囲は、図３（ｂ）に示すように、８０〜１９０℃である。第２のレジスト材は、例えば、波長ν２（２４８ｎｍ）のＫｒＦエキシマレーザが照射され、その後、温度Ｃ２（１０５℃）に設定されたホットプレートによってＰＥＢを行う。
第１のレジストパターン５と第２のレジストパターン９は、形成されている領域が異なることから、第２のレジストパターン９を形成する際に第１のレジストパターン５にダメージや欠陥が発生しないように、光の照射を行う領域を分けることができる。
次に、図８Ｂ（ｄ）および図９Ａ（ｄ）に示すように、被覆膜８をおよそ２０ｎｍ分エッチバックし、第１のレジストパターン５を露出させる。
次に、図８Ｂ（ｅ）および図９Ａ（ｅ）に示すように、第１のレジストパターン５、有機反射防止膜４、第２の膜３を、例えば、酸素を含むプラズマを用いて、同時に、同一加工条件で異方性エッチングを行う。このとき、図９Ａ（ｅ）に示す第２のレジストパターン９もエッチングされる。
次に、図８Ｂ（ｆ）および図９Ｂ（ｆ）に示すように、第２のレジストパターン９を除去したのち、被覆膜８および有機反射防止膜４を除去する。これにより、第１の領域６に、ピッチ４０ｎｍ、線幅２０ｎｍの第２の膜３によるアスペクト比の高い、パターン倒れが抑制されたラインアンドスペースパターンが形成され、第２の領域７に、大パターンが形成される。
次に、図８Ｃ（ｇ）および図９Ｂ（ｇ）に示すように、第２の膜３をマスクとして用いて、ドライエッチングにより被加工膜２にパターンを転写する。続いて、例えば、酸素アッシング方法によって第２の膜３を除去し、第１の領域６における第１の膜１上に、４０ｎｍピッチの線幅２０ｎｍのラインアンドスパースパターンを形成する。また、第２の領域７における第１の膜１上に、大パターンを形成する。
（第９の実施の形態の効果）
第９の実施の形態によれば、第２の実施の形態の効果と同様の効果を有するとともに、以下の効果を得ることができる。
第１のレジストパターンと第２のレジストパターンを異なる領域に形成することで、第２のレジストパターンを形成する際の第１のレジストパターンのダメージや欠陥を抑制し、リソグラフィの露光解像限界を超えた寸法を有するパターンを形成することができる。
なお、本実施の形態においては、第１〜第４の実施の形態に記載した第１のレジストパターンを感光する波長の光を照射して、第１のレジストパターンに含まれるＰＡＧの光反応性を失活させる工程を、第１のレジストパターンを形成する工程の後に追加してもよい。
[第１０の実施の形態]
本実施の形態は、第１のレジスト材と架橋結合を行う架橋膜を被覆膜として用いる点で、他の実施の形態と異なっている。以下では、第１の領域にピッチ４０ｎｍ、線幅２０ｎｍのラインアンドスペースパターンを形成する工程を説明する。
図１０Ａ（ａ）〜（ｃ）、図１０Ｂ（ｄ）〜（ｆ）および図１０Ｃ（ｇ）〜（ｉ）は、本発明の第１０の実施の形態に係る半導体装置の製造工程を示す上面図であり、図１１Ａ（ａ）〜（ｅ）は、本発明の第１０の実施の形態に係る半導体装置の製造工程を示す図１０Ａ（ａ）〜（ｃ）、図１０Ｂ（ｄ）、（ｅ）のXI−XI線における断面図であり、図１１Ｂ（ｆ）〜（ｉ）は、半導体装置の製造工程を示す図１０Ｂ（ｆ）および図１０Ｃ（ｇ）〜（ｉ）のXI−XI線における断面図である。
まず、図示しない半導体基板上に第１の膜１、被加工膜２、第２の膜３および有機反射防止膜４を順次形成する。
次に、第１および第２の領域６、７の有機反射防止膜４上に第１のレジストパターン５を形成する。
第１のレジストパターン５を形成する第１のレジスト材（例えば、化学増幅型ＡｒＦレジスト）の感光波長の範囲は、図３（ａ）に示すように、１７５〜２１０ｎｍで、ＰＥＢによる反応温度の範囲は、図３（ｂ）に示すように、１１５〜１９０℃である。第１のレジスト材は、例えば、波長ν１（１９３ｎｍ）のＡｒＦエキシマレーザが照射され、その後、温度Ｃ１（１３０℃）に設定されたホットプレートによってＰＥＢが行われる。
次に、図１０Ａ（ａ）および図１１Ａ（ａ）に示すように、第１および第２の領域６、７の第１のレジストパターン５の線幅を２０ｎｍスリミングする。スリミングすることによって、第１の領域６の第１のレジストパターン５は、線幅２０ｎｍとなる。
次に、図１０Ａ（ｂ）および図１１Ａ（ｂ）に示すように、第１のレジストパターン５に波長ν１（１９３ｎｍ）のＡｒＦエキシマレーザを照射する。第１のレジストパターン５に示す「Ｈ＋」は、光の照射によって第１のレジストパターン５内に発生した酸を表している。
次に、図１０Ａ（ｃ）および図１１Ａ（ｃ）に示すように、第１および第２の領域６、７上に被覆膜としての架橋膜８Ａを形成する。この架橋膜８Ａは、シラン化合物、シラザン化合物、シロキサン化合物等のシリコン含有材料からなり、具体的には、ＳＯＧ材料、ポリシラン化合物、ポリシラザン化合物、シリコン含有ネガレジスト等からなる。
次に、図１０Ｂ（ｄ）および図１１Ａ（ｄ）に示すように、架橋膜８Ａにベーク処理を行って、第１のレジストパターン５の周囲に架橋させる。
このとき、架橋膜８Ａは、第１のレジストパターン５中の酸を用いて第１のレジストパターン５の周囲に架橋する。架橋膜８Ａが架橋することによって、第１のレジストパターン５に発した酸が消費され、酸の発生によって被覆膜に発生するダスト等を抑制することができる。
次に、図１０Ｂ（ｅ）および図１１Ａ（ｅ）に示すように、第２の領域７に、第１のレジスト材とは異なる材料からなる第２のレジスト材（例えば、化学増幅型ＫｒＦレジスト）によって、第２のレジストパターン９を形成する。
ここで、第２のレジストパターン５を形成する第２のレジスト材の感光波長の範囲は、図３（ａ）に示すように、２２０〜２７５ｎｍで、ＰＥＢによる反応温度の範囲は、図３（ｂ）に示すように、８０〜１９０℃である。第２のレジスト材は、例えば、波長ν２（２４８ｎｍ）のＫｒＦエキシマレーザが照射され、その後、温度Ｃ２（１０５℃）に設定されたホットプレートによってＰＥＢを行う。
次に、フッ素を含むプラズマによって、第２のレジストパターン９をマスクとして、被覆膜８および第１のレジストパターン５の不要な部分を除去する。
次に、図１０Ｂ（ｆ）および図１１Ｂ（ｆ）に示すように、架橋膜８Ａをおよそ２０ｎｍ分エッチバックし、第１のレジストパターン５を露出させる。
次に、図１０Ｃ（ｇ）および図１１Ｂ（ｇ）に示すように、第１のレジストパターン５、有機反射防止膜４、第２の膜３を、例えば、酸素を含むプラズマを用いて、同時に、同一加工条件で異方性エッチングを行う。
次に、図１０Ｃ（ｈ）および図１１Ｂ（ｈ）に示すように、架橋膜８Ａ、有機反射防止膜４、および第２のレジストパターン９を除去する。これにより、第１の領域６に、ピッチ４０ｎｍ、線幅２０ｎｍの第２の膜３によるアスペクト比の高い、パターン倒れが抑制されたラインアンドスペースパターンが形成される。また、第２の領域７には、大パターンと、線幅２０ｎｍの第２の膜３によるアスペクト比の高い、パターン倒れが抑制されたパターンと、が形成される。
次に、図１０Ｃ（ｉ）および図１１Ｂ（ｉ）に示すように、第２の膜３をマスクとして用いて、ドライエッチングにより被加工膜２にパターンを転写する。続いて、例えば、酸素アッシング方法によって第２の膜３を除去し、第１の領域６における第１の膜１上に、４０ｎｍピッチの線幅２０ｎｍのラインアンドスパースパターンを形成する。また、第２の領域７における第１の膜１上に、大パターンと、線幅２０ｎｍのパターンと、を形成する。
（第１０の実施の形態の効果）
第１０の実施の形態によれば、第２の実施の形態の効果と同様の効果を有するとともに、以下の効果を得ることができる。
第１のレジストパターン中に発生する酸を用いて架橋膜を架橋させることで、第２のレジストパターンを形成する際の第１のレジストパターンのダメージや欠陥を抑制し、リソグラフィの露光解像限界を超えた寸法を有するパターンを形成することができる。
（他の実施の形態について）
本発明は、上記した実施の形態に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々の変形および組み合わせが可能である。
例えば、第３の実施の形態（光照射後、含窒素化合物に曝す。）において、第１のレジストパターンを含窒素化合物に曝す工程のあと、前記第１のレジストパターンが反応する反応温度範囲でベーク処理を行う工程を追加してもよい。
また例えば、第３の実施の形態において、第１のレジストパターンを含窒素化合物に曝す工程のあと、純水、または、前記第１のレジスト材が不溶な有機溶剤によって洗浄する工程を追加してもよい。
また例えば、第３の実施の形態において、第１のレジストパターンを含窒素化合物に曝す工程のあと、純水、または、第１のレジスト材が不溶な有機溶剤によって洗浄する工程と、第１のレジストパターンが反応する反応温度範囲でベーク処理を行う工程と、を追加してもよい。
また、例えば、第５の実施の形態においては、第１および第２のレジスト材に異なる波長の光を照射し、第７の実施の形態においては、第１および第２のレジスト材に異なる温度でＰＥＢを行ったが、第１および第２のレジスト材に異なる波長の光を照射し、さらに、異なる温度でＰＥＢを行ってもよい。
また、上記した実施の形態においては、第１のレジスト材として化学増幅型ＡｒＦレジスト、第２のレジスト材として化学増幅型ＫｒＦレジストを用いたがこれに限定されず、異なる感光範囲を有する、または、異なる反応温度範囲を有するレジスト材の組み合わせであればよい。同様に、これらに照射するエネルギー線は、ＡｒＦエキシマレーザおよびＫｒＦエキシマレーザを用いたがこれに限定されず、使用するレジスト材に応じて、ｇ線（波長４３５ｎｍ）、ｉ線（波長３６５ｎｍ）、Ｆ２レーザ（波長１５７ｎｍ）、ＥＵＶ（Extreme Ultra Violet：波長１３．６ｎｍ）、電子ビーム等であってもよい。
２…被加工膜、５…第１のレジストパターン、８…被覆膜、９…第２のレジストパターン

Claims (1)

  1. 被加工材上に第１のレジスト材からなる第１のレジストパターンを形成する工程と、
    前記第１のレジスト材が感光するエネルギー線を前記第１のレジストパターンに照射し、前記エネルギー線を照射後に前記第１のレジストパターンのベーク処理を行うことにより、前記第１のレジストパターンの光反応性を失活させる工程と、
    前記被加工材上に前記第１のレジストパターンを覆うように被覆膜を形成する工程と、
    前記ベーク処理後に前記被覆膜上に第２のレジスト材からなる第２のレジストパターンを形成する工程と、
    前記被覆膜を前記第１のレジストパターンの側壁として残す加工を行って側壁パターンを形成する工程と、
    を含む半導体装置の製造方法。
JP2009009567A 2009-01-20 2009-01-20 半導体装置の製造方法 Expired - Fee Related JP5361406B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009009567A JP5361406B2 (ja) 2009-01-20 2009-01-20 半導体装置の製造方法
US12/689,830 US8158332B2 (en) 2009-01-20 2010-01-19 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009009567A JP5361406B2 (ja) 2009-01-20 2009-01-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010171039A JP2010171039A (ja) 2010-08-05
JP5361406B2 true JP5361406B2 (ja) 2013-12-04

Family

ID=42337234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009009567A Expired - Fee Related JP5361406B2 (ja) 2009-01-20 2009-01-20 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8158332B2 (ja)
JP (1) JP5361406B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5425514B2 (ja) * 2009-04-16 2014-02-26 ＡｚエレクトロニックマテリアルズＩｐ株式会社 微細パターン形成方法
JP5112380B2 (ja) * 2009-04-24 2013-01-09 信越化学工業株式会社 パターン形成方法
JP5740820B2 (ja) * 2010-03-02 2015-07-01 富士電機株式会社 半導体装置および半導体装置の製造方法
US8586478B2 (en) * 2011-03-28 2013-11-19 Renesas Electronics Corporation Method of making a semiconductor device
JP2013058688A (ja) * 2011-09-09 2013-03-28 Toshiba Corp 半導体装置の製造方法
US9252021B2 (en) * 2012-02-09 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for patterning a plurality of features for Fin-like field-effect transistor (FinFET) devices
JP5881569B2 (ja) 2012-08-29 2016-03-09 株式会社東芝 パターン形成方法
JP6019966B2 (ja) * 2012-09-10 2016-11-02 大日本印刷株式会社 パターン形成方法
JP6126961B2 (ja) * 2013-09-30 2017-05-10 富士フイルム株式会社 パターン形成方法、パターンマスクの形成方法及び電子デバイスの製造方法
CN105789049B (zh) * 2014-09-12 2019-06-21 台湾积体电路制造股份有限公司 图案化鳍式场效应晶体管（finfet）器件的多个部件的方法
EP3198629A4 (en) 2014-09-22 2018-05-30 Intel Corporation Multi-pass patterning using non-reflecting radiation lithography on an underlying grating
KR102420150B1 (ko) 2015-08-19 2022-07-13 삼성전자주식회사 반도체 소자의 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0670954B2 (ja) * 1988-01-26 1994-09-07 日本電気株式会社 半導体装置の製造方法
JPH03270227A (ja) 1990-03-20 1991-12-02 Mitsubishi Electric Corp 微細パターンの形成方法
US5774761A (en) * 1997-10-14 1998-06-30 Xerox Corporation Machine set up procedure using multivariate modeling and multiobjective optimization
JPH11242336A (ja) * 1998-02-25 1999-09-07 Sharp Corp フォトレジストパターンの形成方法
JP4308407B2 (ja) * 2000-04-26 2009-08-05 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2002006512A (ja) * 2000-06-20 2002-01-09 Mitsubishi Electric Corp 微細パターン形成方法、微細パターン形成用材料、およびこの微細パターン形成方法を用いた半導体装置の製造方法
JP2003077922A (ja) * 2001-09-05 2003-03-14 Tdk Corp 薄膜パターンの作製方法、及び、それを用いたマイクロデバイスの製造方法
JP3694504B2 (ja) * 2002-12-20 2005-09-14 沖電気工業株式会社 ゲート電極の形成方法およびそれを用いた半導体装置の製造方法
JP2005197349A (ja) 2004-01-05 2005-07-21 Semiconductor Leading Edge Technologies Inc 微細パターン形成方法及び半導体装置の製造方法
EP1767491A4 (en) * 2004-06-08 2010-11-03 Riken METHOD FOR PRODUCING NANOSTRUCTURE AND NANOSTRUCTURE
US7790357B2 (en) * 2006-09-12 2010-09-07 Hynix Semiconductor Inc. Method of forming fine pattern of semiconductor device
US7959818B2 (en) * 2006-09-12 2011-06-14 Hynix Semiconductor Inc. Method for forming a fine pattern of a semiconductor device
JP5138916B2 (ja) * 2006-09-28 2013-02-06 東京応化工業株式会社 パターン形成方法
WO2008059440A2 (en) * 2006-11-14 2008-05-22 Nxp B.V. Double patterning for lithography to increase feature spatial density
JP4872691B2 (ja) * 2007-02-02 2012-02-08 Ｊｓｒ株式会社 レジストパターン形成方法
KR20100014831A (ko) * 2007-03-16 2010-02-11 제이에스알 가부시끼가이샤 레지스트 패턴 형성 방법 및 그에 사용하는 레지스트 패턴 불용화 수지 조성물
KR101431297B1 (ko) * 2007-03-28 2014-08-20 제이에스알 가부시끼가이샤 포지티브형 감방사선성 조성물 및 그것을 이용한 레지스트 패턴 형성 방법
JP4871783B2 (ja) * 2007-05-09 2012-02-08 東京応化工業株式会社 パターン形成方法
US8329385B2 (en) 2008-06-10 2012-12-11 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
US20100183982A1 (en) 2010-07-22
JP2010171039A (ja) 2010-08-05
US8158332B2 (en) 2012-04-17

Similar Documents

Publication Publication Date Title
JP5361406B2 (ja) 半導体装置の製造方法
US11822238B2 (en) Extreme ultraviolet photolithography method with developer composition
US10281819B2 (en) Silicon-containing photoresist for lithography
JP4921898B2 (ja) 半導体素子の製造方法
US8338086B2 (en) Method of slimming radiation-sensitive material lines in lithographic applications
US8822347B2 (en) Wet soluble lithography
CN108957959B (zh) 微影图案化的方法
KR100772801B1 (ko) 반도체 소자의 제조 방법
US20130045591A1 (en) Negative tone develop process with photoresist doping
TWI737782B (zh) 微影圖案化的方法
JP2010073899A (ja) 基板処理方法および基板処理装置
JP2013021201A (ja) 半導体装置の製造方法および半導体装置
JP2009105218A (ja) パターン形成方法
JP2009105248A (ja) パターン形成方法
JP2008066467A (ja) パターン形成方法
JP4417090B2 (ja) パターン形成方法、マスクおよび露光装置
JP2012178394A (ja) 半導体装置の製造方法および半導体装置ならびに露光装置
JP2010118501A (ja) 半導体装置の製造方法
JP2011171497A (ja) マスクの製造方法
US20100119982A1 (en) Etching method and manufacturing method of semiconductor device
US9773671B1 (en) Material composition and process for mitigating assist feature pattern transfer
TWI625786B (zh) Semiconductor device manufacturing method and semiconductor manufacturing device
JP2004078119A (ja) 半導体装置の製造方法
JP2014229845A (ja) 半導体装置の製造方法
CN116263563A (zh) 光刻胶层的处理方法及光刻胶层

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100928

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110317

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130903

R151 Written notification of patent or utility model registration

Ref document number: 5361406

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees