JP2005197349A - 微細パターン形成方法及び半導体装置の製造方法 - Google Patents

微細パターン形成方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2005197349A
JP2005197349A JP2004000347A JP2004000347A JP2005197349A JP 2005197349 A JP2005197349 A JP 2005197349A JP 2004000347 A JP2004000347 A JP 2004000347A JP 2004000347 A JP2004000347 A JP 2004000347A JP 2005197349 A JP2005197349 A JP 2005197349A
Authority
JP
Japan
Prior art keywords
pattern
resist
resist pattern
forming
fine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004000347A
Other languages
English (en)
Inventor
Hirokazu Asahara
浩和 浅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Leading Edge Technologies Inc
Original Assignee
Semiconductor Leading Edge Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Leading Edge Technologies Inc filed Critical Semiconductor Leading Edge Technologies Inc
Priority to JP2004000347A priority Critical patent/JP2005197349A/ja
Publication of JP2005197349A publication Critical patent/JP2005197349A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】 真空紫外線によるキュア効果を利用してエッチングなどの各種の耐性を改善し、変形や「倒れ」などを抑制できる疎なパターンを形成可能とした微細パターン形成方法及びこの微細パターン形成方法を用いた半導体装置の製造方法を提供することを目的とする。
【解決手段】 基板の上に下地膜を形成する工程と、前記下地膜の上に、第1のレジストパターンを形成する工程と、前記第1のレジストパターンに真空紫外線を照射する工程と、前記下地膜の上に、第2のレジストパターンを形成する工程と、前記第1及び第2のレジストパターンをマスクとして前記下地膜をエッチングする工程と、前記第1及び第2のレジストパターンを除去する工程と、を備えたことを特徴とする微細パターン形成方法を提供する。
【選択図】 図1

Description

本発明は、微細パターン形成方法及び半導体装置の製造方法に関し、特に、微細パターンの形成においてレジストパターンを改質する処理を含む微細パターン形成方法及びこの方法を用いた半導体装置の製造方法に関する。
半導体集積回路の集積度を上げるためには、微細パターンを形成する要素技術が必要とされ、この一環として、露光光の短波長化による解像度の向上が進められている。従来から用いられてきたKrF(クリプトン・フッ素)エキシマレーザ(波長248nm)に代わってArF(アルゴン・フッ素)エキシマレーザ(波長193nm)が用いられ、さらに次世代には、F2エキシマレーザ(波長157nm)が用いられつつある。
ArFエキシマレーザを用いる露光プロセスでは、フォトレジストの光吸収による性能劣化が問題となるため、光吸収が少なくかつ高感度な化学増幅型レジストが開発され、その実用化に向けてエッチング耐性の改善などの様々な材料的な検討がされてきた。例えば、電子線を照射することによりフォトレジストをキュアするプロセスが検討されている(特許文献1)。
特開2003−316019号公報
本発明者が行なった実験の結果、従来から用いられているフォトレジストでは、現像して得られるレジストパターンのラインエッジラフネス(line edge roughness:LER)が大きいこと、SEM(scanning electron microscopy:走査型電子顕微鏡)による観察中に起こるレジストパターンの変形や寸法変化が大きいこと、現像後のレジストパターンをマスクとして下地膜をエッチングした場合にフォトレジストの表面が荒れること、フォトレジストが変形すること、得られた下地膜パターンのエッジラフネスが大きいこと、などが判明し、高精度な徹細パターンの形成が困難であった。特に、疎なラインパターンは、エッチング中にレジストの変形や「倒れ」が発生し、微細パターンの形成が困難であった。
これに対して、本発明者は、得られたレジストパターンに、波長200nm以下の真空紫外線(vacuum ultraviolet:VUV)を照射してキュアすることによりエッチング耐性の改善などの改質を試みてきた。その結果、得られたレジストパターンを真空紫外線で照射してキュアすることにより、エッチング耐性とSEM耐性とLERは改善できることが判明した。また、VUV光キュアにより、レジストパターン寸法が縮小することも判明した。
本発明は、かかる発見に基づいてなされたものであり、その目的は、真空紫外線によるキュア効果を利用してエッチングなどの各種の耐性を改善し、変形や「倒れ」などを抑制できる疎なパターンを形成可能とした微細パターン形成方法及びこの微細パターン形成方法を用いた半導体装置の製造方法を提供することにある。
上記目的を達成するため、本発明によれば、基板の上に下地膜を形成する工程と、前記下地膜の上に、第1のレジストパターンを形成する工程と、前記第1のレジストパターンに真空紫外線を照射する工程と、前記下地膜の上に、第2のレジストパターンを形成する工程と、前記第1及び第2のレジストパターンをマスクとして前記下地膜をエッチングする工程と、前記第1及び第2のレジストパターンを除去する工程と、を備えたことを特徴とする微細パターン形成方法が提供される。
ここで、前記真空紫外線の照射により前記第1のレジストパターンを縮小させるものとすることができる。
またさらに、前記下地膜の上に前記第1のレジストパターンを形成する際に、前記真空紫外線の照射による前記縮小を考慮したパターンサイズで形成することができる。
また、前記真空紫外線を照射した後の前記第1のレジストパターンは、ライン幅が100ナノメータ以下の部分を含むものとすることができる。
また、前記真空紫外線を照射した後の前記第1のレジストパターンにおけるライン幅に対するスペースの比率は1よりも大なるものとすることができる。
また、前記第2のレジストパターンは、前記第1のレジストパターンとは異なる材料からなるものとすることができる。
また、前記第1のレジストパターンを形成する際に用いる露光光源の波長は、前記第2のレジストパターンを形成する際に用いる露光光源の波長よりも短いものとすることができる。
また、前記真空紫外線は、ピーク波長が200ナノメータ以下であるものとすることができる。
また、前記真空紫外線の照射エネルギーを3.9J/cm以上とすることができる。 また、酸素の含有量が1ppm以下の非酸化性雰囲気において前記真空紫外線を照射することができる。
また、前記第2のレジストパターンに真空紫外線を照射する工程をさらに備えたものとすることができる。
一方、本発明によれば、微細構造体を有する半導体装置の製造方法であって、上記のいずれかの微細パターン形成方法によって前記微細構造体を形成することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、以下に挙げる効果が得られる。
すなわちまず、本発明によれば、微細なパターンとそれ以外のパターンとに分けることにより、微細なパターンに対して真空紫外線を照射することにより、現像後レジストパターンのエッジラフネスを低減することと、SEM耐性を改善することと、エッチング後の表面荒れを低減することと、エッチングでのレジスト変形を低減することと、エッチング後の下地膜パターンのエッジラフネスを低減することができる。
続いて行なう第2リソグラフィで形成したレジストパターンは、材料的にエッチング耐性・SEM耐性が良いものを用いることができるので、微細なパターンもその他のパターンも、ドライエッチングに必要なレジストパターンのエッチング耐性とSEM耐性を与えることができ、高精度に下地膜を加工することが可能となる。
またさらに、第2リソグラフィで形成したレジストパターンに対しても真空紫外線を照射することにより、エッチング耐性とSEM耐性とLERをさらに向上することができる。
また、露光・現像でパターンニングされたフォトレジストのパターンサイズを、VUV光キュア処理することにより、縮小することができる。その縮小量をパターンサイズ別・パターン種顛別に調べて、その値に基づきフォトマスクのパターンを補正することにより、より微細な所望のパターンを形成することができる。
そして、本発明によれば、これらの微細パターン形成方法を適用することにより、精度良く形成された微細パターンを構成要素として備える半導体装置を容易に製造することができる。
すなわち、本発明によれば、微細パターンを確実且つ容易に製造することができ、産業上のメリットは多大である。
以下、図面を参照しつつ本発明の実施の形態について説明する。
図1及び図2は、本発明の実施の形態にかかる微細パターン形成方法の要部を表す工程断面図である。
まず、図1(a)に表したように、基板3の上に下地膜2を形成し、第1リソグラフィ用のフォトレジスト1を塗布する。基板3としては、例えばシリコンウェーハや、その他各種の半導体、絶縁体、導電体などからなる基板を用途に応じて用いることができる。また、下地膜2も、シリコン酸化膜やシリコン窒化膜、ポリシリコン膜や、その他各種の半導体、絶縁体、導電体などからなる膜を用途に応じて用いることができる。またさらに、下地膜2は、単層からなるものでもよく、複数の膜を積層させたものでもよい。
フォトレジスト1は、露光光源の波長やパターンサイズなどに応じて適宜選択することができる。露光光源としてArFエキシマレーザー(波長193nm)を用いる場合には、アクリル系のレジストを用いることができる。フォトレジスト1を塗布した後に、ベーク処理を適宜実行する。
次に、図1(b)に表したように、マスク4を介してArFエキシマレーザ光5により露光を行なう。
引き続き、露光後の加熱処理(PEB)と現像処理を行い、図1(c)に表したように第1リソグラフィ用のレジストパターン1aを形成する。なお、後に詳述するように、このレジストパターン1aは、VUV光の照射によって縮小させるので、最終的に形成すべきパターンサイズよりも大きく形成する。
この後、図1(d)に表したように、レジストパターンの全面に真空紫外線(VUV光)6を照射する。照射方法は、連続的でも間欠的でもよい。
VUV光6を照射されたフォトレジストパターン1aは、膜中のポリマーが3次元的に架橋することにより緻密な膜構造を有するレジストパターンに変化する。その結果として、エッチング耐性が向上して表面荒れの低減・レジスト形状変化が抑制され、得られた下地膜パターンのエッジラフネスを低減できる。また、フォトレジスト膜の緻密化により、SEM耐性も向上する。さらに、ポリマーの架橋によりレジスト体積が収縮し、レジストパターン寸法が縮小する。この際に、パターンのエッジラフネスも低減される。
ただし、レジストパターン1aのサイズが縮小するので、ライン対スペース比率が変化する。従って、デザインルールを露光光の光学的な限界に設定した場合には、1:1(ラインに対するスペースの比率が1)の密なパターンは形成困難となる場合がある。このような場合には、ラインに対するスペースの比率が1以上となる疎なパターン部分のみについて、第1リソグラフィによって現像したレジストパターンにVUV光キュアを施すことにより、精密且つ微細なパターンの形成が可能となる。
レジストパターン1aに照射するVUV光6の波長は、200nm以下であることが望ましい。上述したように、レジストの少なくとも表面において架橋反応を促進させるためには、波長が200nm以下のVUV光6を照射することが効率的だからである。
また、VUV光6の照度は、10mW/cm以上とすることが望ましい。照度がこの値以上であれば、レジスト表面での架橋反応を実用的な時間内に進行させることができ、半導体装置の製造工程の一部として採用することが容易となるからである。具体的には、後に詳述するように、照射エネルギー3.9J/cm以上の露光量でキュア処理を行なうことが望ましい。
また、VUV光6を照射する際のレジストパターン1の周囲の雰囲気は、酸素(OまたはO)の含有量が1ppm以下の非酸化性雰囲気とすることが望ましい。雰囲気中に存在する酸素は、VUV光6の照射によりオゾンを生成し、基板3の表面に形成されたレジストパターン1aのアッシング(灰化)を促進するからである。
また、キュア処理中のフォトレジスト1aの温度が、マイナス20℃以上で、フォトレジスト1aのガラス転移温度以下となるように、温度を制御することが望ましい。この温度範囲であれば、レジスト1aの軟化が生ずることなく、架橋反応が実用的な速度で進行可能だからである。
図3は、本発明の方法を用いたArFレジスト1aのVUV光の照射エネルギーに対する赤外(IR)スペクトルを表すグラフ図である。すなわち、同図の横軸は波数、縦軸は吸収を表す。またここでは、VUV光6を照射しない(No Cure)サンプルと、1分間(3.9J/cm)照射したサンプルと、照射時間を2分間、4分間、8分間、12分間としたサンプルのスペクトルをそれぞれ表した。
照射エネルギー3.9J/cm以上(1分間以上)とすることにより、レジスト1a中の分子構造が変化することがわかる。
図4は、本発明の方法を用いたArFレジスト1aのVUV光6の照射時間(Curing Time)に対する屈折率の関係を表すグラフ図である。すなわち、同図の横軸はVUV光6の照射時間(分)を表し、縦軸はレジスト1aの屈折率を表す。
VUV光6を照射することで、レジスト1aの屈折率が大きくなる。つまり、VUV光6を照射することにより、レジスト1a中の分子構造が変化して緻密になったことがわかる。
図5は、本発明の方法を用いたArFレジスト1aのVUV光6の照射時間に対するラインエッジラフネス(LER)の関係を表すグラフ図である。すなわち、同図の横軸はVUV光6の照射時間(分)を表し、縦軸はラインエッジラフネスの量(nm)を表す。
ここで、レジスト1aのパターンは、ライン・アンド・スペース(L/S)を130nmとした。照射時間が1分間(照射エネルギー3.9J/cm)以上の露光量で、レジスト1aの膜質が緻密に変化したことに対応して、パターンのラインエッジラフネス(LER)が大幅に低減できた。
図6は、本発明の方法を用いたArFレジスト1aのVUV光6の照射時間に対する寸法縮小量の関係を表すグラフ図である。すなわち、同図の横軸はVUV光6の照射時間(分)を表し、縦軸はレジスト1aの縮小量(nm)を表す。
ここでも、レジスト1aのパターンは、ライン・アンド・スペース(L/S)を130nmとした。VUV光6を照射することで、レジスト1aの膜質が緻密に変化したことに対応して、パターン寸法を縮小できることがわかる。
図7は、本発明の方法を用いたArFレジスト1aのVUV光6の照射時間に対するSEM耐性の関係を表すグラフ図である。すなわち、同図の横軸はVUV光6の照射時間(分)を表し、縦軸は30秒間のSEM観察によるレジスト1aのサイズ変化量(nm)を表す。ここでも、レジスト1aのパターンは、ライン・アンド・スペース(L/S)を130nmとした。
露光・現像プロセスにより形成されたレジストパターン1aは、SEM観察中に、電子ビーム照射のダメージによりパターン寸法が変化してしまう。これに対して、VUV光6を照射することによって、パターン寸法変化を低減できることがわかる。
以上、図3乃至図7に関して説明したように、現像後のレジストパターン1aに対してVUV光6を照射することにより、その膜質を緻密に改質し、ラインエッジラフネスを低下させたり、SEM耐性を向上させることができる。そしてさらに、パターン寸法の縮小効果により、微細なパターンの形成が可能となる。特に、パターン幅が100ナノメータ以下の微細なパターンを形成する際に、VUV光によるキュアを施すと、強固で微細なレジストパターンを形成でき、エッジラフネスが抑制され、エッチングやSEM観察に対する耐性も高くできる点で有利である。
再び図1に戻って説明を続けると、次に、図1(e)に表したように、VUVキュアされたレジストパターン1bの上に、第2パターンのリソグラフィに用いるフォトレジスト21を塗布する。この場合、レジストパターン1bは、VUVキュアにより膜の分子が架橋しており、フォトレジスト21の溶媒に溶けることがない。
フォトレジスト21としては、第1リソグラフィによって形成されたフォトレジスト1aとは異なる材料のものを用いることができる。すなわち、エッチングやSEM観察に対する耐性の高いフォトレジスト21を用いることができる。そして、第2パターンのリソグラフィは、レジスト1aとは異なる光源により行うことができる。例えば、第2パターンの露光光源としてKrFエキシマレーザー(波長248nm)を用い、フォトレジスト21として化学増幅型の材料を用いることができる。フォトレジスト21を塗布した後に、ベーク処理を適宜実行する。
次に、図2(a)に表したように、マスク24を介して、KrFエキシマレーザー光25により露光を行なう。
引き続き、露光後の加熱処理(PEB)と現像処理を行い、図2(b)に表したように、レジストパターン21aを形成する。
次に、このようにしてパターンニングされたレジスト1bと21aとをマスクにして、下地膜2をドライエッチング装置などによりエッチングを行い、図2(c)に表したようにパターン2aの形成を行う。
その後、図2(d)に表したように、レジスト1bと21aを除去してパターン2aが完成する。
図8は、本発明の方法を用いた場合の第1リソグラフィと第2リソグラフィのパターン分割例を表す模式図である。すなわち、同図(a)は、形成しようとするパターン2aを表す平面図である。このようなパターン2aを形成するために、同図(b)に表したように、パターン31とパターン32に分割してレジストパターンを形成することができる。ここで、パターン31は、第1リソグラフィとVUVキュアにより形成するレジストパターンであり、パターン32は、第2リソグラフィにより形成するパターンを表す。
図9は、本具体例のレジストパターン形成工程を説明する平面図である。
すなわち、まず図9(a)に表したように、第1リソグラフィによって現像したレジストパターン1aを形成する。これは、図1(a)乃至(c)に関して前述した工程により形成する。
次に、このレジストパターン1aにVUV光を照射してキュアすると、図9(b)に表したレジストパターン1bが得られる。これは、図1(d)に関して前述した工程に対応する。VUVキュア処理によってパターン寸法が縮小されている。このようにして、微細なパターンを形成することができる。
その後、図9(c)に表したように、第2リソグラフィによってレジストパターン21aを形成する。これは、図1(e)乃至図2(b)に関して前述した工程に対応する。
しかる後に、これらレジストパターン1bとレジストパターン21aをマスクとして用いて下地膜をエッチングすることにより、図9(d)に表したように下地膜パターン2aが形成される。
以上説明したように、本実施形態によれば、形成すべきパターンのうちで、微細な部分について、第1のレジストパターンを形成しVUVキュア処理を施すことによってパターンを縮小させるとともにエッジラフネスを低減させ、さらにエッチングやSEMなどに対する耐性を向上させて精密に形成することができる。そして、微細でない部分については、エッチングやSEM観察などに対する耐性の高いレジストを用いて第2リソグラフィによってパターンを形成することができる。
本発明の微細パターン形成方法は、半導体装置の製造に用いて好適である。すなわち、半導体層、絶縁膜、導電層、電極などの各種の要素のパターニングに際して、ライン幅が微細で疎なパターンの形成が必要とされる場合、本発明を適用することにより、レジストパターンの変形や「倒れ」を防ぎ、エッジラフネスが抑制され、エッチング耐性やSEM耐性も高い微細なパターンを容易に形成することができる。その結果として、従来よりも高い集積度の高性能半導体装置を製造することが可能となる。
図10及び図11は、本実施形態の変型例にかかる微細パターン形成方法を表す工程断面図である。これらの図については、図1乃至図9に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
本変型例においては、第2リソグラフィによって現像したレジストパターンに対しても、現像後にVUVキュア処理を施す。すなわち、図11(c)に表したように、第2リソグラフィにより形成されたレジストパターン21aに対して、UVU光6を照射することにより、エッジラフネスを低減し、エッチングやSEM観察などに対する耐性を向上させることができる。
なお、このVUVキュア処理に際してサイズが縮小するので、第2リソグラフィにおいては、最終的なサイズよりも大きめにレジストパターン21aを形成しておく。また、図11(c)に表したVUVキュア処理に際しては、第1リソグラフィによって形成されたレジストパターン1bもさらに耐性が向上し、またサイズが縮小する場合があるので、この縮小量も考慮してレジストパターンのサイズを決定することが望ましい。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
例えば、本発明の形成方法により得られる微細パターンを含む構造体の具体的な構造やサイズ、材料などついては、当業者が適宜設計変更して適用したものも、本発明の要旨を含む限り、本発明の範囲に包含される。
また、半導体装置を構成する各層の形成方法、形成条件、加工条件、エッチング条件、熱処理条件などについても、具体例にとして前述したもの以外にも当業者が適宜設計したものも本発明の範囲に包含される。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての触媒CVD装置及び触媒CVD法は、本発明の範囲に包含される。
本発明の実施の形態にかかる微細パターン形成方法の要部を表す工程断面図である。 本発明の実施の形態にかかる微細パターン形成方法の要部を表す工程断面図である。 本発明の方法を用いたArFレジスト1aのVUV光の照射エネルギーに対する赤外(IR)スペクトルを表すグラフ図である。 本発明の方法を用いたArFレジスト1aのVUV光6の照射時間(Curing Time)に対する屈折率の関係を表すグラフ図である。 本発明の方法を用いたArFレジスト1aのVUV光6の照射時間に対するラインエッジラフネス(LER)の関係を表すグラフ図である。 本発明の方法を用いたArFレジスト1aのVUV光6の照射時間に対する寸法縮小量の関係を表すグラフ図である。 本発明の方法を用いたArFレジスト1aのVUV光6の照射時間に対するSEM耐性の関係を表すグラフ図である。 本発明の方法を用いた場合の第1リソグラフィと第2リソグラフィのパターン分割例を表す模式図である。 本具体例のレジストパターン形成工程を説明する平面図である。 本実施形態の変型例にかかる微細パターン形成方法を表す工程断面図である。 本実施形態の変型例にかかる微細パターン形成方法を表す工程断面図である。
符号の説明
1 フォトレジスト
1a、1b レジストパターン
2 下地膜
2a 下地膜パターン
3 基板
4 マスク
5 エキシマレーザ光
6 VUV光
21 フォトレジスト
21a レジストパターン
24 マスク
25 エキシマレーザー光
31 パターン
32 パターン

Claims (12)

  1. 基板の上に下地膜を形成する工程と、
    前記下地膜の上に、第1のレジストパターンを形成する工程と、
    前記第1のレジストパターンに真空紫外線を照射する工程と、
    前記下地膜の上に、第2のレジストパターンを形成する工程と、
    前記第1及び第2のレジストパターンをマスクとして前記下地膜をエッチングする工程と、
    前記第1及び第2のレジストパターンを除去する工程と、
    を備えたことを特徴とする微細パターン形成方法。
  2. 前記真空紫外線の照射により前記第1のレジストパターンを縮小させることを特徴とする請求項1記載の微細パターン形成方法。
  3. 前記下地膜の上に前記第1のレジストパターンを形成する際に、前記真空紫外線の照射による前記縮小を考慮したパターンサイズで形成することを特徴とする請求項2記載の微細パターン形成方法。
  4. 前記真空紫外線を照射した後の前記第1のレジストパターンは、ライン幅が100ナノメータ以下の部分を含むことを特徴とする請求項1〜3のいずれか1つに記載の微細パターン形成方法。
  5. 前記真空紫外線を照射した後の前記第1のレジストパターンにおけるライン幅に対するスペースの比率は1よりも大なることを特徴とする請求項1〜4のいずれか1つに記載の微細パターン形成方法。
  6. 前記第2のレジストパターンは、前記第1のレジストパターンとは異なる材料からなることを特徴とする請求項1〜5のいずれか1つに記載の微細パターン形成方法。
  7. 前記第1のレジストパターンを形成する際に用いる露光光源の波長は、前記第2のレジストパターンを形成する際に用いる露光光源の波長よりも短いことを特徴とする請求項1〜6のいずれか1つに記載の微細パターン形成方法。
  8. 前記真空紫外線は、ピーク波長が200ナノメータ以下であることを特徴とする請求項1〜7のいずれか1つに記載の微細パターン形成方法。
  9. 前記真空紫外線の照射エネルギーを3.9J/cm以上とすることを特徴とする請求項1〜8のいずれか1つに記載の微細パターン形成方法。
  10. 酸素の含有量が1ppm以下の非酸化性雰囲気において前記真空紫外線を照射することを特徴とする請求項1〜9のいずれか1つに記載の微細パターン形成方法。
  11. 前記第2のレジストパターンに真空紫外線を照射する工程をさらに備えたことを特徴とする請求項1〜10のいずれか1つに記載の微細パターン形成方法。
  12. 微細構造体を有する半導体装置の製造方法であって、請求項1〜11のいずれか1つに記載の微細パターン形成方法によって前記微細構造体を形成することを特徴とする半導体装置の製造方法。

JP2004000347A 2004-01-05 2004-01-05 微細パターン形成方法及び半導体装置の製造方法 Pending JP2005197349A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004000347A JP2005197349A (ja) 2004-01-05 2004-01-05 微細パターン形成方法及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004000347A JP2005197349A (ja) 2004-01-05 2004-01-05 微細パターン形成方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005197349A true JP2005197349A (ja) 2005-07-21

Family

ID=34816215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004000347A Pending JP2005197349A (ja) 2004-01-05 2004-01-05 微細パターン形成方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005197349A (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243177A (ja) * 2006-03-07 2007-09-20 Internatl Business Mach Corp <Ibm> ゲートパターンを形成するための二重露光二重レジスト層プロセス
JP2008185970A (ja) * 2007-01-31 2008-08-14 Renesas Technology Corp パターンの形成方法、電子デバイスの製造方法および電子デバイス
JP2008191341A (ja) * 2007-02-02 2008-08-21 Jsr Corp ポジ型感放射線性樹脂組成物及びレジストパターン形成方法
JP2008198988A (ja) * 2007-01-16 2008-08-28 Hitachi High-Technologies Corp プラズマ処理方法
EP1975718A2 (en) 2007-03-26 2008-10-01 FUJIFILM Corporation Surface-treating agent for pattern formation and pattern-forming method using the surface-treating agent
JP2008306143A (ja) * 2007-06-11 2008-12-18 Toshiba Corp パターン形成方法
WO2008153155A1 (ja) 2007-06-15 2008-12-18 Fujifilm Corporation パターン形成用表面処理剤、及び該処理剤を用いたパターン形成方法
WO2009022504A1 (ja) * 2007-08-10 2009-02-19 Tokyo Ohka Kogyo Co., Ltd. 微細パターン形成方法及び被覆膜形成用材料
JP2009093150A (ja) * 2007-09-20 2009-04-30 Shin Etsu Chem Co Ltd パターン形成方法並びにこれに用いるレジスト材料
JP2009139926A (ja) * 2007-08-22 2009-06-25 Shin Etsu Chem Co Ltd パターン形成方法
WO2009084515A1 (ja) * 2007-12-28 2009-07-09 Sumitomo Chemical Company, Limited レジスト処理方法
JP2009157338A (ja) * 2007-12-05 2009-07-16 Shin Etsu Chem Co Ltd パターン形成方法並びにこれに用いるレジスト材料
JP2009175660A (ja) * 2007-12-28 2009-08-06 Sumitomo Chemical Co Ltd レジスト処理方法
JP2009300978A (ja) * 2008-06-17 2009-12-24 Shin-Etsu Chemical Co Ltd パターン形成方法並びにこれに用いるレジスト材料
JP2012059956A (ja) * 2010-09-09 2012-03-22 Tokyo Electron Ltd レジストパターン形成方法及びその装置
US8158332B2 (en) 2009-01-20 2012-04-17 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
US8716385B2 (en) 2008-12-15 2014-05-06 Central Glass Company, Limited Polymerizable fluoromonomer, fluoropolymer, resist material, and method of pattern formation
US9390941B2 (en) 2009-11-17 2016-07-12 Hitachi High-Technologies Corporation Sample processing apparatus, sample processing system, and method for processing sample
JP2018159828A (ja) * 2017-03-23 2018-10-11 株式会社Screenホールディングス 露光装置、基板処理装置、基板の露光方法および基板処理方法
CN111492314A (zh) * 2017-12-26 2020-08-04 东京毅力科创株式会社 光照射装置

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243177A (ja) * 2006-03-07 2007-09-20 Internatl Business Mach Corp <Ibm> ゲートパターンを形成するための二重露光二重レジスト層プロセス
JP2008198988A (ja) * 2007-01-16 2008-08-28 Hitachi High-Technologies Corp プラズマ処理方法
JP2008185970A (ja) * 2007-01-31 2008-08-14 Renesas Technology Corp パターンの形成方法、電子デバイスの製造方法および電子デバイス
JP2008191341A (ja) * 2007-02-02 2008-08-21 Jsr Corp ポジ型感放射線性樹脂組成物及びレジストパターン形成方法
EP1975718A2 (en) 2007-03-26 2008-10-01 FUJIFILM Corporation Surface-treating agent for pattern formation and pattern-forming method using the surface-treating agent
US8088566B2 (en) 2007-03-26 2012-01-03 Fujifilm Corporation Surface-treating agent for pattern formation and pattern-forming method using the surface-treating agent
US8431330B2 (en) 2007-03-26 2013-04-30 Fujifilm Corporation Surface-treating agent for pattern formation and pattern-forming method using the surface-treating agent
JP2008306143A (ja) * 2007-06-11 2008-12-18 Toshiba Corp パターン形成方法
JP4560066B2 (ja) * 2007-06-11 2010-10-13 株式会社東芝 パターン形成方法
WO2008153155A1 (ja) 2007-06-15 2008-12-18 Fujifilm Corporation パターン形成用表面処理剤、及び該処理剤を用いたパターン形成方法
WO2009022504A1 (ja) * 2007-08-10 2009-02-19 Tokyo Ohka Kogyo Co., Ltd. 微細パターン形成方法及び被覆膜形成用材料
KR101348460B1 (ko) * 2007-08-22 2014-01-15 신에쓰 가가꾸 고교 가부시끼가이샤 패턴 형성 방법
JP2009139926A (ja) * 2007-08-22 2009-06-25 Shin Etsu Chem Co Ltd パターン形成方法
US8741548B2 (en) 2007-08-22 2014-06-03 Shin-Etsu Chemical Co., Ltd. Patterning process
TWI416271B (zh) * 2007-09-20 2013-11-21 Shinetsu Chemical Co 圖型形成方法及其所使用之光阻材料
KR101310584B1 (ko) * 2007-09-20 2013-09-23 신에쓰 가가꾸 고교 가부시끼가이샤 패턴 형성 방법 및 이것에 이용되는 레지스트 재료
JP2009093150A (ja) * 2007-09-20 2009-04-30 Shin Etsu Chem Co Ltd パターン形成方法並びにこれに用いるレジスト材料
JP2009157338A (ja) * 2007-12-05 2009-07-16 Shin Etsu Chem Co Ltd パターン形成方法並びにこれに用いるレジスト材料
JP2009175660A (ja) * 2007-12-28 2009-08-06 Sumitomo Chemical Co Ltd レジスト処理方法
WO2009084515A1 (ja) * 2007-12-28 2009-07-09 Sumitomo Chemical Company, Limited レジスト処理方法
JP2009175668A (ja) * 2007-12-28 2009-08-06 Sumitomo Chemical Co Ltd レジスト処理方法
JP2009300978A (ja) * 2008-06-17 2009-12-24 Shin-Etsu Chemical Co Ltd パターン形成方法並びにこれに用いるレジスト材料
US8716385B2 (en) 2008-12-15 2014-05-06 Central Glass Company, Limited Polymerizable fluoromonomer, fluoropolymer, resist material, and method of pattern formation
US9678426B2 (en) 2008-12-15 2017-06-13 Central Glass Company, Limited Polymerizable fluoromonomer, fluoropolymer, resist material, and method of pattern formation
US9678425B2 (en) 2008-12-15 2017-06-13 Central Glass Company, Limited Polymerizable fluoromonomer, fluoropolymer, resist material, and method of pattern formation
US8158332B2 (en) 2009-01-20 2012-04-17 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
US9390941B2 (en) 2009-11-17 2016-07-12 Hitachi High-Technologies Corporation Sample processing apparatus, sample processing system, and method for processing sample
JP2012059956A (ja) * 2010-09-09 2012-03-22 Tokyo Electron Ltd レジストパターン形成方法及びその装置
JP2018159828A (ja) * 2017-03-23 2018-10-11 株式会社Screenホールディングス 露光装置、基板処理装置、基板の露光方法および基板処理方法
CN111492314A (zh) * 2017-12-26 2020-08-04 东京毅力科创株式会社 光照射装置

Similar Documents

Publication Publication Date Title
JP2005197349A (ja) 微細パターン形成方法及び半導体装置の製造方法
US6716571B2 (en) Selective photoresist hardening to facilitate lateral trimming
TW533505B (en) Process for forming sub-lithographic photoresist features
US20080292991A1 (en) High fidelity multiple resist patterning
US8158332B2 (en) Method of manufacturing a semiconductor device
TW200523989A (en) Method for forming resist pattern and method for manufacturing semiconductor device
US8753804B2 (en) Line width roughness improvement with noble gas plasma
US8012675B2 (en) Method of patterning target layer on substrate
KR20070070036A (ko) 반도체 소자의 제조 방법
JP2011078978A (ja) ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
US7851136B2 (en) Stabilization of deep ultraviolet photoresist
JP3660258B2 (ja) 微細レジストパターンおよび微細パターンの形成方法並びに半導体装置の製造方法
US6815359B2 (en) Process for improving the etch stability of ultra-thin photoresist
Dan Hutcheson The first nanochips
KR100772801B1 (ko) 반도체 소자의 제조 방법
JP6129773B2 (ja) パターン形成方法
KR101078719B1 (ko) 반도체 소자의 제조방법
JP2004273940A (ja) パターン形成方法およびパターン形成装置
JP2017147314A (ja) パターン形成方法
KR100819647B1 (ko) 반도체 소자의 제조 방법
KR100645835B1 (ko) 반도체 소자의 감광막패턴 형성 방법
JP3553897B2 (ja) 微細レジストパターンの形成方法及び半導体装置の製造方法
JP2005197348A (ja) 半導体製造装置及び半導体装置の製造方法
JP3439488B2 (ja) 半導体装置の製造方法
JP3441439B2 (ja) 微細レジストパターン形成方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20050422

Free format text: JAPANESE INTERMEDIATE CODE: A711