JP3660258B2 - 微細レジストパターンおよび微細パターンの形成方法並びに半導体装置の製造方法 - Google Patents
微細レジストパターンおよび微細パターンの形成方法並びに半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3660258B2 JP3660258B2 JP2001059800A JP2001059800A JP3660258B2 JP 3660258 B2 JP3660258 B2 JP 3660258B2 JP 2001059800 A JP2001059800 A JP 2001059800A JP 2001059800 A JP2001059800 A JP 2001059800A JP 3660258 B2 JP3660258 B2 JP 3660258B2
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- resist
- forming
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electrodes Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Materials For Photolithography (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、微細レジストパターン、微細パターンの形成方法および半導体装置の製造方法に関し、特に、半導体装置の製造において微細な記憶保持パターンを形成するための微細レジストパターンおよび微細パターンの形成方法並びに半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
図５にて、半導体装置を製造する際の従来の微細パターンの形成方法、すなわち円筒状パターン形成方法について説明する。
図５（Ａ）〜（Ｄ）は、従来のレジストパターンの形成方法において、各工程における半導体装置を示す概略断面図である。なお、同図において、円筒状パターン５と接続される活性化領域については、簡単のため図示を省略する。
【０００３】
まず、同図（Ａ）に示すように、露光・現像・エッチング工程が行われる。すなわち、まず、基板１上に、レジスト２を塗布する。その後、露光・現像・エッチングを行い、レジスト２に、凹状部を形成する。これにより、半導体装置の露光・現像・エッチング工程が終了する。
【０００４】
次に、同図（Ｂ）に示すように、ポリシリコン膜形成工程が行われる。すなわち、露光・現像・エッチング工程後の半導体装置において、凹状部を有するレジスト２の表面に、ポリシリコン膜３を成膜する。これにより、半導体装置のポリシリコン膜形成工程が終了する。
【０００５】
次に、同図（Ｃ）に示すように、酸化膜形成工程が行われる。すなわち、ポリシリコン膜形成工程後の半導体装置において、ポリシリコン膜３が形成されたレジスト２上に、さらに、酸化膜４を成膜する。これにより、半導体装置の酸化膜形成工程が終了する。
【０００６】
最後に、同図（Ｄ）に示すように、エッチバック工程が行われる。すなわち、酸化膜形成工程後の半導体装置において、ポリシリコン膜３と酸化膜４とが形成されたレジスト２表面の全面をエッチバックして、凹状部以外の領域のポリシリコン膜３と酸化膜４とを除去する。そして、ポリシリコン膜３ａの所望の円筒状パターン５を形成する。これにより、半導体装置の微細パターン形成についての全工程が完了することになる。
【０００７】
【発明が解決しようとする課題】
近年、半導体装置の高集積化に対する要求は、技術の進展とともに益々高まっている。そして、記憶保持に関わる半導体装置についても、同様の要求があり、少ない容積の中で大きな記憶保持容量を確保できる半導体装置の開発が盛んに進められている。すなわち、半導体装置に形成される記憶保持パターンは、極めて微細なパターンであることが必要となっている。
【０００８】
ところが、上記の従来の技術においては、極めて微細なパターンを形成することが難しかった。すなわち、露光部の光線波長やレンズ開口数を変更して解像度を向上すれば、露光・現像・エッチング工程において、より微細な凹状部を形成することができる。しかし、成膜工程において、その微細な凹状部にポリシリコン膜や酸化膜を一定の品質で形成することは、技術的に難しい問題があった。そして、凹状部が微細なものになればなるほど、その克服すべく問題は大きなものとなっていた。
【０００９】
この発明は上述したような問題点を解消するためになされたもので、複雑な製造工程を経ることなく、半導体装置の表面にさらに微細なパターンを形成することができる微細レジストパターンおよび微細パターンの形成方法並びに半導体装置の製造方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】
本願発明者は、上記課題を解決するために研究を重ねた結果、次の事項を知るに至った。すなわち、基板上に塗布するレジストとして、ポリビニルフェノールの水酸基をt-ブトキシカルボニル基（ｔ−ＢＯＣ基）とアセタール基とによって保護した共重合ポリマーをメインポリマーとするレジストを用いる。このレジストは、そのレジスト表面への露光量の大きさによって、次の三種類の化学的態様を有することになる。
【００１１】
まず、第一の態様としては、上述のレジストの表面に、高い露光量の露光を行った場合である。この場合には、レジストが露光により架橋して、その後に特定の元素としてのシリコン（Ｓｉ）を含むガスと接触しても、シリコンと結合（シリル化）することはない。
【００１２】
次に、第二の態様としては、レジストの表面に、中程度の露光量の露光を行った場合である。この場合には、レジストが露光により架橋せずに脱保護化して、その後にシリコンを含むガスと接触すると、シリル化することになる。
【００１３】
そして、第三の態様としては、レジストの表面に、低い露光量の露光（まったく露光しない場合も含む。）を行った場合である。この場合には、レジストは露光により脱保護化することも、架橋することもなく、その後にシリコン含有ガスと接触しても、シリル化しない。
【００１４】
本発明は上記研究結果より、上述の課題を解決するためになされたものであり、すなわち、この発明の請求項１記載の発明にかかる微細レジストパターンの形成方法は、基板上に、フェノール性水酸基が保護基によって保護された構造を有するレジスト層を形成する工程と、前記レジスト層に第一のパターンで第一の露光を行い、該第一の露光を受けた第一の露光領域と該第一の露光を受けない第一の非露光領域とを形成し、該第一の露光領域における前記レジスト層の前記保護基を外す工程と、前記第一の露光領域の外縁から所定間隔で縮小した第二のパターンで前記第一の露光領域に対して第二の露光を行い、前記第一の露光領域のうちで該第二の露光を受けた第二の露光領域と該第二の露光を受けない第三の露光領域とを形成する工程と、前記レジスト層にシリコン含有ガスを接触させて前記第三の露光領域の前記レジスト層をシリル化する工程と、前記第一の非露光領域を除去する工程と、前記第二の露光領域を除去して前記第三の露光領域からなるレジストパターンを形成する工程とを備えたものである。
【００１５】
また、請求項２記載の発明にかかる微細レジストパターンの形成方法は、上記請求項１に記載の発明において、前記保護基をアセタール基およびｔ−ブトキシカルボニル基としたものである。
【００１６】
また、請求項３記載の発明にかかる微細レジストパターンの形成方法は、上記請求項１又は請求項２に記載の発明において、前記第三の露光領域からなるレジストパターンを形成する工程を酸素プラズマによるエッチング工程としたものである。
【００１７】
また、請求項４記載の発明にかかる微細レジストパターンの形成方法は、上記請求項１〜請求項３のいずれかに記載の発明において、前記第三の露光領域からなるレジストパターンを、円形状、矩形状、ライン・アンド・スペース形状および十字形状よりなる群から選ばれるいずれか１のパターンとしたものである。
【００１８】
また、請求項５記載の発明にかかる半導体装置の製造方法は、上記請求項１〜請求項４のいずれか１に記載の微細レジストパターンの形成方法を用いることを特徴とするものである。
【００２０】
また、この発明の請求項６記載の発明にかかる微細パターンの形成方法は、基板上に被加工層を形成する工程と、前記被加工層の上に第一のレジスト層を形成する工程と、前記第一のレジスト層の上に、フェノール性水酸基が保護基によって保護された構造を有する第二のレジスト層を形成する工程と、前記第二のレジスト層に第一のパターンで第一の露光を行い、該第一の露光を受けた第一の露光領域と該第一の露光を受けない第一の非露光領域とを形成し、該第一の露光領域における前記第二のレジスト層の前記保護基を外す工程と、前記第一の露光領域の外縁から所定間隔で縮小した第二のパターンで前記第一の露光領域に対して第二の露光を行い、前記第一の露光領域のうちで該第二の露光を受けた第二の露光領域と該第二の露光を受けない第三の露光領域とを形成する工程と、前記第二のレジスト層にシリコン含有ガスを接触させて前記第三の露光領域の前記第二のレジスト層をシリル化する工程と、前記第一の非露光領域をエッチングにより除去し前記第一のレジスト層の第一の露出領域を形成する工程と、前記第一のレジスト層の第一の露出領域をエッチングにより除去し前記被加工層の第一の露出領域を形成するとともに、前記第二のレジスト層の第二の露光領域をエッチングにより除去し前記第一のレジスト層の第二の露出領域を形成する工程と、前記被加工層の第一の露出領域を一定厚さエッチングにより除去する工程と、前記第一のレジスト層の第二の露出領域をエッチングにより除去し前記被加工層の第二の露出領域を形成する工程と、前記第二のレジスト層の第三の露光領域をマスクとして、前記被加工層の第一の露出領域をエッチングにより除去し、前記被加工層の第二の露出領域を所定厚さ残してエッチングすることにより、前記被加工層のパターンを形成する工程とを備えたものである。
【００２１】
また、請求項７記載の発明にかかる微細パターンの形成方法は、上記請求項６に記載の発明において、前記保護基をアセタール基およびｔ−ブトキシカルボニル基としたものである。
【００２２】
また、請求項８記載の発明にかかる微細パターンの形成方法は、上記請求項６又は請求項７に記載の発明において、前記被加工層の第一の露出領域を形成するとともに、前記第一のレジスト層の露出領域を形成する工程を酸素プラズマによるエッチング工程としたものである。
【００２３】
また、請求項９記載の発明にかかる微細パターンの形成方法は、上記請求項６〜請求項８のいずれかに記載の発明において、前記被加工層の第二の露出領域を形成する工程を酸素プラズマによるエッチング工程としたものである。
【００２４】
また、請求項１０記載の発明にかかる微細パターンの形成方法は、上記請求項６〜請求項９のいずれかに記載の発明において、前記被加工層のパターンを、円形状、矩形状、ライン・アンド・スペース形状および十字形状よりなる群から選ばれるいずれか１のパターンとしたものである。
【００２５】
また、この発明の請求項１１記載の発明にかかる半導体装置の製造方法は、上記請求項６〜請求項１０のいずれか１に記載の微細パターンの形成方法を用いることを特徴とするものである。
【００２６】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図面に基づいて詳細に説明する。図１（Ａ）〜（Ｊ）は、本発明の実施の形態１の微細パターンの形成方法において、各工程における半導体装置を示す概略断面図である。
なお、同図において、微細パターン７ｂと接続される活性化領域については、簡単のため図示を省略する。
【００２７】
まず、図１（Ａ）に示すように、積層工程が行われる。すなわち、最初に、基板６上に、被加工層７を形成する。ここで、例えば、基板６はＳｉＯ２からなり、半導体装置の層間膜として機能する。他方、被加工層７はポリシリコンからなり、半導体装置の被加工基板として機能する。そして、基板６上に、被加工層７を0.5μｍ程度の膜厚で成膜するのが好適である。
【００２８】
次に、第一のレジスト層としての下層レジスト８を、被加工層７上に塗布した後に、これを熱架橋する。ここで、下層レジスト８としては、例えば、材質にノボラックレジスト（例えば、住友化学製ｉ線レジストＰＦＩ-３８）を用いることができる。さらに、このときの下層レジスト２の膜厚は、いわゆる回転塗布により0.4μｍ程度の膜厚とすることが好適であり、その場合の熱架橋は 200〜300℃の温度にて達成することができる。
【００２９】
次に、第二のレジスト層としての上層レジスト９を、下層レジスト８上に塗布する。ここで、上層レジスト９は、上述したように、一定条件の下でシリコン含有ガス中にてシリコンと結合するシリル化レジストである。このシリル化レジストは、例えば、ポリビニルフェノール系ポリマーのフェノール性水酸基をｔ−ＢＯＣ基とアセタール基とで保護したポリマーをメインポリマーとしたものであり、さらにこれをPGMEA等の溶媒に溶解させて、酸発生剤（例えば、Triphenylsulfonium triflate）を添加して調合したものである。そして、このシリル化レジストを、回転塗布により、下層レジスト８上に、0.03〜0.07μｍの薄膜にて形成することが好適である。
【００３０】
このようにして、半導体装置の積層工程が終了する。なお、下層レジスト８は、上述のように、塗布工程後に高温で熱処理されている。そのため、その後に塗布される上層レジスト９は、下層レジスト８と混ざり合うことなく良好に塗布されることになる。
【００３１】
次に、図１（Ｂ）に示すように、第一露光工程が行われる。すなわち、積層工程後の半導体装置において、半導体装置の上層レジスト９の表面に、第一のパターンで第一露光１０を行う。そして、第一露光１０を受けた第一の露光領域としての上層レジスト第一領域９ｂと、第一露光１０を受けない第一の非露光領域としての上層レジスト非第一領域９ａとを形成する。
【００３２】
ここで、第一露光１０については、紫外線、Ｘ線、電子線等の高エネルギ照射が可能な光源を用いることができ、 例えば、アルゴンフロライド・エキシマレーザ（ＡｒＦエキシマレーザ）を光源とした場合には、第一露光１０の照射量を３〜８mJ/cm２とすることが好適である。
なお、この第一露光１０を行う図示せぬ露光部には、第一のパターンに対応した所定の開口を有する第一マスクが設置されることになる。そして、本実施の形態１においては、第一マスクとして矩形状の開口を有するマスクを用いており、その開口の形状は、例えば、縦0.9μｍ×横1.9μｍとすることができる。
【００３３】
こうして、第一露光１０を受けた上層レジスト第一領域９ｂは、その中程度の露光量により、分解（脱保護化）する。すなわち、上層レジスト９において、第一露光１０により分解状態にある上層レジスト第一領域９ｂと、第一露光１０を受けずに分解状態にない上層レジスト非第一領域９ａとの、化学的性質の異なる二領域が発生する。
これにより、半導体装置の第一露光工程が終了する。
【００３４】
次に、図１（Ｃ）に示すように、第二露光工程が行われる。すなわち、第一露光工程後の半導体装置において、上層レジスト第一領域９ｂ上に、第二のパターンで第二露光１１を行い、110〜130℃にて約１分間の熱処理をする。そして、上層レジスト第一領域９ｂのうちで、第二露光１１を受けた第二の露光領域としての上層レジスト第二領域９ｃと、第二露光１１を受けない第三の露光領域としての上層レジスト第三領域９ｄとを形成する。
【００３５】
ここで、この第二露光工程においては、上述のＡｒＦエキシマレーザを光源とした場合には、照射量を100〜300mJ/cm２とすることが好適である。すなわち、第二露光工程における第二露光１１の露光量は、上述の第一露光工程における第一露光１０の露光量に比べて、大きなものとなっている。
なお、この第二露光１１を行う露光部には、第二のパターンに対応した所定の開口を有する第二マスクが設置されることになる。そして、本実施の形態１においては、第二マスクとして矩形状の開口を有するマスクを用いており、その開口の形状は、例えば、縦0.7μｍ×横1.7μｍとすることができる。すなわち、上層レジスト第二領域９ｃは、上層レジスト第一領域９ａの外縁から所定間隔で縮小したものである。
【００３６】
こうして、第二露光１１を受けた上層レジスト第二領域９ｃは、その大きな露光量により架橋する。すなわち、上層レジスト９において、第二露光１１により架橋した上層レジスト第二領域９ｃと、第一露光１０のみを受けて第二露光１１を受けずに分解した上層レジスト第三領域９ｄと、第一露光１０と第二露光１１のいずれも受けずに架橋も分解もしない上層レジスト非第一領域９ａとの、化学的性質の異なる三領域が発生する。
これにより、半導体装置の第二露光工程が終了する。
【００３７】
次に、図１（Ｄ）に示すように、シリル化処理工程が行われる。すなわち、第二露光工程後の半導体装置は、特定のガスとしてのシリコン含有気体にさらされる。
ここで、シリコン含有気体としては、例えば、ジメチルシリルジメチルアミン(DMSDMA)を用いることができる。なお、図１（Ｄ）中の記号Ｓｉはシリコン含有気体を示し、半導体装置の露出面がシリコン含有気体と接触している状態である。
【００３８】
そして、シリコン含有気体と接触することにより、上層レジスト第三領域９ｄのみがシリル化して、上層レジストパターン９ｅを形成することになる。すなわち、大きな露光１１を受けないで中程度の露光１０のみを受けて分解状態にある上層レジスト第三領域９ｄのみが、フェノール性水酸基とDMSDMAとの化学反応により、その領域内にシリコンを取り込むことになる。そして、まったく露光を受けていない上層レジスト非第一領域９ａと、架橋された上層レジスト第二領域９ｃとについては、シリコンを取り込まない。
このようにして、半導体装置のシリル化処理工程が終了する。
【００３９】
次に、図１（Ｅ）に示すように、第三露光工程が行われる。すなわち、シリル化処理工程後の半導体装置において、上層レジスト９の全領域、すなわち、上層レジスト非第一領域９ａと上層レジスト第二領域９ｃと上層レジストパターン９ｅとについて、第三露光１２を行う。そして、熱処理をすることにより、上層レジスト非第一領域９ａは分解する。
ここで、第三露光１２は、例えば、上述のＡｒＦエキシマレーザを光源とした場合には、照射量を3〜8mJ/cm２とすることが好適である。
このようにして、半導体装置の第三露光工程が終了する。
【００４０】
次に、図１（Ｆ）に示すように、第一除去工程が行われる。すなわち、第三露光工程後の半導体装置において、第三露光工程により分解した上層レジスト非第一領域９ａをエッチングにより除去する。そして、第一のレジスト層の第一の露出領域としての下層レジスト８の露出領域を形成する。
【００４１】
ここで、第一除去工程におけるエッチング除去方法としては、例えば、アルカリ現像液による湿式現像方法を用いることができる。これにより、上層レジスト非第一領域９ａは溶解除去される。これに対して、上層レジスト第二領域９ｃについては、架橋しているためアルカリ現像液に溶解しない。また、上層レジストパターン９ｅについても、シリル化しているためアルカリ現像液に溶解しない。
このようにして、半導体装置の第一除去工程が終了する。
【００４２】
次に、図１（Ｇ）に示すように、第二除去工程が行われる。すなわち、第一除去工程後の半導体装置において、上層レジスト第二領域９ｃと、下層レジスト８における露出領域（第一のレジスト層の第一の露出領域）とが、エッチングにより除去される。これにより、上層レジスト９については、上層レジストパターン９ｅのみが残存する。そして、下層レジスト８については、下層レジスト第三領域８ａと、第一のレジスト層の第二の露出領域としての下層レジスト第二領域８ｂとが残存する。そして、被加工層７については、非第一領域において第一の露出領域が形成されることになる。
【００４３】
ここで、第二除去工程における除去方法としては、例えば、酸素プラズマによるエッチング（ドライ現像）方法を用いることができる。この場合、上層レジストパターン９ｅについては、シリル化されており所定のエッチングガスとしての酸素ガスに対する耐性が強化されているために、酸素プラズマ処理を受けてもエッチング除去されない。これに対して、非第一領域の下層レジストについては酸素プラズマ処理によりエッチング除去されるとともに、シリル化していない上層レジスト第二領域９ｃについても酸素プラズマ処理によりエッチング除去される。また、エッチングの処理条件は、例えば、ラムリサーチ社製エッチング装置ＴＣＰ−９４００を用いた場合、最高出力200W、最低出力5Wの条件で、約１５秒の処理時間が必要となる。
このようにして、半導体装置の第二除去工程が終了する。
【００４４】
次に、図１（Ｈ）に示すように、第三除去工程が行われる。すなわち、第二除去工程後の半導体装置において、下層レジスト第二領域８ｂと上層レジストパターン９ｅとをエッチングマスクとして、露出領域である非第一領域の被加工層７を、所望の膜厚Ｌ１だけエッチング除去して、被加工層残存部７ａを形成する。ここで、例えば、ポリシリコンにて形成される被加工層７の膜厚が0.5μｍであるとすると、除去される被加工層７の膜厚Ｌ１を約0.05μｍとするのが好適である。
このようにして、半導体装置の第三除去工程が終了する。
【００４５】
次に、図１（Ｉ）に示すように、第四除去工程が行われる。すなわち、第三除去工程後の半導体装置において、下層レジスト第二領域８ｂ（第一のレジスト層の第二の露出領域）のみをエッチング除去する。そして、被加工層残存部７ａの第二の露出領域を形成する。ここで、第四除去工程における除去方法としては、例えば、上述した酸素プラズマによるエッチング方法を用いることができる。このようにして、半導体装置の第四除去工程が終了する。
【００４６】
次に、図１（Ｊ）に示すように、第五除去工程が行われる。すなわち、第四除去工程後の半導体装置において、上述の第三除去工程と同様に、被加工層７のエッチング除去を行う。すなわち、上層レジストパターン９ｅをマスクとして、第一の露出領域として非第一領域の被加工層７については、そのすべてがエッチング除去される。そして、第二の露出領域として第二領域の被加工層７については、所望の膜厚Ｌ２を残して、それ以外がエッチング除去される。ここで、残存する第二領域の被加工層７の膜厚Ｌ２は、上述の第三除去工程にて除去した被加工層７の膜厚Ｌ１とほぼ等しい。
こうして、半導体装置の第五除去工程が終了して、所望の被加工層の微細パターン７ｂが形成されることになる。
【００４７】
以上説明したように、本実施の形態１のように構成された微細パターンの形成方法及び半導体装置においては、ポリシリコン膜の成膜工程を微細パターン７ｂの形成後に行うのではなく、ポリシリコン膜を予め基板６上に被加工層７として積層した後に、下層レジスト８と上層レジスト９とのレジスト層を積層している。
そして、上層レジスト９は、高い露光量の第二露光１１を行うと架橋した上層レジスト第二領域９ｃを形成して、その後シリル化せずにその領域が最終的にポジ型レジストとして機能する。一方、中露光量の第一露光１０を行うと脱保護化した上層レジスト第一領域９ｂを形成して、その後シリル化してその領域がネガ型レジストとして機能する。さらに、第一露光１０及び第二露光１１を行わない上層レジスト非第一領域９ａにおいては、その後シリル化せずにその領域がポジ型レジストとして機能する。
そして、このような上層レジスト９の化学的性質を利用して、複数の露光工程と除去工程とを行うことにより、半導体装置の表面に極めて微細なパターンを形成することができる。
【００４８】
なお、本実施の形態１においては、基板６上に、被加工層７、下層レジスト８、上層レジスト９を形成した半導体装置において、被加工層７の微細パターンを形成した。これとは別に、基板６上にレジスト層としての上層レジスト９のみを形成した半導体装置において、本実施の形態１における図１（Ａ）〜（Ｄ）と同様の工程を経た後に、上層レジスト非第一領域９ａと上層レジスト第二領域９ｃとをエッチング除去する工程を経ることによって、レジスト層の微細レジストパターンを形成することができる。
【００４９】
実施の形態２．
以下、この発明の実施の形態２を図面に基づいて詳細に説明する。図２（Ａ）〜（Ｃ）は、本発明の実施の形態２を示す微細パターンの形成方法を示す概略図である。
本実施の形態２においては、露光部に設置される第一マスク２０と第二マスク２１の形状、半導体装置に形成される微細パターン２５の形状が、前記実施の形態１と相違する。すなわち、前記実施の形態１における第一マスク等の開口形状が矩形状であるのに対して、本実施の形態２においては第一マスク等の開口形状が円形状となっている。
そして、本実施の形態２においては、前記実施の形態１と同様に、複数の露光工程、除去工程等を経て、半導体装置上に被加工層の微細パターン２５を形成する。
【００５０】
以下、図２（Ａ）〜（Ｃ）にて、第一マスク２０、第二マスク２１、微細パターン２５の相互の関係について、詳細に説明する。
まず、同図（Ａ）は、第一露光工程時に用いられる第一マスク２０を示す概略図である。第一マスク２０には、直径Ｄ１の円形状の開口を有する第一マスク開口部２０ａが設けられている。そして、この第一マスク２０に向けて、光源から第一露光に対応した光が照射される。この光源光は、第一マスク開口部２０ａのみを透過して、投影レンズを介して、半導体装置の上層レジスト表面を照射する。こうして、投影レンズの倍率に対応して、上層レジスト上に、直径ｄ１の上層レジスト第一領域を形成する。
【００５１】
次に、同図（Ｂ）は、第二露光工程時に用いられる第二マスク２１を示す概略図である。第二マスク２１には、直径Ｄ２の円形状の開口を有する第二マスク開口部２１ａが設けられている。ここで、第二マスク開口部２１ａの直径Ｄ２は、第一マスク開口部２０ａの直径Ｄ１より小さく形成されている。そして、この第二マスク２１に向けて、光源から第二露光に対応した光が照射される。この光源光は、第二マスク開口部２１ａのみを透過して、半導体装置の上層レジスト表面を照射する。こうして、上層レジスト上に、直径ｄ２の上層レジスト第二領域を形成する。
【００５２】
最後に、同図（Ｃ）は、半導体装置に形成される微細パターン２５を示す概略図である。上述の第一マスク２０による第一露光工程、第二マスク２１による第二露光工程を経た後に、前記実施の形態１と同様に、第三露光工程、複数の除去工程を行う。これにより、最終的に半導体装置には、同図の斜線で示す外径ｄ１、内径ｄ２の凸部を有する微細パターン２５が形成されることになる。
【００５３】
以上説明したように、本実施の形態２のように構成された微細パターンの形成方法においては、比較的自由な形状の、極めて微細なパターンを半導体装置に形成することができる。
【００５４】
実施の形態３．
以下、この発明の実施の形態３を図面に基づいて詳細に説明する。図３（Ａ）〜（Ｃ）は、本発明の実施の形態３を示す微細パターンの形成方法を示す概略図である。
本実施の形態３においては、第一マスク３０と第二マスク３１の形状、微細パターン３５の形状が、前記実施の形態２と相違する。すなわち、前記実施の形態２における微細パターンの形状が円形状であるのに対して、本実施の形態３においては微細パターンの形状が十字形状となっている。
そして、本実施の形態３においては、前記実施の形態２と同様に、複数の露光工程、除去工程等を経て、半導体装置上に被加工層の微細パターン３５を形成する。
【００５５】
以下、図３（Ａ）〜（Ｃ）にて、第一マスク３０、第二マスク３１、微細パターン３５の相互の関係について、詳細に説明する。
まず、同図（Ａ）は、第一露光工程時に用いられる第一マスク３０を示す概略図である。第一マスク３０には、縦Ｍ２×横Ｍ１の矩形状の開口を有する第一マスク開口部３０ａが設けられている。そして、この第一マスク３０に向けて、光源から第一露光に対応した光が照射される。この光源光は、第一マスク開口部３０ａのみを透過して、投影レンズを介して、半導体装置の上層レジスト表面を照射する。こうして、投影レンズの倍率に対応して、上層レジスト上に、縦ｍ２×横ｍ１の矩形状の上層レジスト第一領域を形成する。
【００５６】
次に、同図（Ｂ）は、第二露光工程時に用いられる第二マスク３１を示す概略図である。第二マスク３１には、縦Ｍ４×横Ｍ３の範囲内に４つの矩形状の第二マスク開口部３１ａ、３１ｂ、３１ｃ、３１ｄが、その中央部に十字形状部を設けるように形成されている。ここで、第二マスク開口部３１ａ、３１ｂ、３１ｃ、３１ｄの縦Ｍ４×横Ｍ３の範囲は、第一マスク開口部３０ａの縦Ｍ２×横Ｍ１より小さく形成されている。そして、この第二マスク３１に向けて、光源から第二露光に対応した光が照射される。この光源光は、第二マスク開口部３１ａ、３１ｂ、３１ｃ、３１ｄを透過して、半導体装置の上層レジスト表面を照射する。こうして、上層レジスト上に、縦ｍ４×横ｍ３の範囲内に４つの矩形状の上層レジスト第二領域を形成する。
【００５７】
最後に、同図（Ｃ）は、半導体装置に形成される微細パターン３５を示す概略図である。上述の第一マスク３０による第一露光工程、第二マスク３１による第二露光工程を経た後に、前記実施の形態２と同様に、第三露光工程、複数の除去工程を行う。これにより、最終的に半導体装置には、同図の斜線で示すように内部に十字形状の凸部を有する微細パターン３５が形成されることになる。
【００５８】
以上説明したように、本実施の形態３のように構成された微細パターンの形成方法においては、比較的自由な形状の、極めて微細なパターンを半導体装置に形成することができる。
【００５９】
実施の形態４．
以下、この発明の実施の形態４を図面に基づいて詳細に説明する。図４（Ａ）〜（Ｃ）は、本発明の実施の形態４を示す微細パターンの形成方法を示す概略図である。
本実施の形態４においては、第一マスク４０と第二マスク４１の形状、微細パターン４５の形状が、前記実施の形態２と相違する。すなわち、前記実施の形態２における微細パターンの形状が円形状であるのに対して、本実施の形態４においては微細パターンの形状がライン・アンド・スペース形状となっている。
そして、本実施の形態４においては、前記実施の形態２と同様に、複数の露光工程、除去工程等を経て、半導体装置上に被加工層の微細パターン４５を形成する。
【００６０】
以下、図４（Ａ）〜（Ｃ）にて、第一マスク４０、第二マスク４１、微細パターン４５の相互の関係について、詳細に説明する。
まず、同図（Ａ）は、第一露光工程時に用いられる第一マスク４０を示す概略図である。第一マスク４０には、縦Ｎ２×横Ｎ１の矩形状の開口を有する第一マスク開口部４０ａが設けられている。そして、この第一マスク４０に向けて、光源から第一露光に対応した光が照射される。この光源光は、第一マスク開口部４０ａのみを透過して、投影レンズを介して、半導体装置の上層レジスト表面を照射する。こうして、投影レンズの倍率に対応して、上層レジスト上に、縦ｎ２×横ｎ１の矩形状の上層レジスト第一領域を形成する。
【００６１】
次に、同図（Ｂ）は、第二露光工程時に用いられる第二マスク４１を示す概略図である。第二マスク４１には、縦Ｎ２×横Ｎ１の範囲内に５つの矩形状の第二マスク開口部４１ａ、４１ｂ、４１ｃ、４１ｄ、４１ｅが、均等な間隔で設けられている。ここで、第二マスク開口部４１ａ、４１ｂ、４１ｃ、４１ｄ、４１ｅの縦の長さはＮ２となっており、第一マスク開口部３０ａの縦長Ｎ２と等しく形成されている。これに対して、第二マスク開口部４１ａ、４１ｂ、４１ｃ、４１ｄ、４１ｅのそれぞれの横幅は、第一マスク開口部３０ａの横長Ｎ１の１/１１の長さとなるように形成されている。そして、この第二マスク４１に向けて、光源から第二露光に対応した光が照射される。この光源光は、第二マスク開口部４１ａ、４１ｂ、４１ｃ、４１ｄ、４１ｅを透過して、半導体装置の上層レジスト表面を照射する。こうして、上層レジスト上に、縦ｎ２×横ｎ１の範囲内に５つの矩形状の上層レジスト第二領域を形成する。
【００６２】
最後に、同図（Ｃ）は、半導体装置に形成される微細パターン４５を示す概略図である。上述の第一マスク４０による第一露光工程、第二マスク４１による第二露光工程を経た後に、前記実施の形態２と同様に、第三露光工程、複数の除去工程を行う。これにより、最終的に半導体装置には、同図の斜線で示すように６つの凸部を有するライン・アンド・スペースとしての微細パターン４５が形成されることになる。
【００６３】
以上説明したように、本実施の形態４のように構成された微細レジストパターンの形成方法においては、比較的自由な形状の、極めて微細なパターンを半導体装置に形成することができる。
【００６４】
なお、上記各実施の形態においては、被加工層７としてポリシリコンを用いて半導体装置の微細パターンを形成したが、その代わりに、被加工層７として低誘電率材料としての有機材料（例えば、デユポン製シルク等である。）を用いることもできる。そして、例えば、第一マスクにはライン・アンド・スペースの開口部を設け、第二マスクには円形状の開口部を設ければ、ライン・アンド・スペースの凸部の中央に円形状の凹部を有する、低誘電率材料からなる微細パターンを形成することができる。
【００６５】
また、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等や、各工程の手順、回数等は上記各実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等や、各工程の手順、回数等にすることができる。
【００６６】
【発明の効果】
本発明は以上のように構成されているので、ポリシリコン膜等の成膜工程を微細パターンの形成後に行う必要がないことに加えて、比較的自由な形状の、極めて微細なパターンを形成することができる微細レジストパターンおよび微細パターンの形成方法並びに半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１を示す微細パターンの形成方法において、各工程における半導体装置を示す概略断面図である。
【図２】 本発明の実施の形態２に示す微細パターンの形成方法において、（Ａ）第一露光工程時に用いられる第一マスクを示す概略図と、（Ｂ）第二露光工程時に用いられる第二マスクを示す概略図と、（Ｃ）半導体装置に形成される微細パターンを示す概略図とである。
【図３】 本発明の実施の形態３に示す微細パターンの形成方法において、（Ａ）第一露光工程時に用いられる第一マスクを示す概略図と、（Ｂ）第二露光工程時に用いられる第二マスクを示す概略図と、（Ｃ）半導体装置に形成される微細パターンを示す概略図とである。
【図４】 本発明の実施の形態４に示す微細パターンの形成方法において、（Ａ）第一露光工程時に用いられる第一マスクを示す概略図と、（Ｂ）第二露光工程時に用いられる第二マスクを示す概略図と、（Ｃ）半導体装置に形成される微細パターンを示す概略図とである。
【図５】 従来の微細パターンの形成方法において、各工程における半導体装置を示す概略断面図である。
【符号の説明】
６ 基板、 ７ 被加工層、 ７ａ 被加工層残存部、
７ｂ 微細パターン、 ８ 下層レジスト、 ８ａ 下層レジスト第三領域、
８ｂ 下層レジスト第二領域、 ９ 上層レジスト、
９ａ 上層レジスト非第一領域、 ９ｂ 上層レジスト第一領域、
９ｃ 上層レジスト第二領域、 ９ｄ 上層レジスト第三領域、
９ｅ 上層レジストパターン、 １０ 第一露光、 １１ 第二露光、
１２ 第三露光、 ２０、３０、４０ 第一マスク、
２０ａ、３０ａ、４０ａ 第一マスク開口部、 ２１、３１、４１ 第二マスク、
２１ａ、３１ａ〜３１ｄ、４１ａ〜４１ｅ 第二マスク開口部、
２５、３５、４５ 微細パターン。
【発明の属する技術分野】
この発明は、微細レジストパターン、微細パターンの形成方法および半導体装置の製造方法に関し、特に、半導体装置の製造において微細な記憶保持パターンを形成するための微細レジストパターンおよび微細パターンの形成方法並びに半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
図５にて、半導体装置を製造する際の従来の微細パターンの形成方法、すなわち円筒状パターン形成方法について説明する。
図５（Ａ）〜（Ｄ）は、従来のレジストパターンの形成方法において、各工程における半導体装置を示す概略断面図である。なお、同図において、円筒状パターン５と接続される活性化領域については、簡単のため図示を省略する。
【０００３】
まず、同図（Ａ）に示すように、露光・現像・エッチング工程が行われる。すなわち、まず、基板１上に、レジスト２を塗布する。その後、露光・現像・エッチングを行い、レジスト２に、凹状部を形成する。これにより、半導体装置の露光・現像・エッチング工程が終了する。
【０００４】
次に、同図（Ｂ）に示すように、ポリシリコン膜形成工程が行われる。すなわち、露光・現像・エッチング工程後の半導体装置において、凹状部を有するレジスト２の表面に、ポリシリコン膜３を成膜する。これにより、半導体装置のポリシリコン膜形成工程が終了する。
【０００５】
次に、同図（Ｃ）に示すように、酸化膜形成工程が行われる。すなわち、ポリシリコン膜形成工程後の半導体装置において、ポリシリコン膜３が形成されたレジスト２上に、さらに、酸化膜４を成膜する。これにより、半導体装置の酸化膜形成工程が終了する。
【０００６】
最後に、同図（Ｄ）に示すように、エッチバック工程が行われる。すなわち、酸化膜形成工程後の半導体装置において、ポリシリコン膜３と酸化膜４とが形成されたレジスト２表面の全面をエッチバックして、凹状部以外の領域のポリシリコン膜３と酸化膜４とを除去する。そして、ポリシリコン膜３ａの所望の円筒状パターン５を形成する。これにより、半導体装置の微細パターン形成についての全工程が完了することになる。
【０００７】
【発明が解決しようとする課題】
近年、半導体装置の高集積化に対する要求は、技術の進展とともに益々高まっている。そして、記憶保持に関わる半導体装置についても、同様の要求があり、少ない容積の中で大きな記憶保持容量を確保できる半導体装置の開発が盛んに進められている。すなわち、半導体装置に形成される記憶保持パターンは、極めて微細なパターンであることが必要となっている。
【０００８】
ところが、上記の従来の技術においては、極めて微細なパターンを形成することが難しかった。すなわち、露光部の光線波長やレンズ開口数を変更して解像度を向上すれば、露光・現像・エッチング工程において、より微細な凹状部を形成することができる。しかし、成膜工程において、その微細な凹状部にポリシリコン膜や酸化膜を一定の品質で形成することは、技術的に難しい問題があった。そして、凹状部が微細なものになればなるほど、その克服すべく問題は大きなものとなっていた。
【０００９】
この発明は上述したような問題点を解消するためになされたもので、複雑な製造工程を経ることなく、半導体装置の表面にさらに微細なパターンを形成することができる微細レジストパターンおよび微細パターンの形成方法並びに半導体装置の製造方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】
本願発明者は、上記課題を解決するために研究を重ねた結果、次の事項を知るに至った。すなわち、基板上に塗布するレジストとして、ポリビニルフェノールの水酸基をt-ブトキシカルボニル基（ｔ−ＢＯＣ基）とアセタール基とによって保護した共重合ポリマーをメインポリマーとするレジストを用いる。このレジストは、そのレジスト表面への露光量の大きさによって、次の三種類の化学的態様を有することになる。
【００１１】
まず、第一の態様としては、上述のレジストの表面に、高い露光量の露光を行った場合である。この場合には、レジストが露光により架橋して、その後に特定の元素としてのシリコン（Ｓｉ）を含むガスと接触しても、シリコンと結合（シリル化）することはない。
【００１２】
次に、第二の態様としては、レジストの表面に、中程度の露光量の露光を行った場合である。この場合には、レジストが露光により架橋せずに脱保護化して、その後にシリコンを含むガスと接触すると、シリル化することになる。
【００１３】
そして、第三の態様としては、レジストの表面に、低い露光量の露光（まったく露光しない場合も含む。）を行った場合である。この場合には、レジストは露光により脱保護化することも、架橋することもなく、その後にシリコン含有ガスと接触しても、シリル化しない。
【００１４】
本発明は上記研究結果より、上述の課題を解決するためになされたものであり、すなわち、この発明の請求項１記載の発明にかかる微細レジストパターンの形成方法は、基板上に、フェノール性水酸基が保護基によって保護された構造を有するレジスト層を形成する工程と、前記レジスト層に第一のパターンで第一の露光を行い、該第一の露光を受けた第一の露光領域と該第一の露光を受けない第一の非露光領域とを形成し、該第一の露光領域における前記レジスト層の前記保護基を外す工程と、前記第一の露光領域の外縁から所定間隔で縮小した第二のパターンで前記第一の露光領域に対して第二の露光を行い、前記第一の露光領域のうちで該第二の露光を受けた第二の露光領域と該第二の露光を受けない第三の露光領域とを形成する工程と、前記レジスト層にシリコン含有ガスを接触させて前記第三の露光領域の前記レジスト層をシリル化する工程と、前記第一の非露光領域を除去する工程と、前記第二の露光領域を除去して前記第三の露光領域からなるレジストパターンを形成する工程とを備えたものである。
【００１５】
また、請求項２記載の発明にかかる微細レジストパターンの形成方法は、上記請求項１に記載の発明において、前記保護基をアセタール基およびｔ−ブトキシカルボニル基としたものである。
【００１６】
また、請求項３記載の発明にかかる微細レジストパターンの形成方法は、上記請求項１又は請求項２に記載の発明において、前記第三の露光領域からなるレジストパターンを形成する工程を酸素プラズマによるエッチング工程としたものである。
【００１７】
また、請求項４記載の発明にかかる微細レジストパターンの形成方法は、上記請求項１〜請求項３のいずれかに記載の発明において、前記第三の露光領域からなるレジストパターンを、円形状、矩形状、ライン・アンド・スペース形状および十字形状よりなる群から選ばれるいずれか１のパターンとしたものである。
【００１８】
また、請求項５記載の発明にかかる半導体装置の製造方法は、上記請求項１〜請求項４のいずれか１に記載の微細レジストパターンの形成方法を用いることを特徴とするものである。
【００２０】
また、この発明の請求項６記載の発明にかかる微細パターンの形成方法は、基板上に被加工層を形成する工程と、前記被加工層の上に第一のレジスト層を形成する工程と、前記第一のレジスト層の上に、フェノール性水酸基が保護基によって保護された構造を有する第二のレジスト層を形成する工程と、前記第二のレジスト層に第一のパターンで第一の露光を行い、該第一の露光を受けた第一の露光領域と該第一の露光を受けない第一の非露光領域とを形成し、該第一の露光領域における前記第二のレジスト層の前記保護基を外す工程と、前記第一の露光領域の外縁から所定間隔で縮小した第二のパターンで前記第一の露光領域に対して第二の露光を行い、前記第一の露光領域のうちで該第二の露光を受けた第二の露光領域と該第二の露光を受けない第三の露光領域とを形成する工程と、前記第二のレジスト層にシリコン含有ガスを接触させて前記第三の露光領域の前記第二のレジスト層をシリル化する工程と、前記第一の非露光領域をエッチングにより除去し前記第一のレジスト層の第一の露出領域を形成する工程と、前記第一のレジスト層の第一の露出領域をエッチングにより除去し前記被加工層の第一の露出領域を形成するとともに、前記第二のレジスト層の第二の露光領域をエッチングにより除去し前記第一のレジスト層の第二の露出領域を形成する工程と、前記被加工層の第一の露出領域を一定厚さエッチングにより除去する工程と、前記第一のレジスト層の第二の露出領域をエッチングにより除去し前記被加工層の第二の露出領域を形成する工程と、前記第二のレジスト層の第三の露光領域をマスクとして、前記被加工層の第一の露出領域をエッチングにより除去し、前記被加工層の第二の露出領域を所定厚さ残してエッチングすることにより、前記被加工層のパターンを形成する工程とを備えたものである。
【００２１】
また、請求項７記載の発明にかかる微細パターンの形成方法は、上記請求項６に記載の発明において、前記保護基をアセタール基およびｔ−ブトキシカルボニル基としたものである。
【００２２】
また、請求項８記載の発明にかかる微細パターンの形成方法は、上記請求項６又は請求項７に記載の発明において、前記被加工層の第一の露出領域を形成するとともに、前記第一のレジスト層の露出領域を形成する工程を酸素プラズマによるエッチング工程としたものである。
【００２３】
また、請求項９記載の発明にかかる微細パターンの形成方法は、上記請求項６〜請求項８のいずれかに記載の発明において、前記被加工層の第二の露出領域を形成する工程を酸素プラズマによるエッチング工程としたものである。
【００２４】
また、請求項１０記載の発明にかかる微細パターンの形成方法は、上記請求項６〜請求項９のいずれかに記載の発明において、前記被加工層のパターンを、円形状、矩形状、ライン・アンド・スペース形状および十字形状よりなる群から選ばれるいずれか１のパターンとしたものである。
【００２５】
また、この発明の請求項１１記載の発明にかかる半導体装置の製造方法は、上記請求項６〜請求項１０のいずれか１に記載の微細パターンの形成方法を用いることを特徴とするものである。
【００２６】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図面に基づいて詳細に説明する。図１（Ａ）〜（Ｊ）は、本発明の実施の形態１の微細パターンの形成方法において、各工程における半導体装置を示す概略断面図である。
なお、同図において、微細パターン７ｂと接続される活性化領域については、簡単のため図示を省略する。
【００２７】
まず、図１（Ａ）に示すように、積層工程が行われる。すなわち、最初に、基板６上に、被加工層７を形成する。ここで、例えば、基板６はＳｉＯ２からなり、半導体装置の層間膜として機能する。他方、被加工層７はポリシリコンからなり、半導体装置の被加工基板として機能する。そして、基板６上に、被加工層７を0.5μｍ程度の膜厚で成膜するのが好適である。
【００２８】
次に、第一のレジスト層としての下層レジスト８を、被加工層７上に塗布した後に、これを熱架橋する。ここで、下層レジスト８としては、例えば、材質にノボラックレジスト（例えば、住友化学製ｉ線レジストＰＦＩ-３８）を用いることができる。さらに、このときの下層レジスト２の膜厚は、いわゆる回転塗布により0.4μｍ程度の膜厚とすることが好適であり、その場合の熱架橋は 200〜300℃の温度にて達成することができる。
【００２９】
次に、第二のレジスト層としての上層レジスト９を、下層レジスト８上に塗布する。ここで、上層レジスト９は、上述したように、一定条件の下でシリコン含有ガス中にてシリコンと結合するシリル化レジストである。このシリル化レジストは、例えば、ポリビニルフェノール系ポリマーのフェノール性水酸基をｔ−ＢＯＣ基とアセタール基とで保護したポリマーをメインポリマーとしたものであり、さらにこれをPGMEA等の溶媒に溶解させて、酸発生剤（例えば、Triphenylsulfonium triflate）を添加して調合したものである。そして、このシリル化レジストを、回転塗布により、下層レジスト８上に、0.03〜0.07μｍの薄膜にて形成することが好適である。
【００３０】
このようにして、半導体装置の積層工程が終了する。なお、下層レジスト８は、上述のように、塗布工程後に高温で熱処理されている。そのため、その後に塗布される上層レジスト９は、下層レジスト８と混ざり合うことなく良好に塗布されることになる。
【００３１】
次に、図１（Ｂ）に示すように、第一露光工程が行われる。すなわち、積層工程後の半導体装置において、半導体装置の上層レジスト９の表面に、第一のパターンで第一露光１０を行う。そして、第一露光１０を受けた第一の露光領域としての上層レジスト第一領域９ｂと、第一露光１０を受けない第一の非露光領域としての上層レジスト非第一領域９ａとを形成する。
【００３２】
ここで、第一露光１０については、紫外線、Ｘ線、電子線等の高エネルギ照射が可能な光源を用いることができ、 例えば、アルゴンフロライド・エキシマレーザ（ＡｒＦエキシマレーザ）を光源とした場合には、第一露光１０の照射量を３〜８mJ/cm２とすることが好適である。
なお、この第一露光１０を行う図示せぬ露光部には、第一のパターンに対応した所定の開口を有する第一マスクが設置されることになる。そして、本実施の形態１においては、第一マスクとして矩形状の開口を有するマスクを用いており、その開口の形状は、例えば、縦0.9μｍ×横1.9μｍとすることができる。
【００３３】
こうして、第一露光１０を受けた上層レジスト第一領域９ｂは、その中程度の露光量により、分解（脱保護化）する。すなわち、上層レジスト９において、第一露光１０により分解状態にある上層レジスト第一領域９ｂと、第一露光１０を受けずに分解状態にない上層レジスト非第一領域９ａとの、化学的性質の異なる二領域が発生する。
これにより、半導体装置の第一露光工程が終了する。
【００３４】
次に、図１（Ｃ）に示すように、第二露光工程が行われる。すなわち、第一露光工程後の半導体装置において、上層レジスト第一領域９ｂ上に、第二のパターンで第二露光１１を行い、110〜130℃にて約１分間の熱処理をする。そして、上層レジスト第一領域９ｂのうちで、第二露光１１を受けた第二の露光領域としての上層レジスト第二領域９ｃと、第二露光１１を受けない第三の露光領域としての上層レジスト第三領域９ｄとを形成する。
【００３５】
ここで、この第二露光工程においては、上述のＡｒＦエキシマレーザを光源とした場合には、照射量を100〜300mJ/cm２とすることが好適である。すなわち、第二露光工程における第二露光１１の露光量は、上述の第一露光工程における第一露光１０の露光量に比べて、大きなものとなっている。
なお、この第二露光１１を行う露光部には、第二のパターンに対応した所定の開口を有する第二マスクが設置されることになる。そして、本実施の形態１においては、第二マスクとして矩形状の開口を有するマスクを用いており、その開口の形状は、例えば、縦0.7μｍ×横1.7μｍとすることができる。すなわち、上層レジスト第二領域９ｃは、上層レジスト第一領域９ａの外縁から所定間隔で縮小したものである。
【００３６】
こうして、第二露光１１を受けた上層レジスト第二領域９ｃは、その大きな露光量により架橋する。すなわち、上層レジスト９において、第二露光１１により架橋した上層レジスト第二領域９ｃと、第一露光１０のみを受けて第二露光１１を受けずに分解した上層レジスト第三領域９ｄと、第一露光１０と第二露光１１のいずれも受けずに架橋も分解もしない上層レジスト非第一領域９ａとの、化学的性質の異なる三領域が発生する。
これにより、半導体装置の第二露光工程が終了する。
【００３７】
次に、図１（Ｄ）に示すように、シリル化処理工程が行われる。すなわち、第二露光工程後の半導体装置は、特定のガスとしてのシリコン含有気体にさらされる。
ここで、シリコン含有気体としては、例えば、ジメチルシリルジメチルアミン(DMSDMA)を用いることができる。なお、図１（Ｄ）中の記号Ｓｉはシリコン含有気体を示し、半導体装置の露出面がシリコン含有気体と接触している状態である。
【００３８】
そして、シリコン含有気体と接触することにより、上層レジスト第三領域９ｄのみがシリル化して、上層レジストパターン９ｅを形成することになる。すなわち、大きな露光１１を受けないで中程度の露光１０のみを受けて分解状態にある上層レジスト第三領域９ｄのみが、フェノール性水酸基とDMSDMAとの化学反応により、その領域内にシリコンを取り込むことになる。そして、まったく露光を受けていない上層レジスト非第一領域９ａと、架橋された上層レジスト第二領域９ｃとについては、シリコンを取り込まない。
このようにして、半導体装置のシリル化処理工程が終了する。
【００３９】
次に、図１（Ｅ）に示すように、第三露光工程が行われる。すなわち、シリル化処理工程後の半導体装置において、上層レジスト９の全領域、すなわち、上層レジスト非第一領域９ａと上層レジスト第二領域９ｃと上層レジストパターン９ｅとについて、第三露光１２を行う。そして、熱処理をすることにより、上層レジスト非第一領域９ａは分解する。
ここで、第三露光１２は、例えば、上述のＡｒＦエキシマレーザを光源とした場合には、照射量を3〜8mJ/cm２とすることが好適である。
このようにして、半導体装置の第三露光工程が終了する。
【００４０】
次に、図１（Ｆ）に示すように、第一除去工程が行われる。すなわち、第三露光工程後の半導体装置において、第三露光工程により分解した上層レジスト非第一領域９ａをエッチングにより除去する。そして、第一のレジスト層の第一の露出領域としての下層レジスト８の露出領域を形成する。
【００４１】
ここで、第一除去工程におけるエッチング除去方法としては、例えば、アルカリ現像液による湿式現像方法を用いることができる。これにより、上層レジスト非第一領域９ａは溶解除去される。これに対して、上層レジスト第二領域９ｃについては、架橋しているためアルカリ現像液に溶解しない。また、上層レジストパターン９ｅについても、シリル化しているためアルカリ現像液に溶解しない。
このようにして、半導体装置の第一除去工程が終了する。
【００４２】
次に、図１（Ｇ）に示すように、第二除去工程が行われる。すなわち、第一除去工程後の半導体装置において、上層レジスト第二領域９ｃと、下層レジスト８における露出領域（第一のレジスト層の第一の露出領域）とが、エッチングにより除去される。これにより、上層レジスト９については、上層レジストパターン９ｅのみが残存する。そして、下層レジスト８については、下層レジスト第三領域８ａと、第一のレジスト層の第二の露出領域としての下層レジスト第二領域８ｂとが残存する。そして、被加工層７については、非第一領域において第一の露出領域が形成されることになる。
【００４３】
ここで、第二除去工程における除去方法としては、例えば、酸素プラズマによるエッチング（ドライ現像）方法を用いることができる。この場合、上層レジストパターン９ｅについては、シリル化されており所定のエッチングガスとしての酸素ガスに対する耐性が強化されているために、酸素プラズマ処理を受けてもエッチング除去されない。これに対して、非第一領域の下層レジストについては酸素プラズマ処理によりエッチング除去されるとともに、シリル化していない上層レジスト第二領域９ｃについても酸素プラズマ処理によりエッチング除去される。また、エッチングの処理条件は、例えば、ラムリサーチ社製エッチング装置ＴＣＰ−９４００を用いた場合、最高出力200W、最低出力5Wの条件で、約１５秒の処理時間が必要となる。
このようにして、半導体装置の第二除去工程が終了する。
【００４４】
次に、図１（Ｈ）に示すように、第三除去工程が行われる。すなわち、第二除去工程後の半導体装置において、下層レジスト第二領域８ｂと上層レジストパターン９ｅとをエッチングマスクとして、露出領域である非第一領域の被加工層７を、所望の膜厚Ｌ１だけエッチング除去して、被加工層残存部７ａを形成する。ここで、例えば、ポリシリコンにて形成される被加工層７の膜厚が0.5μｍであるとすると、除去される被加工層７の膜厚Ｌ１を約0.05μｍとするのが好適である。
このようにして、半導体装置の第三除去工程が終了する。
【００４５】
次に、図１（Ｉ）に示すように、第四除去工程が行われる。すなわち、第三除去工程後の半導体装置において、下層レジスト第二領域８ｂ（第一のレジスト層の第二の露出領域）のみをエッチング除去する。そして、被加工層残存部７ａの第二の露出領域を形成する。ここで、第四除去工程における除去方法としては、例えば、上述した酸素プラズマによるエッチング方法を用いることができる。このようにして、半導体装置の第四除去工程が終了する。
【００４６】
次に、図１（Ｊ）に示すように、第五除去工程が行われる。すなわち、第四除去工程後の半導体装置において、上述の第三除去工程と同様に、被加工層７のエッチング除去を行う。すなわち、上層レジストパターン９ｅをマスクとして、第一の露出領域として非第一領域の被加工層７については、そのすべてがエッチング除去される。そして、第二の露出領域として第二領域の被加工層７については、所望の膜厚Ｌ２を残して、それ以外がエッチング除去される。ここで、残存する第二領域の被加工層７の膜厚Ｌ２は、上述の第三除去工程にて除去した被加工層７の膜厚Ｌ１とほぼ等しい。
こうして、半導体装置の第五除去工程が終了して、所望の被加工層の微細パターン７ｂが形成されることになる。
【００４７】
以上説明したように、本実施の形態１のように構成された微細パターンの形成方法及び半導体装置においては、ポリシリコン膜の成膜工程を微細パターン７ｂの形成後に行うのではなく、ポリシリコン膜を予め基板６上に被加工層７として積層した後に、下層レジスト８と上層レジスト９とのレジスト層を積層している。
そして、上層レジスト９は、高い露光量の第二露光１１を行うと架橋した上層レジスト第二領域９ｃを形成して、その後シリル化せずにその領域が最終的にポジ型レジストとして機能する。一方、中露光量の第一露光１０を行うと脱保護化した上層レジスト第一領域９ｂを形成して、その後シリル化してその領域がネガ型レジストとして機能する。さらに、第一露光１０及び第二露光１１を行わない上層レジスト非第一領域９ａにおいては、その後シリル化せずにその領域がポジ型レジストとして機能する。
そして、このような上層レジスト９の化学的性質を利用して、複数の露光工程と除去工程とを行うことにより、半導体装置の表面に極めて微細なパターンを形成することができる。
【００４８】
なお、本実施の形態１においては、基板６上に、被加工層７、下層レジスト８、上層レジスト９を形成した半導体装置において、被加工層７の微細パターンを形成した。これとは別に、基板６上にレジスト層としての上層レジスト９のみを形成した半導体装置において、本実施の形態１における図１（Ａ）〜（Ｄ）と同様の工程を経た後に、上層レジスト非第一領域９ａと上層レジスト第二領域９ｃとをエッチング除去する工程を経ることによって、レジスト層の微細レジストパターンを形成することができる。
【００４９】
実施の形態２．
以下、この発明の実施の形態２を図面に基づいて詳細に説明する。図２（Ａ）〜（Ｃ）は、本発明の実施の形態２を示す微細パターンの形成方法を示す概略図である。
本実施の形態２においては、露光部に設置される第一マスク２０と第二マスク２１の形状、半導体装置に形成される微細パターン２５の形状が、前記実施の形態１と相違する。すなわち、前記実施の形態１における第一マスク等の開口形状が矩形状であるのに対して、本実施の形態２においては第一マスク等の開口形状が円形状となっている。
そして、本実施の形態２においては、前記実施の形態１と同様に、複数の露光工程、除去工程等を経て、半導体装置上に被加工層の微細パターン２５を形成する。
【００５０】
以下、図２（Ａ）〜（Ｃ）にて、第一マスク２０、第二マスク２１、微細パターン２５の相互の関係について、詳細に説明する。
まず、同図（Ａ）は、第一露光工程時に用いられる第一マスク２０を示す概略図である。第一マスク２０には、直径Ｄ１の円形状の開口を有する第一マスク開口部２０ａが設けられている。そして、この第一マスク２０に向けて、光源から第一露光に対応した光が照射される。この光源光は、第一マスク開口部２０ａのみを透過して、投影レンズを介して、半導体装置の上層レジスト表面を照射する。こうして、投影レンズの倍率に対応して、上層レジスト上に、直径ｄ１の上層レジスト第一領域を形成する。
【００５１】
次に、同図（Ｂ）は、第二露光工程時に用いられる第二マスク２１を示す概略図である。第二マスク２１には、直径Ｄ２の円形状の開口を有する第二マスク開口部２１ａが設けられている。ここで、第二マスク開口部２１ａの直径Ｄ２は、第一マスク開口部２０ａの直径Ｄ１より小さく形成されている。そして、この第二マスク２１に向けて、光源から第二露光に対応した光が照射される。この光源光は、第二マスク開口部２１ａのみを透過して、半導体装置の上層レジスト表面を照射する。こうして、上層レジスト上に、直径ｄ２の上層レジスト第二領域を形成する。
【００５２】
最後に、同図（Ｃ）は、半導体装置に形成される微細パターン２５を示す概略図である。上述の第一マスク２０による第一露光工程、第二マスク２１による第二露光工程を経た後に、前記実施の形態１と同様に、第三露光工程、複数の除去工程を行う。これにより、最終的に半導体装置には、同図の斜線で示す外径ｄ１、内径ｄ２の凸部を有する微細パターン２５が形成されることになる。
【００５３】
以上説明したように、本実施の形態２のように構成された微細パターンの形成方法においては、比較的自由な形状の、極めて微細なパターンを半導体装置に形成することができる。
【００５４】
実施の形態３．
以下、この発明の実施の形態３を図面に基づいて詳細に説明する。図３（Ａ）〜（Ｃ）は、本発明の実施の形態３を示す微細パターンの形成方法を示す概略図である。
本実施の形態３においては、第一マスク３０と第二マスク３１の形状、微細パターン３５の形状が、前記実施の形態２と相違する。すなわち、前記実施の形態２における微細パターンの形状が円形状であるのに対して、本実施の形態３においては微細パターンの形状が十字形状となっている。
そして、本実施の形態３においては、前記実施の形態２と同様に、複数の露光工程、除去工程等を経て、半導体装置上に被加工層の微細パターン３５を形成する。
【００５５】
以下、図３（Ａ）〜（Ｃ）にて、第一マスク３０、第二マスク３１、微細パターン３５の相互の関係について、詳細に説明する。
まず、同図（Ａ）は、第一露光工程時に用いられる第一マスク３０を示す概略図である。第一マスク３０には、縦Ｍ２×横Ｍ１の矩形状の開口を有する第一マスク開口部３０ａが設けられている。そして、この第一マスク３０に向けて、光源から第一露光に対応した光が照射される。この光源光は、第一マスク開口部３０ａのみを透過して、投影レンズを介して、半導体装置の上層レジスト表面を照射する。こうして、投影レンズの倍率に対応して、上層レジスト上に、縦ｍ２×横ｍ１の矩形状の上層レジスト第一領域を形成する。
【００５６】
次に、同図（Ｂ）は、第二露光工程時に用いられる第二マスク３１を示す概略図である。第二マスク３１には、縦Ｍ４×横Ｍ３の範囲内に４つの矩形状の第二マスク開口部３１ａ、３１ｂ、３１ｃ、３１ｄが、その中央部に十字形状部を設けるように形成されている。ここで、第二マスク開口部３１ａ、３１ｂ、３１ｃ、３１ｄの縦Ｍ４×横Ｍ３の範囲は、第一マスク開口部３０ａの縦Ｍ２×横Ｍ１より小さく形成されている。そして、この第二マスク３１に向けて、光源から第二露光に対応した光が照射される。この光源光は、第二マスク開口部３１ａ、３１ｂ、３１ｃ、３１ｄを透過して、半導体装置の上層レジスト表面を照射する。こうして、上層レジスト上に、縦ｍ４×横ｍ３の範囲内に４つの矩形状の上層レジスト第二領域を形成する。
【００５７】
最後に、同図（Ｃ）は、半導体装置に形成される微細パターン３５を示す概略図である。上述の第一マスク３０による第一露光工程、第二マスク３１による第二露光工程を経た後に、前記実施の形態２と同様に、第三露光工程、複数の除去工程を行う。これにより、最終的に半導体装置には、同図の斜線で示すように内部に十字形状の凸部を有する微細パターン３５が形成されることになる。
【００５８】
以上説明したように、本実施の形態３のように構成された微細パターンの形成方法においては、比較的自由な形状の、極めて微細なパターンを半導体装置に形成することができる。
【００５９】
実施の形態４．
以下、この発明の実施の形態４を図面に基づいて詳細に説明する。図４（Ａ）〜（Ｃ）は、本発明の実施の形態４を示す微細パターンの形成方法を示す概略図である。
本実施の形態４においては、第一マスク４０と第二マスク４１の形状、微細パターン４５の形状が、前記実施の形態２と相違する。すなわち、前記実施の形態２における微細パターンの形状が円形状であるのに対して、本実施の形態４においては微細パターンの形状がライン・アンド・スペース形状となっている。
そして、本実施の形態４においては、前記実施の形態２と同様に、複数の露光工程、除去工程等を経て、半導体装置上に被加工層の微細パターン４５を形成する。
【００６０】
以下、図４（Ａ）〜（Ｃ）にて、第一マスク４０、第二マスク４１、微細パターン４５の相互の関係について、詳細に説明する。
まず、同図（Ａ）は、第一露光工程時に用いられる第一マスク４０を示す概略図である。第一マスク４０には、縦Ｎ２×横Ｎ１の矩形状の開口を有する第一マスク開口部４０ａが設けられている。そして、この第一マスク４０に向けて、光源から第一露光に対応した光が照射される。この光源光は、第一マスク開口部４０ａのみを透過して、投影レンズを介して、半導体装置の上層レジスト表面を照射する。こうして、投影レンズの倍率に対応して、上層レジスト上に、縦ｎ２×横ｎ１の矩形状の上層レジスト第一領域を形成する。
【００６１】
次に、同図（Ｂ）は、第二露光工程時に用いられる第二マスク４１を示す概略図である。第二マスク４１には、縦Ｎ２×横Ｎ１の範囲内に５つの矩形状の第二マスク開口部４１ａ、４１ｂ、４１ｃ、４１ｄ、４１ｅが、均等な間隔で設けられている。ここで、第二マスク開口部４１ａ、４１ｂ、４１ｃ、４１ｄ、４１ｅの縦の長さはＮ２となっており、第一マスク開口部３０ａの縦長Ｎ２と等しく形成されている。これに対して、第二マスク開口部４１ａ、４１ｂ、４１ｃ、４１ｄ、４１ｅのそれぞれの横幅は、第一マスク開口部３０ａの横長Ｎ１の１/１１の長さとなるように形成されている。そして、この第二マスク４１に向けて、光源から第二露光に対応した光が照射される。この光源光は、第二マスク開口部４１ａ、４１ｂ、４１ｃ、４１ｄ、４１ｅを透過して、半導体装置の上層レジスト表面を照射する。こうして、上層レジスト上に、縦ｎ２×横ｎ１の範囲内に５つの矩形状の上層レジスト第二領域を形成する。
【００６２】
最後に、同図（Ｃ）は、半導体装置に形成される微細パターン４５を示す概略図である。上述の第一マスク４０による第一露光工程、第二マスク４１による第二露光工程を経た後に、前記実施の形態２と同様に、第三露光工程、複数の除去工程を行う。これにより、最終的に半導体装置には、同図の斜線で示すように６つの凸部を有するライン・アンド・スペースとしての微細パターン４５が形成されることになる。
【００６３】
以上説明したように、本実施の形態４のように構成された微細レジストパターンの形成方法においては、比較的自由な形状の、極めて微細なパターンを半導体装置に形成することができる。
【００６４】
なお、上記各実施の形態においては、被加工層７としてポリシリコンを用いて半導体装置の微細パターンを形成したが、その代わりに、被加工層７として低誘電率材料としての有機材料（例えば、デユポン製シルク等である。）を用いることもできる。そして、例えば、第一マスクにはライン・アンド・スペースの開口部を設け、第二マスクには円形状の開口部を設ければ、ライン・アンド・スペースの凸部の中央に円形状の凹部を有する、低誘電率材料からなる微細パターンを形成することができる。
【００６５】
また、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等や、各工程の手順、回数等は上記各実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等や、各工程の手順、回数等にすることができる。
【００６６】
【発明の効果】
本発明は以上のように構成されているので、ポリシリコン膜等の成膜工程を微細パターンの形成後に行う必要がないことに加えて、比較的自由な形状の、極めて微細なパターンを形成することができる微細レジストパターンおよび微細パターンの形成方法並びに半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１を示す微細パターンの形成方法において、各工程における半導体装置を示す概略断面図である。
【図２】 本発明の実施の形態２に示す微細パターンの形成方法において、（Ａ）第一露光工程時に用いられる第一マスクを示す概略図と、（Ｂ）第二露光工程時に用いられる第二マスクを示す概略図と、（Ｃ）半導体装置に形成される微細パターンを示す概略図とである。
【図３】 本発明の実施の形態３に示す微細パターンの形成方法において、（Ａ）第一露光工程時に用いられる第一マスクを示す概略図と、（Ｂ）第二露光工程時に用いられる第二マスクを示す概略図と、（Ｃ）半導体装置に形成される微細パターンを示す概略図とである。
【図４】 本発明の実施の形態４に示す微細パターンの形成方法において、（Ａ）第一露光工程時に用いられる第一マスクを示す概略図と、（Ｂ）第二露光工程時に用いられる第二マスクを示す概略図と、（Ｃ）半導体装置に形成される微細パターンを示す概略図とである。
【図５】 従来の微細パターンの形成方法において、各工程における半導体装置を示す概略断面図である。
【符号の説明】
６ 基板、 ７ 被加工層、 ７ａ 被加工層残存部、
７ｂ 微細パターン、 ８ 下層レジスト、 ８ａ 下層レジスト第三領域、
８ｂ 下層レジスト第二領域、 ９ 上層レジスト、
９ａ 上層レジスト非第一領域、 ９ｂ 上層レジスト第一領域、
９ｃ 上層レジスト第二領域、 ９ｄ 上層レジスト第三領域、
９ｅ 上層レジストパターン、 １０ 第一露光、 １１ 第二露光、
１２ 第三露光、 ２０、３０、４０ 第一マスク、
２０ａ、３０ａ、４０ａ 第一マスク開口部、 ２１、３１、４１ 第二マスク、
２１ａ、３１ａ〜３１ｄ、４１ａ〜４１ｅ 第二マスク開口部、
２５、３５、４５ 微細パターン。
Claims (11)
- 基板上に、フェノール性水酸基が保護基によって保護された構造を有するレジスト層を形成する工程と、
前記レジスト層に第一のパターンで第一の露光を行い、該第一の露光を受けた第一の露光領域と該第一の露光を受けない第一の非露光領域とを形成し、該第一の露光領域における前記レジスト層の前記保護基を外す工程と、
前記第一の露光領域の外縁から所定間隔で縮小した第二のパターンで前記第一の露光領域に対して第二の露光を行い、前記第一の露光領域のうちで該第二の露光を受けた第二の露光領域と該第二の露光を受けない第三の露光領域とを形成する工程と、
前記レジスト層にシリコン含有ガスを接触させて前記第三の露光領域の前記レジスト層をシリル化する工程と、
前記第一の非露光領域を除去する工程と、
前記第二の露光領域を除去して前記第三の露光領域からなるレジストパターンを形成する工程とを備えたことを特徴とする微細レジストパターンの形成方法。 - 前記保護基はアセタール基およびｔ−ブトキシカルボニル基である請求項１に記載の微細レジストパターンの形成方法。
- 前記第三の露光領域からなるレジストパターンを形成する工程は酸素プラズマによるエッチング工程である請求項１または２に記載の微細レジストパターンの形成方法。
- 前記第三の露光領域からなるレジストパターンは、円形状、矩形状、ライン・アンド・スペース形状および十字形状よりなる群から選ばれるいずれか１のパターンである請求項１〜３のいずれか１に記載の微細レジストパターンの形成方法。
- 前記請求項１〜４のいずれか１に記載の微細レジストパターンの形成方法を用いることを特徴とする半導体装置の製造方法。
- 基板上に被加工層を形成する工程と、
前記被加工層の上に第一のレジスト層を形成する工程と、
前記第一のレジスト層の上に、フェノール性水酸基が保護基によって保護された構造を有する第二のレジスト層を形成する工程と、
前記第二のレジスト層に第一のパターンで第一の露光を行い、該第一の露光を受けた第一の露光領域と該第一の露光を受けない第一の非露光領域とを形成し、該第一の露光領域における前記第二のレジスト層の前記保護基を外す工程と、
前記第一の露光領域の外縁から所定間隔で縮小した第二のパターンで前記第一の露光領域に対して第二の露光を行い、前記第一の露光領域のうちで該第二の露光を受けた第二の露光領域と該第二の露光を受けない第三の露光領域とを形成する工程と、
前記第二のレジスト層にシリコン含有ガスを接触させて前記第三の露光領域の前記第二のレジスト層をシリル化する工程と、
前記第一の非露光領域をエッチングにより除去し前記第一のレジスト層の第一の露出領域を形成する工程と、
前記第一のレジスト層の第一の露出領域をエッチングにより除去し前記被加工層の第一の露出領域を形成するとともに、前記第二のレジスト層の第二の露光領域をエッチングにより除去し前記第一のレジスト層の第二の露出領域を形成する工程と、
前記被加工層の第一の露出領域を一定厚さエッチングにより除去する工程と、
前記第一のレジスト層の第二の露出領域をエッチングにより除去し前記被加工層の第二の露出領域を形成する工程と、
前記第二のレジスト層の第三の露光領域をマスクとして、前記被加工層の第一の露出領域をエッチングにより除去し、前記被加工層の第二の露出領域を所定厚さ残してエッチングすることにより、前記被加工層のパターンを形成する工程とを備えたことを特徴とする微細パターンの形成方法。 - 前記保護基はアセタール基およびｔ−ブトキシカルボニル基である請求項６に記載の微細パターンの形成方法。
- 前記被加工層の第一の露出領域を形成するとともに、前記第一のレジスト層の露出領域を形成する工程は酸素プラズマによるエッチング工程である請求項６または７に記載の微細パターンの形成方法。
- 前記被加工層の第二の露出領域を形成する工程は酸素プラズマによるエッチング工程である請求項６〜８のいずれか１に記載の微細パターンの形成方法。
- 前記被加工層のパターンは、円形状、矩形状、ライン・アンド・スペース形状および十字形状よりなる群から選ばれるいずれか１のパターンである請求項６〜９のいずれか１に記載の微細パターンの形成方法。
- 前記請求項６〜１０のいずれか１に記載の微細パターンの形成方法を用いることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001059800A JP3660258B2 (ja) | 2001-03-05 | 2001-03-05 | 微細レジストパターンおよび微細パターンの形成方法並びに半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001059800A JP3660258B2 (ja) | 2001-03-05 | 2001-03-05 | 微細レジストパターンおよび微細パターンの形成方法並びに半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002260991A JP2002260991A (ja) | 2002-09-13 |
| JP3660258B2 true JP3660258B2 (ja) | 2005-06-15 |
Family
ID=18919309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001059800A Expired - Lifetime JP3660258B2 (ja) | 2001-03-05 | 2001-03-05 | 微細レジストパターンおよび微細パターンの形成方法並びに半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3660258B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4554665B2 (ja) | 2006-12-25 | 2010-09-29 | 富士フイルム株式会社 | パターン形成方法、該パターン形成方法に用いられる多重現像用ポジ型レジスト組成物、該パターン形成方法に用いられるネガ現像用現像液及び該パターン形成方法に用いられるネガ現像用リンス液 |
| US8530148B2 (en) | 2006-12-25 | 2013-09-10 | Fujifilm Corporation | Pattern forming method, resist composition for multiple development used in the pattern forming method, developer for negative development used in the pattern forming method, and rinsing solution for negative development used in the pattern forming method |
| US8637229B2 (en) | 2006-12-25 | 2014-01-28 | Fujifilm Corporation | Pattern forming method, resist composition for multiple development used in the pattern forming method, developer for negative development used in the pattern forming method, and rinsing solution for negative development used in the pattern forming method |
| US8603733B2 (en) | 2007-04-13 | 2013-12-10 | Fujifilm Corporation | Pattern forming method, and resist composition, developer and rinsing solution used in the pattern forming method |
| US8034547B2 (en) | 2007-04-13 | 2011-10-11 | Fujifilm Corporation | Pattern forming method, resist composition to be used in the pattern forming method, negative developing solution to be used in the pattern forming method and rinsing solution for negative development to be used in the pattern forming method |
| JP4562784B2 (ja) | 2007-04-13 | 2010-10-13 | 富士フイルム株式会社 | パターン形成方法、該パターン形成方法に用いられるレジスト組成物、現像液及びリンス液 |
| JP4558064B2 (ja) | 2007-05-15 | 2010-10-06 | 富士フイルム株式会社 | パターン形成方法 |
| US8476001B2 (en) | 2007-05-15 | 2013-07-02 | Fujifilm Corporation | Pattern forming method |
| JP4617337B2 (ja) | 2007-06-12 | 2011-01-26 | 富士フイルム株式会社 | パターン形成方法 |
| JP4590431B2 (ja) | 2007-06-12 | 2010-12-01 | 富士フイルム株式会社 | パターン形成方法 |
| EP2157477B1 (en) | 2007-06-12 | 2014-08-06 | FUJIFILM Corporation | Use of a resist composition for negative working-type development, and method for pattern formation using the resist composition |
| US8632942B2 (en) | 2007-06-12 | 2014-01-21 | Fujifilm Corporation | Method of forming patterns |
| US8617794B2 (en) | 2007-06-12 | 2013-12-31 | Fujifilm Corporation | Method of forming patterns |
| JP2009016653A (ja) * | 2007-07-06 | 2009-01-22 | Tokyo Electron Ltd | 基板の処理方法及びコンピュータ読み取り可能な記憶媒体 |
-
2001
- 2001-03-05 JP JP2001059800A patent/JP3660258B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002260991A (ja) | 2002-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106226998B (zh) | 光刻方法 | |
| US7482280B2 (en) | Method for forming a lithography pattern | |
| JP3660258B2 (ja) | 微細レジストパターンおよび微細パターンの形成方法並びに半導体装置の製造方法 | |
| US8039195B2 (en) | Si device making method by using a novel material for packing and unpacking process | |
| US8153350B2 (en) | Method and material for forming high etch resistant double exposure patterns | |
| JP3236266B2 (ja) | パターン形成方法 | |
| TW556052B (en) | Exposure method | |
| US7384728B2 (en) | Method of fabricating a semiconductor device | |
| JP2009016789A (ja) | 半導体素子の微細パターン形成方法 | |
| US7064075B2 (en) | Method for manufacturing semiconductor electronics devices | |
| JP3553897B2 (ja) | 微細レジストパターンの形成方法及び半導体装置の製造方法 | |
| JPH0669118A (ja) | レジストパターンの形成方法 | |
| JP3441439B2 (ja) | 微細レジストパターン形成方法および半導体装置の製造方法 | |
| JPH09292707A (ja) | パターン形成材料及びパターン形成方法 | |
| KR100369866B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| JP3061037B2 (ja) | レジストパターンの形成方法 | |
| JP3179068B2 (ja) | パターン形成方法 | |
| JP3035536B1 (ja) | 半導体パタ―ン形成装置及び半導体パタ―ン形成方法 | |
| JP2000347406A (ja) | レジストパターン形成方法及び半導体装置の製造方法 | |
| JP3035535B1 (ja) | パタ―ン形成方法及びパタ―ン形成装置 | |
| JPH0594022A (ja) | 多層レジスト構造及びその製造方法 | |
| KR100192932B1 (ko) | 반도체소자의 형성방법 | |
| JPH05299325A (ja) | レジストパターン形成方法 | |
| JP2004014557A (ja) | パターン形成方法 | |
| KR19980084124A (ko) | 반도체소자의 미세패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050316 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080325 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |