KR100192932B1 - 반도체소자의 형성방법 - Google Patents

반도체소자의 형성방법 Download PDF

Info

Publication number
KR100192932B1
KR100192932B1 KR1019960023275A KR19960023275A KR100192932B1 KR 100192932 B1 KR100192932 B1 KR 100192932B1 KR 1019960023275 A KR1019960023275 A KR 1019960023275A KR 19960023275 A KR19960023275 A KR 19960023275A KR 100192932 B1 KR100192932 B1 KR 100192932B1
Authority
KR
South Korea
Prior art keywords
forming
photoresist
semiconductor device
photoresist pattern
pattern
Prior art date
Application number
KR1019960023275A
Other languages
English (en)
Other versions
KR980003810A (ko
Inventor
복철규
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960023275A priority Critical patent/KR100192932B1/ko
Publication of KR980003810A publication Critical patent/KR980003810A/ko
Application granted granted Critical
Publication of KR100192932B1 publication Critical patent/KR100192932B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체소자의 형상방법에 관한 것으로, 반도체기판 상부에 피식각층을 형성하고 상기 피식각층 상부에 감광막을 형성하고 마스크를 이용한 노광 및 현상공정으로 감광막패턴을 형성한 다음, 상기 감광막패턴을 경화시키고 상기 감광막패턴을 마스크로하여 상기 피식각층을 식각한 다음, 상기 감광막패턴을 제거하여 반도체소자의 고집적화에 적합한 미세패턴, 즉 해상도가 높고 촛점심도가 좋으며 재현성이 우수한 패턴을 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 반도체소자의 수율을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 형성방법
제1a도 내지 제1c도는 종래기술에 따라 반도체소자의 형성방법을 도시한 단면도.
제2a도 내지 제2c도는 본 발명의 실시예에 따른 반도체소자의 형성방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11,21 : 반도체기판 13, 23 : 피식각층
15 : 감광막 25 : 감광막패턴
본 발명은 반도체소자의 형성방법에 관한 것으로, 특히 고집적화된 반도체소자의 리소그래피(lithography) 공정중 감광막패턴의 해상도를 향상시키고 이를 이용한 식각공정으로 해상도가 우수한 미세패턴을 형성하는 기술에 관한 것이다.
종래에는 반도체기판 상부에 감광막패턴을 형성하고 이를 광원으로 노광한 다음, 현상공정을 실시하여 감광막패턴을 형성하고 상기 감광막패턴을 마스크로하여 피식각층을 식각함으로써 미세패턴을 마스크로하여 피식각층을 식각함으로써 미세패턴을 형성하였다.
제1a도 내지 제1c도는 종래기술에 따른 반도체소자의 형성방법을 도시한 단면도이다.
먼저, 반도체기판(21) 상부에 피식각층(23)을 형성하고 그 상부에 감광막패턴(25)을 4000Å 정도의 두께로 형성한다. 이때, 상기 감광막패턴(25)은 미세패턴을 형성하기 위한 마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한다. (제1a도)
그 다음에, 상기 감광막패턴(25)을 마스크로하여 상기 피식각층(23)을 식각한다. 이때, 상기 피식각층(23) 식각공정은 상기 피식각층(23)과 감광막패턴(25)의 식각선택비 차이를 이용하여 실시한다. (제1b도)
그리고, 상기 감광막패턴(25)을 제거함으로써 피식각층(23)패턴을 형성한다. 이때, 상기 피식각층(23)패턴은 사다리꼴이나 피라미드모양으로 형성된다.
이러한 현상은 상기 감광막패턴(25)이 마스크 역할을 충분히 하지 못하여 발생한 것이다.
이를 극복하며 수직한 패턴을 형성하기 위해, 상기 감광막패턴(25)의 두께를 6000Å이상의 두께로 형성할 수도 있으나 해상도가 저하되고 촛점심도가 좁아져 패턴불량의 원인이 된다.
상기한 바와같이 종래기술에 따른 반도체소자의 형성방법은, 식각선택비 차이나 해상도 및 촛점심도의 저하현상이 발생하여 균일한 피식각층패턴을 형성하지 못함으로써 반도체소자의 특성 및 신뢰성을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여, 피식각층 상부에 감광막패턴을 형성하고 상기 감광막패턴에 전자빔(E-beam)을 조사한 다음, 열공정으로 경화시키고 상기 감광막패턴을 마스크로하여 피식각층패턴을 형성함으로써 고집적화된 반도체소자에 적합한 피시각층패턴을 형성하는 반도체소자의 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 형성방법의 제1특징은, 피식각층이 형성된 반도체기판 상부에 감광막패턴을 형성하는 공정과, 상기 감광막패턴에 전자빔을 조사하며 열처리공정을 실시하여 경화시키는 공정과, 상기 감광막패턴을 마스크로하여 상기 피식각층을 식각하는 공정과, 상기 감광막패턴을 제거하는 공정을 포함하는 것이다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 형성방법의 제2특징은, 제1도전체가 형성된 반도체기판 상부에 절연층을 형성하는 공정과, 상기 절연층 상부에 콘택마스크를 이용하여 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 전자빔으로 조사하는 동시에 열처리하되, 가속전압과 도우즈량을 조절하여 실시함으로써 감광막패턴을 플로우시켜 디지인룰보다 작은 콘택홀을 형성할 수 있는 경화된 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로 하여 상기 절연층을 식각하여 상기 제1도전체를 노출시키는 콘택홀을 형성하는 공정과, 상기 감광막패턴을 제거하는 공정을 포함하는 것이다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 형성방법의 제3특징은, 소정의 구조를 갖는 반도체기판 상에 감광막을 도포하는 공정과, 상기 감광막에 전자빔을 조사하는 동시에 열처리하되, 가속전압과 도우즈량을 조절하여 실시함으로써 경화된 감광막으로 상기 반도체기판 상부에 보호막을 형성하는 공정과, 상기 반도체기판의 뒷면에 형성된 불필요한 이물질을 습식방법으로 제거하는 공정을 포함하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제2a도 내지 제2c도는 본 발명의 실시예에 따른 반도체소자의 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 피식각층(13)을 2500~3500Å 정도의 두께로 형성하고, 상기 피식각층(13) 상부에 감광막(15)을 3000~5000Å 정도의 두께로 형성한 다음, 마스크를 이용한 노광 및 현상공정으로 상기 감광막(15)을 식각하여 감광막(13)패턴을 형성한다.
그리고, 상기 감광막(15)패턴에 전자빔을 조사한다. 이때, 상기 전자빔은 가속전압을 1~100KeV으로 하고 도우즈(dose)량 100~10,000μc/cm2정도의 범위로 하여 조사한 것이다.
그 다음에, 상기 감광막(15)패턴 내부의 솔벤트(solvent)를 제거하기 위하여 170~230℃ 정도 온도의 핫 플레이트(hot plate) 상에서 80~100초간 열공정을 실시하여 상기 감광막(15)패턴을 경화시킨다. (제2a도)
그 다음에, 상기 감광막(15)패턴을 마스크로하여 상기 피식각층(13)을 식각하되, BCl3가스를 주로하는 플라즈마(plasma)를 이용하여 식각한다. (제2b도)
그리고, 상기 감광막(15)패턴을 제거하여 피식각층(13)패턴을 형성한다. 이때, 상기 감광막(15)패턴은 산소플라즈마를 이용하여 제거한다. (제2c도)
본 발명의 다른 실시예는 다음과 같다.
종래의 감광막이 일정온도 이상으로 열공정을 실시하면 플로우(flow)되는 현상을 이용하되, 본 발명과 같이 감광막을 경화시키고 플로우 정도를 조절함으로써 종래의 디자인룰로 형성된 콘택홀 형상의 감광막패턴 크기를 감소시켜 미세 콘택홀을 용이하게 형성할 수 있다.
또한, 반도체기판 상부 전면에 감광막을 도포하고 이를 전자빔으로 경화시켜 일종의 보호막을 형성한 다음, 습식방법으로 상기 반도체기판의 뒷면에 형성된 불필요한 이물질을 제거할 수 있다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 형성방법은, 얇은 두께의 감광막을 이용하여 수직한 패턴을 형성하는 동시에 재현성을 향상시키고 해상도를 증가시키며 촛점심도를 좋게함으로써 균일한 패턴을 형성하여 반도체소자의 특성 및 신뢰성을 향상시키고 반도체소자의 수율을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.

Claims (8)

  1. 피식각층이 형성된 반도체기판 상부에 감광막패턴을 형성하는 공정과, 상기 감광막패턴에 전자빔을 조사하며 열처리공정을 실시하여 경화시키는 공정과, 상기 감광막패턴을 마스크로하여 상기 피식각층을 식각하는 공정과, 상기 감광막패턴을 제거하는 공정을 포함하는 반도체소자의 형성방법.
  2. 제1항에 있어서, 상기 피식각층은 2500~3500Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 형성방법.
  3. 제1항에 있어서, 상기 감광막은 3000~5000Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 형성방법.
  4. 제1항에 있어서, 상기 전자빔은 가속전압을 1~100KeV으로 하고 도우즈량을 100~10,000μc/cm2범위로 하여 조사하는 것을 특징으로 하는 반도체소자의 형성방법.
  5. 제1항에 있어서, 170~230℃ 정도 온도의 핫 플레이트 상에서 80~100초간 실시하는 것을 특징으로 하는 반도체소자의 형성방법.
  6. 제1항에 있어서, 상기 피식각층 식각공정은 BCl3가스를 주로하는 플라즈마를 이용하여 실시하는 것을 특징으로 하는 반도체소자의 형성방법.
  7. 반도체소자의 형성방법에 있어서, 제1도전체가 형성된 반도체기판 상부에 절연층을 형성하는 공정과, 상기 절연층 상부에 콘택마스크를 이용하여 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 전자빔으로 조사하는 동시에 열처리하되, 가속전압과 도우즈량을 조절하여 실시함으로써 감광막패턴을 플로우시켜 디지인룰보다 작은 콘택홀을 형성할 수 있는 경화된 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로 하여 상기 절연층을 식각하여 상기 제1도전체를 노출시키는 콘택홀을 형성하는 공정과, 상기 감광막패턴을 제거하는 공정을 포함하는 반도체소자의 형성방법.
  8. 소정의 구조를 갖는 반도체기판 상에 감광막을 도포하는 공정과, 상기 감광막에 전자빔을 조사하는 동시에 열처리하되, 가속전압과 도우즈량을 조절하여 실시함으로써 경화된 감광막으로 상기 반도체기판 상부에 보호막을 형성하는 공정과, 상기 반도체기판의 뒷면에 형성된 불필요한 이물질을 습식방법으로 제거하는 공정을 포함하는 반도체소자의 형성방법.
KR1019960023275A 1996-06-24 1996-06-24 반도체소자의 형성방법 KR100192932B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960023275A KR100192932B1 (ko) 1996-06-24 1996-06-24 반도체소자의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960023275A KR100192932B1 (ko) 1996-06-24 1996-06-24 반도체소자의 형성방법

Publications (2)

Publication Number Publication Date
KR980003810A KR980003810A (ko) 1998-03-30
KR100192932B1 true KR100192932B1 (ko) 1999-06-15

Family

ID=19463082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960023275A KR100192932B1 (ko) 1996-06-24 1996-06-24 반도체소자의 형성방법

Country Status (1)

Country Link
KR (1) KR100192932B1 (ko)

Also Published As

Publication number Publication date
KR980003810A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
JP2004134553A (ja) レジストパターンの形成方法及び半導体装置の製造方法
JPH08227161A (ja) パターニング方法及びレジストの硬化方法
JPS6323657B2 (ko)
US4859573A (en) Multiple photoresist layer process using selective hardening
US4510173A (en) Method for forming flattened film
JPH0210362A (ja) 微細パターン形成方法
JP2639372B2 (ja) 半導体装置の製造方法
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
KR100192932B1 (ko) 반도체소자의 형성방법
US4826754A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
KR100645835B1 (ko) 반도체 소자의 감광막패턴 형성 방법
JP2867975B2 (ja) レジストパターンの形成方法
JP2001326153A (ja) レジストパターンの形成方法
EP0178654A2 (en) Method of manufacturing a semiconductor device comprising a method of patterning an organic material
KR20090086821A (ko) 반도체 소자의 형성 방법
US6156480A (en) Low defect thin resist processing for deep submicron lithography
KR100510448B1 (ko) 열적 흐름 공정을 이용한 반도체장치의 미세 포토레지스트 패턴형성방법
JP2604573B2 (ja) 微細パターン形成方法
KR100187370B1 (ko) 반도체장치의 패턴형성방법
JP3441439B2 (ja) 微細レジストパターン形成方法および半導体装置の製造方法
KR0179339B1 (ko) 감광막패턴 형성방법
JPS6354726A (ja) レジスト膜のエツチング方法
JPS5896737A (ja) 半導体装置の製造方法
KR20030092865A (ko) 반도체소자의 미세패턴 형성방법
JPH0313949A (ja) レジストパターンの形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061211

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee