JP2867975B2 - レジストパターンの形成方法 - Google Patents
レジストパターンの形成方法Info
- Publication number
- JP2867975B2 JP2867975B2 JP8267440A JP26744096A JP2867975B2 JP 2867975 B2 JP2867975 B2 JP 2867975B2 JP 8267440 A JP8267440 A JP 8267440A JP 26744096 A JP26744096 A JP 26744096A JP 2867975 B2 JP2867975 B2 JP 2867975B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- antireflection film
- resist pattern
- curing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、レジストパターン
の形成方法に関し、特に、半導体ウェーハのような被加
工物を表面に有する下地基板上にエッチングマスク、イ
オン注入マスク等として用いられる、フォトレジスト膜
からなるパターンの形成方法に関する。
の形成方法に関し、特に、半導体ウェーハのような被加
工物を表面に有する下地基板上にエッチングマスク、イ
オン注入マスク等として用いられる、フォトレジスト膜
からなるパターンの形成方法に関する。
【０００２】
【従来の技術】従来のレジストパターン形成方法では、
下地基板上にレジスト膜を塗布法で形成し、ｇ線（波長
４３６ｎｍ）、ｉ線（波長３６５ｎｍ）あるいはＫｒＦ
エキシマレーザ（波長２４８ｎｍ）を用いて露光を行
い、アルカリ水溶液にて現像を行う方法が用いられてき
た。このような従来の方法では、ハレーションと呼ばれ
る、下地基板からの反射光によるレジスト形状の劣化が
大きな問題となっている。また、下地基板の段差により
レジスト膜厚が変化すると、定在波効果によりパターン
寸法が変動するといった問題があった。これらの問題
は、半導体素子を作製する上で、トランジスタ特性のば
らつき、あるいは断線、短絡といった問題を引き起こ
す。
下地基板上にレジスト膜を塗布法で形成し、ｇ線（波長
４３６ｎｍ）、ｉ線（波長３６５ｎｍ）あるいはＫｒＦ
エキシマレーザ（波長２４８ｎｍ）を用いて露光を行
い、アルカリ水溶液にて現像を行う方法が用いられてき
た。このような従来の方法では、ハレーションと呼ばれ
る、下地基板からの反射光によるレジスト形状の劣化が
大きな問題となっている。また、下地基板の段差により
レジスト膜厚が変化すると、定在波効果によりパターン
寸法が変動するといった問題があった。これらの問題
は、半導体素子を作製する上で、トランジスタ特性のば
らつき、あるいは断線、短絡といった問題を引き起こ
す。
【０００３】このような問題を解決する方法として、特
開昭６２−６３４２７号公報に記載されているようなレ
ジスト膜の下に反射防止膜を用いる方法が挙げられる。
この方法は、下地基板上に反射防止膜を塗布し、約１８
０度以上の高温でハードベークを行った後、レジストを
塗布し、露光し、そして現像する方法（従来例）であ
る。
開昭６２−６３４２７号公報に記載されているようなレ
ジスト膜の下に反射防止膜を用いる方法が挙げられる。
この方法は、下地基板上に反射防止膜を塗布し、約１８
０度以上の高温でハードベークを行った後、レジストを
塗布し、露光し、そして現像する方法（従来例）であ
る。
【０００４】すなわち、図４（ａ）に示すように、シリ
コン基板上の絶縁膜１を被覆して、ポリシリコン膜やＡ
ｌ−Ｓｉ−Ｃｕ合金膜のような導電膜２を形成する。こ
の下地基板に例えばＡＲＣ（Ｂｒｅｗｅｒ Ｓｃｉｅｎ
ｃｅ社の商品名。ポリイミドを主体。）を塗布し、９０
℃，９０秒程度で乾燥させて反射防止膜３を形成し、約
１８０℃でハードベークを行なって硬化させる。次に、
図４（ｂ）に示すように、硬化した反射防止膜３ａ上に
レジスト膜４を形成する。次に、図４（ｃ）に示すよう
に、図示しないマスクを透過した露光光５をレジスト膜
に照射して露光部６を形成する。次に、現像をして、図
４（ｄ）に示すように、レジスト膜４ａのパターンを形
成する。前述のハードベークは、この現像時に反射防止
膜３ａが除去されないように、１８０℃以上の高温で行
なうのである。次にレジスト膜４ａをマスクにして異方
性エッチングにより反射防止膜３ａ及び導電膜２をエッ
チングしてゲート電極や配線などを形成し、最後に酸素
プラズマなどによりレジスト膜と反射防止膜を除去す
る。
コン基板上の絶縁膜１を被覆して、ポリシリコン膜やＡ
ｌ−Ｓｉ−Ｃｕ合金膜のような導電膜２を形成する。こ
の下地基板に例えばＡＲＣ（Ｂｒｅｗｅｒ Ｓｃｉｅｎ
ｃｅ社の商品名。ポリイミドを主体。）を塗布し、９０
℃，９０秒程度で乾燥させて反射防止膜３を形成し、約
１８０℃でハードベークを行なって硬化させる。次に、
図４（ｂ）に示すように、硬化した反射防止膜３ａ上に
レジスト膜４を形成する。次に、図４（ｃ）に示すよう
に、図示しないマスクを透過した露光光５をレジスト膜
に照射して露光部６を形成する。次に、現像をして、図
４（ｄ）に示すように、レジスト膜４ａのパターンを形
成する。前述のハードベークは、この現像時に反射防止
膜３ａが除去されないように、１８０℃以上の高温で行
なうのである。次にレジスト膜４ａをマスクにして異方
性エッチングにより反射防止膜３ａ及び導電膜２をエッ
チングしてゲート電極や配線などを形成し、最後に酸素
プラズマなどによりレジスト膜と反射防止膜を除去す
る。
【０００５】
【発明が解決しようとする課題】この従来技術を段差の
ある下地基板を使用する場合について説明すると、図５
（ａ）に示すように、シリコン基板上の絶縁膜１Ａの表
面に段差がある場合、導電膜２Ａを均一に形成できたと
して、塗布した反射防止膜３Ａは段差上部では薄く、段
差下部では厚くなるといったように、膜厚が変動する。
塗布の段階で生じる膜厚変動は、反射防止膜用材料の粘
性に依存し、粘性が高い方が変動が少なくなるものの、
完全になくすことはできない。また、ハードベークの段
階では、ハードベーク温度が、反射防止膜のガラス転移
温度よりも高いため、反射防止膜が段差上部から段差下
部へと流動するので、図５（ｂ）に示すように、ハード
ベーク後の反射防止膜３Ａａの膜厚の不均一は大きくな
る。次に、図５（ｃ）に示すように、レジスト膜４Ａを
形成し、図５（ｄ）に示すように、図示しないマスクと
透過した露光光５Ａを照射し、現像により露光部６Ａを
除去することにより、図５（ｅ）に示すように、レジス
ト膜４Ａａ−１，４Ａａ−２を形成する。
ある下地基板を使用する場合について説明すると、図５
（ａ）に示すように、シリコン基板上の絶縁膜１Ａの表
面に段差がある場合、導電膜２Ａを均一に形成できたと
して、塗布した反射防止膜３Ａは段差上部では薄く、段
差下部では厚くなるといったように、膜厚が変動する。
塗布の段階で生じる膜厚変動は、反射防止膜用材料の粘
性に依存し、粘性が高い方が変動が少なくなるものの、
完全になくすことはできない。また、ハードベークの段
階では、ハードベーク温度が、反射防止膜のガラス転移
温度よりも高いため、反射防止膜が段差上部から段差下
部へと流動するので、図５（ｂ）に示すように、ハード
ベーク後の反射防止膜３Ａａの膜厚の不均一は大きくな
る。次に、図５（ｃ）に示すように、レジスト膜４Ａを
形成し、図５（ｄ）に示すように、図示しないマスクと
透過した露光光５Ａを照射し、現像により露光部６Ａを
除去することにより、図５（ｅ）に示すように、レジス
ト膜４Ａａ−１，４Ａａ−２を形成する。
【０００６】図６に、レジスト寸法の反射防止膜膜厚依
存性の一例を示す。ただし、ｉ線による露光を行なっ
た。反射防止膜の膜厚が変動した場合、レジスト寸法は
図６のように変動する。この寸法変動は、反射防止膜内
で入射光と反射光とが干渉するために起こる。寸法変動
は、反射防止膜の膜厚が約０．２μｍ以上と厚い場合に
は無視できるが、それよりも薄い場合には問題となる。
反射防止膜は、レジストパターンの形成後、レジスト膜
をマスクとしてエッチングされるが、反射防止膜とレジ
スト膜はどちらも有機膜であり、組成が類似しているた
め、エッチングの選択性を得ることが難しい。そのた
め、反射防止膜の膜厚を約０．２μｍ以上に厚くするこ
とは困難である。従って、図５（ｅ）に示すように、段
差上部近傍のレジスト膜４Ａａ−２の寸法は、段差下部
近傍のレジスト膜４Ａａ−１より小さくなってしまう。
存性の一例を示す。ただし、ｉ線による露光を行なっ
た。反射防止膜の膜厚が変動した場合、レジスト寸法は
図６のように変動する。この寸法変動は、反射防止膜内
で入射光と反射光とが干渉するために起こる。寸法変動
は、反射防止膜の膜厚が約０．２μｍ以上と厚い場合に
は無視できるが、それよりも薄い場合には問題となる。
反射防止膜は、レジストパターンの形成後、レジスト膜
をマスクとしてエッチングされるが、反射防止膜とレジ
スト膜はどちらも有機膜であり、組成が類似しているた
め、エッチングの選択性を得ることが難しい。そのた
め、反射防止膜の膜厚を約０．２μｍ以上に厚くするこ
とは困難である。従って、図５（ｅ）に示すように、段
差上部近傍のレジスト膜４Ａａ−２の寸法は、段差下部
近傍のレジスト膜４Ａａ−１より小さくなってしまう。
【０００７】以上述べてきたように、反射防止膜はハレ
ーションや、定在波効果を抑えることができるが、段差
のある下地基板上に塗布し、ハードベークした場合、反
射防止膜の膜厚が変動し、そのためにレジスト寸法が変
動してしまう。
ーションや、定在波効果を抑えることができるが、段差
のある下地基板上に塗布し、ハードベークした場合、反
射防止膜の膜厚が変動し、そのためにレジスト寸法が変
動してしまう。
【０００８】本発明は、反射防止膜の膜厚変動を抑えて
精度よくレジストパターンを形成する技術を提供するこ
とを目的とする。
精度よくレジストパターンを形成する技術を提供するこ
とを目的とする。
【０００９】
【課題を解決するための手段】本発明のレジストパター
ンの形成方法は、被加工物上に高分子を主体とする有機
物を塗布し乾燥して反射防止膜を形成する工程と、前記
反射防止膜が流動化しない温度でキュアしてガラス転移
温度を上げた後に、前記上昇したガラス転移温度以下の
温度でハードベークする工程と、前記ハードベークされ
た反射防止膜上にレジスト膜を形成し、紫外線または遠
紫外線を選択的に照射して露光し、現像する工程とを有
するというものである。
ンの形成方法は、被加工物上に高分子を主体とする有機
物を塗布し乾燥して反射防止膜を形成する工程と、前記
反射防止膜が流動化しない温度でキュアしてガラス転移
温度を上げた後に、前記上昇したガラス転移温度以下の
温度でハードベークする工程と、前記ハードベークされ
た反射防止膜上にレジスト膜を形成し、紫外線または遠
紫外線を選択的に照射して露光し、現像する工程とを有
するというものである。
【００１０】ここで、紫外線を照射してキュアを行なっ
てもよいし、電子ビームを照射してキュアを行なっても
よい。
てもよいし、電子ビームを照射してキュアを行なっても
よい。
【００１１】更に、ポリイミドを主体とする有機物を塗
布することができる。
布することができる。
【００１２】反射防止膜を高温でハードベークする前
に、キュアすることによって、反射防止膜は架橋し、ガ
ラス転移温度が上がる。そのため、その後ハードベーク
する際に反射防止膜の流動が起こらなくなる。
に、キュアすることによって、反射防止膜は架橋し、ガ
ラス転移温度が上がる。そのため、その後ハードベーク
する際に反射防止膜の流動が起こらなくなる。
【００１３】
【発明の実施の形態】図１，図２を参照して本発明の第
１の実施の形態について説明する。
１の実施の形態について説明する。
【００１４】図１（ａ）に示すように、シリコン基板上
の段差のある絶縁膜１Ａ（フィールド酸化膜及びゲート
酸化膜）を被覆してポリシリコン膜やポリサイド膜でな
る導電膜２Ａを形成し、例えばＡＲＣを塗布し、９０
℃，９０秒の乾燥を行ない、反射防止膜３Ａを形成す
る。次に、少なくとも近紫外線を放射する水銀ランプを
用いてＵＶ照射を行ないつつ１２０℃、３分間の加熱を
した。このＵＶキュアにより、反射防止膜３Ａは架橋
し、ガラス転移温度が上がった反射防止膜３Ａｂ（図１
（ｂ））となる。
の段差のある絶縁膜１Ａ（フィールド酸化膜及びゲート
酸化膜）を被覆してポリシリコン膜やポリサイド膜でな
る導電膜２Ａを形成し、例えばＡＲＣを塗布し、９０
℃，９０秒の乾燥を行ない、反射防止膜３Ａを形成す
る。次に、少なくとも近紫外線を放射する水銀ランプを
用いてＵＶ照射を行ないつつ１２０℃、３分間の加熱を
した。このＵＶキュアにより、反射防止膜３Ａは架橋
し、ガラス転移温度が上がった反射防止膜３Ａｂ（図１
（ｂ））となる。
【００１５】次に、１８０℃で４分間、ホットプレート
上でハードベークを行なうと、硬化した反射防止膜３Ａ
ｃ（図１（ｃ））が得られる。ＵＶキュアを十分に行な
って反射防止膜３Ａｂのガラス転移温度を１８０℃より
高くしておけばハードベークによって反射防止膜が流動
することによる形状変化は防止できる。
上でハードベークを行なうと、硬化した反射防止膜３Ａ
ｃ（図１（ｃ））が得られる。ＵＶキュアを十分に行な
って反射防止膜３Ａｂのガラス転移温度を１８０℃より
高くしておけばハードベークによって反射防止膜が流動
することによる形状変化は防止できる。
【００１６】次に、反射防止膜３Ａｃ上にＫｒＦエキシ
マレーザ用化学増幅系レジストを塗布し、プリベークを
行なって、図１（ｄ）に示すように、レジスト膜４Ｂを
形成する。次に、ＫｒＦエキシマレーザステッパーを使
用して、図１（ｅ）に示すように、図示しないマスクを
透過した露光光５Ａ（ＫｒＦエキシマレーザビーム）を
照射し、露光後ベークを行ない、現像を行なって露光部
６Ｂを除去することによってレジストパターンの形成を
終る。
マレーザ用化学増幅系レジストを塗布し、プリベークを
行なって、図１（ｄ）に示すように、レジスト膜４Ｂを
形成する。次に、ＫｒＦエキシマレーザステッパーを使
用して、図１（ｅ）に示すように、図示しないマスクを
透過した露光光５Ａ（ＫｒＦエキシマレーザビーム）を
照射し、露光後ベークを行ない、現像を行なって露光部
６Ｂを除去することによってレジストパターンの形成を
終る。
【００１７】以上の方法によって得られたレジストパタ
ーンを電子顕微鏡にて観察した結果、段差部とその近傍
においてもレジスト寸法変動の少ない、良好なパターン
が形成された。すなわち、図１（ｆ）に示すように、段
差上部近傍のレジスト膜４Ｂａ−１と段差下部近傍のレ
ジスト幅４Ｂａ−２の寸法差はほとんどなかった。次
に、反応性イオンエッチングにより、レジスト膜４Ｂａ
−１，４Ｂａ−２をマスクにして、反射防止膜３Ａｃ，
導電膜２Ａをエッチングして図２（ａ）に示すように、
ゲート電極（ＤＲＡＭではワード線を兼ねている）２Ａ
ａ−１，２Ａａ−２を形成し、酸素プラズマなどによ
り、残ったレジスト膜４Ｂｂ−１，４Ｂｂ−２、反射防
止膜３Ａｃ−１，３Ａｃ−２を除去して、図２（ｂ）に
示すように、ゲート電極２Ａａ−１，２Ａａ−２の形成
を終る。
ーンを電子顕微鏡にて観察した結果、段差部とその近傍
においてもレジスト寸法変動の少ない、良好なパターン
が形成された。すなわち、図１（ｆ）に示すように、段
差上部近傍のレジスト膜４Ｂａ−１と段差下部近傍のレ
ジスト幅４Ｂａ−２の寸法差はほとんどなかった。次
に、反応性イオンエッチングにより、レジスト膜４Ｂａ
−１，４Ｂａ−２をマスクにして、反射防止膜３Ａｃ，
導電膜２Ａをエッチングして図２（ａ）に示すように、
ゲート電極（ＤＲＡＭではワード線を兼ねている）２Ａ
ａ−１，２Ａａ−２を形成し、酸素プラズマなどによ
り、残ったレジスト膜４Ｂｂ−１，４Ｂｂ−２、反射防
止膜３Ａｃ−１，３Ａｃ−２を除去して、図２（ｂ）に
示すように、ゲート電極２Ａａ−１，２Ａａ−２の形成
を終る。
【００１８】反射防止膜３ＡをＵＶキュアしてガラス転
移温度を上昇させた後、上昇したガラス転移温度より低
い温度でハードベークするので、その際に反射防止膜の
流動が起らず、段差部での膜厚変動が抑えられ、従って
レジスト寸法の変動が抑えられ、幅が均一のゲート電極
が得られた。
移温度を上昇させた後、上昇したガラス転移温度より低
い温度でハードベークするので、その際に反射防止膜の
流動が起らず、段差部での膜厚変動が抑えられ、従って
レジスト寸法の変動が抑えられ、幅が均一のゲート電極
が得られた。
【００１９】次に、本発明の第２の実施の形態について
説明する。
説明する。
【００２０】図３（ａ）に示すように、シリコン基板上
の段差のある絶縁膜１Ａを被覆してポリシリコン膜等の
導電膜２Ｂを形成し、ＡＲＣを塗布し、９０℃、９０秒
の乾燥を行ない反射防止膜３Ｂを形成する。次に、室
温、真空中において、１０ｋＶで加速された電子ビーム
を全面に照射した。この時の露光量は５００μＣ／ｃｍ
2 とした。こうして得られたガラス転移温度の上昇した
反射防止膜３Ｂａ（図３（ｂ））を１８０℃、４分間、
ホットプレート上でハードベークを行なって得られた反
射防止膜３Ｂｂ（図３（ｃ））上に、図３（ｄ）に示す
ように、ｉ線用のレジスト膜４Ｃを形成し、ｉ線ステッ
パーを用いて、図３（ｅ）に示すように、露光光５Ｂを
照射し、露光後ベークを行ない、現像をして露光部６Ｃ
を除去する。以下の工程は第１の実施の形態と同様であ
る。
の段差のある絶縁膜１Ａを被覆してポリシリコン膜等の
導電膜２Ｂを形成し、ＡＲＣを塗布し、９０℃、９０秒
の乾燥を行ない反射防止膜３Ｂを形成する。次に、室
温、真空中において、１０ｋＶで加速された電子ビーム
を全面に照射した。この時の露光量は５００μＣ／ｃｍ
2 とした。こうして得られたガラス転移温度の上昇した
反射防止膜３Ｂａ（図３（ｂ））を１８０℃、４分間、
ホットプレート上でハードベークを行なって得られた反
射防止膜３Ｂｂ（図３（ｃ））上に、図３（ｄ）に示す
ように、ｉ線用のレジスト膜４Ｃを形成し、ｉ線ステッ
パーを用いて、図３（ｅ）に示すように、露光光５Ｂを
照射し、露光後ベークを行ない、現像をして露光部６Ｃ
を除去する。以下の工程は第１の実施の形態と同様であ
る。
【００２１】電子ビーム照射によって反射防止膜のガラ
ス転移温度を上げることができ、第１の実施の形態と同
様に段差部とその近傍における寸法変動の少ないレジス
トパターンの形成が可能であった。
ス転移温度を上げることができ、第１の実施の形態と同
様に段差部とその近傍における寸法変動の少ないレジス
トパターンの形成が可能であった。
【００２２】以上、ゲート電極を形成する場合について
説明したが、本発明はＡｌ−Ｓｉ−Ｃｕ合金膜等を用い
て配線を形成する場合や、層間絶縁膜にスルーホールを
形成する場合等、半導体装置等におけるフォトリソグラ
フィー工程に適用しうることは改めて詳細に説明するま
でもなく明らかなことである。
説明したが、本発明はＡｌ−Ｓｉ−Ｃｕ合金膜等を用い
て配線を形成する場合や、層間絶縁膜にスルーホールを
形成する場合等、半導体装置等におけるフォトリソグラ
フィー工程に適用しうることは改めて詳細に説明するま
でもなく明らかなことである。
【００２３】又、ＫｒＦエキシマレーザや水銀ランプの
ｉ線で露光を行なう場合について説明したが、水銀ラン
プのｇ線あるいはＡｒＦエキシマレーザで露光しても同
様の効果が得られる。また、第１の実施の形態ではＵＶ
キュアの温度を１２０度に設定したが、架橋反応が進む
温度であり、かつキュア中に反射防止膜が流動化しない
温度であれば、何度で行ってもかまわない。
ｉ線で露光を行なう場合について説明したが、水銀ラン
プのｇ線あるいはＡｒＦエキシマレーザで露光しても同
様の効果が得られる。また、第１の実施の形態ではＵＶ
キュアの温度を１２０度に設定したが、架橋反応が進む
温度であり、かつキュア中に反射防止膜が流動化しない
温度であれば、何度で行ってもかまわない。
【００２４】
【発明の効果】以上説明したように、本発明は、反射防
止膜をキュアしてガラス転移温度を上げてからハードベ
ークを行なうので段差部とその近傍での反射防止膜の膜
厚変動を抑えることができるため、寸法変動の少ない良
好なレジストパターンを形成することができる。このた
め、微細なレジストパターンを寸法精度よく形成でき、
半導体装置の高密度化に寄与できる等の効果がある。
止膜をキュアしてガラス転移温度を上げてからハードベ
ークを行なうので段差部とその近傍での反射防止膜の膜
厚変動を抑えることができるため、寸法変動の少ない良
好なレジストパターンを形成することができる。このた
め、微細なレジストパターンを寸法精度よく形成でき、
半導体装置の高密度化に寄与できる等の効果がある。
【図１】本発明の第１の実施の形態について説明するた
めの（ａ）〜（ｆ）に分図して示す工程順断面図。
めの（ａ）〜（ｆ）に分図して示す工程順断面図。
【図２】図１に続いて（ａ），（ｂ）に分図して示す工
程順断面図。
程順断面図。
【図３】本発明の第２の実施の形態について説明するた
めの（ａ）〜（ｅ）に分図して示す工程順断面図。
めの（ａ）〜（ｅ）に分図して示す工程順断面図。
【図４】従来例について説明するための（ａ）〜（ｄ）
に分図して示す工程順断面図。
に分図して示す工程順断面図。
【図５】従来例の問題点について説明するための（ａ）
〜（ｅ）に分図して示す工程順断面図。
〜（ｅ）に分図して示す工程順断面図。
【図６】レジスト寸法の反射防止膜膜厚依存性を示すグ
ラフ。
ラフ。
１，１Ａ 絶縁膜 ２，２Ａ，２Ｂ 導電膜 ２Ａａ−１，２Ａａ−２ ゲート電極 ３，３Ａ，３Ａａ，３Ａｂ，３Ａｃ，３Ｂ，３Ｂａ，３
Ｂｂ 反射防止膜 ４，４Ａ，４Ａａ−１，４Ａａ−２，４Ｂ，４Ｂａ−
１，４Ｂａ−２，４Ｃレジスト膜 ５，５Ａ，５Ｂ 露光光 ６，６Ａ，６Ｂ，６Ｃ 露光部
Ｂｂ 反射防止膜 ４，４Ａ，４Ａａ−１，４Ａａ−２，４Ｂ，４Ｂａ−
１，４Ｂａ−２，４Ｃレジスト膜 ５，５Ａ，５Ｂ 露光光 ６，６Ａ，６Ｂ，６Ｃ 露光部
Claims (4)
- 【請求項１】 被加工物上に高分子を主体とする有機物
を塗布し乾燥して反射防止膜を形成する工程と、前記反
射防止膜が流動化しない温度でキュアしてガラス転移温
度を上げた後に、前記上昇したガラス転移温度以下の温
度でハードベークする工程と、前記ハードベークされた
反射防止膜上にレジスト膜を形成し、紫外線または遠紫
外線を選択的に照射して露光し、現像する工程とを有す
ることを特徴とするレジストパターンの形成方法。 - 【請求項２】 紫外線を照射してキュアを行なう請求項
１記載のレジストパターンの形成方法。 - 【請求項３】 電子ビームを照射してキュアを行なう請
求項１記載のレジストパターンの形成方法。 - 【請求項４】 ポリイミドを主体とする有機物を塗布す
る請求項１，２又は３記載のレジストパターンの形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8267440A JP2867975B2 (ja) | 1996-10-08 | 1996-10-08 | レジストパターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8267440A JP2867975B2 (ja) | 1996-10-08 | 1996-10-08 | レジストパターンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10116761A JPH10116761A (ja) | 1998-05-06 |
| JP2867975B2 true JP2867975B2 (ja) | 1999-03-10 |
Family
ID=17444879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8267440A Expired - Fee Related JP2867975B2 (ja) | 1996-10-08 | 1996-10-08 | レジストパターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2867975B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000231197A (ja) * | 1999-02-09 | 2000-08-22 | Mitsubishi Electric Corp | レジストパターン形成方法及びそれを用いた半導体装置の製造方法並びにレジストパターン形成装置及びホットプレート |
| JP2010245160A (ja) * | 2009-04-02 | 2010-10-28 | Renesas Electronics Corp | 半導体装置の製造方法 |
-
1996
- 1996-10-08 JP JP8267440A patent/JP2867975B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10116761A (ja) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004134553A (ja) | レジストパターンの形成方法及び半導体装置の製造方法 | |
| JPS6323657B2 (ja) | ||
| US4403151A (en) | Method of forming patterns | |
| US6165652A (en) | Pattern forming method and pattern forming apparatus | |
| US4510173A (en) | Method for forming flattened film | |
| JP4389242B2 (ja) | フォトレジストパターンをマスクに利用するエッチング方法 | |
| JPH07219237A (ja) | 微細レジストパターン形成方法 | |
| JP2994501B2 (ja) | パターン形成方法 | |
| JP2867975B2 (ja) | レジストパターンの形成方法 | |
| JP3694504B2 (ja) | ゲート電極の形成方法およびそれを用いた半導体装置の製造方法 | |
| JP2001326153A (ja) | レジストパターンの形成方法 | |
| KR100555474B1 (ko) | 포토레지스트의 산 처리를 이용한 미세 패턴 형성방법 | |
| JP3509761B2 (ja) | レジストパターン形成方法及び微細パターン形成方法 | |
| JPH05326357A (ja) | 接続孔の形成方法 | |
| KR100192932B1 (ko) | 반도체소자의 형성방법 | |
| KR100349375B1 (ko) | 레지스트 플로우 공정과 전자 빔 주사 공정을 병용한콘택홀 형성방법 | |
| KR20010005154A (ko) | 레지스트 플로우 공정을 이용한 미세패턴 형성방법 | |
| JPS6142914A (ja) | 半導体装置の製造方法 | |
| US6156480A (en) | Low defect thin resist processing for deep submicron lithography | |
| KR100510448B1 (ko) | 열적 흐름 공정을 이용한 반도체장치의 미세 포토레지스트 패턴형성방법 | |
| JP2604573B2 (ja) | 微細パターン形成方法 | |
| JPH10261571A (ja) | パターン形成方法 | |
| JP2001265011A (ja) | 半導体装置の製造方法 | |
| KR20020001195A (ko) | 반도체 소자의 감광막패턴 형성 방법 | |
| KR0179339B1 (ko) | 감광막패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981124 |
|
| LAPS | Cancellation because of no payment of annual fees |