KR100555474B1 - 포토레지스트의 산 처리를 이용한 미세 패턴 형성방법 - Google Patents

포토레지스트의 산 처리를 이용한 미세 패턴 형성방법 Download PDF

Info

Publication number
KR100555474B1
KR100555474B1 KR1019990017599A KR19990017599A KR100555474B1 KR 100555474 B1 KR100555474 B1 KR 100555474B1 KR 1019990017599 A KR1019990017599 A KR 1019990017599A KR 19990017599 A KR19990017599 A KR 19990017599A KR 100555474 B1 KR100555474 B1 KR 100555474B1
Authority
KR
South Korea
Prior art keywords
photoresist pattern
forming
photoresist
pattern
semiconductor substrate
Prior art date
Application number
KR1019990017599A
Other languages
English (en)
Other versions
KR20000073971A (ko
Inventor
류만형
남동석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990017599A priority Critical patent/KR100555474B1/ko
Publication of KR20000073971A publication Critical patent/KR20000073971A/ko
Application granted granted Critical
Publication of KR100555474B1 publication Critical patent/KR100555474B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

포토레지스트 패턴의 리플로우(reflow)시 포토레지스트에 대하여 산처리를 행함으로써 리소그래피 기술의 파장 한계를 초월하는 개구 사이즈를 가지는 콘택홀을 형성할 수 있는 미세 패턴 형성 방법에 관하여 개시한다. 본 발명에 따른 미세 패턴 형성 방법에서는 반도체 기판상에 화학증폭형 레지스트 조성물을 코팅하여 레지스트층을 형성한다. 상기 레지스트층에 대하여 리소그래피 공정을 행하여 상기 반도체 기판을 제1 폭 만큼 노출시키는 개구부를 갖춘 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 노광시켜서 상기 포토레지스트 패턴 내에 산을 발생시킨다. 상기 노광된 포토레지스트 패턴에 산을 공급하면서 상기 포토레지스트 패턴이 리플로우되도록 베이크(bake) 공정을 행하여 상기 반도체 기판을 상기 제1 폭보다 작은 제2 폭 만큼 노출시키는 변형된 포토레지스트 패턴을 형성한다. 상기 변형된 포토레지스트 패턴을 상온으로 냉각시킨다.

Description

포토레지스트의 산 처리를 이용한 미세 패턴 형성 방법{Fine pattern forming method using acid treatment of photoresist}
도 1a 내지 도 1e는 본 발명의 바람직한 실시예에 따른 미세 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 2는 포토레지스트 패턴의 리플로우를 위한 베이크 공정시 적용되는 노광 에너지의 크기에 따른 포토레지스트의 리플로우량 변화를 평가한 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 반도체 기판, 20: 피식각막, 20a: 패턴, 30: 레지스트층, 30a: 포토레지스트 패턴, 30b: 안정화된 포토레지스트 패턴, 30c: 변형된 포토레지스트 패턴, 40: DUV, 50: 산
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 포토레지스트 패턴의 리플로우(reflow)를 이용하여 리소그래피 기술의 파장 한계를 초월하는 개구 사이즈(opening size)를 가지는 콘택홀을 형성할 수 있는 미세 패턴 형성 방법에 관한 것이다.
통상적인 반도체 소자의 패턴 형성 공정에서는, 패턴을 형성하기 위한 소정의 피식각막, 예를 들면 실리콘막, 절연막, 또는 도전막 위에 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 식각 마스크로하여 상기 피식각막을 식각하여 원하는 패턴을 형성한다.
반도체 소자의 고집적화에 따라 보다 작은 CD(Critical Dimension)의 디자인 룰(design rule)이 적용되고, 리소그래피 공정시 더욱 작은 개구 사이즈를 가지는 콘택홀을 갖춘 미세 패턴을 형성하는 기술이 요구되고 있다.
이를 실현하기 위하여, 종래에는 상기한 통상의 방법에 의하여 형성된 포토레지스트 패턴에 열을 가하여 리플로우시킴으로써 포토레지스트 패턴의 개구 사이즈를 줄이고자 하는 노력이 다양하게 시도되었다.
그러나, 반도체 소자의 집적도가 증가함에 따라 더욱 작은 개구 사이즈를 가지는 콘택홀이 요구되고, 이에 수반하여 포토레지스트가 열에 의하여 리플로우되어야 할 양이 더욱 증가하고 있다. 단순히 온도만을 조절하여 포토레지스트의 리플로우량을 조절하는 종래의 방법에서는 포토레지스트의 플로우량을 정확하게 조절하기 어렵다.
본 발명의 목적은 상기한 종래의 문제를 해결하고자 하는 것으로, 기존의 공정에 적용되는 온도를 그대로 적용하면서 리소그래피 기술에서의 파장의 한계를 초월하는 개구 사이즈를 가지는 콘택홀을 형성할 수 있는 미세 패턴 형성 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 미세 패턴 형성 방법에서는 반도체 기판상에 화학증폭형 레지스트 조성물을 코팅하여 레지스트층을 형성한다. 상기 레지스트층에 대하여 리소그래피 공정을 행하여 상기 반도체 기판을 제1 폭 만큼 노출시키는 개구부를 갖춘 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 노광시켜서 상기 포토레지스트 패턴 내에 산을 발생시킨다. 상기 노광된 포토레지스트 패턴에 산을 공급하면서 상기 포토레지스트 패턴이 리플로우되도록 베이크(bake) 공정을 행하여 상기 반도체 기판을 상기 제1 폭보다 작은 제2 폭 만큼 노출시키는 변형된 포토레지스트 패턴을 형성한다. 상기 변형된 포토레지스트 패턴을 상온으로 냉각시킨다.
본 발명에 의하면, 포토레지스트 패턴의 열에 의한 리플로우 공정시 산 처리에 의하여 포토레지스트의 플로우량 조절을 용이하게 함으로써, 포토레지스트 패턴에서 콘택홀의 측벽 프로파일의 변형이 최소화되어 버티컬한 측벽 프로파일을 유지할 수 있는 동시에 통상의 포토리소그래피 기술에서의 파장 한계를 초월한 미세한 개구 사이즈를 가지는 콘택홀을 형성할 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
도 1a 내지 도 1e는 본 발명의 바람직한 실시예에 따른 미세 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 1a를 참조하면, 반도체 기판(10)상에 미세 콘택홀을 갖춘 패턴을 형성하 기 위한 피식각막(20)을 형성한다. 상기 피식각막(20)은 예를 들면 산화막 또는 질화막과 같은 절연막으로 형성될 수 있다.
이어서, 화학증폭형 레지스트 조성물을 상기 피식각막(20) 위에 코팅하여 레지스트층(30)을 형성한다.
도 1b를 참조하면, 상기 레지스트층(30)에 대하여 통상적인 리소그래피 공정에 따라 소프트 베이킹 공정, 노광 공정, PEB(post-exposure bake) 공정 및 현상 공정을 행하여, 상기 피식각막(20)의 상면을 D1의 폭만큼 노출시키는 복수의 개구부(H1)가 형성된 포토레지스트 패턴(30a)을 형성한다.
상기 개구부(H1)의 폭 D1은 기존의 노광에 의한 포토리소그래피 기술의 파장 한계 내에서 얻을 수 있는 개구 사이즈로서, 본 발명에서 얻고자 하는 미세 패턴 형성에 필요한 개구 사이즈 보다는 큰 사이즈로 형성된다.
도 1c를 참조하면, 상기 포토레지스트 패턴(30a)에 대하여 DUV(40)를 조사하는 노광 공정을 행함으로써, 상기 포토레지스트 패턴(30a)을 구성하는 레지스트 물질에서 산을 발생시킨다. 이 노광 공정시에는 도 1b를 참조하여 설명한 상기 포토레지스트 패턴(30a)을 형성하기 위한 노광 공정시 적용된 노광 에너지의 약 6 ∼ 10%에 해당하는 비교적 작은 노광 에너지를 적용한다. 이 때 적용되는 노광 에너지의 크기에 따라 상기 포토레지스트 패턴(30a) 내에서 발생되는 산의 양이 조절된다.
이와 같이, 상기 포토레지스트 패턴(30a)에 대하여 DUV(40)를 조사하여 노광 공정을 행함으로써, 상기 포토레지스트 패턴(30a)에서 발생되는 산의 존재에 의하 여 상기 포토레지스트 패턴(30a)을 구성하는 레지스트 물질의 점도가 증가하게 되어 안정화된 포토레지스트 패턴(30b)이 형성된다. 따라서 후속의 리플로우 공정시 상기 안정화된 포토레지스트 패턴(30b)의 열적 리플로우량을 미세하게 조절할 수 있게 된다.
도 1d를 참조하면, 상기 안정화된 포토레지스트 패턴(30b)이 형성된 결과물에 대하여 소정 시간, 예를 들면 60초 동안 열을 가하여 베이크 공정을 행하여 상기 안정화된 포토레지스트 패턴(30b)의 리플로우를 야기시킨다. 이 때, 상기 베이크 공정과 동시에 상기 안정화된 포토레지스트 패턴(30b)에 산(50)을 퓸(fume)의 형태로 공급한다. 이 때 공급되는 산(50)으로서는 모든 형태의 유기산을 사용할 수 있다.
이 단계에서 리플로우를 위한 베이크 공정시 적용되는 온도는 도 1b를 참조하여 설명한 상기 포토레지스트 패턴(30a)을 형성하기 위한 PEB 공정시 적용된 온도와 같거나 더 높게 설정한다.
그 결과, 상기 안정화된 포토레지스트 패턴(30b)을 구성하는 레지스트 물질이 열에 의해 플로우되기 시작하고, 이와 동시에 상기 안정화된 포토레지스트 패턴(30b) 내에 노광에 의하여 발생된 산과, 상기 리플로우를 위한 베이크 공정시 외부로부터 제어된 유량으로 공급되는 산(50)에 의하여 상기 안정화된 포토레지스트 패턴(30b)의 전체적인 플로우 속도를 용이하게 제어할 수 있다.
상기 포토레지스트 패턴(30a)에 대한 노광 공정시의 노광량 조절과, 상기 안정화된 포토레지스트 패턴(30b)의 리플로우를 위한 베이크 공정시 외부로부터 공급 되는 산(50)의 양의 조절에 의하여, 상기 안정화된 포토레지스트 패턴(30b)의 플로우 속도 및 플로우량을 원하는대로 조절할 수 있고, 그 결과 양호한 프로파일을 가지면서 원하는 폭(D2)(D1 > D2)으로 상기 피식각막(20)의 상면을 노출시키는 복수의 축소된 개구부(H2)가 형성된 변형된 포토레지스트 패턴(30c)이 얻어지게 된다.
이어서, 상기 변형된 포토레지스트 패턴(30c)이 형성된 결과물을 상온으로 냉각시킨다.
본 실시예에서는 도 1d에서와 같은 리플로우를 위한 베이크 공정 및 냉각 공정을 1회만 행하는 것으로 설명하였으나, 필요에 따라서 원하는 사이즈의 축소된 개구부(H2)가 얻어질 때까지 상기 베이크 공정 및 냉각 공정을 복수회에 걸쳐서 여러번 행하는 것도 가능하다.
도 1e를 참조하면, 상기 변형된 포토레지스트 패턴(30c)을 식각 마스크로 하여 상기 축소된 개구부(H2)를 통하여 노출되는 상기 피식각막(20)을 건식 식각하여, 상기 반도체 기판(10)의 상면을 노출시키는 콘택홀(H3)이 형성된 패턴(20a)을 형성한다.
상기한 바와 같이, 본 발명에 의한 미세 패턴 형성 방법에서는 화학증폭형 레지스트 조성물을 사용하여 통상의 방법에 의하여 포토레지스트 패턴을 형성한 후, 얻어진 포토레지스트 패턴에 대하여 다시 노광 공정을 행하고, 외부로부터 산을 공급하면서 리플로우를 위한 베이크 공정을 행하므로, 열에 의한 포토레지스트 패턴의 플로우 공정에 의하여 개구부를 축소시키는 데 있어서 레지스트 물질의 플로우 속도 및 플로우 량을 원하는 대로 조절함으로써, 리플로우 공정 후 얻어지는 변형된 포토레지스트 패턴에서 콘택홀의 측벽 프로파일의 변형이 최소화되어 버티컬한 측벽 프로파일을 유지하면서 미세한 개구 사이즈를 가지는 콘택홀을 형성할 수 있다.
도 2는 본 발명에 따른 미세 패턴 형성 방법에서 포토레지스트 패턴의 리플로우를 위한 베이크 공정시 적용되는 노광 에너지의 크기에 따른 포토레지스트의 플로우 속도 제어 가능성을 평가한 결과를 나타내는 그래프이다.
도 2의 결과를 얻는 데 사용된 샘플을 제조하기 위하여, 시판되고 있는 화학증폭형 레지스트 조성물(SEPR-430, ShinEtsu Co. 제품)을 반도체 기판상에 코팅하여 레지스트층을 형성하였다. 그 후, 상기 레지스트층에 대하여 103℃의 온도에서 90초 동안 소프트 베이킹 공정을 행하고, 80mJ/cm2의 노광 에너지로 노광 공정을 행하고, 110℃의 온도에서 90초 동안 PEB 공정을 행하였다. 이어서, 통상의 현상액을 이용하여 현상하여, 원하는 사이즈보다 큰 개구 사이즈를 가지는 개구부가 형성된 포토레지스트 패턴을 형성하였다.
상기 방법으로 얻어진 샘플에 대하여 각각 다른 노광 에너지를 적용하여 노광 공정을 행한 후, 리플로우를 위한 베이크 공정시 베이크 온도에 따른 포토레지스트 물질의 리플로우량을 측정하였다.
도 2에서, "a"는 노광 에너지로서 상기 포토레지스트 패턴 형성을 위한 노광시 적용된 노광 에너지의 6%인 4.8mJ/cm2의 노광 에너지를 적용하고, "b"는 7%인 5.6mJ/cm2의 노광 에너지를 적용하고, "c"는 8%인 6.4mJ/cm2의 노광 에너지를 적용 하고, "d"는 9%인 7.2mJ/cm2의 노광 에너지를 적용한 경우를 각각 나타낸다.
도 2의 결과로부터, 노광에너지가 증가함에 따라 포토레지스트 물질에서 발생된 산의 양이 많아져서 포토레지스트 물질의 점도가 증가하여, 리플로우를 위한 베이크 공정시 열에 의한 리플로우량을 보다 미세하게 조절할 수 있다는 것을 확인하였다.
본 발명에 의하면, 본 발명에 의한 미세 패턴 형성 방법에서는 화학증폭형 레지스트 조성물을 사용하여 통상의 방법에 의하여 포토레지스트 패턴을 형성한 후, 얻어진 포토레지스트 패턴에 대하여 다시 노광 공정을 행하고, 외부로부터 산을 공급하면서 리플로우를 위한 베이크 공정을 행하므로, 열에 의한 포토레지스트 패턴의 플로우 공정에 의하여 개구부를 축소시키는 데 있어서 레지스트 물질의 플로우 속도 및 플로우 량을 원하는 대로 조절함으로써, 리플로우 공정 후 얻어지는 변형된 포토레지스트 패턴에서 콘택홀의 측벽 프로파일의 변형이 최소화되어 버티컬한 측벽 프로파일을 유지하면서 미세한 개구 사이즈를 가지는 콘택홀을 형성할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (3)

  1. (a) 반도체 기판상에 화학증폭형 레지스트 조성물을 코팅하여 레지스트층을 형성하는 단계와,
    (b) 상기 레지스트층에 대하여 리소그래피 공정을 행하여 상기 반도체 기판을 제1 폭 만큼 노출시키는 개구부를 갖춘 포토레지스트 패턴을 형성하는 단계와,
    (c) 상기 포토레지스트 패턴을 노광시켜서 상기 포토레지스트 패턴 내에 산을 발생시키는 단계와,
    (d) 상기 노광된 포토레지스트 패턴에 산을 공급하면서 상기 포토레지스트 패턴이 리플로우되도록 베이크(bake) 공정을 행하여 상기 반도체 기판을 상기 제1 폭보다 작은 제2 폭 만큼 노출시키는 변형된 포토레지스트 패턴을 형성하는 단계와,
    (e) 상기 변형된 포토레지스트 패턴을 상온으로 냉각시키는 단계를 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  2. 제1항에 있어서, 상기 단계 (d)에서 상기 노광된 포토레지스트 패턴에 산을 퓸(fume)의 형태로 공급하는 것을 특징으로 하는 미세 패턴 형성 방법.
  3. 제1항에 있어서, 상기 단계 (c)에서 상기 포토레지스트 패턴을 노광시키는 단계에서는 상기 단계 (b)의 리소그래피 공정시 적용된 노광 에너지의 6 ∼ 10%의 노광 에너지를 조사하는 것을 특징으로 하는 미세 패턴 형성 방법.
KR1019990017599A 1999-05-17 1999-05-17 포토레지스트의 산 처리를 이용한 미세 패턴 형성방법 KR100555474B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990017599A KR100555474B1 (ko) 1999-05-17 1999-05-17 포토레지스트의 산 처리를 이용한 미세 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990017599A KR100555474B1 (ko) 1999-05-17 1999-05-17 포토레지스트의 산 처리를 이용한 미세 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20000073971A KR20000073971A (ko) 2000-12-05
KR100555474B1 true KR100555474B1 (ko) 2006-03-03

Family

ID=19585874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990017599A KR100555474B1 (ko) 1999-05-17 1999-05-17 포토레지스트의 산 처리를 이용한 미세 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100555474B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465867B1 (ko) * 2002-05-13 2005-01-13 주식회사 하이닉스반도체 반도체 소자의 미세 콘택 패턴 제조 방법
KR100456312B1 (ko) * 2002-07-19 2004-11-10 주식회사 하이닉스반도체 반도체 소자의 초미세 콘택홀 형성방법
KR100493029B1 (ko) * 2002-10-26 2005-06-07 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법
KR100889549B1 (ko) * 2007-05-23 2009-03-23 주식회사 동부하이텍 반도체소자의 금속배선 형성방법
KR100854888B1 (ko) * 2007-08-20 2008-08-28 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법

Also Published As

Publication number Publication date
KR20000073971A (ko) 2000-12-05

Similar Documents

Publication Publication Date Title
US4871630A (en) Mask using lithographic image size reduction
US4707218A (en) Lithographic image size reduction
JPH07169666A (ja) 電子回路を製造するための写真製版工程
JP2003234279A (ja) レジストパターンの形成方法、半導体装置の製造方法およびレジストパターンの形成装置
JP4218476B2 (ja) レジストパターン形成方法とデバイス製造方法
KR100555474B1 (ko) 포토레지스트의 산 처리를 이용한 미세 패턴 형성방법
KR100456312B1 (ko) 반도체 소자의 초미세 콘택홀 형성방법
JP2994501B2 (ja) パターン形成方法
US6444410B1 (en) Method of improving photoresist profile
JP2003273131A (ja) 微細電極形成用マスキング部材およびその製造方法、電極の形成方法ならびに電界効果トランジスタ
US5866302A (en) Pattern formation method
JPH1083087A (ja) レジストパターンの形成方法
JP2001326153A (ja) レジストパターンの形成方法
JP3509761B2 (ja) レジストパターン形成方法及び微細パターン形成方法
JP2867975B2 (ja) レジストパターンの形成方法
US5856067A (en) Contact photolithographic process for realizing metal lines on a substrate by varying exposure energy
US6335152B1 (en) Use of RTA furnace for photoresist baking
KR20040102984A (ko) 반도체소자의 미세 패턴 형성 방법
KR100451508B1 (ko) 반도체 소자의 콘택홀 형성방법
US7776513B2 (en) Method of manufacturing semiconductor device
KR101060764B1 (ko) 포토레지스트패턴 형성 방법
KR100431991B1 (ko) 레티클 및 이를 이용한 반도체소자의 제조방법
KR20030092865A (ko) 반도체소자의 미세패턴 형성방법
KR100369866B1 (ko) 반도체소자의미세콘택홀형성방법
KR100380274B1 (ko) 디유브이 공정을 이용한 실리콘 산화막 식각방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee