JPH1083087A - レジストパターンの形成方法 - Google Patents
レジストパターンの形成方法Info
- Publication number
- JPH1083087A JPH1083087A JP9226025A JP22602597A JPH1083087A JP H1083087 A JPH1083087 A JP H1083087A JP 9226025 A JP9226025 A JP 9226025A JP 22602597 A JP22602597 A JP 22602597A JP H1083087 A JPH1083087 A JP H1083087A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- resist
- duv
- pattern
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/38—Treatment before imagewise removal, e.g. prebaking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【課題】 フォトレジストパターニング時に発生する感
光膜のバーニング現象を防止することができるレジスト
パターンの形成方法を提供する。 【解決手段】 半導体ウェハ１０上に感光膜を塗布した
後、食刻して微細なレジストパターン１２を形成する方
法において、感光膜塗布後、レジストパターン１２のサ
ーマルフロー量を調節するために、充分な量のＤＵＶ
（ｄｅｅｐ ｕｌｔｒａ ｖｉｏｌｅｔ）露光１６工程
を遂行する段階と、前記レジストパターン１２のバーニ
ング（ｂｕｒｎｉｎｇ）を防止するために、高温ベーク
工程を付加してパターンを硬化させた後、食刻工程を遂
行する。
光膜のバーニング現象を防止することができるレジスト
パターンの形成方法を提供する。 【解決手段】 半導体ウェハ１０上に感光膜を塗布した
後、食刻して微細なレジストパターン１２を形成する方
法において、感光膜塗布後、レジストパターン１２のサ
ーマルフロー量を調節するために、充分な量のＤＵＶ
（ｄｅｅｐ ｕｌｔｒａ ｖｉｏｌｅｔ）露光１６工程
を遂行する段階と、前記レジストパターン１２のバーニ
ング（ｂｕｒｎｉｎｇ）を防止するために、高温ベーク
工程を付加してパターンを硬化させた後、食刻工程を遂
行する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造工
程においてフォトレジストパターンを形成する方法に係
り、特に後続食刻工程において発生する感光膜のバーニ
ング（ｂｕｒｎｉｎｇ）現象を防止することができるレ
ジストパターンの形成方法に関する。
程においてフォトレジストパターンを形成する方法に係
り、特に後続食刻工程において発生する感光膜のバーニ
ング（ｂｕｒｎｉｎｇ）現象を防止することができるレ
ジストパターンの形成方法に関する。
【０００２】
【従来の技術】半導体装置の集積度が増加するに供な
い、深い段差からの微細コンタクト等のパターン形成の
ために高い選択比を持つ食刻工程が要求される。このよ
うな食刻工程時、チャンバ内の温度が比較的高温の場合
が多い。この場合、半導体基板の広い面積からレジスト
膜が熱により消失したり、焼きついたりする、いわゆる
フォトレジストバーニング現象が発生し、工程進行が難
しくなる。従って、食刻選択比を低くしたり、チャンバ
内の工程進行条件等を制限して工程を進行しなければな
らないという問題点がある。
い、深い段差からの微細コンタクト等のパターン形成の
ために高い選択比を持つ食刻工程が要求される。このよ
うな食刻工程時、チャンバ内の温度が比較的高温の場合
が多い。この場合、半導体基板の広い面積からレジスト
膜が熱により消失したり、焼きついたりする、いわゆる
フォトレジストバーニング現象が発生し、工程進行が難
しくなる。従って、食刻選択比を低くしたり、チャンバ
内の工程進行条件等を制限して工程を進行しなければな
らないという問題点がある。
【０００３】バーニング現象を回避しようとすると、次
のようなＭＬＲ（Ｍｕｔｉ Ｌａｙｅｒ Ｒｅｓｉｓ
ｔ）技術等の複雑な工程を実行しなければならないとい
う問題点がある。すなわち、下部感光膜（Ｂｏｔｔｏｍ
ＰＲ）を高温、すなわち、後続の界面酸化膜（ｉｎｔ
ｅｒ ｏｘｉｄｅ ｌａｙｅｒ）の被着温度より高い温
度である約３００℃でベーキング工程を遂行し、その後
ＣＶＤ酸化膜を被着して、界面酸化膜を形成する。つい
で、この界面酸化膜上にレジストを塗布して、パターン
を形成し、界面酸化膜と下部感光膜とを食刻するという
複雑な工程を必要とする。又、実際に食刻しようとする
膜の上にマスク層を形成しパターンを形成した後、レジ
ストパターンをアッシング（Ａｓｈｉｎｇ）又はストリ
ップにより除去し、マスク層を使用して下部感光膜を食
刻する等の複雑な工程を実行しなければならない。
のようなＭＬＲ（Ｍｕｔｉ Ｌａｙｅｒ Ｒｅｓｉｓ
ｔ）技術等の複雑な工程を実行しなければならないとい
う問題点がある。すなわち、下部感光膜（Ｂｏｔｔｏｍ
ＰＲ）を高温、すなわち、後続の界面酸化膜（ｉｎｔ
ｅｒ ｏｘｉｄｅ ｌａｙｅｒ）の被着温度より高い温
度である約３００℃でベーキング工程を遂行し、その後
ＣＶＤ酸化膜を被着して、界面酸化膜を形成する。つい
で、この界面酸化膜上にレジストを塗布して、パターン
を形成し、界面酸化膜と下部感光膜とを食刻するという
複雑な工程を必要とする。又、実際に食刻しようとする
膜の上にマスク層を形成しパターンを形成した後、レジ
ストパターンをアッシング（Ａｓｈｉｎｇ）又はストリ
ップにより除去し、マスク層を使用して下部感光膜を食
刻する等の複雑な工程を実行しなければならない。
【０００４】又、マスクレイアウト上に広い面積でレジ
ストパターンが残ることを防止するために、ポジティブ
型レジストを使用した場合、広い面積領域を露光しなけ
ればならなくなる。このため、ディバイス表面に部分的
な段差が形成され、後続工程でパターン形成時、ＤＯＦ
（ｄｅｐｔｈ ｏｆ ｆｏｃｕｓ）マージンが減少する
ようになる。又、ウェハ上でディバイスが露光されない
領域を追加に露光する必要があるため半導体装置の生産
性が低下するという問題点がある。
ストパターンが残ることを防止するために、ポジティブ
型レジストを使用した場合、広い面積領域を露光しなけ
ればならなくなる。このため、ディバイス表面に部分的
な段差が形成され、後続工程でパターン形成時、ＤＯＦ
（ｄｅｐｔｈ ｏｆ ｆｏｃｕｓ）マージンが減少する
ようになる。又、ウェハ上でディバイスが露光されない
領域を追加に露光する必要があるため半導体装置の生産
性が低下するという問題点がある。
【０００５】
【発明が解決しようとする課題】本発明はこのような技
術的背景下でなされたもので、本発明が解決しようとす
る技術的課題は別途の工程追加を必要とせず、レジスト
のバーニング現象を防止することができる改善されたレ
ジストパターンの形成方法を提供することにある。
術的背景下でなされたもので、本発明が解決しようとす
る技術的課題は別途の工程追加を必要とせず、レジスト
のバーニング現象を防止することができる改善されたレ
ジストパターンの形成方法を提供することにある。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明のレジストパターンの形成方法は、半導体基
板上に塗布された感光性レジストを選択的に露光し、パ
ターニングされたレジストパターンを形成する第１の段
階と、前記レジストパターンのサーマルフロー量を調節
するために、前記レジストパターンを所望量のＤＵＶに
露光する第２の段階と、後続工程で前記レジストパター
ンがバーニングされない程度に前記レジストパターンを
ベークし、前記レジストパターンを硬化する第３の段階
とを具備している。
に、本発明のレジストパターンの形成方法は、半導体基
板上に塗布された感光性レジストを選択的に露光し、パ
ターニングされたレジストパターンを形成する第１の段
階と、前記レジストパターンのサーマルフロー量を調節
するために、前記レジストパターンを所望量のＤＵＶに
露光する第２の段階と、後続工程で前記レジストパター
ンがバーニングされない程度に前記レジストパターンを
ベークし、前記レジストパターンを硬化する第３の段階
とを具備している。
【０００７】また好ましくは、ＤＵＶ露光段階は約２０
ないし３００ＭＪの範囲内で実行される。又、露光段階
でＤＵＶは約２４８ｎｍの波長を持ち、ベーク段階は約
１６５℃で実行され、そして感光性レジストとしてＤＵ
Ｖ感光性レジストを用いるのが良い。
ないし３００ＭＪの範囲内で実行される。又、露光段階
でＤＵＶは約２４８ｎｍの波長を持ち、ベーク段階は約
１６５℃で実行され、そして感光性レジストとしてＤＵ
Ｖ感光性レジストを用いるのが良い。
【０００８】本発明は別途の工程追加なしにレジストパ
ターンの形成後、このレジストパターンをＤＵＶに露光
して、熱的フロー量を調節した後、高温のベーク工程に
よってレジストパターンを硬化（ｈａｒｄｅｎｉｎｇ）
させ、食刻時のバーニング現象を防止しようとするもの
である。
ターンの形成後、このレジストパターンをＤＵＶに露光
して、熱的フロー量を調節した後、高温のベーク工程に
よってレジストパターンを硬化（ｈａｒｄｅｎｉｎｇ）
させ、食刻時のバーニング現象を防止しようとするもの
である。
【０００９】この時、高温ベーク工程は後続の食刻工程
が遂行される食刻チャンバの工程進行温度より高い温度
で遂行されるので、レジストパターンが熱的にフロー
（ｔｈｅｒｍａｌ ｆｌｏｗ）され、パターンイメージ
の変形が発生する。したがって、パターンの精密度を低
下させるので、このような高温ベーク工程を遂行する前
にＤＵＶ（ｄｅｅｐ ｕｌｔｒａ ｖｉｏｌｅｔ）露光
を通じてフローされる量を調節する。これにより、後続
の食刻工程中でのフォトレジストのバーニングも防止す
ることができる。
が遂行される食刻チャンバの工程進行温度より高い温度
で遂行されるので、レジストパターンが熱的にフロー
（ｔｈｅｒｍａｌ ｆｌｏｗ）され、パターンイメージ
の変形が発生する。したがって、パターンの精密度を低
下させるので、このような高温ベーク工程を遂行する前
にＤＵＶ（ｄｅｅｐ ｕｌｔｒａ ｖｉｏｌｅｔ）露光
を通じてフローされる量を調節する。これにより、後続
の食刻工程中でのフォトレジストのバーニングも防止す
ることができる。
【００１０】
【発明の実施の形態】以下、添付された図面に基づいて
本発明の実施の形態を具体的に説明する。
本発明の実施の形態を具体的に説明する。
【００１１】図１および図２は本発明によるレジストパ
ターンの形成方法を説明するための工程別断面図を示し
たものである。
ターンの形成方法を説明するための工程別断面図を示し
たものである。
【００１２】図１（Ａ）に示すように、フォトレジスト
層１２が半導体基板１０上に積層され、周知のフォトリ
ソグラフィ技術によって図１（Ｂ）に示すようにライト
ビーム１４により選択的に露光される。結果的に、微細
パターンがフォトレジスト層１２に転写されて形成され
る。正確に微細パターンを得るために、高分解能を持つ
露光工程がＧラインやＩラインを使用して遂行されなけ
ればならない。エキシマレーザーリソグラフィ（ｌａｓ
ｅｒ ｌｉｔｈｏｇｒａｐｈｙ）や位相シフト（ｐｈａ
ｓｅ ｓｈｉｆｔ）等のような技術が構造上微細化が要
求される半導体ディバイスのための微細パターン形成に
使用することができる。次に図１（Ｃ）に示すように、
現像されたフォトレジストパターン１２を形成するため
に半導体基板１０が現像工程に投入される。この実施の
形態において、フォトレジストパターンはＤＵＶを吸収
する物質、すなわち、ＤＵＶポジティブトーンレジスト
（ｐｏｓｉｔｉｖｅ ｔｏｎｅ ｒｅｓｉｓｔ）を含む
フォトレジスト層を含む。
層１２が半導体基板１０上に積層され、周知のフォトリ
ソグラフィ技術によって図１（Ｂ）に示すようにライト
ビーム１４により選択的に露光される。結果的に、微細
パターンがフォトレジスト層１２に転写されて形成され
る。正確に微細パターンを得るために、高分解能を持つ
露光工程がＧラインやＩラインを使用して遂行されなけ
ればならない。エキシマレーザーリソグラフィ（ｌａｓ
ｅｒ ｌｉｔｈｏｇｒａｐｈｙ）や位相シフト（ｐｈａ
ｓｅ ｓｈｉｆｔ）等のような技術が構造上微細化が要
求される半導体ディバイスのための微細パターン形成に
使用することができる。次に図１（Ｃ）に示すように、
現像されたフォトレジストパターン１２を形成するため
に半導体基板１０が現像工程に投入される。この実施の
形態において、フォトレジストパターンはＤＵＶを吸収
する物質、すなわち、ＤＵＶポジティブトーンレジスト
（ｐｏｓｉｔｉｖｅ ｔｏｎｅ ｒｅｓｉｓｔ）を含む
フォトレジスト層を含む。
【００１３】ついで、図２（Ａ）に示すように、フォト
レジストパターン１２がそのサーマルフロー量を制御す
るに充分なＤＵＶ放射１６にさらされる。このＤＵＶ放
射１６は２４８ｎｍ程度の波長を持つ。最後に、図２
（Ｂ）に示すように、フォトレジストパターン１２を持
つ半導体基板１０が１６５℃程度の温度でベークされ、
フォトレジストパターン１２の端部１２ａがフローした
後硬化される。半導体基板１０は直接に高温の工程、た
とえば、高温の加熱冷却、乾式食刻等の工程を受けるよ
うになるが、これはフォトレジストパターン１２がＤＵ
Ｖ放射１６に充分にさらされ、高温でベークされるため
である。
レジストパターン１２がそのサーマルフロー量を制御す
るに充分なＤＵＶ放射１６にさらされる。このＤＵＶ放
射１６は２４８ｎｍ程度の波長を持つ。最後に、図２
（Ｂ）に示すように、フォトレジストパターン１２を持
つ半導体基板１０が１６５℃程度の温度でベークされ、
フォトレジストパターン１２の端部１２ａがフローした
後硬化される。半導体基板１０は直接に高温の工程、た
とえば、高温の加熱冷却、乾式食刻等の工程を受けるよ
うになるが、これはフォトレジストパターン１２がＤＵ
Ｖ放射１６に充分にさらされ、高温でベークされるため
である。
【００１４】反面、万一、フォトレジストパターンを持
つ半導体基板がＤＵＶ放射にさらされないで、直接高温
のベーキング工程を受けると、現像されたフォトレジス
トパターンは熱的に不安定であるから、高温のベーキン
グ工程の間に、サーマルフローによってパターンイメー
ジの変形が誘発される。その結果、高い精度のフォトレ
ジストパターンを形成することが難しくなる。パターン
イメージの変形のような問題を解決するために、半導体
基板上のフォトレジストパターンが高温のベーキング工
程を受ける前に、ＤＵＶ放射にさらし、次の乾式食刻工
程のような高温処理段階の間のフォトレジストパターン
の変形及びバーニングを防止するのである。
つ半導体基板がＤＵＶ放射にさらされないで、直接高温
のベーキング工程を受けると、現像されたフォトレジス
トパターンは熱的に不安定であるから、高温のベーキン
グ工程の間に、サーマルフローによってパターンイメー
ジの変形が誘発される。その結果、高い精度のフォトレ
ジストパターンを形成することが難しくなる。パターン
イメージの変形のような問題を解決するために、半導体
基板上のフォトレジストパターンが高温のベーキング工
程を受ける前に、ＤＵＶ放射にさらし、次の乾式食刻工
程のような高温処理段階の間のフォトレジストパターン
の変形及びバーニングを防止するのである。
【００１５】次に、ＤＵＶ露光によってレジストパター
ンの熱的フロー量が調節されることを調べるために、レ
ジストパターン形成後、ＤＵＶ露光量を変化（ｓｐｌｉ
ｔ）させながら同一な条件でベーク工程を遂行してレジ
ストパターンがフローされる形状を図３（Ａ）ないし図
３（Ｄ）に示す。この時、使用された露光波長は約２４
８ｎｍであった。工程温度は約１６５℃、感光膜はＤＵ
Ｖポジティブトーンレジストを使用してコンタクトパタ
ーンを形成した。
ンの熱的フロー量が調節されることを調べるために、レ
ジストパターン形成後、ＤＵＶ露光量を変化（ｓｐｌｉ
ｔ）させながら同一な条件でベーク工程を遂行してレジ
ストパターンがフローされる形状を図３（Ａ）ないし図
３（Ｄ）に示す。この時、使用された露光波長は約２４
８ｎｍであった。工程温度は約１６５℃、感光膜はＤＵ
Ｖポジティブトーンレジストを使用してコンタクトパタ
ーンを形成した。
【００１６】図３（Ａ）ないし図３（Ｄ）はＤＵＶ露光
量によるレジストパターンの熱的フロー量を観測したＳ
ＥＭ写真を示したものである。図３（Ａ）はＤＵＶの露
光量がゼロである場合（すなわち、従来技術による場
合）に熱的フロー量が大きくて、レジストパターンの変
形が多く発生していることを示しており、図３（Ｂ）な
いし図３（Ｄ）は露光量を２０ＭＪずつ増加させること
を除いては同一な条件でレジストパターンを形成したこ
とを示している。
量によるレジストパターンの熱的フロー量を観測したＳ
ＥＭ写真を示したものである。図３（Ａ）はＤＵＶの露
光量がゼロである場合（すなわち、従来技術による場
合）に熱的フロー量が大きくて、レジストパターンの変
形が多く発生していることを示しており、図３（Ｂ）な
いし図３（Ｄ）は露光量を２０ＭＪずつ増加させること
を除いては同一な条件でレジストパターンを形成したこ
とを示している。
【００１７】とくに、図３（Ｂ）ないし図３（Ｄ）から
わかるように、レジストパターンのＤＵＶ露光量が多け
れば多いほどレジストの熱的フロー量が少なくなって、
レジストパターンはより精密なパターンイメージを保持
しながら形成される。すなわち、露光量が増加すること
によってレジストの熱的フロー量が減少することがわか
る。
わかるように、レジストパターンのＤＵＶ露光量が多け
れば多いほどレジストの熱的フロー量が少なくなって、
レジストパターンはより精密なパターンイメージを保持
しながら形成される。すなわち、露光量が増加すること
によってレジストの熱的フロー量が減少することがわか
る。
【００１８】図４（Ａ）ないし図４（Ｄ）は従来及び本
発明によって形成されたレジストパターンを同一条件で
食刻してレジストのバーニングの有無を観測した写真を
示す。すなわち、レジストのバーニング防止のためのテ
ストとして、図４（Ａ）はパターンが形成されたウェハ
をＡＤＩ（Ａｆｔｅｒ Ｄｅｖｅｌｏｐ Ｉｎｓｐｅｃ
ｔｉｏｎ）状態で食刻を進行した後、観測したウェハ
を、図４（Ｂ）はＤＵＶをスプリット露光したウェハ
を、図４（Ｃ）は充分な量、すなわち、約３００ＭＪで
露光したウェハを、図４（Ｄ）はＤＵＶ露光後、高温ベ
ーク工程を適用したウェハをそれぞれ示している。
発明によって形成されたレジストパターンを同一条件で
食刻してレジストのバーニングの有無を観測した写真を
示す。すなわち、レジストのバーニング防止のためのテ
ストとして、図４（Ａ）はパターンが形成されたウェハ
をＡＤＩ（Ａｆｔｅｒ Ｄｅｖｅｌｏｐ Ｉｎｓｐｅｃ
ｔｉｏｎ）状態で食刻を進行した後、観測したウェハ
を、図４（Ｂ）はＤＵＶをスプリット露光したウェハ
を、図４（Ｃ）は充分な量、すなわち、約３００ＭＪで
露光したウェハを、図４（Ｄ）はＤＵＶ露光後、高温ベ
ーク工程を適用したウェハをそれぞれ示している。
【００１９】上述した各条件で工程を進行したウェハを
同一条件で食刻を進行した結果、図４に図示するよう
に、ＡＤＩ状態のウェハ（図４（Ａ）参照）では全面的
にレジストのバーニングが発生し、ＤＵＶスプリット露
光したウェハ（図４（Ｂ）参照）ではスプリット露光に
よってレジストのバーニングが少し減少し、充分な量の
ＤＵＶ露光（図４（Ｃ）参照）及びＤＵＶ露光＋高温ベ
ーク（図４（Ｄ）参照）を進行したウェハではレジスト
のバーニングが発生しないことがわかる。
同一条件で食刻を進行した結果、図４に図示するよう
に、ＡＤＩ状態のウェハ（図４（Ａ）参照）では全面的
にレジストのバーニングが発生し、ＤＵＶスプリット露
光したウェハ（図４（Ｂ）参照）ではスプリット露光に
よってレジストのバーニングが少し減少し、充分な量の
ＤＵＶ露光（図４（Ｃ）参照）及びＤＵＶ露光＋高温ベ
ーク（図４（Ｄ）参照）を進行したウェハではレジスト
のバーニングが発生しないことがわかる。
【００２０】このように、ＤＵＶ露光又はＤＵＶ露光
後、すぐにベーク工程を経ることによって食刻時のレジ
ストパターンのバーニング現象が防止されることがわか
る。本発明は上述した実施の形態に限定されず、本発明
の技術的思想内で当分野の通常の知識を持つ者によって
多様な変形が可能である。
後、すぐにベーク工程を経ることによって食刻時のレジ
ストパターンのバーニング現象が防止されることがわか
る。本発明は上述した実施の形態に限定されず、本発明
の技術的思想内で当分野の通常の知識を持つ者によって
多様な変形が可能である。
【００２１】
【発明の効果】以上、説明したように、本発明によるレ
ジストパターンの形成方法によると、別途の工程追加な
しにレジストパターンに充分なＤＵＶ露光をし、熱的フ
ロー量を調節することにより、レジストのバーニング現
象を防止することができる。
ジストパターンの形成方法によると、別途の工程追加な
しにレジストパターンに充分なＤＵＶ露光をし、熱的フ
ロー量を調節することにより、レジストのバーニング現
象を防止することができる。
【図１】本発明のレジストパターンの形成方法を説明す
るための工程別断面図（その１）。
るための工程別断面図（その１）。
【図２】本発明のレジストパターンの形成方法を説明す
るための工程別断面図（その２）。
るための工程別断面図（その２）。
【図３】ＤＵＶ露光量とレジストパターンの熱的フロー
量との関係を観測したＳＥＭ写真。
量との関係を観測したＳＥＭ写真。
【図４】ＤＵＶ露光量及びベークによるレジストパター
ンの食刻時のバーニング現象の差を観測したＳＥＭ写
真。
ンの食刻時のバーニング現象の差を観測したＳＥＭ写
真。
１０ 半導体基板 １２ フォトレジストパターン １２ａ レジストパターン端部 １４ ライトビーム １６ ＤＵＶ放射
Claims (5)
- 【請求項１】 半導体基板上に塗布された感光性レジス
トを選択的に露光し、パターニングされたレジストパタ
ーンを形成する第１の段階と、 前記レジストパターンのサーマルフロー量を調節するた
めに、前記レジストパターンを所望量のＤＵＶに露光す
る第２の段階と、 後続工程で前記レジストパターンがバーニングされない
程度に前記レジストパターンをベークし、前記レジスト
パターンを硬化する第３の段階とを具備したことを特徴
とするレジストパターンの形成方法。 - 【請求項２】 前記第２の段階で、前記ＤＵＶは約２４
８ｎｍの波長を持つことを特徴とする請求項１に記載の
レジストパターンの形成方法。 - 【請求項３】 前記第３の段階で、前記ベークは約１６
５℃で実行されることを特徴とする請求項１に記載のレ
ジストパターンの形成方法。 - 【請求項４】 前記感光性レジストはＤＵＶ感光性レジ
ストであることを特徴とする請求項１に記載のレジスト
パターンの形成方法。 - 【請求項５】 前記第２の段階における露光は約２０な
いし３００ＭＪの範囲内で実行されることを特徴とする
請求項１に記載のレジストパターンの形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960035171A KR19980015733A (ko) | 1996-08-23 | 1996-08-23 | 레지스트 패턴 형성방법 |
| KR1996P-35171 | 1996-08-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1083087A true JPH1083087A (ja) | 1998-03-31 |
Family
ID=19470573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9226025A Pending JPH1083087A (ja) | 1996-08-23 | 1997-08-22 | レジストパターンの形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH1083087A (ja) |
| KR (1) | KR19980015733A (ja) |
| CN (1) | CN1175788A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010047517A (ko) * | 1999-11-22 | 2001-06-15 | 박종섭 | 감광막패턴 형성방법 |
| US6566041B2 (en) | 2000-01-11 | 2003-05-20 | Nec Electronics Corporation | Photomask and pattern forming method used in a thermal flow process and semiconductor integrated circuit fabricated using the thermal flow process |
| US6933247B2 (en) | 2003-03-17 | 2005-08-23 | Samsung Electronics, Co., Ltd. | Method for forming a minute pattern and method for manufacturing a semiconductor device using the same |
| CN102978621A (zh) * | 2012-11-28 | 2013-03-20 | 北京中讯四方科技股份有限公司 | 一种声表面波器件中的铝膜湿法腐蚀方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI295070B (en) * | 2001-12-21 | 2008-03-21 | Asml Netherlands Bv | Semiconductor device manufacturing method,semiconductor device manufactured thereby and lithographic apparatus therefor |
| CN102736434B (zh) * | 2011-04-13 | 2015-09-30 | 颀中科技（苏州）有限公司 | 一种封装图案的形成方法 |
-
1996
- 1996-08-23 KR KR1019960035171A patent/KR19980015733A/ko not_active Application Discontinuation
-
1997
- 1997-08-22 JP JP9226025A patent/JPH1083087A/ja active Pending
- 1997-08-23 CN CN97119281A patent/CN1175788A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010047517A (ko) * | 1999-11-22 | 2001-06-15 | 박종섭 | 감광막패턴 형성방법 |
| US6566041B2 (en) | 2000-01-11 | 2003-05-20 | Nec Electronics Corporation | Photomask and pattern forming method used in a thermal flow process and semiconductor integrated circuit fabricated using the thermal flow process |
| US6864021B2 (en) | 2000-01-11 | 2005-03-08 | Nec Electronics Corporation | Photomask and pattern forming method used in a thermal flow process and semiconductor integrated circuit fabricated using the thermal flow process |
| US6933247B2 (en) | 2003-03-17 | 2005-08-23 | Samsung Electronics, Co., Ltd. | Method for forming a minute pattern and method for manufacturing a semiconductor device using the same |
| CN102978621A (zh) * | 2012-11-28 | 2013-03-20 | 北京中讯四方科技股份有限公司 | 一种声表面波器件中的铝膜湿法腐蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980015733A (ko) | 1998-05-25 |
| CN1175788A (zh) | 1998-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5413898A (en) | Method of forming a pattern on a substrate having a step change in height | |
| JPH0471222A (ja) | パターン形成方法 | |
| US7662542B2 (en) | Pattern forming method and semiconductor device manufacturing method | |
| JPH07219237A (ja) | 微細レジストパターン形成方法 | |
| JPH1083087A (ja) | レジストパターンの形成方法 | |
| JP4206669B2 (ja) | エッチングパターン形成方法 | |
| US6136480A (en) | Method for fabrication of and apparatus for use as a semiconductor photomask | |
| KR100555474B1 (ko) | 포토레지스트의 산 처리를 이용한 미세 패턴 형성방법 | |
| EP0825492A1 (en) | Method of treating a resist pattern on a semiconductor wafer | |
| JP2693805B2 (ja) | レチクル及びこれを用いたパターン形成方法 | |
| JP3241809B2 (ja) | 位相シフト層を有するフォトマスクの製造方法 | |
| JP2000077317A (ja) | レジストパターン形成方法 | |
| KR0179339B1 (ko) | 감광막패턴 형성방법 | |
| JP3034096B2 (ja) | 位相シフトフォトマスクの修正方法 | |
| JP4522040B2 (ja) | 半導体装置の製造方法 | |
| JP4267298B2 (ja) | 半導体素子の製造方法 | |
| JPH10312994A (ja) | 半導体装置の製造方法 | |
| JP3151732B2 (ja) | 位相シフトフォトマスクの欠陥修正法 | |
| JP2000056476A (ja) | レジストパターン形成方法 | |
| KR100464654B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR100369866B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| JP2713061B2 (ja) | レジストパターンの形成方法 | |
| KR970008268B1 (ko) | 감광막의 미세패턴 형성방법 | |
| KR0170898B1 (ko) | 액상 실리레이션을 이용한 감광막패턴 제조방법 | |
| JP2005148644A (ja) | レジストパターン形成方法 |