JP3151732B2 - 位相シフトフォトマスクの欠陥修正法 - Google Patents
位相シフトフォトマスクの欠陥修正法Info
- Publication number
- JP3151732B2 JP3151732B2 JP29561191A JP29561191A JP3151732B2 JP 3151732 B2 JP3151732 B2 JP 3151732B2 JP 29561191 A JP29561191 A JP 29561191A JP 29561191 A JP29561191 A JP 29561191A JP 3151732 B2 JP3151732 B2 JP 3151732B2
- Authority
- JP
- Japan
- Prior art keywords
- phase shift
- phase
- pattern
- phase shifter
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩ、超ＬＳＩ等の
高密度集積回路の製造に用いられるフォトマスクの欠陥
修正法に係わり、特に、微細なパターンを高精度に形成
する際に用いられる位相シフト層を有するフォトマスク
の位相シフター白欠陥修正法に関する。
高密度集積回路の製造に用いられるフォトマスクの欠陥
修正法に係わり、特に、微細なパターンを高精度に形成
する際に用いられる位相シフト層を有するフォトマスク
の位相シフター白欠陥修正法に関する。
【０００２】
【従来の技術】ＩＣ、ＬＳＩ、超ＬＳＩ等の半導体集積
回路は、Ｓｉウェーハ等の被加工基板上にレジストを塗
布し、ステッパー等により所望のパターンを露光した
後、現像、エッチングを行う、いわゆるリソグラフィー
工程を繰り返すことにより製造されている。
回路は、Ｓｉウェーハ等の被加工基板上にレジストを塗
布し、ステッパー等により所望のパターンを露光した
後、現像、エッチングを行う、いわゆるリソグラフィー
工程を繰り返すことにより製造されている。
【０００３】このようなリソグラフィー工程に使用され
るレチクルと呼ばれるフォトマスクは、半導体集積回路
の高性能化、高集積化に伴ってますます高精度を要求さ
れる傾向にあり、例えば、代表的なＬＳＩであるＤＲＡ
Ｍを例にとると、１ＭビットＤＲＡＭ用の５倍レチク
ル、すなわち、露光するパターンの５倍のサイズを有す
るレチクルにおける寸法のずれは、平均値±３σ（σは
標準偏差）をとった場合においても、０．１５μｍの精
度が要求され、同様に、４ＭビットＤＲＡＭ用の５倍レ
チクルは、０．１〜０．１５μｍの寸法精度が、１６Ｍ
ビットＤＲＡＭ用５倍レチクルは０．０５〜０．１μｍ
の寸法精度が要求されている。
るレチクルと呼ばれるフォトマスクは、半導体集積回路
の高性能化、高集積化に伴ってますます高精度を要求さ
れる傾向にあり、例えば、代表的なＬＳＩであるＤＲＡ
Ｍを例にとると、１ＭビットＤＲＡＭ用の５倍レチク
ル、すなわち、露光するパターンの５倍のサイズを有す
るレチクルにおける寸法のずれは、平均値±３σ（σは
標準偏差）をとった場合においても、０．１５μｍの精
度が要求され、同様に、４ＭビットＤＲＡＭ用の５倍レ
チクルは、０．１〜０．１５μｍの寸法精度が、１６Ｍ
ビットＤＲＡＭ用５倍レチクルは０．０５〜０．１μｍ
の寸法精度が要求されている。
【０００４】さらに、これらのレチクルを使用して形成
されるデバイスパターンの線幅は、１ＭビットＤＲＡＭ
で１．２μｍ、４ＭビットＤＲＡＭでは０．８μｍ、１
６ＭビットＤＲＡＭでは０．６μｍと、ますます微細化
が要求されており、このような要求に応えるために様々
な露光方法が研究されている。
されるデバイスパターンの線幅は、１ＭビットＤＲＡＭ
で１．２μｍ、４ＭビットＤＲＡＭでは０．８μｍ、１
６ＭビットＤＲＡＭでは０．６μｍと、ますます微細化
が要求されており、このような要求に応えるために様々
な露光方法が研究されている。
【０００５】ところが、例えば６４ＭビットＤＲＡＭク
ラスの次々世代のデバイスパターンになると、これまで
のレチクルを用いたステッパー露光方式ではレジストパ
ターンの解像限界となり、例えば特開昭５８−１７３７
４４号公報、特公昭６２−５９２９６号公報等に示され
ているような位相シフトマスクという新しい考え方のレ
チクルが提案されてきている。この位相シフトレチクル
を用いる位相シフトリソグラフィーは、レチクルを透過
する光の位相を操作することによって、投影像の分解能
及びコントラストを向上させる技術である。
ラスの次々世代のデバイスパターンになると、これまで
のレチクルを用いたステッパー露光方式ではレジストパ
ターンの解像限界となり、例えば特開昭５８−１７３７
４４号公報、特公昭６２−５９２９６号公報等に示され
ているような位相シフトマスクという新しい考え方のレ
チクルが提案されてきている。この位相シフトレチクル
を用いる位相シフトリソグラフィーは、レチクルを透過
する光の位相を操作することによって、投影像の分解能
及びコントラストを向上させる技術である。
【０００６】位相シフトリソグラフィーを図面に従って
簡単に説明する。図２は位相シフト法の原理を示す図、
図３は従来法を示す図であり、図２（ａ）及び図３
（ａ）はレチクルの断面図、図２（ｂ）及び図３（ｂ）
はレチクル上の光の振幅、図２（ｃ）及び図３（ｃ）は
ウェーハ上の光の振幅、図２（ｄ）及び図３（ｄ）はウ
ェーハ上の光強度をそれぞれ示し、１は基板、２は遮光
膜、３は位相シフター、４は入射光を示す。
簡単に説明する。図２は位相シフト法の原理を示す図、
図３は従来法を示す図であり、図２（ａ）及び図３
（ａ）はレチクルの断面図、図２（ｂ）及び図３（ｂ）
はレチクル上の光の振幅、図２（ｃ）及び図３（ｃ）は
ウェーハ上の光の振幅、図２（ｄ）及び図３（ｄ）はウ
ェーハ上の光強度をそれぞれ示し、１は基板、２は遮光
膜、３は位相シフター、４は入射光を示す。
【０００７】従来法においては、図３（ａ）に示すよう
に、石英ガラス等からなる基板１にクロム等からなる遮
光膜２が形成されて、所定のパターンの光透過部が形成
されているだけであるが、位相シフトリソグラフィーで
は、図２（ａ）に示すように、レチクル上の隣接する光
透過部の一方に位相を反転（位相差１８０°）させるた
めの透過膜からなる位相シフター３が設けられている。
したがって、従来法においては、レチクル上の光の振幅
は図３（ｂ）に示すように同相となり、ウェーハ上の光
の振幅も図３（ｃ）に示すように同相となるので、その
結果、図３（ｄ）のようにウェーハ上のパターンを分離
することができないのに対して、位相シフトリソグラフ
ィーにおいては、位相シフターを透過した光は、図２
（ｂ）に示すように、隣接パターンの間で互いに逆位相
になされるため、パターンの境界部で光強度が零にな
り、図２（ｄ）に示すように隣接するパターンを明瞭に
分離することができる。このように、位相シフトリソグ
ラフィーにおいては、従来は分離できなかったパターン
も分離可能となり、解像度を向上させることができるも
のである。
に、石英ガラス等からなる基板１にクロム等からなる遮
光膜２が形成されて、所定のパターンの光透過部が形成
されているだけであるが、位相シフトリソグラフィーで
は、図２（ａ）に示すように、レチクル上の隣接する光
透過部の一方に位相を反転（位相差１８０°）させるた
めの透過膜からなる位相シフター３が設けられている。
したがって、従来法においては、レチクル上の光の振幅
は図３（ｂ）に示すように同相となり、ウェーハ上の光
の振幅も図３（ｃ）に示すように同相となるので、その
結果、図３（ｄ）のようにウェーハ上のパターンを分離
することができないのに対して、位相シフトリソグラフ
ィーにおいては、位相シフターを透過した光は、図２
（ｂ）に示すように、隣接パターンの間で互いに逆位相
になされるため、パターンの境界部で光強度が零にな
り、図２（ｄ）に示すように隣接するパターンを明瞭に
分離することができる。このように、位相シフトリソグ
ラフィーにおいては、従来は分離できなかったパターン
も分離可能となり、解像度を向上させることができるも
のである。
【０００８】次に、これまでに提唱されている位相シフ
トレチクルの位相シフター材の欠落部分（以後、白欠陥
と言う。）修正工程を、図４の修正工程を示す断面図に
より説明する。図中、１９は基板、２０は導電層、２１
は位相シフター層（位相サブシフター層；１８０°シフ
ター）、２２は遮光パターン、２３は位相シフターパタ
ーン（１８０°シフター）、２４は位相シフター白欠
陥、２５はレジスト、２６はレジストパターン、２７は
エッチングガス、２８は修正された位相サブシフター、
２９は剥離溶剤を示す。
トレチクルの位相シフター材の欠落部分（以後、白欠陥
と言う。）修正工程を、図４の修正工程を示す断面図に
より説明する。図中、１９は基板、２０は導電層、２１
は位相シフター層（位相サブシフター層；１８０°シフ
ター）、２２は遮光パターン、２３は位相シフターパタ
ーン（１８０°シフター）、２４は位相シフター白欠
陥、２５はレジスト、２６はレジストパターン、２７は
エッチングガス、２８は修正された位相サブシフター、
２９は剥離溶剤を示す。
【０００９】まず、常法に従って作成、欠陥検査し、位
相シフター２３に図４（ａ）に示すような白欠陥２４が
ある位相シフトフォトマスク上に、同図（ｂ）に示すよ
うに、クロロメチル化ポリスチレン等の電離放射線レジ
スト２５をスピンコーティング等の常法により均一に塗
布し、加熱乾燥処理を行う。加熱乾燥処理は、使用する
レジストの種類にもよるが、通常、８０〜１５０℃で２
０〜６０分間程度行う。次に、レジスト層２５に、常法
に従って電子線描画装置等の露光装置によって電離放射
線で白欠陥２４に相当する位置にパターン描画し、エチ
ルセロソルブやエステル等の有機溶媒を主成分とする現
像液で現像後、アルコールでリンスし、同図（ｃ）に示
すようなレジストパターン２６を形成する。
相シフター２３に図４（ａ）に示すような白欠陥２４が
ある位相シフトフォトマスク上に、同図（ｂ）に示すよ
うに、クロロメチル化ポリスチレン等の電離放射線レジ
スト２５をスピンコーティング等の常法により均一に塗
布し、加熱乾燥処理を行う。加熱乾燥処理は、使用する
レジストの種類にもよるが、通常、８０〜１５０℃で２
０〜６０分間程度行う。次に、レジスト層２５に、常法
に従って電子線描画装置等の露光装置によって電離放射
線で白欠陥２４に相当する位置にパターン描画し、エチ
ルセロソルブやエステル等の有機溶媒を主成分とする現
像液で現像後、アルコールでリンスし、同図（ｃ）に示
すようなレジストパターン２６を形成する。
【００１０】次に、必要に応じて加熱処理、及び、ディ
スカム処理を行ってレジストパターン２６のエッジ部分
に残存したレジスト屑、ヒゲ等の不要なレジストを除去
した後、同図（ｄ）に示すように、レジストパターン２
６の開口部より露出する被加工部分、すなわち、位相シ
フター白欠陥２４をエッチングガスプラズマ２７により
ドライエッチングし、位相サブシフターパターン２８を
形成する。なお、この位相サブシフターパターン２８の
形成は、エッチングガスプラズマ２７によりドライエッ
チングに代えてウェットエッチングにより行ってもよい
ことは当業者間では明らかなことである。
スカム処理を行ってレジストパターン２６のエッジ部分
に残存したレジスト屑、ヒゲ等の不要なレジストを除去
した後、同図（ｄ）に示すように、レジストパターン２
６の開口部より露出する被加工部分、すなわち、位相シ
フター白欠陥２４をエッチングガスプラズマ２７により
ドライエッチングし、位相サブシフターパターン２８を
形成する。なお、この位相サブシフターパターン２８の
形成は、エッチングガスプラズマ２７によりドライエッ
チングに代えてウェットエッチングにより行ってもよい
ことは当業者間では明らかなことである。
【００１１】この後、レジストパターン２６すなわち残
存するレジストを溶剤剥離し、フォトマスクとする。こ
のフォトマスクを洗浄後、検査し、同図（ｅ）に示すよ
うな位相シフターパターン２３、及び、位相サブシフタ
ーパターン２８を有する修正された位相シフトマスクが
完成する。
存するレジストを溶剤剥離し、フォトマスクとする。こ
のフォトマスクを洗浄後、検査し、同図（ｅ）に示すよ
うな位相シフターパターン２３、及び、位相サブシフタ
ーパターン２８を有する修正された位相シフトマスクが
完成する。
【００１２】
【発明が解決しようとする課題】しかしながら、従来の
位相シフトフォトマスクの位相シフター白欠陥修正にお
いては、基板上の位相シフター欠落部分を修正するため
に、予め位相シフター層を２層（位相シフター層、位相
サブシフター層）形成する必要があり、フォトマスクブ
ランクス製造工程数が多く、また、修正時の位相シフタ
ー、位相サブシフターエッチングにおいて垂直に位相シ
フター層をエッチングしなければならない等、多くの問
題点を含んでいる。
位相シフトフォトマスクの位相シフター白欠陥修正にお
いては、基板上の位相シフター欠落部分を修正するため
に、予め位相シフター層を２層（位相シフター層、位相
サブシフター層）形成する必要があり、フォトマスクブ
ランクス製造工程数が多く、また、修正時の位相シフタ
ー、位相サブシフターエッチングにおいて垂直に位相シ
フター層をエッチングしなければならない等、多くの問
題点を含んでいる。
【００１３】本発明はこのような状況に鑑みてなされた
ものであり、その目的は、より実用的で、低コスト化及
び工程数の削減を可能にした位相シフトフォトマスクの
白欠陥修正法を提供することである。
ものであり、その目的は、より実用的で、低コスト化及
び工程数の削減を可能にした位相シフトフォトマスクの
白欠陥修正法を提供することである。
【００１４】
【課題を解決するための手段】本発明は、上記の問題に
鑑み、位相シフトフォトマスクの白欠陥修正に関する工
程数削減を行うことによって、製造期間の短縮、低コス
ト化を可能にし、かつ、高精度の位相シフターを有する
位相シフトフォトマスクを安定して製造することができ
る方法を開発すべく研究の結果、位相シフトフォトマス
クの白欠陥修正において、レーザー光照射ＣＶＤ（Chem
ical Vapor Deposition ）法を用いることにより、欠落
部分に選択的にＳｉＯ2 を堆積させ、位相シフトフォト
マスクを修正することができることを見い出し、かかる
知見に基づいて完成したものである。
鑑み、位相シフトフォトマスクの白欠陥修正に関する工
程数削減を行うことによって、製造期間の短縮、低コス
ト化を可能にし、かつ、高精度の位相シフターを有する
位相シフトフォトマスクを安定して製造することができ
る方法を開発すべく研究の結果、位相シフトフォトマス
クの白欠陥修正において、レーザー光照射ＣＶＤ（Chem
ical Vapor Deposition ）法を用いることにより、欠落
部分に選択的にＳｉＯ2 を堆積させ、位相シフトフォト
マスクを修正することができることを見い出し、かかる
知見に基づいて完成したものである。
【００１５】以下、本発明の位相シフトフォトマスクの
欠陥修正法を図１を参照して説明する。図１は、本発明
に係わる位相シフトフォトマスクの白欠陥修正方法の工
程を示す断面図であり、図中、３０は基板、３１は導電
層、３２は遮光パターン、３３は位相シフターパター
ン、３４は位相シフター白欠陥、３５はレーザー光、３
６はＣＶＤ用の原料ガス（ＳｉＨ4 、Ｏ2 等）、３７は
加熱処理、３８は堆積したＳｉＯ2 を示している。
欠陥修正法を図１を参照して説明する。図１は、本発明
に係わる位相シフトフォトマスクの白欠陥修正方法の工
程を示す断面図であり、図中、３０は基板、３１は導電
層、３２は遮光パターン、３３は位相シフターパター
ン、３４は位相シフター白欠陥、３５はレーザー光、３
６はＣＶＤ用の原料ガス（ＳｉＨ4 、Ｏ2 等）、３７は
加熱処理、３８は堆積したＳｉＯ2 を示している。
【００１６】図１（ａ）は、従来の方法で作製した位相
シフター白欠陥３４を有する位相シフトフォトマスクを
示しており、位相シフターパターン３３としては、スパ
ッタＳｉＯ2 膜、ＳＯＧ（スピン・オン・グラス）、有
機高分子膜の何れを用いていてもよい。
シフター白欠陥３４を有する位相シフトフォトマスクを
示しており、位相シフターパターン３３としては、スパ
ッタＳｉＯ2 膜、ＳＯＧ（スピン・オン・グラス）、有
機高分子膜の何れを用いていてもよい。
【００１７】まず、同図（ａ）に示すように、常法に従
って作成、欠陥検査を行った位相シフトフォトマスクの
位相シフターパターン３３に位相シフター白欠陥３４が
存在する場合、このフォトマスクをレーザー光ＣＶＤ装
置内に導入し、同図（ｂ）に示すように、基板３０を１
７５〜２５０℃に加熱３７後、この欠陥部分３４にレー
ザー光３５を当てながら、ＣＶＤ用の原料ガス（ＳｉＨ
4 、Ｏ2 等）３６を導入する。このようにして、レーザ
ー光照射ＣＶＤにより欠陥部分３４に選択的にＳｉＯ2
を堆積させる。
って作成、欠陥検査を行った位相シフトフォトマスクの
位相シフターパターン３３に位相シフター白欠陥３４が
存在する場合、このフォトマスクをレーザー光ＣＶＤ装
置内に導入し、同図（ｂ）に示すように、基板３０を１
７５〜２５０℃に加熱３７後、この欠陥部分３４にレー
ザー光３５を当てながら、ＣＶＤ用の原料ガス（ＳｉＨ
4 、Ｏ2 等）３６を導入する。このようにして、レーザ
ー光照射ＣＶＤにより欠陥部分３４に選択的にＳｉＯ2
を堆積させる。
【００１８】ＳｉＯ2 堆積厚（量）は、デポジット時
間、反応系内への原料ガス３６の組成及びその導入量、
レーザー光３５出力により、欠陥部分３４を補うように
制御して、同図（ｃ）に示すようなフォトマスクとす
る。
間、反応系内への原料ガス３６の組成及びその導入量、
レーザー光３５出力により、欠陥部分３４を補うように
制御して、同図（ｃ）に示すようなフォトマスクとす
る。
【００１９】図４に示したような従来法においては、工
程数が多かったために、基板を傷つけたりする可能性が
高かった。しかしながら、上記したような本発明の方法
においては、位相シフターの白欠陥修正工程数を減少し
てより簡単な工程で、さらに高品質の位相シフトフォト
マスクに修正することができる。
程数が多かったために、基板を傷つけたりする可能性が
高かった。しかしながら、上記したような本発明の方法
においては、位相シフターの白欠陥修正工程数を減少し
てより簡単な工程で、さらに高品質の位相シフトフォト
マスクに修正することができる。
【００２０】すなわち、本発明の位相シフトフォトマス
クの欠陥修正法は、遮光パターン、位相シフターパター
ンを有する位相シフトフォトマスクの欠陥修正法におい
て、遮光層及び位相シフト層を所定の位置にパターニン
グ形成した後、基板を加熱して、位相シフターパターン
の欠落部分にレーザー光を当てながらＣＶＤ用の原料ガ
スを導入してその欠落部分に選択的にＳｉＯ2 膜を堆積
させることを特徴とする方法である。
クの欠陥修正法は、遮光パターン、位相シフターパター
ンを有する位相シフトフォトマスクの欠陥修正法におい
て、遮光層及び位相シフト層を所定の位置にパターニン
グ形成した後、基板を加熱して、位相シフターパターン
の欠落部分にレーザー光を当てながらＣＶＤ用の原料ガ
スを導入してその欠落部分に選択的にＳｉＯ2 膜を堆積
させることを特徴とする方法である。
【００２１】この場合、前記位相シフト層は、スパッタ
ＳｉＯ2 又はスピン・オン・グラスからなるのが望まし
く、また、前記レーザー光として、ＡｒＦエキシマレー
ザー（波長：１９３ｎｍ）、低圧水銀灯（波長：２４５
ｎｍ、１８５ｎｍ）、又は、ＫｒＦエキシマレーザー
（波長：２４８ｎｍ）からの光を用いることが望まし
い。
ＳｉＯ2 又はスピン・オン・グラスからなるのが望まし
く、また、前記レーザー光として、ＡｒＦエキシマレー
ザー（波長：１９３ｎｍ）、低圧水銀灯（波長：２４５
ｎｍ、１８５ｎｍ）、又は、ＫｒＦエキシマレーザー
（波長：２４８ｎｍ）からの光を用いることが望まし
い。
【００２２】
【作用】本発明においては、遮光層及び位相シフト層を
所定の位置にパターニング形成した後、基板を加熱し
て、位相シフターパターンの欠落部分にレーザー光を当
てながらＣＶＤ用の原料ガスを導入してその欠落部分に
選択的にＳｉＯ2 膜を堆積させるので、白欠陥修正に関
して、一切レジストの塗布、パターニング、エッチン
グ、剥膜といった工程を必要とせずに位相シフターを高
精度に修正することができる。欠落部分に選択的にＳｉ
Ｏ2 膜を堆積させる際、基板を加熱するので、基板表面
が清浄化されＳｉＯ2 膜が基板表面に吸着されやすくな
る。また、工程数削減により、欠陥の発生が抑えられ、
同時に、製造コストを低く抑えることも可能となる。
所定の位置にパターニング形成した後、基板を加熱し
て、位相シフターパターンの欠落部分にレーザー光を当
てながらＣＶＤ用の原料ガスを導入してその欠落部分に
選択的にＳｉＯ2 膜を堆積させるので、白欠陥修正に関
して、一切レジストの塗布、パターニング、エッチン
グ、剥膜といった工程を必要とせずに位相シフターを高
精度に修正することができる。欠落部分に選択的にＳｉ
Ｏ2 膜を堆積させる際、基板を加熱するので、基板表面
が清浄化されＳｉＯ2 膜が基板表面に吸着されやすくな
る。また、工程数削減により、欠陥の発生が抑えられ、
同時に、製造コストを低く抑えることも可能となる。
【００２３】
【実施例】常法に従って製造した位相シフトフォトマス
クを検査し、位相シフター白欠陥が発見された場合に、
この基板をレーザーＣＶＤ装置内に導入し、基板を１７
５℃〜２５０℃に加熱する。流量（Ｏ2 ）＝２〜４０ｓ
ｃｃｍ、（ＳｉＨ4 ）＝４〜１４ｓｃｃｍ、圧力５〜３
０Ｔｏｒｒの条件下、本来位相シフターが存在すべき部
分（欠陥部分）に、ＫｒＦエキシマレーザー光（２４８
ｎｍ）を、レーザー光出力１．０〜５．０Ｗ、２５〜１
５０Ｈｚで数秒〜数十秒間集光、照射し、ＳｉＯ2 を堆
積させる。このＳｉＯ2 堆積は、レーザーイニシエーシ
ョン反応のため、レーザー光照射後も、照射時に堆積さ
れたＳｉＯ2 （活性点）を基にして続く。欠陥部分を補
うのに適当な量のＳｉＯ2 膜を堆積させ、白欠陥修正は
終了する。
クを検査し、位相シフター白欠陥が発見された場合に、
この基板をレーザーＣＶＤ装置内に導入し、基板を１７
５℃〜２５０℃に加熱する。流量（Ｏ2 ）＝２〜４０ｓ
ｃｃｍ、（ＳｉＨ4 ）＝４〜１４ｓｃｃｍ、圧力５〜３
０Ｔｏｒｒの条件下、本来位相シフターが存在すべき部
分（欠陥部分）に、ＫｒＦエキシマレーザー光（２４８
ｎｍ）を、レーザー光出力１．０〜５．０Ｗ、２５〜１
５０Ｈｚで数秒〜数十秒間集光、照射し、ＳｉＯ2 を堆
積させる。このＳｉＯ2 堆積は、レーザーイニシエーシ
ョン反応のため、レーザー光照射後も、照射時に堆積さ
れたＳｉＯ2 （活性点）を基にして続く。欠陥部分を補
うのに適当な量のＳｉＯ2 膜を堆積させ、白欠陥修正は
終了する。
【００２４】このように工程数の少ないプロセスで修正
した位相シフトフォトマスクの位相シフター修正部の位
置ずれは、平均値±３σ（σは標準偏差）をとった場合
に、±０．１μｍ以内という値を示し、高精度の位相シ
フトフォトマスクが得られたことが確認された。また、
修正部周辺においても、パターン歪み等は全く観測され
なかった。
した位相シフトフォトマスクの位相シフター修正部の位
置ずれは、平均値±３σ（σは標準偏差）をとった場合
に、±０．１μｍ以内という値を示し、高精度の位相シ
フトフォトマスクが得られたことが確認された。また、
修正部周辺においても、パターン歪み等は全く観測され
なかった。
【００２５】
【発明の効果】最近のＬＳＩ、超ＬＳＩの高集積化に伴
い、ますますフォトマスクの高精度化が要求され、それ
に従ってゴミなどによる欠陥の多発が問題になている。
また必然的に高コストとなる。
い、ますますフォトマスクの高精度化が要求され、それ
に従ってゴミなどによる欠陥の多発が問題になている。
また必然的に高コストとなる。
【００２６】以上説明したように、本発明の位相シフト
フォトマスクの欠陥修正法によると、遮光層及び位相シ
フト層を所定の位置にパターニング形成した後、基板を
加熱して、位相シフターパターンの欠落部分にレーザー
光を当てながらＣＶＤ用の原料ガスを導入してその欠落
部分に選択的にＳｉＯ2 膜を堆積させるので、白欠陥修
正に関して、一切レジストの塗布、パターニング、エッ
チング、剥膜といった工程を必要とせずに位相シフター
を高精度に修正することができる。欠落部分に選択的に
ＳｉＯ2 膜を堆積させる際、基板を加熱するので、基板
表面が清浄化されＳｉＯ2 膜が基板表面に吸着されやす
くなる。また、工程数削減により、欠陥の発生が抑えら
れ、同時に、製造コストを低く抑えることも可能とな
る。
フォトマスクの欠陥修正法によると、遮光層及び位相シ
フト層を所定の位置にパターニング形成した後、基板を
加熱して、位相シフターパターンの欠落部分にレーザー
光を当てながらＣＶＤ用の原料ガスを導入してその欠落
部分に選択的にＳｉＯ2 膜を堆積させるので、白欠陥修
正に関して、一切レジストの塗布、パターニング、エッ
チング、剥膜といった工程を必要とせずに位相シフター
を高精度に修正することができる。欠落部分に選択的に
ＳｉＯ2 膜を堆積させる際、基板を加熱するので、基板
表面が清浄化されＳｉＯ2 膜が基板表面に吸着されやす
くなる。また、工程数削減により、欠陥の発生が抑えら
れ、同時に、製造コストを低く抑えることも可能とな
る。
【図１】本発明に係わる位相シフトフォトマスクの白欠
陥修正方法の工程を示す断面図である。
陥修正方法の工程を示す断面図である。
【図２】位相シフト法の原理を示すための図である。
【図３】従来法のパターン転写原理を示すための図であ
る。
る。
【図４】従来の位相シフター材の欠落部分の修正工程を
示す断面図である。
示す断面図である。
３０…基板 ３１…導電層 ３２…遮光パターン ３３…位相シフターパターン ３４…位相シフター白欠陥 ３５…レーザー光 ３６…ＣＶＤ用の原料ガス ３７…加熱処理 ３８…堆積したＳｉＯ2
Claims (3)
- 【請求項１】 遮光パターン、位相シフターパターンを
有する位相シフトフォトマスクの欠陥修正法において、
遮光層及び位相シフト層を所定の位置にパターニング形
成した後、基板を加熱して、位相シフターパターンの欠
落部分にレーザー光を当てながらＣＶＤ用の原料ガスを
導入してその欠落部分に選択的にＳｉＯ2 膜を堆積させ
ることを特徴とする位相シフトフォトマスクの欠陥修正
法。 - 【請求項２】 前記位相シフト層は、スパッタＳｉＯ2
又はスピン・オン・グラスからなることを特徴とする請
求項１記載の位相シフトフォトマスクの欠陥修正法。 - 【請求項３】 前記レーザー光として、ＡｒＦエキシマ
レーザー（波長：１９３ｎｍ）、低圧水銀灯（波長：２
４５ｎｍ、１８５ｎｍ）、又は、ＫｒＦエキシマレーザ
ー（波長：２４８ｎｍ）からの光を用いることを特徴と
する請求項１又は２記載の位相シフトフォトマスクの欠
陥修正法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29561191A JP3151732B2 (ja) | 1991-11-12 | 1991-11-12 | 位相シフトフォトマスクの欠陥修正法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29561191A JP3151732B2 (ja) | 1991-11-12 | 1991-11-12 | 位相シフトフォトマスクの欠陥修正法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05134395A JPH05134395A (ja) | 1993-05-28 |
| JP3151732B2 true JP3151732B2 (ja) | 2001-04-03 |
Family
ID=17822872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29561191A Expired - Fee Related JP3151732B2 (ja) | 1991-11-12 | 1991-11-12 | 位相シフトフォトマスクの欠陥修正法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3151732B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2718893B2 (ja) * | 1993-06-04 | 1998-02-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 移相マスクの移相欠陥を修復する方法 |
-
1991
- 1991-11-12 JP JP29561191A patent/JP3151732B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05134395A (ja) | 1993-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6015650A (en) | Method for forming micro patterns of semiconductor devices | |
| EP0581302B1 (en) | Method for fabricating photomasks having a phase shift layer | |
| JP3160332B2 (ja) | ハーフトーン位相シフトフォトマスク | |
| JP3312703B2 (ja) | 位相シフトフォトマスクの修正方法 | |
| JP2641362B2 (ja) | リソグラフィー方法および位相シフトマスクの作製方法 | |
| JP3151732B2 (ja) | 位相シフトフォトマスクの欠陥修正法 | |
| US5104481A (en) | Method for fabricating laser generated I.C. masks | |
| US20050221019A1 (en) | Method of improving the uniformity of a patterned resist on a photomask | |
| JP3475309B2 (ja) | 位相シフトフォトマスクの製造方法 | |
| JP2776912B2 (ja) | 光学マスクの製造方法及び光学マスクの修正方法 | |
| JPH0468352A (ja) | 位相シフト層を有するフォトマスク及びその製造方法 | |
| JP3210705B2 (ja) | 位相シフトフォトマスク | |
| JPH0580492A (ja) | 位相シフト層を有するフオトマスクの製造方法 | |
| US6348288B1 (en) | Resolution enhancement method for deep quarter micron technology | |
| JP3076075B2 (ja) | 位相シフト層を有するフォトマスク及びその製造方法 | |
| US6548384B2 (en) | Method for performing lithographic process to a multi-layered photoresist layer | |
| JPH06148870A (ja) | 位相シフト層を有するフォトマスクの修正方法 | |
| JP3207913B2 (ja) | 位相シフトフォトマスクの製造方法 | |
| JP2745988B2 (ja) | フォトマスクの製造方法 | |
| JP3241809B2 (ja) | 位相シフト層を有するフォトマスクの製造方法 | |
| JPH10312994A (ja) | 半導体装置の製造方法 | |
| JPH03235947A (ja) | 位相シフト層を有するフォトマスクおよびその製造方法 | |
| JPH04225353A (ja) | 位相シフト層を有するフォトマスクの製造方法 | |
| JPH04153653A (ja) | 位相シフト層を有するフォトマスクの製造方法 | |
| JP3449508B2 (ja) | 位相シフトフォトマスクの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |