KR20010047517A - 감광막패턴 형성방법 - Google Patents

감광막패턴 형성방법 Download PDF

Info

Publication number
KR20010047517A
KR20010047517A KR1019990051786A KR19990051786A KR20010047517A KR 20010047517 A KR20010047517 A KR 20010047517A KR 1019990051786 A KR1019990051786 A KR 1019990051786A KR 19990051786 A KR19990051786 A KR 19990051786A KR 20010047517 A KR20010047517 A KR 20010047517A
Authority
KR
South Korea
Prior art keywords
photoresist pattern
solution
forming
pattern
semiconductor substrate
Prior art date
Application number
KR1019990051786A
Other languages
English (en)
Inventor
정종호
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990051786A priority Critical patent/KR20010047517A/ko
Publication of KR20010047517A publication Critical patent/KR20010047517A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체기판 상의 절연막 등에 감광막패턴을 이용함으로써 콘택홀 형성 시, 콘택홀의 선폭이 감소되지 않도록 온도변화에 안정된 감광막패턴 형성방법에 관한 것이다.
본 발명의 감광막패턴 형성방법은 절연막 등이 형성된 반도체기판 상에 콘택홀을 갖는 감광막패턴을 형성하는 공정과, 감광막패턴 상에 유동성이 큰 용액을 도포하는 공정과, 용액이 도포된 감광막패턴에 DUV를 이용하여 열처리공정을 진행하는 공정과, 용액이 용해되도록 감광막패턴을 세정하는 공정을 구비한 것이 특징이다.
상기 특징을 갖는 본 발명에서는 유동성이 큰 용액이 감광막패턴을 감싸고 있기 때문에, DUV를 이용하여 감광막패턴에 열공정 진행 시에 온도 변화에 따른 영향이 적다.
따라서, 본 발명에서는 DUV를 열원으로 사용하여도 감광막패턴에 미치는 온도 변화에 따른 영향이 적음에 따라, 콘택홀의 선폭 변화를 방지하여 안정된 열공정을 진행할 수 있는 잇점이 있다.

Description

감광막패턴 형성방법{Method of forming resist-pattern}
본 발명은 감광막패턴 형성방법에 관한 것으로, 특히, 절연막에 감광막패턴을 이용하여 콘택홀 형성 시, 선폭의 감소됨이 없이 온도변화에 안정된 감광막패턴 형성방법에 관한 것이다.
도 1a 내지 도 1c는 종래기술에 따른 감광막패턴 형성과정을 보인 공정흐름도이고, 도 2는 온도에 따른 감광막패턴의 선폭변화를 도시한 그래프이다.
도 1a와 같이, 절연막 등이 형성된 반도체기판(100)에 감광막(102)을 도포한다.
도 1b와 같이, 감광막을 노광 및 현상함으로써 콘택홀(c1)이 정의된 감광막패턴(104a)을 형성한다.
도 1c와 같이, 감광막패턴에 열공정을 진행시키게 되면, 도면번호 104b와 같이, 측면 프로파일이 완만하게 된다.
열공정은 아이라인(i-line)과 DUV(Deep UltraViolet)가 주로 사용되며, 아이라인인 경우, 감광막패턴은 도 2와 같이, 온도변화에 민감하게 작용한다.
도 2에서, 도면번호 1은 열원이 DUV인 경우이고, 도면번호 2는 열원이 아이라인인 경우이다. 즉, 열공정 진행 시, 열원이 아이라인인 경우, 온도가 변하더라도 안정되어 콘택홀 선폭 변화가 적다.
열원이 DUV인 경우, 아이라인과는 달리, 레진의 분자량 분포가 밀집되어 상대적으로 유리전이온도범위가 작다. 따라서, 유리전이온도 이상에서 고분자 사슬이 동시에 비슷한 플로우(flow)특성이 있어 온도변화에 민감하다.
따라서, 종래의 기술에서는 열공정 진행 시, 열연원으로 DUV를 사용할 경우, 아이라인인 경우에비해 온도변화에 민감하기 때문에 선폭 감소가 급격하게 진행된다. 따라서, 안정된 공정마진이 어려운 문제점이 있다.
상기의 문제점을 해결하고자, 본 발명의 목적은 절연막에 감광막패턴을 이용하여 콘택홀 형성 시, 열원으로 DUV를 사용하여 선폭의 감소됨이 없이 온도변화에 안정된 감광막패턴 형성방법을 제공하려는 것이다.
상기 목적을 달성하고자, 본 발명의 감광막패턴 형성방법은 절연막 등이 형성된 반도체기판 상에 콘택홀을 갖는 감광막패턴을 형성하는 공정과, 감광막패턴 상에 유동성이 큰 용액을 도포하는 공정과, 용액이 도포된 감광막패턴에 DUV를 이용하여 열처리공정을 진행하는 공정과, 용액이 용해되도록 감광막패턴을 세정하는 공정을 구비한 것이 특징이다.
도 1a 내지 도 1c는 종래기술에 따른 감광막패턴 형성과정을 보인 공정흐름도이고,
도 2는 온도에 따른 감광막패턴의 선폭변화를 도시한 그래프이다.
도 3a 내지 도 3e는 본 발명에 따른 감광막패턴 형성과정을 보인 공정흐름도이다.
*도면의 주요 부분에 대한 부호의 설명 *
100, 200. 반도체기판
206. 레진 수용액
102, 104a, 104b, 202, 204a, 204b. 감광막패턴
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하겠다.
도 3a 내지 도 3e는 본 발명에 따른 감광막패턴 형성과정을 보인 공정흐름도이다.
도 3a와 같이, 절연막 등이 형성된 반도체기판(200) 상에 감광막(202)을 도포한다.
도 3b와 같이, 감광막을 노광 및 현상하여 콘택홀(c2)을 갖는 감광막패턴(204a)를 형성한다.
도 3c와 같이, 반도체기판(200) 상에 감광막패턴(204a)을 덮도록 레진(resin)수용액(206)을 도포한다.
도 3d와 같이, DUV를 이용하여 열공정을 진행시킴으로써, 감광막패턴의 측면 프로파일이 도면번호 204b처럼 완만하게 한다.
본 발명에서는 DUV를 이용하여 감광막패턴에 열공정 진행 시, 감광막패턴을 유동성이 큰 레진수용액으로 감싸고 있으므로, 온도변화에 따른 영향이 적다.
즉, 본 발명에서는 열공정 진행 시, 레진수용액(206)은 유동성이 크고, 감광막패턴(204b)는 상대적으로 유동성이 적기 때문에 선폭 변화가 적다.
도 3e와 같이, DI워터(Deionized water)를 이용하여 세정한다. 세정 과정에서, 레진수용액이 제거된다.
상술한 바와 같이, 본 발명에서는 유동성이 큰 레진수용액이 감광막패턴을 감싸고 있기 때문에, DUV를 이용하여 감광막패턴에 열공정 진행 시에 온도 변화에 따른 영향이 적다.
따라서, 본 발명에서는 온도 변화에 따른 영향이 적음에 따라, 콘택홀의 선폭 변화를 방지하여 안정된 열공정을 진행할 수 있는 잇점이 있다.

Claims (3)

  1. 절연막 등이 형성된 반도체기판 상에 콘택홀을 갖는 감광막패턴을 형성하는 공정과,
    상기 감광막패턴 상에 유동성이 큰 용액을 도포하는 공정과,
    상기 용액이 도포된 감광막패턴에 DUV(Deep UltraViolet)를 이용하여 열처리공정을 진행하는 공정과,
    상기 용액이 용해되도록 상기 감광막패턴을 세정하는 공정을 구비한 감광막패턴 형성방법.
  2. 청구항 1에 있어서,
    상기 유동성이 큰 용액으로는 레진 수용액이 이용된 것이 특징인 감광막패턴 형성방법.
  3. 청구항 1에 있어서,
    상기 세정은 DI(Deionized water)가 이용된 것이 특징인 감광막패턴 형성방법.
KR1019990051786A 1999-11-22 1999-11-22 감광막패턴 형성방법 KR20010047517A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990051786A KR20010047517A (ko) 1999-11-22 1999-11-22 감광막패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990051786A KR20010047517A (ko) 1999-11-22 1999-11-22 감광막패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20010047517A true KR20010047517A (ko) 2001-06-15

Family

ID=19621070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990051786A KR20010047517A (ko) 1999-11-22 1999-11-22 감광막패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20010047517A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464654B1 (ko) * 2003-01-13 2005-01-03 주식회사 하이닉스반도체 반도체소자의 콘택홀 형성방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01105537A (ja) * 1987-10-19 1989-04-24 Sanyo Electric Co Ltd レジストパターンの形成方法
JPH0745510A (ja) * 1993-08-03 1995-02-14 Hitachi Ltd パタン形成方法
JPH1083087A (ja) * 1996-08-23 1998-03-31 Samsung Electron Co Ltd レジストパターンの形成方法
KR19990073658A (ko) * 1998-03-02 1999-10-05 김규현 실릴레이션을 이용한 미세 패턴 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01105537A (ja) * 1987-10-19 1989-04-24 Sanyo Electric Co Ltd レジストパターンの形成方法
JPH0745510A (ja) * 1993-08-03 1995-02-14 Hitachi Ltd パタン形成方法
JPH1083087A (ja) * 1996-08-23 1998-03-31 Samsung Electron Co Ltd レジストパターンの形成方法
KR19990073658A (ko) * 1998-03-02 1999-10-05 김규현 실릴레이션을 이용한 미세 패턴 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464654B1 (ko) * 2003-01-13 2005-01-03 주식회사 하이닉스반도체 반도체소자의 콘택홀 형성방법

Similar Documents

Publication Publication Date Title
WO2005024325A3 (en) Method and system for drying a substrate
KR930020582A (ko) 반도체소자 제조공정의 비아 콘택형성방법
US20050175926A1 (en) Coating forming agent for reducing pattern dimension and method of forming fine pattern therewith
KR100489660B1 (ko) 미세 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조방법
US20050245663A1 (en) Over-coating agent for forming fine patterns and a method of forming fine patterns using such agent
KR20040036588A (ko) 미세 패턴의 형성방법
KR20010047517A (ko) 감광막패턴 형성방법
US6627388B2 (en) Method for reducing roughness of photoresist through cross-linking reaction of deposit and photoresist
US6372414B1 (en) Lift-off process for patterning fine metal lines
US4762768A (en) Thermally stabilized photoresist images
KR910006782A (ko) 반도체장치의 제조방법
KR19980015733A (ko) 레지스트 패턴 형성방법
KR100269616B1 (ko) 레지스트패턴형성방법
KR100388470B1 (ko) 반사방지막을 이용한 반도체소자의 식각 방법
KR100333370B1 (ko) 반도체 소자의 제조 방법
KR970009826B1 (ko) 하프톤(Half-Tone)형 위상반전마스크 형성방법
KR100372815B1 (ko) 반도체 소자의 미세 콘택홀 형성방법
KR100818399B1 (ko) 반도체 소자의 게이트 패턴 형성방법
KR970051898A (ko) 반도체 장치의 패턴 형성 방법
KR0144936B1 (ko) 화학증폭형 레지스트를 이용한 미세패턴 형성방법
KR100370135B1 (ko) 레지스트 이중 코팅 방법
KR20000039720A (ko) 미세 콘택홀의 감광막 형성방법
KR970048914A (ko) 반도체 소자의 금속마스크 패턴 형성방법
KR970016754A (ko) 반도체 장치용 마스크 제조방법
KR19980057145A (ko) 반도체 소자 제조용 포토마스크

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application