KR970009826B1 - 하프톤(Half-Tone)형 위상반전마스크 형성방법 - Google Patents

하프톤(Half-Tone)형 위상반전마스크 형성방법 Download PDF

Info

Publication number
KR970009826B1
KR970009826B1 KR1019930031846A KR930031846A KR970009826B1 KR 970009826 B1 KR970009826 B1 KR 970009826B1 KR 1019930031846 A KR1019930031846 A KR 1019930031846A KR 930031846 A KR930031846 A KR 930031846A KR 970009826 B1 KR970009826 B1 KR 970009826B1
Authority
KR
South Korea
Prior art keywords
pattern
mask
photoresist
etching
groove
Prior art date
Application number
KR1019930031846A
Other languages
English (en)
Other versions
KR950021059A (ko
Inventor
함영목
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019930031846A priority Critical patent/KR970009826B1/ko
Publication of KR950021059A publication Critical patent/KR950021059A/ko
Application granted granted Critical
Publication of KR970009826B1 publication Critical patent/KR970009826B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

내용 없음.

Description

하프톤(Half-Tone)형 위상반전마스크 형성방법
제1a도는 종래기술에 의한 크롬마스크를 도시한 단면도.
제1b도는 크롬마스크를 사용하여 형성한 감광막패턴을 형성한 것을 도시한 단면도.
제2a도는 내지 제2e도는 본 발명에 의한 하프톤형 위상반전마스크를 사용하여 형성한 감광막패턴을 도시한 단면도.
*도면의 주요부분에 대한 부호의 설명
1,6 : 크롬패턴 2,7 : 석영기판
3,8,13 : 감광막패턴 4,14 : 실리콘기판
10 : 홈 11: 감광막
본 발명은 하프톤형 위상반전마스크(half-tone Shifter)에 관한 것으로, 일반 크롬마스크의 상부에 포지티브형 감광막을 도포하고 후면노광하고 현상공정을 실시하여 감광막패턴을 형성한 후, 상기 감곽막 패턴을 마스크로하여 석영기판을 일정두께 식각하여 홈을 형성하고 상기 감광막패턴을 제거한 다음, 감광막을 전체구조상부에 도포하고 예치백공정으로 홈내부에만 감광막을 남겨둔 뒤, 열공정으로 경화시키고 건식 또는 습식방법을 상기 크롬패턴의 일정두께를 식각한 후, 상기 경화된 감광막을 제거함으로써 종래의 크롬마스크보다 좋은 공정마진을 갖는 위상반전마스크를 형성하는 기술이다.
고집적소자를 형성하기위한 미세패턴을 형성하기위하여는 파장이 짧은 디유브이(DUV:Deep ultraviolet, 이하에서 Duv라 함)를 사용하여야 하는데 종래의 크롬패턴은 균일도(Uniformity)가 좋지 못하여 해상력을 높일 수 없다. 더욱이, 다이(Die)의 필드사이즈(field sire)가 커짐에 따라 콘택홀(Contact hole)과 같은 패턴들은 전영역이 오픈(open)되어 있을 수도 있다.
제1a도 및 제1b도를 참고로하여 종래기술에 의한 크롬마스크 및 웨이퍼 상부에 형성된 감광막패턴을 도시한 것이다.
제1a도는 석영기판(2)상부에 크롬막을 증착한후, 공지의 기술로 크롬패턴(1)을 형성함으로써 크롬마스크를 형성한 것을 도시한 단면도이다.
제1b도는 상기 크롬콘택마스크를 사용하여 반도체기판 상부에 도포된 감광막을 노광, 현상하여 형성한 감광막패턴(3)을 도시한 단면도로서, 균일도가 떨어지는 패턴이 형성된 것을 도시한다.
따라서, 본 발명은 석영기판을 일정두께 식각하여 위상반전시키며 상층의 크롬막을 일정두께 식각함으로써, 해상도를 높여 미세패턴 형성시 공정마진을 향상시켜 반도체소자의 수율을 향상시키는 하프톤(half-tone)형 위상반전마스크를 형성하는데 그 목적이 있다.
이상의 목적을 달성하기위한 본 발명의 특징은, 일반적인 크롬마스크 상부에 포지티브형 감광막을 도포한 후, 후면노광하고 현상함으로써 상기 크롬마스크 상부에 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로하여 석영기판을 일정두께 식각하여 홈을 형성하고 상기 감광막패턴을 제거하는 공정과, 전체구조상부에 감광막을 도포하고 에치백 공정으로 상기 홈의 내부에만 감광막을 남기고, 열처리 공정으로 경화시키는 공정과, 상기 크롬패턴을 습식 또는 건식 방법으로 일정두께 식각하고, 상기 남아있는 감광막을 제거하는 공정을 포함하는데 있다.
이하, 첨부된 도면을 참고로하여 본 발명을 상세히 설명하기로 한다.
제2a도 내지 제2e도는 본 발명의 실시예로서 하프톤형 위상반전마스크 형성공정을 도시한 단면도이다.
제2a도는 석영기판(7) 상부에 크롬패턴(6)을 형성한 것을 도시한 단면도이다. 여기서, 상기 크롬패턴(6)은 석영기판(7)상부에 크롬막을 1000Å정도 증착하고 그 상부에 감광막을 도포한 다음, 이빔으로 상기 감광막을 노광하고 현상공정으로 감광막패턴을 형성한후, 상기 감광막패턴을 마스크로하여 상기 크롬막을 식각하고 상기 감광막패턴을 제거하여 형성한 것이다. 또한, 석영기판(7)은 SiOl2계열을 사용한다.
제2b도는 전체구조상부에 포지티브형 감광막을 도포하고 후면노광하고 현상하여 감광막패턴(8)을 형성한 것을 도시한 단면도이다.
제2c도는 상기 감광막패턴(8)을 마스크로하여 석영기판(7)의 일정두께를 식각하여 홈(10)을 형성한 것을 도시한 단면도이다. 여기서, 상기 홈(10)의 깊이는 홈(10)의 최저부와 최상부가 위상반전효과를 일으킬 수 있도록 3000Å~4000Å으로 한다.
제2d도는 2c도의 공정후에 전체구조상부에 감광막을 도포한 후, 에치백(etch-back)하여 홈(10)의 내부에만 감광막(11)을 남긴후에 열공정으로 경화시킨 것을 도시한 단면도이다. 여기서, 상기 감광막(11)은 식각 공정시 석영기판(7)을 보호하기 위한 것이다.
제2e도는 습식 또는 건식방법으로 크로패턴(6)을 일정두께 식각하고 홈(10)내부의 감광막을 제거하여 하프톤형 위상반전마스크를 형성한 것을 도시한 단면도이다. 여기서, 상기 크롬패턴(6)은 200Å~300Å이 되도록하여 적절한 투과율을 갖도록 한 것이다.
제3도는 본 발명에 의하여 형성된 하프톤형 위상반전마스크를 사용하여 실리콘기판(14)상부에 형성한 감광막패턴(13)을 형성한 단면도로서, 균일도가 좋은 감광막패턴(13)을 형성한 것을 도시한다.
상기한 본 발명에 의하면, 위상반전마스크 제작비용을 절감하여 제작된 마스크는 미세패턴형성시 공정마진을 100%이상 증가시켜 실용성이 크며 반도체소자의 수율을 증가시킨다.

Claims (7)

  1. 일반적인 크롬마스크 상부에 포지티브형 감광막을 도포한 후, 후면노광하고 현상함으로써 상기 크롬마스크 상부에 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로하여 석영기판을 일정두께 식각하여 홈을 형성하고 상기 감광막패턴을 제거하는 공정과, 전체구조상부에 감광막을 도포하고 에치백 공정으로 상기 홈의 내부에만 감광막을 남기고, 열처리 공정으로 경화시켜는 공정과, 상기 크롬패턴을 습식 또는 건식 방법으로 일정두께 식각하고, 상기 남아있는 감광막을 제거하는 공정을 포함하는 하프톤형 위상반전마스크 형성방법.
  2. 제1항에 있어서, 상기 석영기판은 건식 또는 습식방법으로 식각하는 것을 특징으로 하는 하프톤형 위상반전마스크 형성방법.
  3. 제2항에 있어서, 상기 석영기판은 홈의 최저부와 최상부가 위상반전을 일을킬 수 있도록 식각하는 것을 특징으로하는 하프톤형 위상반전마스크 형성방법.
  4. 2항에 있어서, 상기 석영기판의 식각두께는 3000Å~4000Å으로 하는 것을 특징으로하는 하프톤형 위상반전마스크 형성방법.
  5. 제1항에 있어서, 상기 크롬패턴 식각시 200Å~300Å만 남겨두고 식각하는 긋을 특징으로 하는 하프톤형 위상반전마스크 형성방법.
  6. 제5항에 있어서, 상기 크로패턴 식각시 홈 내부의 경화된 감광막이 석영기판을 보호하는 것을 특징으로 하는 하프톤형 위상반전마스크 형성방법.
  7. 제1항에 있어서, 상기 하프톤형 위상반전마스크는 미세콘택홀 형성에 사용할 수 있는 것을 특징으로하는 하프톤형 위상반전마스크 형성방법.
KR1019930031846A 1993-12-31 1993-12-31 하프톤(Half-Tone)형 위상반전마스크 형성방법 KR970009826B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930031846A KR970009826B1 (ko) 1993-12-31 1993-12-31 하프톤(Half-Tone)형 위상반전마스크 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930031846A KR970009826B1 (ko) 1993-12-31 1993-12-31 하프톤(Half-Tone)형 위상반전마스크 형성방법

Publications (2)

Publication Number Publication Date
KR950021059A KR950021059A (ko) 1995-07-26
KR970009826B1 true KR970009826B1 (ko) 1997-06-18

Family

ID=19374780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930031846A KR970009826B1 (ko) 1993-12-31 1993-12-31 하프톤(Half-Tone)형 위상반전마스크 형성방법

Country Status (1)

Country Link
KR (1) KR970009826B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100914291B1 (ko) * 2007-10-31 2009-08-27 주식회사 하이닉스반도체 림 타입의 포토마스크 제조방법

Also Published As

Publication number Publication date
KR950021059A (ko) 1995-07-26

Similar Documents

Publication Publication Date Title
KR970007173B1 (ko) 미세패턴 형성방법
US6100014A (en) Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers
KR0128827B1 (ko) 위상반전마스크 제조방법
KR20010113838A (ko) 나이트라이드 스페이서를 이용하여 고밀도의 메모리 셀들및 작은 간격들을 형성하는 방법
KR970009826B1 (ko) 하프톤(Half-Tone)형 위상반전마스크 형성방법
KR0146254B1 (ko) 게이트 전극 형성방법
KR100265989B1 (ko) 반도체 장치의 폴리실리콘 패턴 형성방법
KR0142662B1 (ko) 광간섭 무늬를 이용한 캐패시터의 전하저장전극 형성방법
KR0135053B1 (ko) 미세형상 형성방법
KR19980048210A (ko) 반도체 장치의 미세 패턴 형성 방법
KR100261167B1 (ko) 반도체 소자의 게이트 제조방법
KR0179339B1 (ko) 감광막패턴 형성방법
KR100653989B1 (ko) 반도체 소자의 패턴 형성 방법
KR0126878B1 (ko) 크롬마스크를 이용한 하프-톤 마스크 제작방법
KR100271658B1 (ko) 반도체 웨이퍼 제조용 광미세패턴 제조방법
KR19990081061A (ko) 반도체장치의 미세 콘택홀 형성방법
KR0126649B1 (ko) 반도체 제조용 마스크의 크롬패턴 형성방법
KR0172799B1 (ko) 반도체 소자의 미세패턴 형성방법
KR100268898B1 (ko) 반도체소자의콘택홀형성방법
JPH03108314A (ja) 半導体素子の製造方法
KR20000003500A (ko) 사이드로브 현상을 이용한 커패시터 형성방법
KR20030049601A (ko) 위상반전 마스크 제작방법
KR20020046489A (ko) 이중노광에 의한 미세패턴 제조방법
KR970013064A (ko) 반도체소자의 미세패턴 형성방법
KR20020052842A (ko) 플라즈마 애싱을 이용한 포토레지스트패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090828

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee