KR100271658B1 - 반도체 웨이퍼 제조용 광미세패턴 제조방법 - Google Patents

반도체 웨이퍼 제조용 광미세패턴 제조방법 Download PDF

Info

Publication number
KR100271658B1
KR100271658B1 KR1019980020101A KR19980020101A KR100271658B1 KR 100271658 B1 KR100271658 B1 KR 100271658B1 KR 1019980020101 A KR1019980020101 A KR 1019980020101A KR 19980020101 A KR19980020101 A KR 19980020101A KR 100271658 B1 KR100271658 B1 KR 100271658B1
Authority
KR
South Korea
Prior art keywords
film
light
light shielding
wafer
manufacturing
Prior art date
Application number
KR1019980020101A
Other languages
English (en)
Other versions
KR19990086919A (ko
Inventor
남병호
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980020101A priority Critical patent/KR100271658B1/ko
Publication of KR19990086919A publication Critical patent/KR19990086919A/ko
Application granted granted Critical
Publication of KR100271658B1 publication Critical patent/KR100271658B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 웨이퍼 제조용 광미세패턴 제조방법에 관한 것으로, 웨이퍼(11) 상에서 렌즈없이 2차노광을 실시함으로써, 렌즈에서 발생되는 수차의 영향을 받지않게 되어, 0.25파장까지의 해상력을 증가시키게 됨으로써 광미세패턴(21)의 제조가 가능해지는 효과가 있다.

Description

반도체 웨이퍼 제조용 광미세패턴 제조방법
본 발명은 반도체 웨이퍼 제조용 광미세패턴 제조방법에 관한 것으로, 특히 웨이퍼 상의 위상반전층을 이용한 초해상기술을 적용하여 0.25파장까지 해상력을 증가시킴으로서 광미세패턴을 형성할 수 있도록 하는데 적합한 반도체 웨이퍼 제조용 광미세패턴 제조방법에 관한 것이다.
일반적으로 반도체 디램 제조분야에서는 고집적화된 패키지의 제조를 위하여 웨이퍼의 제조시 미세한 패턴의 형성이 필수적이므로 이를 위하여 기술개발에 부단히 노력하고 있는 것이 사실이다.
도 1a 내지 1e는 종래 웨이퍼의 패턴형성방법을 보인 것으로, 이를 간단히 설명하면 다음과 같다.
먼저, 도 1a와 같이 베어 웨이퍼(1)의 상면에 폴리 또는 산화막과 같은 서브필름(2)을 증착시키는 서브필름 형성작업을 실시한다. 그런 다음, 도 1b와 같이, 상기 서브필름(2)이 형성된 웨이퍼(1)를 코팅장비로 이동하여 서브필름(2)의 상면에 포토레지스트(3)를 코팅하는 포토레지스트 형성작업을 실시한다. 그런 다음, 도 1c와 같이, 포토레지스트 형성작업을 마친 웨이퍼(1)를 노광장비로 이송하여 마스크(4)와 렌즈(5)를 사용하여 노광작업을 실시하고, 도 1d와 같이, 노광된 웨이퍼(1)를 현상장비로 이동하여 현상액을 이용한 현상공정을 실시한다. 그런 다음, 도 1e와 같이, 현상된 웨이퍼(1)를 식각장비로 이동하여 식각액을 이용하여 식각공정을 실시하여 패턴(6)을 제외한 나머지 부분을 제거하고, 이와 같이 식각공정을 마친 웨이퍼(1)를 에싱장비로 이송하여 패턴(6)의 상면에 잔류하고 있는 포토레지스트(3)를 제거하는 에싱작업을 실시하여 웨이퍼(1)에 패턴(6)을 완성하게 된다.
그러나, 상기와 같은 종래 반도체 웨이퍼의 패턴형성방법에 의하면 노광시 렌즈(5)의 수차발생 등에 의하여 0.5파장 이상의 해상력을 얻지 못하는 해상력의 한계를 보이는 문제점이 있었다.
상기와 같은 문제점을 감안하여 안출한 본 발명의 목적은 웨이퍼 상의 위상반전층을 이용하여 해상력을 증대시키도록 하는데 적합한 반도체 웨이퍼 제조용 광미세패턴 제조방법을 제공함에 있다.
도 1은 종래 웨이퍼의 패턴형성방법을 보인 것으로,
도 1a는 서브필름 형성공정을 보인 단면도.
도 1b는 코팅공정을 보인 단면도.
도 1c는 노광공정을 보인 단면도.
도 1d는 현상공정을 보인 단면도.
도 1e는 식각공정을 보인 단면도.
도 2는 본 발명 반도체 웨이퍼 제조용 광미세패턴 제조방법을 보인 것으로,
도 2a는 서브필름 형성공정을 보인 단면도.
도 2b는 1차 코팅공정을 보인 단면도.
도 2c는 산화막 형성공정을 보인 단면도.
도 2d는 차광막 형성공정을 보인 단면도.
도 2e는 2차 코팅공정을 보인 단면도.
도 2f는 1차 노광공정을 보인 단면도.
도 2g는 1차 식각공정을 보인 단면도.
도 2h는 2차 노광공정을 보인 단면도.
도 2i는 2차 식각공정을 보인 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 베어 웨이퍼 12 : 서브 필름
13 : 하부 포토레지스트 14 : 산화막
15 : 차광막 16 : 상부 포토레지스트
18,20 : 빛 21 : 패턴
상기와 같은 본 발명의 목적을 달성하기 위하여 베어 웨이퍼의 상면에 서브필름을 형성하는 서브필름 형성공정을 수행하는 단계와, 그 서브 필름의 상면에 하부 포토레지스트막을 도포하는 1차 코팅공정을 수행하는 단계와, 그 하부 포토레지스트의 상면에 빛이 흡수되는 산화막을 형성하는 산화막 형성공정을 수행하는 단계와, 그 산화막의 상면에 빛을 차단하기 위한 차광막을 형성하는 차광막 형성공정을 수행하는 단계와, 그 차광막의 상면에 상부 포트레지스트를 도포하는 2차 코팅공정을 수행하는 단계와, 그 포토레지스트를 패턴을 형성하기 위한 일정형태로 노광하는 1차 노광공정을 수행하는 단계와, 1차 노광된 웨이퍼를 현상한 다음, 상기 차광막의 일정부분을 제거하기 위한 1차 식각공정을 수행하는 단계와, 1차 식각된 차광막의 상측에서 빛을 조사하여 차광막의 오픈된 부분을 통하여 하부 포토레지스트를 노광하는 2차 노광공정을 수행하는 단계와, 그 2차 노광된 웨이퍼에서 차광막, 산화막, 하부 포토레지스트의 노광된 부분을 제거하는 잔류막제거공정을 수행하는 단계 및 상기 잔류막제거공정후에 서브필름의 상면에 일정형태의 하부 포토레지스트가 남아있는 상태에서 서브필름의 일정부분을 제거하여 패턴을 완성하는 2차 식각공정을 수행하는 단계의 순서로 진행하는 것을 특징으로 하는 반도체 웨이퍼 제조용 광미세패턴 제조방법이 제공된다.
이하, 상기와 같이 구성되는 본 발명 반도체 웨이퍼 제조용 광미세패턴 제조방법을 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
도 2a 내지 도 2i는 본 발명 반도체 웨이퍼 제조용 광미세패턴 제조방법을 보인 단면도로서, 도 2a와 같이 먼저, 베어 웨이퍼(BARE WAFER)(11)의 상면에 증착기(DEPOSITOR)에서 폴리, 산화금속막과 같은 일정두께의 서브 필름(SUB FILM)(12)을 증착하고, 그 서브 필름(12)이 증착된 웨이퍼(11)를 코팅장치로 이송하여 도 2b와 같이 일정두께의 서브 필름(12)의 상면에 하부 포토레지스트(13)을 도포하는 1차 코팅작업을 실시한다.
그런 다음, 상기 하부 포토레지스트(13)가 도포된 웨이퍼(11)를 산화막형성노로 이송한 다음 ArF광 또는 Krf광과 같은 빛이 흡수되는 SiO2와 같은 산화막(14)을 도 2c와 같이 일정두께로 형성하고, 그 산화막(14)의 상면에는 빛을 차단할 수 있는 차광막(15)를 도 2d와 같이 일정두께로 형성한다.
그런 다음, 차광막(15)이 형성된 웨이퍼(11)를 다시 코팅장치로 이송하여 차광막(15)의 상면에 도 2e와 같이 일정두께로 상부 포토레지스트(16)를 도포하는 2차 코팅작업을 실시한 다음, 도 2f와 같이 크롬패턴(17a)이 형성된 마스크(17)가 장착된 노광장비로 상부 포토레지스트(16)가 도포된 웨이퍼(11)를 이송하고, 마스크(17)의 상측에서 빛(18)을 주사하여 프로젝션 렌즈(19)를 통하여 상부 포토레지스트(16)의 일정부분을 노광시키는 1차 노광을 실시하며, 상부 포토레지스트(16)가 일정부분 노광된 웨이퍼(11)를 현상장치로 이송하여 현상작업을 실시하여 노광된 부분을 제거한다.
그런 다음, 차광막(15)의 상면 일정부분이 오픈된 웨이퍼(11)를 건식각장비로 이송하여 1차 식각작업을 실시하여 도 2g와 같이 노광된 상부 포토레지스트(16)의 하측에 형성된 차광막(15)의 오픈된 부분을 제거하게 된다.
그런 다음, 1차 식각된 웨이퍼(11)를 에싱장치로 이송하여 차광막(15)의 상측에 잔류하고 있는 잔류포토레지스트를 제거한 다음, 도 2h와 같이 차광막(15)의 상측에서 빛(20)을 주사하여, 그 주사되는 빛(20)이 산화막(14)에서 흡수됨과 동시에 통과되어 하부 포토레지스트(13)를 노광시키는 2차 노광을 실시한다.
그런 다음, 상기 하부 포토레지스트(13)의 상측에 증착되어 있는 산화막(14)과 차광막(15)을 제거하고, 현상을 실시하여 섹션으로 표시된 하부 포토레지스트(13)의 노광된 부분을 제거하고, 마지막으로 웨이퍼(11)를 식각장비로 이송하여 서브필름(12)의 오픈된 부분을 식각하여 제거하는 2차 식각을 실시하며, 그 2차 식각이 완료된 웨이퍼(11)를 에싱장치로 이송하여 서브필름(12)의 상측에 잔류하는 하부 포토레지스트(13)을 제거함으로써, 도 2i와 같이 베어 웨이퍼(11)의 상면에 일정형태의 광미세 패턴(21)이 완성된다.
상기 2차노광을 실시할때는 2가지 빛을 이용할 수 있는데, KrF광을 이용하는 경우에는 렌즈를 반드시 사용하는 것이 바람직하고, ArF광을 이용하는 경우에는 렌즈를 사용하지 않고 작업하는 것이 가능하다.
이상에서 상세히 설명한 바와 같이, 본 발명 반도체 웨이퍼 제조용 광미세패턴 제조방법은 웨이퍼 상에서 렌즈없이 2차노광을 실시함으로써, 렌즈에서 발생되는 수차의 영향을 받지않게 되어, 0.25파장까지의 해상력을 증가시키게 됨으로써 패턴을 미세화시키는 효과가 있다.

Claims (2)

  1. 베어 웨이퍼의 상면에 서브 필름을 형성하는 서브 필름 형성공정을 수행하는 단계와, 그 서브 필름의 상면에 하부 포토레지스트를 도포하는 1차 코팅공정을 수행하는 단계와, 그 하부 포토레지스트의 상면에 빛이 흡수되는 산화막을 형성하는 산화막 형성공정을 수행하는 단계와, 그 산화막의 상면에 빛을 차단하기 위한 차광막을 형성하는 차광막 형성공정을 수행하는 단계와, 그 차광막의 상면에 상부 포트레지스트를 도포하는 2차 코팅공정을 수행하는 단계와, 그 상부 포토레지스트를 패턴을 형성하기 위한 일정형태로 노광하는 1차 노광공정을 수행하는 단계와, 1차 노광된 웨이퍼를 현상한 다음, 상기 차광막의 일정부분을 제거하기 위한 1차 식각공정을 수행하는 단계와, 1차 식각된 차광막의 상측에서 빛을 조사하여 차광막의 오픈된 부분을 통하여 하부 포토레지스트를 노광하는 2차 노광공정을 수행하는 단계와, 그 2차 노광된 웨이퍼에서 차광막, 산화막, 하부 포토레지스트의 노광된 부분을 제거하는 잔류막제거공정을 수행하는 단계 및 상기 잔류막제거공정후에 서브필름의 상면에 일정형태의 하부 포토레지스트가 남아있는 상태에서 서브필름의 일정부분을 제거하여 패턴을 완성하는 2차 식각공정을 수행하는 단계의 순서로 진행하는 것을 특징으로 하는 반도체 웨이퍼 제조용 광미세패턴 제조방법.
  2. 제 1 항에 있어서, 상기 2차 노광공정을 실시할때의 빛으로는 ArF광을 이용하여 렌즈없이 노광하는 것을 특징으로 하는 반도체 웨이퍼 제조용 광미세패턴 제조방법.
KR1019980020101A 1998-05-30 1998-05-30 반도체 웨이퍼 제조용 광미세패턴 제조방법 KR100271658B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980020101A KR100271658B1 (ko) 1998-05-30 1998-05-30 반도체 웨이퍼 제조용 광미세패턴 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980020101A KR100271658B1 (ko) 1998-05-30 1998-05-30 반도체 웨이퍼 제조용 광미세패턴 제조방법

Publications (2)

Publication Number Publication Date
KR19990086919A KR19990086919A (ko) 1999-12-15
KR100271658B1 true KR100271658B1 (ko) 2000-12-01

Family

ID=19537980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980020101A KR100271658B1 (ko) 1998-05-30 1998-05-30 반도체 웨이퍼 제조용 광미세패턴 제조방법

Country Status (1)

Country Link
KR (1) KR100271658B1 (ko)

Also Published As

Publication number Publication date
KR19990086919A (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
KR970007173B1 (ko) 미세패턴 형성방법
US5989788A (en) Method for forming resist patterns having two photoresist layers and an intermediate layer
KR20080006947A (ko) 반도체 소자의 미세 패턴 형성 방법
KR100223329B1 (ko) 반도체 소자의 미세 패턴 제조방법
KR970009825B1 (ko) 하프톤형 위상반전 마스크 및 그 제조 방법
JP3449857B2 (ja) ハーフトーン位相シフトマスクとその製造方法
KR100271658B1 (ko) 반도체 웨이퍼 제조용 광미세패턴 제조방법
KR970009822B1 (ko) 하프톤형 위상반전 마스크 및 그 제조방법
KR19980028362A (ko) 반도체소자의 미세 패턴 제조방법
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
JP3475309B2 (ja) 位相シフトフォトマスクの製造方法
EP0825492A1 (en) Method of treating a resist pattern on a semiconductor wafer
KR100214063B1 (ko) 위상반전마스크 제조방법
JP3241809B2 (ja) 位相シフト層を有するフォトマスクの製造方法
KR970009826B1 (ko) 하프톤(Half-Tone)형 위상반전마스크 형성방법
KR100220940B1 (ko) 반도체 소자의 미세패턴 제조방법
KR0130168B1 (ko) 미세 패턴 형성방법
KR20010063778A (ko) 스컴제거방법
KR970002430B1 (ko) 반도체 소자의 감광막패턴 제조방법
US20010003026A1 (en) Method of manufacturing a strong phase shifting mask
KR100728947B1 (ko) 반도체소자용 레티클을 이용한 노광방법
KR970006928B1 (ko) 반도체 장치의 제조 방법
KR101034540B1 (ko) 위상 반전 마스크 제조 방법
KR100645842B1 (ko) 반도체 소자 제조 공정 중 발생하는 오염원 제거 방법
KR0170336B1 (ko) 플라즈마 샤우어링을 이용한 마스크 제작방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080728

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee