KR930020582A - 반도체소자 제조공정의 비아 콘택형성방법 - Google Patents

반도체소자 제조공정의 비아 콘택형성방법 Download PDF

Info

Publication number
KR930020582A
KR930020582A KR1019920005309A KR920005309A KR930020582A KR 930020582 A KR930020582 A KR 930020582A KR 1019920005309 A KR1019920005309 A KR 1019920005309A KR 920005309 A KR920005309 A KR 920005309A KR 930020582 A KR930020582 A KR 930020582A
Authority
KR
South Korea
Prior art keywords
via contact
forming
manufacturing process
semiconductor device
pure water
Prior art date
Application number
KR1019920005309A
Other languages
English (en)
Other versions
KR100235937B1 (ko
Inventor
박성길
김동석
윤용혁
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920005309A priority Critical patent/KR100235937B1/ko
Priority to US08/038,155 priority patent/US5451291A/en
Priority to JP5074312A priority patent/JP2548881B2/ja
Publication of KR930020582A publication Critical patent/KR930020582A/ko
Application granted granted Critical
Publication of KR100235937B1 publication Critical patent/KR100235937B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/963—Removing process residues from vertical substrate surfaces

Abstract

반도체소자 제조공정의 비아 콘택(VIA CONTACT)형성시의 후처리공정에서, 비아 콘택 식각공정시 비아 콘택홀(A)내부 측벽에 형성되는 폴리머를 금속층의 부식없이 제거하기 위해, 비아 콘택 식각공정을 이행한후 CO2가스를 순수에 희석하여 순수세정을 함으로써, 금속층표면에 Al2O3의 보호막이 형성되어, 상기 바아 콘택홀(A) 내부 측벽에 형성되는 폴리머막 및 감광막의 일부를 스트리퍼 용액으로 제거할 때 발생되는 금속층의 부식을 방지 할 수 있다.

Description

반도체소자 제조공정의 비아 콘택형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따라 비아 콘택식각후 CO2가스를 희석하여 순수세정을 하므로써, 비아 콘택홀 하부벽에 보호막이 형성되어 상태를 나타내는 반도체소자의 단면도, 제2b도는 본 발명에 따라 비아 콘택홀 측벽에 형성된 폴리머를 제거하는 공정을 나타내는 반도체소자의 단면도, 제2c도는 본 발명에 따라 상기 산화막층 상부에 잔존하는 감광막을 제거하는 공정을 나타내는 반도체 소자의 단면도.

Claims (4)

  1. 반도체소자 제조공정의 비아 콘택형성방법에 있어서, 실리콘 웨이퍼 상부에 알룸미늄 금속층(1)을 형성하는 제1단계와, 상기 알루미늄 금속층(1) 상부에 실리콘 산화막층(3)을 형성하는 제2단계와, 상기 실리콘 산화막층(3) 상부에 감광막(5)을 도포하여 감광막 패턴을 형성하는 제3단계와, 상기 감광막 패턴을 이용하여 비아 콘택식각을 이행하여 비아 콘택홀(A)을 형성하는 제4단계와, 상기 비아 콘택식각공정을 이행한 후 CO2가스를 순수에 희석하여 순수세정을 하는 제5단계와, 상기 순수세정공정을 완료한 후, 상기 비아 콘택홀(A)측벽의 폴리머막(7) 및 상기 산화막층(3) 상부의 감광막(5)의 일부를 스트리퍼 용액으로 제거하는 제6단계와, 상기 산화막층(3) 상부에 잔존하는 감광막(5)을 제거하는 제7단계를 포함하는 것을 특징으로 하는 반도체 제조공정의 비아 콘택형성방법.
  2. 제1항에 있어서, CO2가스를 순수에 희석하여 순수세정을 하는 제5단계후에 상기 상기 순수를 제거하기 위해 이소프로필 알콜로 상온에서 1분 내지 10분동안 세정하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자 제조공정의 비아 콘택 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 비아 콘택홀(A) 측벽의 폴리머막(7) 및 상기 산화막(3)층 상부의 감광막(5)의 일부를 스트리퍼 용액으로 제거하는 제6단계후에 상기 스트리퍼 용액을 제거하기 위해 이소프로필 알콜로 상온에서 1분 내지 10분 동안 세정하는 단계와, 그후 상기 세정공정후, 유량 0.2 내지 3ℓ/min의 CO2가스를 희석한 순수에서 1분 내지 10분동안 세정을 하는 단계와, 스핀드라이에서 웨이퍼를 건조시키는 단계를 더 포함하는 것을 특징으로 하는 반도체소자 제조공정의 비아 콘택 형성방법.
  4. 제1항에 있어서, 비아 콘택 홀(A) 측벽에 폴리머막(7) 및 상기 산화막층(3) 상부의 감광막(5)의 일부를 스트리퍼 용액으로 제거하는 제6단계에서, 50 내지 100℃의 스트리퍼 용액으로 5내지 30분동안 폴리머막(7) 및 감광막(5)의 일부를 제거하는 것을 특징으로 하는 반도체소자 제조공정의 비아 콘택 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920005309A 1992-03-31 1992-03-31 반도체소자 제조공정의 비아 콘택형성방법 KR100235937B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920005309A KR100235937B1 (ko) 1992-03-31 1992-03-31 반도체소자 제조공정의 비아 콘택형성방법
US08/038,155 US5451291A (en) 1992-03-31 1993-03-26 Method for forming a via contact hole of a semiconductor device
JP5074312A JP2548881B2 (ja) 1992-03-31 1993-03-31 半導体素子製造におけるバイアコンタクト形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920005309A KR100235937B1 (ko) 1992-03-31 1992-03-31 반도체소자 제조공정의 비아 콘택형성방법

Publications (2)

Publication Number Publication Date
KR930020582A true KR930020582A (ko) 1993-10-20
KR100235937B1 KR100235937B1 (ko) 1999-12-15

Family

ID=19331129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920005309A KR100235937B1 (ko) 1992-03-31 1992-03-31 반도체소자 제조공정의 비아 콘택형성방법

Country Status (3)

Country Link
US (1) US5451291A (ko)
JP (1) JP2548881B2 (ko)
KR (1) KR100235937B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990075068A (ko) * 1998-03-17 1999-10-05 윤종용 절연막 식각방법 및 이를 이용한 반도체장치 제조방법
KR100239711B1 (ko) * 1996-12-11 2000-01-15 김영환 반도체소자의 콘택홀 형성방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493096A (en) * 1994-05-10 1996-02-20 Grumman Aerospace Corporation Thin substrate micro-via interconnect
US5767018A (en) * 1995-11-08 1998-06-16 Advanced Micro Devices, Inc. Method of etching a polysilicon pattern
JP2836562B2 (ja) * 1996-02-08 1998-12-14 日本電気株式会社 半導体ウェハのウェット処理方法
US5913979A (en) * 1997-01-08 1999-06-22 Taiwan Semiconductor Manufacturing Co., Ltd Method for removing spin-on-glass at wafer edge
US5882425A (en) * 1997-01-23 1999-03-16 Semitool, Inc. Composition and method for passivation of a metallization layer of a semiconductor circuit after metallization etching
US5925577A (en) * 1997-02-19 1999-07-20 Vlsi Technology, Inc. Method for forming via contact hole in a semiconductor device
US5851302A (en) * 1997-02-19 1998-12-22 Vlsi Technology, Inc. Method for dry etching sidewall polymer
JP3667493B2 (ja) * 1997-05-06 2005-07-06 ヤマハ株式会社 半導体装置の製造方法
US5866448A (en) * 1997-07-30 1999-02-02 Chartered Semiconductor Manufacturing Ltd. Procedure for forming a lightly-doped-drain structure using polymer layer
EP0925756B8 (en) 1997-12-25 2008-08-13 Nihon Kohden Corporation Biological signal transmission apparatus
US6146468A (en) * 1998-06-29 2000-11-14 Speedfam-Ipec Corporation Semiconductor wafer treatment
US6021791A (en) * 1998-06-29 2000-02-08 Speedfam-Ipec Corporation Method and apparatus for immersion cleaning of semiconductor devices
US6221752B1 (en) * 1998-08-20 2001-04-24 United Microelectronics Corp. Method of mending erosion of bonding pad
US6245605B1 (en) * 1998-09-29 2001-06-12 Texas Instruments Incorporated Method to protect metal from oxidation during poly-metal gate formation in semiconductor device manufacturing
US6175087B1 (en) 1998-12-02 2001-01-16 International Business Machines Corporation Composite laminate circuit structure and method of forming the same
US6589359B2 (en) * 2000-07-11 2003-07-08 Tokyo Electron Limited Cleaning method and cleaning apparatus for substrate
JP2002367956A (ja) * 2001-04-06 2002-12-20 Seiko Epson Corp 半導体装置の電極パッド及びその製造方法
JP2004241754A (ja) * 2002-07-16 2004-08-26 Chem Art Technol:Kk 基板処理方法及び基板処理装置
US20050000549A1 (en) * 2003-07-03 2005-01-06 Oikari James R. Wafer processing using gaseous antistatic agent during drying phase to control charge build-up
US20050274393A1 (en) * 2004-06-09 2005-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer clean process
US7718012B2 (en) * 2004-12-30 2010-05-18 Infineon Technologies Ag Method of degasification in semiconductor cleaning
JP2007251135A (ja) * 2006-02-18 2007-09-27 Seiko Instruments Inc 半導体装置およびその製造方法
US9460959B1 (en) 2015-10-02 2016-10-04 Applied Materials, Inc. Methods for pre-cleaning conductive interconnect structures
CN108242388A (zh) * 2016-12-27 2018-07-03 中国科学院微电子研究所 一种去除基片刻蚀后残余物的方法及装置
US11670499B2 (en) 2021-03-18 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming conductive feature including cleaning step

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2892432B2 (ja) * 1990-04-13 1999-05-17 株式会社東芝 半導体装置の製造方法
US5175124A (en) * 1991-03-25 1992-12-29 Motorola, Inc. Process for fabricating a semiconductor device using re-ionized rinse water

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100239711B1 (ko) * 1996-12-11 2000-01-15 김영환 반도체소자의 콘택홀 형성방법
KR19990075068A (ko) * 1998-03-17 1999-10-05 윤종용 절연막 식각방법 및 이를 이용한 반도체장치 제조방법

Also Published As

Publication number Publication date
KR100235937B1 (ko) 1999-12-15
JP2548881B2 (ja) 1996-10-30
US5451291A (en) 1995-09-19
JPH0697103A (ja) 1994-04-08

Similar Documents

Publication Publication Date Title
KR930020582A (ko) 반도체소자 제조공정의 비아 콘택형성방법
KR100475272B1 (ko) 반도체소자 제조방법
KR960013147B1 (ko) 반도체 디바이스상에 저항기를 패턴 형성하기 위한 방법
US5883011A (en) Method of removing an inorganic antireflective coating from a semiconductor substrate
JPH09102483A (ja) 半導体基板上にシリコン材料の上部構造体を形成する製造方法
US6251804B1 (en) Method for enhancing adhesion of photo-resist to silicon nitride surfaces
KR100262408B1 (ko) 반도체 소자의 게이트 산화막 형성방법
US5858861A (en) Reducing nitride residue by changing the nitride film surface property
KR100244516B1 (ko) 패턴 형성 방법
KR19990065140A (ko) 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조방법
KR950001904A (ko) 게이트전극 형성방법
KR0150668B1 (ko) 반도체 소자 제조방법
KR100264237B1 (ko) 홀 형성방법
KR950001950A (ko) 웨이퍼의 친수성화에 의한 산화막 형성방법
KR100218740B1 (ko) 반도체소자 제조방법
KR970049084A (ko) 물반점(water mark) 불량을 방지할 수 있는 습식 식각방법
KR0149229B1 (ko) 반도체 소자 격리방법
KR930020577A (ko) 반도체소자의 매립형 콘택영역 형성방법
KR100779399B1 (ko) 반도체 소자의 제조방법
KR970018080A (ko) 반도체장치의 콘택형성방법
KR960019501A (ko) 반도체 소자의 폴리실리콘층 형성방법
JPH1174327A (ja) 基板上のシリカステインの形成方法及びシリカステイン試験構造体の作成方法
KR960026292A (ko) 반도체 소자의 스텝커버리지 특성 개선방법
KR930006915A (ko) 반도체 메모리 소자의 캐패시터 제조방법
JPH02222145A (ja) 半導体装置の洗浄方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070827

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee