KR100218740B1 - 반도체소자 제조방법 - Google Patents

반도체소자 제조방법 Download PDF

Info

Publication number
KR100218740B1
KR100218740B1 KR1019960070413A KR19960070413A KR100218740B1 KR 100218740 B1 KR100218740 B1 KR 100218740B1 KR 1019960070413 A KR1019960070413 A KR 1019960070413A KR 19960070413 A KR19960070413 A KR 19960070413A KR 100218740 B1 KR100218740 B1 KR 100218740B1
Authority
KR
South Korea
Prior art keywords
silicon substrate
oxide film
hydrogen peroxide
ammonia
solution
Prior art date
Application number
KR1019960070413A
Other languages
English (en)
Other versions
KR19980051511A (ko
Inventor
박창서
이완기
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960070413A priority Critical patent/KR100218740B1/ko
Publication of KR19980051511A publication Critical patent/KR19980051511A/ko
Application granted granted Critical
Publication of KR100218740B1 publication Critical patent/KR100218740B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 실리콘 기판에 게이트 산화막을 성장하기 전에 실리콘 기판의 표면의 표면거칠기를 최소화시키기 위하여 패드 산화막을 제거한 다음, 암모니아/과산화수소수용액의 농도비를 변화시킨 상태에서 세정 공정을 진행하여 실리콘 기판의 표면이 일정 두께 식각되도록 하여 표면 거칠기를 완화시킨다. 그로인해 특성이 개선된 게이트 산화막을 얻을 수 있다.

Description

반도체소자 제조방법
본 발명은 반도체소자 제조방법에 관한 것으로, 특히 반도체소자의 게이트산화막을 형성하기 전에 세정 공정으로 실리콘 기판의 표면 거칠기를 최소화하여 게이트 산화막의 특성을 개선시키도록 하는 반도체소자 제조방법에 관한 것이다.
필드산화막을 성장시키는 소자분리공정에서 패드산화막, 질화막의 구조를 갖는 LOCOS(Local Oxidation of Silicon) 공정과 패드산화막, 패드폴리실리콘, 질화막의 구조를 갖는 PBL(Poly Buffered LOCOS) 공정에 의한 필드산화막 형성공정에 있어서 필드산화막의 성장시 고온공정을 진행하게 됨에 따라서 실리콘 기판의 산화공정에 의한 산화막 성장과 패드폴리실리콘, 질화막등의 열팽창 정도가 차이를 보임으로서 이들의 영향으로 실리콘 기판이 심한 스트레스를 받기 때문에 게이트 산화막이 성장될 영역의 실리콘 기판이 일그러져 표면거칠기가 증대됨에 따라서 게이트산화막의 성장후 게이트산화막의 특성을 저하시킨다.
참고로, 종래 기술에 의해 필드 산화막을 형성하고, 희생산화막을 제거하였을 때 실리콘 기판의 표면을 이하의 도면을 참조하여 설명하기로 한다.
도1은 LOCOS 공정으로 필드영역에 필드산화막을 형성하고, 액티브영역에 희생 산화막을 형성한 단면도로서, 실리콘 기판(1)상에 패드산화막(2)과 질화막(3)을 형성한 다음, 소자분리 마스크를 이용한 식각 공정으로 소자분리 마스크용 질화막(3)패턴을 형성한 것이다.
도2는 필드영역의 실리콘 기판(1)을 산화시켜 필드 산화막(4)을 형성하고, 상기 질화막(3)을 제거한다. 그리고, 세정공정을 진행하여 잔류하는 패드 산화막(2)을 벗겨낸 것을 도시한 것이다. 참고로, PBL 공정의 경우에는 소자분리 마스크로 이용되는 폴리실리콘과 질화막을 연속하여 벗겨낸다.
상기 세정공정후 희생산화막을 성장시키는 공정을 진행하게 된다. 상기와 같이 세정공정을 거치면 실리콘 기판(1)의 액티브 영역이 드러나는데 상기 필드 산화막(4)을 성장시키는 공정시 스트레스에 의해 액티브 영역의 가장자리부(10)에서 실리콘 기판(1)표면이 거칠어진다.
이렇게 거칠어진 표면은 후속공정인 게이트 산화막 성장과 게이트 전극형성후 게이트산화막의 막질 특성을 저하시켜 게이트 특성이 저하되는 문제가 있다.
한편, 상기 질화막을 제거한 다음, 세정공정은 황산/과산화수소 세정, 암모니아/과산화수소수/초순수 세정 - 불산 세정으로 진행한다. 여기서 암모니아/과산화수소수/초순수의 수용액에서 세정공정시 농도비(부피비)는 암모니아수 : 과산화수소수 : 초순수가 0.25:1:5~1:1:5의 비율이며, 온도는 80℃∼85℃이다. 또한 불산세정을 통한 잔여 패드 산화막의 식각전 암모니아/과산화수소 세정을 진행함으로서 실질적으로 실리콘표면에는 암모니아/ 과산화수소수의 영향이 미치지 않음을 알수 있다. 암모니아수:과산화수소수: 초순수의 세정은 온도 및 농도에 따라서 실리콘을 식각시키는 능력이 있는데 기존의 세정공정으로는 실리콘 기판의 표면을 식각시킬 수 없으므로 실리콘 표면에는 아무런 영향을 미치지 못한다.
본 발명은 실리콘 기판의 필드 영역에 필드 산화막을 형성한 다음, 게이트 산화막이 형성될 부위에서 실리콘 기판의 표면거칠기를 최소화하기 위한 공정을 진행하는 반도체소자 제조방법을 제공하는데 그 목적이 있다.
제1 및 제2도는 종래기술에 의해 필드 산화막을 형성하고, 소자 분리 마스크를 제거하였을 때 실리콘 기판에 표면거칠기를 도시한 단면도이다.
제3도 및 제4도는 본 발명에 의해 제2도 공정후 실리콘 기판의 표면 거칠기를 완화시킨 다음, 희생 산화막을 형성한 것을 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 패드 산화막
3 : 질화막 4 : 필드 산화막
5 : 희생 산화막 10 : 액티브 영역 가장자리부
상기한 목적을 달성하기 위한 본 발명은 실리콘 기판상에 패드 산화막과 그 상부에 소자분리마스크용 질화막 패턴을 형성하는 공정과, 필드 영역의 실리콘 기판을 산화시켜 필드산화막을 형성하는 공정과, 상기 질화막 패턴을 제거하는 공정과, 황산/과산화수소수 세정을 진행한 후 불산수용액으로 실리콘 기판 표면위의 잔여 패드 산화막을 제거하는 공정과, 노출된 실리콘 표면을 암모니아/과산화수소수/초순수 수용액에서 세정공정으로 실리콘 기판의 얇은 두께를 식각하는 공정과, 불산 수용액에서 짧은 시간동안 세정하는 공정과, 노출된 실리콘 기판의 표면에 희생 산화막을 성장 시키는 공정을 포함하는 반도체 소자 제조방법이다.
상기한 목적을 달성하기 위한 본 발명의 다른 예는 실리콘 기판상에 패드 산화막, 폴리실리콘층을 적층하고 그 상부에 소자분리 마스크용 질화막 패턴을 형성하는 공정과, 필드 영역의 폴리실리콘층과 그 하부의 실리콘 기판을 산화시켜 필드 산화막을 형성하는 공정과, 상기 질화막 패턴 및 남아있는 폴리실리콘층을 제거하는 공정과, 황산/과산화수소수세정을 진행한 후 불산수용액으로 실리콘 기판 표면위의 잔여 패드 산화막을 제거하는 공정과, 노출된 실리콘 표면을 암모니아/과산화수소수/초순수 수용액에서 세정공정으로 실리콘 기판의 얇은 두께를 식각하는 공정과, 불산 수용액에서 세정하는 공정과, 노출된 실리콘 기판의 표면에 희생 산화막을 성장 시키는 공정을 포함하는 반도체 소자 제조방법이다.
게이트 산화막을 성장시키는 부위의 실리콘기판을 희생산화막을 성장시키기 전 공정에서 세정공정을 실시함으로써, 필드산화막 공정후 스트레스로 인하여 발생하는 증대된 표면거칠기를 갖는 실리콘 기판을 수십Å두께만큼 식각하여 표면거칠기를 감소시킬 수 있다.
본 발명은 게이트산화막 성장부위의 실리콘 표면의 표면거칠기를 완화시킬수가 있다.
상술한 목적 및 특징들, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
제3도 및 제4도는 제1도 및 제2도에 도시된 바와 같이 필드 산화막을 형성하는 공정과 상기 질화막을 제거하는 공정을 진행한 다음, 황산/과산화수소수세정을 진행한 후 불산수용액으로 실리콘 기판 표면 위의 잔여 패드산화막을 제거한 다음, 본 발명에 의해 공정을 진행하는 것을 도시한 것이다.
제3도는 제2도에 도시된 바와 같이 공정을 진행하고, 암모니아/과산화수소수 세정공정으로 상기 표면 거칠기가 발생된 실리콘 기판(1)의 얇은 두께 예를 들어 약 50Å정도 식각한 다음, 이후 문제가 될 수 있는 암모니아/과산화수소수세정에 의한 화학 산화막(chemical oxide)을 짧은 시간 예를 들어 5-15초 동안 진행되는 불산세정시 제거한 것이다.
참고로, 상기 암모니아/과산화수소수 용액의 농도비를 조절함으로써 실리콘의 표면거칠기를 완화시킬 수 있다. 상기 세정공정에서의 암모니아/과산화수소수 수용액은 암모니아/과산화수소/초순수의 농도비(부피비)는 1.5: 1: 5∼2: 1: 5이며, 80℃에서 5-7분 동안 세정공정을 진행함으로써 실리콘의 식각능력을 증대시킴으로서 실리콘 기판의 표면 거칠기를 완화시킨다.
제4도는 상기 제3도 공정후 노출된 실리콘 기판(1)의 표면에 희생 산화막(5)을 형성한 단도면이다.
참고로, 상기한 본 발명은 PBL 방법으로 필드 산화막을 형성하는 공정에 적용할 수 있다. 즉, 질화막과 폴리실리콘층을 식각한 다음, 본 발명에 의한 세정공정을 진행하면 된다.
본 발명은 실리콘 기판에 게이트 산화막을 성장하기 전에 실리콘 기판의 표면의 표면거칠기를 최소화시키기 위하여 패드 산화막을 제거한 다음, 암모니아/과산화수소수용액의 농도비를 변화시킨 상태에서 세정 공정을 진행하여 실리콘 기판의 표면이 일정 두께 식각되도록 하여 표면거칠기를 완화시킨다. 그로 인해 특성이 개선된 게이트 산화막을 얻을 수 있다.
또한, 종래의 세정공정단계를 그대로 이용할 수 있으므로 별도의 세정 공정 단계가 필요치 않다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (8)

  1. 실리콘 기판상에 패드 산화막을 형성하고, 그 상부에 소자분리마스크용 질화막 패턴을 형성하는 공정과, 필드 영역의 실리콘 기판을 산화시켜 필드산화막을 형성하는 공정과, 상기 질화막 패턴을 제거하는 공정과, 황산/과산화수소수 세정을 진행한 후 불산수용액으로 실리콘 기판 표면위의 잔여 패드 산화막을 제거하는 공정과, 노출된 실리콘 표면을 암모니아/과산화수소수/초순수 수용액에서 세정공정으로 실리콘 기판의 얇은 두께를 식각하는 공정과, 불산 수용액에서 세정하는 공정과, 노출된 실리콘 기판의 표면에 희생 산화막을 성장 시키는 공정을 포함하는 반도체 소자 제조방법.
  2. 제1항에 있어서, 암모니아/과산화수소/초순수 수용액은 암모니아/과산화수소/초순수의 농도비(부피비)는 1.5:1:5∼2:1:5인 것을 특징으로 하는 반도체 소자 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 암모니아/과산화수소/초순수 수용액에서 5-7분 정도 세정 공정을 실시하는 것을 특징으로 하는 반도체 소자 제조방법.
  4. 제1항에 있어서, 상기 불산 수용액에서 세정하는 것은 5-15초 정도 실시하는 것을 특징으로 하는 반도체 소자 제조방법.
  5. 실리콘 기판상에 패드 산화막, 폴리실리콘층을 적층하고 그 상부에 소자분리 마스크용 질화막 패턴을 형성하는 공정과, 필드 영역의 폴리실리콘층과 그 하부의 실리콘 기판을 산화시켜 필드 산화막을 형성하는 공정과, 상기 질화막 패턴 및 남아있는 폴리실리콘층을 제거하는 공정과, 황산/과산화수소수세정을 진행한 후 불산수용액으로 실리콘 기판 표면위의 잔여 패드 산화막을 제거하는 공정과, 노출된 실리콘 표면을 암모니아/과산화수소수/초순수 수용액에서 세정공정으로 실리콘 기판의 얇은 두께를 식각하는 공정과, 불산 수용액에서 세정하는 공정과, 노출된 실리콘 기판의 표면에 희생 산화막을 성장 시키는 공정을 포함하는 반도체 소자 제조방법.
  6. 제5항에 있어서, 상기 암모니아/과산화수소/초순수 수용액은 암모니아/과산화수소/초순수의 농도비(부피비)는 1.5:1:5∼2:1:5인 것을 특징으로 하는 반도체 소자 제조방법.
  7. 제5항 또는 제6항에 있어서, 상기 암모니아/과산화수소/초순수 수용액에서 5-7분 정도 세정 공정을 실시하는 것을 특징으로 하는 반도체 소자 제조방법.
  8. 제 5항에 있어서, 상기 불산 수용액에서 세정하는 것은 5-15초 정도 실시하는 것을 특징으로 하는 반도체 소자 제조방법.
KR1019960070413A 1996-12-23 1996-12-23 반도체소자 제조방법 KR100218740B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960070413A KR100218740B1 (ko) 1996-12-23 1996-12-23 반도체소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960070413A KR100218740B1 (ko) 1996-12-23 1996-12-23 반도체소자 제조방법

Publications (2)

Publication Number Publication Date
KR19980051511A KR19980051511A (ko) 1998-09-15
KR100218740B1 true KR100218740B1 (ko) 1999-09-01

Family

ID=19490333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960070413A KR100218740B1 (ko) 1996-12-23 1996-12-23 반도체소자 제조방법

Country Status (1)

Country Link
KR (1) KR100218740B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101006507B1 (ko) * 2003-07-18 2011-01-07 매그나칩 반도체 유한회사 반도체소자의 트랜지스터 제조 방법

Also Published As

Publication number Publication date
KR19980051511A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
US5747377A (en) Process for forming shallow trench isolation
US4131496A (en) Method of making silicon on sapphire field effect transistors with specifically aligned gates
JPH023920A (ja) エッチング方法
KR100218740B1 (ko) 반도체소자 제조방법
KR20020042251A (ko) 반도체 소자의 분리구조 제조방법
KR0183879B1 (ko) 반도체장치의 소자분리막 형성방법
KR970030626A (ko) 반도체 소자의 소자 분리막 제조방법
US5970364A (en) Method of nitride-sealed oxide-buffered local oxidation of silicon
US6265286B1 (en) Planarization of LOCOS through recessed reoxidation techniques
US6194319B1 (en) Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings
US6245643B1 (en) Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution
US20060113282A1 (en) Method of depositing an epitaxial layer of SiGe subsequent to a plasma etch
KR0167252B1 (ko) 반도체 집적회로의 소자격리방법
KR100515034B1 (ko) 트렌치 격리 제조 방법
KR0179022B1 (ko) 반도체장치의 소자격리방법
KR20000042981A (ko) 소자분리막의 트렌치모서리 라운딩방법
KR100503344B1 (ko) 반도체 소자의 셀로우 트렌치 소자분리막 제조 방법
KR100237630B1 (ko) 반도체 소자의 격리 구조 제조 방법
KR0140809B1 (ko) 반도체 장치의 소자 분리 공정에서의 완충 폴리실리콘막 제거방법
KR19980060540A (ko) 화학 산화막을 이용한 소자분리막 제조방법
KR100443521B1 (ko) 반도체디바이스의제조방법
JPH09129876A (ja) 半導体装置の製造方法
KR20000073585A (ko) 반도체 소자의 질화막 및 패드산화막 제거방법
KR20000045908A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법
JPH05343395A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070518

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee