JPH023920A - エッチング方法 - Google Patents

エッチング方法

Info

Publication number
JPH023920A
JPH023920A JP63335737A JP33573788A JPH023920A JP H023920 A JPH023920 A JP H023920A JP 63335737 A JP63335737 A JP 63335737A JP 33573788 A JP33573788 A JP 33573788A JP H023920 A JPH023920 A JP H023920A
Authority
JP
Japan
Prior art keywords
etching
oxide
power level
plasma
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63335737A
Other languages
English (en)
Other versions
JP3066593B2 (ja
Inventor
Jr Don W Jillie
ドン・ダブリユ・ジリイ，ジユニア
Gerald Yin
ジエラルド・イン
Glen Wada
グレン・ワダ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JPH023920A publication Critical patent/JPH023920A/ja
Application granted granted Critical
Publication of JP3066593B2 publication Critical patent/JP3066593B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/963—Removing process residues from vertical substrate surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＭＯＳ装置をエツチングおよび洗浄する方法の
分野に関するものであり、更に詳しくいえば、ＭＯＳ装
置をプラズマエツチングし、化学的に湿式洗浄する分野
に関するものである。
〔従来の技術〕
ＭＯＳ装置のエツチング方法の分野においては、いくつ
かの方法が知られている。各方法にはそれぞれ利点およ
び欠点がある。本発明の目的は、終点を制御することに
より、得られたシリコン基板表面に高品質および完全性
の高いＭＯＳゲート酸化物を生ずる、５ｉ０２　、　Ｓ
ｉ３Ｎ４およびオキシニドリッド（ｏｘｙｎｆｔｒｉｄ
ｅ　）化合物のエツチングを行えるようにするフォトレ
ジストマスキングに適合する方法を得ることである。更
に、その方法を用いた時に妥当な生産性を達成すること
が望まれる。
〔発明が解決しようとする課題〕
半導体薄膜および誘電体をエツチングする１つの公知方
法は湿式エツチング法である。この方法の利点の１つは
生産性が比較的高いことである。
しかし、この方法は方法が等方性であるために重要な寸
法を精密に制御することができないことである。更に、
この方法では、得られた表面上で成長する酸化物の完全
性に影響を及ぼすことがある化学残渣が残ることである
。
半導体の処理に用いられる第２の良く知られているエツ
チング法は、大電力プラズマエツチングである。このプ
ラズマエツチング法は異方性エツチングを行うことがで
き、生産性も比較的高い。
しかし、大電力プラズマエツチングを用いると注入され
た種、格子欠陥およびエツチングされた表面における位
置のずれのような、イオンの照射によｐひき起される損
傷を生ずる結果となる。
半導体をエツチングする別の公知方法は、小電力プラズ
マエツチングを用いる方法である。この方法では大電力
プラズマエツチング法で見られるようなイオン照射によ
りひき起される小電力プラズマエツチング法は処理時間
が長くなり、そのために生産性が低いことが欠点である
。
最後に、大電力プラズマエツチング法と、それに続いて
、イオン照射によυひき起された損傷を無くして、精密
な寸法をある程度制御できるようにするために湿式エツ
チングを行う方法が知られている。この方法は工程数が
増し、複雑であり、かつエツチングされた表面に化学残
渣が残ることがある。
〔課題を解決するための手段〕
この明細書においては、多段電力低減法およびそれに続
く、得られた表面の洗浄を用いるＭＯＳ装置をエツチン
グする方法を開示するものである。
この方法により、欠陥レベルが低い高品質の薄いゲート
酸化物を成長させることができる表面が得られる。この
方法は、そのような乾式エツチングが異方性を有するた
めに重要な寸法を精密に制御できるプラズマエツチング
を用いる。イオン照射による損傷は多段電力低減法の使
用により減少する。
エツチングの後で洗浄することは、欠陥密度が低い酸化
物を成長させる表面を生じさせるのに極めて重要である
ことも開示されている。好適な実施例は、アールシーニ
ー（ＲＣＡ、規格の洗浄法を修正した洗浄法の後に硫黄
洗浄法を用いる。ＲＣＡ規格洗浄法はアールシーニー・
Ａエンジニャ（ＲＣＡ　Ｅｎｇｉｎｅｅｒ　）　２８−
４巻、１９８３年７／８月号、９９〜１０５ページ所載
の［ハイドロゲン・パーオキサイド・ソリューションズ
・フォー・シリコン・ウェハー書クリーニング（Ｈｙｄ
ｒｏｇｅｎ　ＰｅｒｏｘｙｄｅＳｏｌｕｔｉｏｎｓ　ｆ
ｏｒ　５ｉｌｉｃｏｎ＋Ｗａｆｅｒ　Ｃｌｅａｎｉｎｇ
　）　ｊと題するダブリュー・カーノ（Ｗ、Ｋｅｒｎ）
の論文に記載されている。
この明細書において開示する、洗浄法に組合わされた多
段電力低減法は、欠陥密度が零に近い薄い酸化物を成長
させる表面を形成できることが見出されている。また、
それらの酸化物の誘電体降伏強度は従来の方法を用いて
得られる誘電体降伏強度に匹敵する。このエツチング法
は薄い窒化物層、薄い酸化物層および薄い酸化物−窒化
物−酸ｆヒ物層を含む各種の薄膜に適用できる。また、
本発明は単一エツチング剤またはバッチエツチングにお
いて利用できる。単一ウニバーエツチングはバッチエツ
チングよりも高い電力密度で行うことができるために、
単一ウニバーエツチングにおいては一層劇的な結果を見
ることができる。
〔実施例〕
以下、図面を参照して本発明の詳細な説明する。
この明細書においては、イオン照射による損傷を減少さ
せるために、多段電力低減プラズマエツチング法を利用
して金属−酸化物一半導体（ＭＯＳ）装置をエツチング
する方法について説明する。本発明を完全に理解できる
ようにするために、以下の説明においては、ガス圧、電
力レベル等のような特定の事項の詳細について数多く述
べている。
しかし、そのような特定の詳細事項なしに本発明を実施
できることが当業者には明らかであろう。
その他の場合には、本発明を不必要に詳しく説明して本
発明をあいまいにしないようにするために、周知の処理
工程は説明しない。
金属−酸化物一半導体（ＭＯＳ）装置の処理においては
、薄い窒化物のエツチング、薄い酸化物のエツチングお
よび酸化物−窒化物一酸化物（ＯＮＯ）エツチングを含
めて、いくつかの種類のプリゲート誘電体エツチングが
ある。
従来のやり方では、薄い酸化物をエツチングするために
フッ酸（ＨＦ）のような湿式エツチング剤が用いられる
。しかし、ある場合には、プリゲート表面を用意するた
めにプラズマエツチングを全面的に、または部分的に用
いることが必要であり、または望ましい。しかし、プラ
ズマエツチングではイオン照射を用いるが、イオン照射
により、ゲート酸化物が成長する活性領域に基板格子が
損傷を受ける。この問題は激しく変化するが、バッチエ
ツチングよシ高い電力密度で行われる単一ウニバーエツ
チングにおいては一層厳しくなることがちる。ウェハー
をエツチングするために用いられる電力を減少すると、
イオン照射によりひき起される損傷が減少することが判
明している。しかしそのような低電力エツチング法はウ
ェハーの生産性が低いことが欠点である。プラズマエツ
チングでは表面が汚染されることがあり、とくに、アル
ミニウム、鉄、ニッケル、クロムのような金属が汚染さ
れる。
本発明は、イオン照射による損傷の問題を、電力低減傾
斜法を用いることにより解決するものである。それによ
り、プリゲート薄膜の上側部分が比較的高い電力で短時
間でエツチングされる。次にブリゲート薄膜の下側部分
をエツチングする時、および基板表面をオーバーエツチ
ング（ｏｖｅｒ　ｅｔ−ｃｈｉｎｇ　）する間に電力を
低減させる。単一工程低電力エツチング法と比較してこ
の多段電力低減プラズマエツチング法を用いるとウェハ
ー製造の生産性を高くできる。
エツチングされた表面の品質／清浄さを向上させる第２
の要因は、プラズマエツチングの後で行う清浄工程にち
ることが判明した。適切な清浄法を用いると、エツチン
グ法と少くとも同程度の効果がある。本発明は、有機物
および金属性の汚染物質の除去、および誘電体として高
い完全性を持ち、欠陥密度が零に近いゲート酸化物を成
長させることが可能である表面を残すのに有効である標
準的なＲＣＡ清浄法を修正したものを用いるものである
。
先に説明したように、本発明の１つの応用例は、基板表
面に損傷を与えることなしに、酸化物−窒化物一酸化物
（ＯＮＯ）層を除去することである。
本発明をそのようなＯＮＯ層の除去をとくに対象として
説明することにする。本発明の方法は薄い酸化物および
薄い窒化物のような他の層の除去にも等しく応用できる
。
まず第１図を参照する。この図には、インターボリイ（
１ｎｔｅｒｐｏｌｙ　）誘電体応用のためのＨＭＯ８不
揮発性メモリ技術において一般に用いられる複合ＯＮＯ
誘電体層３が示されている。そのＯＮＯ層３は第１の５
ｉ０２層７と、５ｉ３Ｎ４１３と、第２の５ｊ０２層９
とで典型的に構成される。第１図に示すように、従来の
フォトリングラフィ技術によりポリシリコン層２のパタ
ーンが形成されて、ポリシリコン層２と、ＯＮＯ誘電体
層３と、ポリシリコン層４との自動位置合わせされたＭ
ＯＳ　（ＳＡＭＯ８）エツチングを行う。酸化物層５が
シリコン基板６内へのエツチングを阻止するエツチング
停止層として機能する。
ある技術においては、ＯＮＯ誘電体層３を形成した結果
として、活性拡散領域の上（すなわち、シリコン基板６
の上に直接）ＯＮＯ誘電体層が形成されることを阻止す
ることは避けられないかもしれない。その場合には、後
で行うＭＯ８装置の処理（たとえば、ゲート酸化、ポリ
シリコン層の付着等）を容易にするために、活性拡散領
域上の望ましくないＯＮＯ誘電体層３を除去することが
必要であるかもしれない。
次に、フォトレジストマスキング１３が施されているＯ
ＮＯ誘電体層１０が示されている第２図を参照する。こ
のＯＮＯ誘電体層１１ｊ活性拡散領域に接触する（すな
わち、シリコン基板１１に直接接触する）。活性領域か
ら望ましくないＯＮＯ誘電体層１０を除去することが望
ましい。
先に説明したように、領域１２からＯＮＯ誘電体層１０
を除去することはいくつかの制約によυ禁止される。第
１に、エツチング法は従来のフォトレジスト処理に適合
できなければならない。この制約により、ＬＰＣＶＤ窒
化物層を除去するために最も一般的に用いられている湿
式エツチング剤である、高温のりん酸の使用が禁止され
る。第２に、ＯＮＯエツチング法は、得られるンリコン
表面の固有の表面品質を保持せねばならない。
一般に、本発明は、シリコン基板１１が受ける損傷を減
少させるために、しだいに低減される一連の電力レベル
を用いて、ＯＮＯ誘電体層１０をエツチングし、シリコ
ン基板１１内にオーバーエツチングするエツチング法を
開示するものである。
効果が異なる数多くの電力低減法が試験された。
そのような電力低減法の目的は妥当な生産性を維持し、
イオン照射によｐひき起された基板表面の損傷を減少す
ることである。
本発明の一実施例は電極間隔を調整できるようにして、
時間プラズマエツチングに１枚のウェハーを利用するも
のである。この場合には、第１の電力レベルは約２７５
ワットで、圧力が６００ｍＴ、間隙が約０．３　Ｃｍ、
　Ｃ２Ｆ　６の流量が約１２５ＳＣＣＭ　ｆある。ＯＨ
２層の上側レベルをエツチングした後で、電力レベルを
約１５０ワットまで低減し、基板１１の内部へのオーバ
ーエツチングが行われるまでエツチングを続ける。
２７５ワットから始まって１５０ワット、ｌＯＯワット
、最後に７５ワットまでの連続する４つの電力レベルを
用いる電力低減法を含むものである。この電力低減法に
より酸化物の欠陥密度が僅かに低くなる。しかし、生産
性も低下する。この方法は好適な方法である。
このエツチング法によｐ　ＯＮＯ層１０を除去した後で
、表面を清浄にする。この好適な方法の清浄法ハ、標準
的なバレル型アッシャ−（１）ａｒｒｅｌ　ｔｙ−ｐｅ
　ａｓｈｅｒ　）内での酸素（０２）中の３０分間のプ
ラズマアッシュ（ａｓｈ　）と、その後に行われる硫黄
洗浄法／過酸化物清浄、ビランハ清浄（ｐｉｒａｎｈａ
　ｃｌｅａｎ）としても知られている、清浄法を利用す
る。この清浄工程の次に、ＲＣＡ規格清浄サイクルを修
正したものを用いる。前記したように、ＲＣＡ規格清浄
サイクル、ＳＣ１およびＳＣ２はこの分野において良く
知られている。それらのサイクルについては、たとえば
、前記ＲＣＡエンジニャ誌に記載されている。
その規格清浄１サイクル（ｓｃｌ）は、水（Ｈ２Ｏ）と
、水酸化アンモニウム（ＮＨ４ＯＨ）と、過酸化水素（
Ｈ２０□）との約７５〜８０℃の温度における溶液中で
の有機不純物の酸化の促進と、基板表面への溶解を促進
させるために構成されたものである。規格清浄２サイク
ル（ＳＣ２）は水（Ｈ２Ｏ）と、塩酸（ＨＣｔ）、過酸
化水素（Ｈ２Ｏ２）　　との約７５〜８０℃の温度にお
ける溶液中に溶解させるために構成されたものである。
本発明の好適な実施例は、溶液を高周波攪拌する超音波
浴槽中で常温（典型的には２０〜４０℃）でそれらの溶
液を利用する。
本発明は単一ウニバーエツチングまたはパッチエツチン
グに利用できることが当業者には明らかであろう。更に
、本発明の利点は、以上の説明で示した特定の処理パラ
メータに限定されるものではなく、効果が異なる別の電
力低減法を利用することによυ得られることも明らかで
あろう。更に、欠陥が少く、妥当な生産性ゲート酸化物
を成長させたい場合に、各種の表面に本発明を適用でき
ることもわかる。
以上、得られる基板表面にイオン照射によりひき起され
る損傷を減少するために電力低減法を用い、その後でプ
ラズマエツチングにより生じた金属汚染物質を除去し、
かつ欠陥密度が低く、誘電体の完全性が高いゲート酸化
物を成長させる清浄法とを用いて、金属−酸化物一半導
体（ＭＯＳ）装置をプラズマエツチングする方法につい
て説明した。
【図面の簡単な説明】
第１図および第２図は本発明の方法を用いてエツチング
できるＭＯ３装置の種々の部分の横断面図である。 １．１３・・・・フォトレジスト、２，４・・・・ポリ
シリコン層、３・・・・酸化物−窒化物−酸化物層、５
・・・・酸化物層、６．１１・・・・シリコン基板。

Claims (3)

    【特許請求の範囲】
  1. （１）金属−酸化物−半導体（ＭＯＳ）薄膜を電力レベ
    ルでプラズマエッチングする工程と、 前記薄膜を前記第１の電力レベルより低い第２の電力レ
    ベルでプラズマエッチングする工程と、を備えることを
    特徴とする金属−酸化物−半導体薄膜をプリゲートエッ
    チングする方法。
  2. （２）金属−酸化物−半導体（ＭＯＳ）装置をプラズマ
    エッチングでエッチングする工程を含む、金属−酸化物
    −半導体（ＭＯＳ）装置上で薄膜表面をプリゲートエッ
    チングする方法において、 前記装置を約２７５ワットの第１の電力レベル、約６０
    ０ｍＴの圧力、約０．８ｃｍの間隙、および約１２５Ｓ
    ＣＣＭの流量でエッチングする工程と、 前記装置を約１５０ワットの第２の電力レベル、約６０
    ０ｍＴの圧力、約０．８ｃｍの間隙、および約１２５Ｓ
    ＣＣＭの流量でエッチングする工程と、前記基板の得ら
    れた表面を水（Ｈ＿２Ｏ）、水酸化アンモニウム（ＮＨ
    ＿４ＯＨ）、および過酸化水素（Ｈ＿２Ｏ＿２）の第１
    の溶液中で、約２０〜４０℃の温度において洗浄する工
    程と、 前記基板表面を水（Ｈ＿２Ｏ）、塩酸（ＨＣｌ）、およ
    び過酸化水素（Ｈ＿２Ｏ＿２）の溶液中で更に洗浄する
    工程と、 を備えることを特徴とする金属−酸化物−半導体（ＭＯ
    Ｓ）装置上で薄膜表面をプリゲートエッチングする方法
    。
  3. （３）金属−酸化物−半導体（ＭＯＳ）装置中の薄膜を
    除去するために前記装置をエッチングする工程と、 得た表面を洗浄する工程と、 を備え、この洗浄工程は、 （ａ）第１の溶液中の第１の不純物群を酸化し、かつ溶
    解させる工程と、 （ｂ）第２の温度において第２の不純物群を溶解させる
    工程と、 を備え、前記酸化は常温で行うことを特徴とする金属−
    酸化物−半導体（ＭＯＳ）装置内の薄膜をプラズマエッ
    チングする方法。
JP63335737A 1988-01-25 1988-12-30 エッチング方法 Expired - Fee Related JP3066593B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/147,450 US4808259A (en) 1988-01-25 1988-01-25 Plasma etching process for MOS circuit pregate etching utiliizing a multi-step power reduction recipe
US147450 1988-01-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP11194660A Division JP2000036492A (ja) 1988-01-25 1999-07-08 エッチング方法

Publications (2)

Publication Number Publication Date
JPH023920A true JPH023920A (ja) 1990-01-09
JP3066593B2 JP3066593B2 (ja) 2000-07-17

Family

ID=22521612

Family Applications (2)

Application Number Title Priority Date Filing Date
JP63335737A Expired - Fee Related JP3066593B2 (ja) 1988-01-25 1988-12-30 エッチング方法
JP11194660A Pending JP2000036492A (ja) 1988-01-25 1999-07-08 エッチング方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP11194660A Pending JP2000036492A (ja) 1988-01-25 1999-07-08 エッチング方法

Country Status (3)

Country Link
US (1) US4808259A (ja)
JP (2) JP3066593B2 (ja)
GB (1) GB2214468B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910008983B1 (ko) * 1988-12-20 1991-10-26 현대전자산업 주식회사 비등방성 식각을 이용한 잔유물 제거방법
US5258095A (en) * 1989-01-20 1993-11-02 Fujitsu Limited Method for producing a device having an insulator sandwiched between two semiconductor layers
JP3075290B2 (ja) * 1991-02-28 2000-08-14 三菱瓦斯化学株式会社 半導体基板の洗浄液
US5147499A (en) * 1991-07-24 1992-09-15 Applied Materials, Inc. Process for removal of residues remaining after etching polysilicon layer in formation of integrated circuit structure
US5296093A (en) * 1991-07-24 1994-03-22 Applied Materials, Inc. Process for removal of residues remaining after etching polysilicon layer in formation of integrated circuit structure
US5372673A (en) * 1993-01-25 1994-12-13 Motorola, Inc. Method for processing a layer of material while using insitu monitoring and control
US5342801A (en) * 1993-03-08 1994-08-30 National Semiconductor Corporation Controllable isotropic plasma etching technique for the suppression of stringers in memory cells
EP0645621A3 (de) * 1993-09-28 1995-11-08 Siemens Ag Sensoranordnung.
US5512130A (en) * 1994-03-09 1996-04-30 Texas Instruments Incorporated Method and apparatus of etching a clean trench in a semiconductor material
US5453156A (en) * 1994-11-01 1995-09-26 Taiwan Semiconductor Manufactoring Company Ltd. Anisotropic polysilicon plasma etch using fluorine gases
JPH08162425A (ja) 1994-12-06 1996-06-21 Mitsubishi Electric Corp 半導体集積回路装置の製造方法および製造装置
KR0166205B1 (ko) * 1995-10-11 1999-02-01 김광호 반도체장치의 폴리사이드 게이트 형성방법
US6309979B1 (en) * 1996-12-18 2001-10-30 Lam Research Corporation Methods for reducing plasma-induced charging damage
US5895245A (en) * 1997-06-17 1999-04-20 Vlsi Technology, Inc. Plasma ash for silicon surface preparation
US6114230A (en) * 1997-12-18 2000-09-05 Advanced Micro Devices, Inc. Nitrogen ion implanted amorphous silicon to produce oxidation resistant and finer grain polysilicon based floating gates
JP3683398B2 (ja) 1997-12-22 2005-08-17 株式会社ルネサステクノロジ 半導体集積回路及びその製造方法
JP3595441B2 (ja) * 1997-12-29 2004-12-02 三菱電機株式会社 塩酸過水を用いた洗浄方法
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6027861A (en) * 1998-03-20 2000-02-22 Taiwan Semiconductor Manufacturing Company VLSIC patterning process
US6727180B2 (en) * 1999-02-06 2004-04-27 United Microelectronics Corp. Method for forming contact window
US6699795B1 (en) * 2002-03-15 2004-03-02 Cypress Semiconductor Corp. Gate etch process
US7887711B2 (en) * 2002-06-13 2011-02-15 International Business Machines Corporation Method for etching chemically inert metal oxides
US7041562B2 (en) * 2003-10-29 2006-05-09 Freescale Semiconductor, Inc. Method for forming multiple gate oxide thickness utilizing ashing and cleaning
US7915175B1 (en) 2004-06-25 2011-03-29 Cypress Semiconductor Corporation Etching nitride and anti-reflective coating
WO2006102318A2 (en) * 2005-03-18 2006-09-28 Applied Materials, Inc. Electroless deposition process on a contact containing silicon or silicide
US20060252252A1 (en) 2005-03-18 2006-11-09 Zhize Zhu Electroless deposition processes and compositions for forming interconnects

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683942A (en) * 1979-12-12 1981-07-08 Matsushita Electronics Corp Plasma etching of poly-crystal semiconductor
JPS60239028A (ja) * 1984-05-11 1985-11-27 Nec Corp 表面清浄化方法
JPS61160938A (ja) * 1985-01-09 1986-07-21 Nec Corp ドライエツチング後Ｓｉ表面の損傷除去方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4182646A (en) * 1978-07-27 1980-01-08 John Zajac Process of etching with plasma etch gas
US4255230A (en) * 1980-02-22 1981-03-10 Eaton Corporation Plasma etching process
US4461672A (en) * 1982-11-18 1984-07-24 Texas Instruments, Inc. Process for etching tapered vias in silicon dioxide
US4414057A (en) * 1982-12-03 1983-11-08 Inmos Corporation Anisotropic silicide etching process
US4456501A (en) * 1983-12-22 1984-06-26 Advanced Micro Devices, Inc. Process for dislocation-free slot isolations in device fabrication
US4528066A (en) * 1984-07-06 1985-07-09 Ibm Corporation Selective anisotropic reactive ion etching process for polysilicide composite structures
JPS61136274A (ja) * 1984-12-07 1986-06-24 Toshiba Corp 半導体装置
US4662059A (en) * 1985-09-19 1987-05-05 Rca Corporation Method of making stabilized silicon-on-insulator field-effect transistors having 100 oriented side and top surfaces
US4729815A (en) * 1986-07-21 1988-03-08 Motorola, Inc. Multiple step trench etching process
US4690728A (en) * 1986-10-23 1987-09-01 Intel Corporation Pattern delineation of vertical load resistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683942A (en) * 1979-12-12 1981-07-08 Matsushita Electronics Corp Plasma etching of poly-crystal semiconductor
JPS60239028A (ja) * 1984-05-11 1985-11-27 Nec Corp 表面清浄化方法
JPS61160938A (ja) * 1985-01-09 1986-07-21 Nec Corp ドライエツチング後Ｓｉ表面の損傷除去方法

Also Published As

Publication number Publication date
JP2000036492A (ja) 2000-02-02
US4808259A (en) 1989-02-28
GB2214468B (en) 1991-11-20
GB2214468A (en) 1989-09-06
GB8824757D0 (en) 1988-11-30
JP3066593B2 (ja) 2000-07-17

Similar Documents

Publication Publication Date Title
JPH023920A (ja) エッチング方法
KR960013147B1 (ko) 반도체 디바이스상에 저항기를 패턴 형성하기 위한 방법
CN100452345C (zh) 制造半导体器件的方法以及一种半导体衬底
US6586293B1 (en) Semiconductor device and method of manufacturing the same
KR100732591B1 (ko) 반도체 장치의 제조 방법
TW558794B (en) Method for forming high quality multiple thickness oxide layers by reducing descum induced defects
US20050124160A1 (en) Novel multi-gate formation procedure for gate oxide quality improvement
US5930650A (en) Method of etching silicon materials
US6077776A (en) Polysilicon residue free process by thermal treatment
US8129101B2 (en) Method for increasing the removal rate of photoresist layer
KR100946041B1 (ko) 듀얼 게이트 산화막 제조방법
US6989331B2 (en) Hard mask removal
JPH0226025A (ja) コンタクトホールの形成方法
KR100265849B1 (ko) 전계효과트랜지스터제조방법
KR19980077122A (ko) 반도체 장치의 콘택홀 형성 방법
JP2003519912A (ja) エッチング及びアッシングフォトレジスト除去プロセス
JPH0496329A (ja) 半導体装置の製造方法
TW388068B (en) A new process for preventing the spacer of polysilicon gate and the surface of active area from etching damage
US20200343099A1 (en) Method for stripping one or more layers from a semiconductor wafer
KR0168208B1 (ko) 다중합체 제거방법
JPH07106298A (ja) 半導体基板の処理方法
JPH04208535A (ja) 半導体装置の製造方法
JPH09270420A (ja) 半導体装置の製造方法
JP2010056189A (ja) 半導体装置の製造方法
JP3780220B2 (ja) 基板処理方法および基板処理装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees