JPH08162425A - 半導体集積回路装置の製造方法および製造装置 - Google Patents

半導体集積回路装置の製造方法および製造装置

Info

Publication number
JPH08162425A
JPH08162425A JP6302377A JP30237794A JPH08162425A JP H08162425 A JPH08162425 A JP H08162425A JP 6302377 A JP6302377 A JP 6302377A JP 30237794 A JP30237794 A JP 30237794A JP H08162425 A JPH08162425 A JP H08162425A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
circuit device
wiring
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6302377A
Other languages
English (en)
Inventor
Shigeru Harada
繁 原田
Takashi Yamashita
貴司 山下
Akimasa Fujiki
謙昌 藤木
Tsutomu Tanaka
努 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17908174&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH08162425(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6302377A priority Critical patent/JPH08162425A/ja
Priority to TW084105635A priority patent/TW410406B/zh
Priority to US08/457,686 priority patent/US6178972B1/en
Priority to DE19521389A priority patent/DE19521389C2/de
Priority to IT95MI001994A priority patent/IT1277670B1/it
Priority to KR1019950047079A priority patent/KR0180283B1/ko
Publication of JPH08162425A publication Critical patent/JPH08162425A/ja
Priority to US09/727,539 priority patent/US6283835B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/963—Removing process residues from vertical substrate surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体集積回路装置の配線構造の形成工程に
おいて、配線要素にダメージを与えることなく、異物な
いしは残渣を除去することができ、もって配線欠陥の発
生を防止して半導体集積回路装置の品質レベルを高める
ことができる手段を提供することを目的とする。 【構成】 製造途上にある半導体集積回路装置１０２
は、配線形成工程終了後あるいはプラグ構造形成工程終
了後において、チャック１０１によって回転させられな
がら、中性溶液供給機構１０３から供給される酸化剤を
含む中性溶液、例えば過酸化水素水１０６等によって洗
浄される。また、純水供給機構１０７から供給される純
水１０８によってリンスされる。酸化剤を含む中性溶液
のエッチング作用は露出面積の小さいものほど強いの
で、上記洗浄により配線要素にダメージを与えることな
く異物ないしは残渣が除去され、上記目的が達成され
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体集積回路装置
の製造方法および製造装置に関するものである。より詳
しくは、半導体集積回路装置に配線構造を形成する際の
配線の欠陥の発生を低減して配線の品質レベルひいては
半導体集積回路装置の品質レベルを向上させるととも
に、配線材料の歩留まりを向上させて半導体集積回路装
置の生産性を高めるようにしたものに関する。
【０００２】
【従来の技術】
＜技術的背景＞半導体集積回路装置においては、通常、
半導体基板上にトランジスタ等の半導体素子が形成さ
れ、さらにこれらの半導体素子相互間、あるいは半導体
素子と外部回路との間を電気的に接続するための配線構
造が半導体基板上に形成されている。
【０００３】従来より、このような配線構造としては、
多結晶シリコン膜、高融点金属膜、高融点金属シリサイ
ド膜、高融点金属ポリサイド膜、アルミニウム膜、アル
ミニウム合金膜等からなる配線パターンを組み合わせた
ものが広く用いられている。このうち、タングステン配
線(Ｗ配線)に代表される高融点金属配線は、多結晶シリ
コン配線や高融点金属ポリサイド配線に比べて低抵抗で
あり、通常、化学気相成長法(以下、これをＣＶＤ法と
いう)で堆積するこれらの高融点金属膜のステップ・カ
バレッジが良好であり、アルミ配線に比べエレクトロ・
マイグレーション耐量などの信頼性に優れているなどと
いった理由により最近広く用いられてきている。
【０００４】また、ある配線パターンと半導体基板ない
しは下層の配線パターンとを接続する微細な接続部とし
ては、該接続部の接触抵抗値を低減したり、あるいは該
接続部の信頼性の向上を図るなどといった目的で、半導
体基板ないしは下層の配線パターンにつながる接続孔
を、上述のステップ・カバレッジ性に優れたＣＶＤ法に
よる高融点金属膜で埋め込むことによって形成されるプ
ラグ構造が広く用いられている。そして、かかるプラグ
構造と上記配線パターンとの組み合わせでもって全体の
配線構造が構成されているものが広く用いられている。
他方、半導体集積回路装置の高集積化・高機能化を達成
するためには配線密度を高めることが必須である。この
ため、配線ピッチは可能な限り小さくすることが要求さ
れる。かくして、実質的な配線密度を飛躍的に高める方
法として、配線の多層構造化も用いられている。
【０００５】なお、このような従来の半導体集積回路装
置の配線構造は、例えば、１９８８年に発刊された「Ｖ
ＭＩＣ会報(ＶＭＩＣ Ｃonference)」の１３〜２０頁に
記載されたＴ．ドアンら(Ｔ．Ｄoan et．al．)による論
文「両レベルに対して２μmのピッチを有する２重レベル
の金属化システム(A Double Level MetallizationSy
stem Having ２μm Pitch for Both Level)」、あ
るいは１９８８年に発刊された「ＶＭＩＣ会報(ＶＭＩＣ
Ｃonference)」の２１〜２８頁に記載されたＣ．カン
タら(Ｃ．Ｋaanta et. al.)による論文「タングステンお
よび平坦化を用いた極微細配線技術( SUBMICRON WIRIN
G TECHNOLOGY WITH TUNGSTEN ANDPLANARIZATION)」
に開示されている。
【０００６】
【発明が解決しようとする課題】
＜解決すべき問題点＞しかしながら、このような従来の
配線構造の製造方法においては、その形成工程において
発生する異物や残渣がしばしば配線欠陥を引き起こすこ
とが多く、このため配線の品質レベルひいては半導体集
積回路装置の品質レベルが低下したり、配線材料の歩留
まりが低下するなどといった問題があった。なお、この
ような問題は、上述のように配線ピッチがさらに小さく
なり、かつ多層配線構造を用いることが必須となる今後
の半導体集積回路装置においては益々重要となってくる
ものと考えられる。
【０００７】＜従来技術の問題点のさらに具体的な説明
＞以下、添付の図面を参照しつつ、従来の半導体集積回
路装置の製造技術およびその問題点についてさらに具体
的に説明する。図１６は、従来の半導体集積回路装置に
おける配線構造の一例を示す縦断面構造図である。この
図１６には、第１層配線３０５(ゲート電極３０３)が高
融点金属ポリサイド配線からなり、第２層配線４が高融
点金属配線からなり、第３層配線７および第４層配線１
０がそれぞれアルミ配線からなる４層式の配線構造が示
されている。
【０００８】図１６に示すように、この従来の半導体集
積回路装置においては、シリコン基板１(シリコン半導
体基板)の上に半導体素子２(トランジスタ２)が形成さ
れている。ここで、半導体素子２のゲート電極３０３を
構成するタングステンポリサイド層(Ｗポリサイド層、
ＷＳi2／poly-Ｓi)は第１層配線３０５の一部をなして
いる。この半導体素子２(トランジスタ２)の上には、Ｓ
iＯ2あるいはＢＰＳＧ(Boro-Phosphorous Silicate G
lass)等からなる下地絶縁膜３が堆積され、この下地絶
縁膜３には、シリコン基板１上に形成された不純物拡散
層３０４あるいは第１層の配線３０５と電気的接続を行
うためのコンタクト・ホール３０６,３０７が形成(開
孔)されている。
【０００９】また、この下地絶縁膜３の上にはタングス
テンからなる第２層配線４(タングステン配線)が設けら
れている。タングステン膜(Ｗ膜)は、通常、ＣＶＤ法で
堆積されるが、ステップ・カバレッジに優れているた
め、図１６から明らかなようにコンタクト・ホール３０
６,３０７はタングステン膜で埋め込まれた構造となっ
ている。また、この第２層配線４(タングステン配線)の
上には、平坦化された第１の層間絶縁膜５が形成されて
おり、この第１の層間絶縁膜５には、第２層配線４と電
気的接続を行うための複数の第１のヴィア・ホール３１
３が形成(開孔)されている。なお、図１６から明らかな
ように、この第１のヴィア・ホール３１３にはタングス
テン膜で埋め込まれてプラグ構造６が形成されている。
【００１０】さらに、この上にアルミニウムからなる第
３層配線７(アルミ配線)が形成されている。同様に、第
３層配線７(アルミ配線)上に、第２の層間絶縁膜８と、
第３層配線７と電気的接続を行うためのタングステンか
らなるプラグ構造９が形成された複数の第２のヴィア・
ホール３２１と、アルミニウムからなる第４層配線１０
(アルミ配線)と、第４層配線１０上を覆う保護絶縁膜１
１とが形成されている。
【００１１】以下、図１７〜図２８を参照しつつ、従来
の半導体集積回路装置の配線構造の製造方法を各工程に
従って説明する。まず、図１７に示すように、シリコン
基板１の表面に半導体素子２(トランジスタ２)を形成す
る。この半導体素子２(トランジスタ２)は、素子分離用
酸化膜３０１と、ゲート酸化膜３０２と、多結晶シリコ
ン３０３aとタングステン・シリサイド(ＷＳi2)３０３b
とからなるタングステン・ポリサイド構造(Ｗポリサイ
ド構造)のゲート電極３０３と、不純物拡散層３０４と
で構成されている。
【００１２】また、ゲート電極３０３を構成するタング
ステンポリサイド層(ＷＳi2／poly-Ｓi)は、素子分離酸
化膜３０１上にも形成され、第１層配線３０５(３０５
a、３０５b)として用いられる。そして、これらの半導
体素子２(トランジスタ２)ないしは第１層配線３０５の
上に、シリコン酸化膜(ＳiＯ2)、ボロン(Ｂ)ないしはリ
ン(Ｐ)を含むドープド・シリコン酸化膜であるＢＰＳＧ
(Boro-Phosphorous Silicate Glass)膜等からなる下
地絶縁膜３を堆積させる。
【００１３】次に、図１８に示すように、シリコン基板
１上に形成された不純物拡散層３０４ないしは第１層配
線３０５との電気的接続部を形成するために、写真製版
技術とドライエッチング技術とを用いて、下地絶縁膜３
の所定の部分にコンタクト・ホール３０６,３０７を形
成(開孔)する。次に、図１９に示すように、下地絶縁膜
３上の全面にバリアメタル膜３０８を堆積させる。この
バリアメタル膜３０８は、通常スパッタ法で堆積される
が、該バリアメタル膜３０８には次のような性質が要求
される。 (a)シリコン基板１(不純物拡散層３０４)に対して、安
定でかつ低抵抗のコンタクトをとることができる。 (b)下敷膜として、上層に堆積するタングステン膜３０
９の密着性を高めることができる(タングステン膜はシ
リコン酸化膜との密着性が弱いため)。 (c)ＣＶＤ法によるタングステン膜３０９の堆積時に用
いられるＷＦ6などのガスによりシリコン基板(不純物拡
散層)がダメージを受けるのを防止することができる。 なお、膜種としては、チタン(Ｔi)と窒化チタン(ＴiＮ)
の積層膜、チタン・タングステン(ＴiＷ)膜などがよく
用いられる。
【００１４】バリアメタル膜３０８の堆積後、シリコン
基板１(不純物拡散層３０４)ないしは第１層配線３０５
に対して、安定でかつ低抵抗のコンタクトをとるため
に、６００〜８００℃で、数１０秒〜数分程度の短時間
・熱処理を行う。この後、ＣＶＤ法により、例えば、Ｗ
Ｆ6、Ｈ2などのガスを用いて、膜堆積温度４００〜５０
０℃の条件で、バリアメタル膜３０８上の全面にタング
ステン膜３０９を堆積させる。このとき、タングステン
膜３０９はＣＶＤ法で形成されるためステップ・カバレ
ッジ性に優れており、このため図１９から明らかなよう
にコンタクト・ホール部３０６,３０７はタングステン
膜３０９で埋め込まれた構造となっている。次に、図２
０に示すように、下地絶縁膜３上に堆積されたバリアメ
タル膜３０８とタングステン膜３０９とを、通常、写真
製版技術とドライエッチング技術を用いてパターニング
し、第２層配線４(タングステン配線)を形成する。
【００１５】次に、図２１に示すように、第２層配線４
(タングステン配線)の上に第１の層間絶縁膜５を形成す
る。この第１の層間絶縁膜５は、例えば、ＣＶＤ法によ
り堆積されるシリコン酸化膜３１０と、無機塗布絶縁膜
３１１と、ＣＶＤ法により堆積されるシリコン酸化膜３
１２とが組み合わされてなる絶縁膜である。シリコン酸
化膜３１０は、通常、シランガス(ＳiＨ4)と酸素ガス
(Ｏ2)あるいは亜酸化窒素ガス(Ｎ2Ｏ)との混合ガスを用
いて、３００〜４５０℃の膜堆積温度で熱あるいはプラ
ズマを利用したＣＶＤ法により堆積させる。また、ステ
ップ・カバレッジが良好であるＴＥＯＳ(Tetra-Ethyl-O
rtho-Silicate)等の有機シラン系の材料を利用して堆積
したシリコン酸化膜も用いられる。
【００１６】ここで、平坦化のために形成される無機塗
布絶縁膜３１１としては、シラノール(Ｓi(ＯＨ)4)を主
成分とするものが一般的である。このシラノールを主成
分とする材料を回転塗布した後、４００〜４５０℃の温
度でベーク処理を施してシリコン酸化膜化することによ
りＣＶＤ法で形成されたシリコン酸化膜３１０の表面を
平坦化する。そして、無機塗布絶縁膜３１１の上に、シ
リコン酸化膜３１０の堆積と同様の方法によりシリコン
酸化膜３１２を堆積させる。
【００１７】次に、図２２に示すように、第２層配線４
(タングステン配線)との電気的接続部を形成するため
に、写真製版技術とドライエッチング技術とを用いて、
第１の層間絶縁膜５の所定の部分に、複数の第１のヴィ
ア・ホール３１３を形成(開孔)する。
【００１８】さらに、図２３に示すように、第２層配線
４(タングステン配線)に対して、安定でかつ低抵抗のコ
ンタクトを得るために、アルゴン・イオン(Ａr+)による
スパッタ・エッチング処理により第１のヴィア・ホール
３１３の底部のクリーニングを行った後、第１の層間絶
縁膜５上の全面に、第１のタングステンプラグ構造６の
下敷膜３１４を堆積させる。
【００１９】この第１のタングステンプラグ構造６の下
敷膜３１４は、通常、スパッタ法で堆積させるが、該タ
ングステンプラグ構造６には次のような性質等が要求さ
れる。 （a）下層の配線(この場合は第２層のタングステン配
線)に対して、安定でかつ低抵抗のコンタクトをとるこ
とができる。 （b）下敷膜として、上層に堆積するタングステン膜３
１５の密着性を高めることができる(タングステン膜は
シリコン酸化膜との密着性が弱いため)。 なお、膜種としてはバリアメタル膜３０８と同様に、チ
タン(Ｔi)と窒化チタン(ＴiＮ)の積層膜、チタン・タン
グステン(ＴiＷ)膜などがよく用いられる。この後、Ｃ
ＶＤ法により、第２層配線４(タングステン配線)と同様
の条件で下敷膜３１４上の全面にタングステン膜３１５
が堆積される。
【００２０】次に、図２４に示すように、例えばＳＦ6
等のガスを用いたドライエッチングによりタングステン
膜３１５をエッチバックして、第１のヴィア・ホール３
１３のまわりにのみタングステン膜を残したタングステ
ンプラグ構造６を形成する。このとき、タングステン膜
に比べて窒化チタン膜(ＴiＮ)のエッチング速度がはる
かに小さい(１／２０〜１／５０程度)条件が用いられる
ので、下敷膜３１４はタングステン・エッチバック時の
ストッパー膜として機能する。
【００２１】次に、図２５に示すように、製造途上の半
導体集積回路装置上の全面にアルミ合金膜３１６と反射
防止膜３１７とをスパッタ法により堆積させる。なお、
アルミ合金膜３１６としては、通常、Ａl-Ｓi-Ｃuある
いはＡl-Ｃuのように、アルミ配線の信頼性を高めるた
めにＣuなどの不純物元素を添加したものが用いられ
る。他方、反射防止膜３１７は、第３層配線７(アルミ
配線)の写真製版マージンを高めるためのもので、通
常、i線やg線など写真製版する波長領域の反射率が低い
窒化チタン膜が用いられる。
【００２２】そして、図２６に示すように、タングステ
ンプラグ６の下敷膜３１４、アルミ合金膜３１６および
反射防止膜３１７を、通常、写真製版技術とドライエッ
チング技術とを用いてパターニングし、第３層配線７
(アルミ配線)を形成する。以下、同様に、ＣＶＤ法によ
り堆積されるシリコン酸化膜３１８と、無機塗布絶縁膜
３１９と、ＣＶＤ法により堆積されるシリコン酸化膜３
２０とからなる第２の層間絶縁膜８を形成する。
【００２３】次に、第３層配線７(アルミ配線)に対する
電気的接続部を形成するために、写真製版技術とドライ
エッチング技術とを用いて、第２の層間絶縁膜８の所定
の部分に複数の第２のヴィア・ホール３２１を形成(開
孔)する。そして、図２７に示すように、第２のタング
ステンプラグ構造９の下敷膜であるチタン(Ｔi)と窒化
チタン(ＴiＮ)の積層膜３２２とを堆積させ、その上に
タングステン膜を堆積させた後、該タングステン膜を全
面エッチバックすることにより第２のタングステンプラ
グ構造９を形成する。さらに、その上に、Ａl-Ｓi-Ｃu
あるいはＡl-Ｃuなどのアルミ合金膜３２３と反射防止
膜としての窒化チタン膜３２４を堆積した後、写真製版
技術あるいはドライエッチング技術を用いてパターニン
グし、第４のアルミ配線１０を形成することにより、図
２７に示すような配線構造を得る。
【００２４】最後に、図２８に示すように、第４のアル
ミ配線１０上に、シリコン窒化膜、シリコン酸化膜、シ
リコン酸窒化膜、あるいはこれらを組合わせた構造の保
護絶縁膜１１を形成する。
【００２５】しかしながら、上述のような従来の半導体
集積回路装置における配線構造の製造方法の場合、その
形成工程において異物や残渣が発生し、そのまま残った
場合には、配線欠陥となってしまう。例えば、図１６に
示すような４層式の配線構造の第２層配線(タングステ
ン配線)を形成する工程において、図２９に示すように
膜形成工程でバリアメタル膜３０８の上に異物４０１が
付着しその上にタングステン膜３０９を堆積させた場合
を想定する。
【００２６】この後、図３０に示すように、写真製版技
術によりフォトレジスト・パターン４０２を形成し、ド
ライエッチング技術によりパターニングする際に、異物
４０１のまわりにはタングステンの残渣４０４やその下
に残存するバリアメタル膜の残渣４０５が残留する。他
方、ドライエッチング時に第２層配線４(タングステン
配線)やレジスト４０２の側壁には、タングステンを含
むポリマー４０３が付着する。
【００２７】そして、図３１に示すように、フォトレジ
スト４０２(図３０参照)を除去する際に完全に除去しき
れなかったポリマー４０６が残留したり、異物４０１の
まわりのタングステンやバリアメタル膜の残渣４０４,
４０５が配線間に残留する。これらは、しばしば配線間
のショートを引き起こしたり、あるいは上層に形成され
る配線の欠陥の原因となるという問題があった。
【００２８】また、別の例として、図１６に示すような
４層式の配線構造のプラグ構造６を形成する工程におい
て、図３２に示すように下敷膜３１４の上に異物４０７
が付着しその上にタングステン膜３１５を堆積させた場
合を想定する。この場合は、図３３に示すように、全面
にわたってタングステン膜３１５(図３２参照)をエッチ
バックしたときに、異物４０７のまわりにタングステン
膜４０８が残留する。また、エッチバック・プロセスに
起因する単なるタングステンのエッチバック残渣４０９
が残ることもある。この上にアルミ合金膜３１５と反射
防止膜３１６とを堆積させた後、写真製版技術やドライ
エッチング技術により第３層配線７(アルミ配線)を形成
するわけであるが、図３４に示すように上記の異物４０
７やエッチバック残渣４０９のまわりで配線ショートが
発生するという問題があった。
【００２９】このため、このような異物や残渣を除去す
るための方法が種々検討されてきたが、例えば１９９３
年１１月に発刊された月刊誌「半導体世界(Semiconducte
r World)」の２６〜２８頁に掲載された大西らによる論
文「Ｈ2ＳＯ4／Ｈ2Ｏ2／ＨＦ溶液による多目的洗浄方法」
に示されているような、シリコン基板の洗浄等に用いる
ための、強酸や強アルカリの薬液を用いた洗浄能力が高
い従来の洗浄方法では、強酸や強アルカリの薬液により
配線自体が過激にエッチングされダメージを受けるの
で、上述のような配線構造形成工程における洗浄方法と
しては使用することができないといった問題があった。
【００３０】従って、配線構造形成工程の洗浄方法とし
ては、従来より、薬液を用いずに純水のみを用いる物理
的な洗浄方法が一般的に用いられてきた。このような従
来より用いられてきた洗浄方法については、例えば、１
９９３年８月に発刊された月刊誌「半導体世界(Semicond
ucter World)」の１３８〜１４２頁に掲載された平井に
よる論文「Ｔhe ＥＱＵＩＰＭＥＮＴ．洗浄装置」に開示
されている。上記論文にも開示されているように、純水
を用いた従来の物理的洗浄方法としては、次のような手
法がある。 （a）ブラシ洗浄 : 円筒型あるいはディスク型のブラシ
を洗浄面に押し付けながら、ブラシとウェハの両方を回
転させて洗浄する方法 （b）高圧ジェット洗浄 : 静電気の発生を防止するため
に微量のＣＯ2を添加した純水を高圧でウェハに噴射し
て洗浄する方法 （c）超音波洗浄 : １ＭＨz程度の超音波を純水ノズル
部に印加し、純水に振動力を与えて、これをウェハに吹
き付けることにより洗浄する方法 （d）純水リンス : 純水を単にウェハに吹き付けること
により洗浄する方法 なお、これらの洗浄は、通常、ウェハを１枚ずつ送って
スピン処理する「スピン・スクラバー」と呼ばれる装置を
用いて行われる。
【００３１】しかしながら、これらの従来の物理的洗浄
方法は、薬液による従来の洗浄方法に比べて洗浄能力が
乏しい。このため、ただ単に表面に載っているだけの異
物や残渣であれば洗浄できるものの、膜中に一部埋め込
まれている異物または強力に付着している異物もしくは
残渣に対しては十分な洗浄効果が得られない。これは、
高い洗浄効果を得るためには下地を微量エッチングする
ことが必要であるが、純水を用いた物理的洗浄方法では
これが原理的に不可能だからである。
【００３２】以上のように、例えば、図１６に示すよう
な半導体集積回路装置における配線構造の製造方法で、
配線構造形成工程で発生する異物や残渣による配線欠陥
を防止するには、配線構造自体に過激エッチングないし
はダメージを与えることなく、異物や残渣を洗浄(除去)
することができる新たな洗浄方法が必要である。
【００３３】しかしながら、酸やアルカリ溶液を用いた
洗浄方法の場合、タングステン等の高融点金属からなる
配線パターン部やプラグ構造部は通常不純物拡散層に電
気的に接続されているため、この部分のＰＮ接合の接合
電位に起因する電池作用や、タングステン層とバリアメ
タル膜など異種金属間の接触電位差に起因する電池作用
などが起こるため配線自体の過激なエッチングないしは
ダメージが避けられない。
【００３４】本発明は、上記従来の問題点を解決するた
めになされたものであって、半導体集積回路装置の配線
構造形成工程において、配線構造に過激なエッチングな
いしはダメージを生じさせることなく、異物ないしは残
渣を有効に除去することができる手段を提供することを
目的とする。
【００３５】
【課題を解決するための手段】上記の目的を達するた
め、本発明ではまず、高融点金属、高融点金属シリサイ
ド、高融点金属化合物膜等からなる配線構造を対象とし
た洗浄(除去)において、洗浄(除去)に用いる溶液には酸
化剤を含むＰＨ６〜８の中性溶液、例えば該酸化剤の水
溶液が用いられる。好ましくは酸化剤として過酸化水素
やオゾンなどの過酸化物を用いた中性水溶液が用いられ
る。これらの中性溶液は、中性であるため上述の電池作
用の影響を顕著には受けないという特徴がある。
【００３６】また、このような酸化剤を含む中性溶液
は、従来は２０〜４０℃程度の比較的低温の領域ないし
は常温の領域では、高融点金属等をほとんどエッチング
しないものと考えられていたが、本願発明者が詳細に調
べた結果、平面視における幅ないしは径が数mm以上の大
面積の配線パターンにおけるエッチング速度は確かに小
さいものの、上記幅ないしは径がハーフミクロン・オー
ダーである微小な面積の異物に起因する残渣に対するエ
ッチング速度はかなり大きい(大面積パターンの１００
倍以上)ことが判明した。
【００３７】つまり、エッチング速度は被エッチング材
の大きさに顕著に依存し、比較的大面積の配線パターン
ではほとんどエッチングされない(ダメージが少ない)の
に対し、微小面積の異物や残渣に対するエッチング速度
は大きい。例えば、常温の過酸化水素水に対するタング
ステン膜のエッチング速度の面積依存性を図１に示す。
したがって、このようなエッチング特性をうまく活用す
ることによりタングステンなどの高融点金属からなる配
線パターンやプラグ構造自体にほとんどダメージを与え
ることなく微小な異物や残渣のみを選択的に除去するこ
とが可能となるわけである。
【００３８】さらに、本願発明者は、上記のような酸化
剤を含む中性溶液による化学的洗浄作用に加えて、ブラ
シ、高圧ジェット、超音波、水や氷微粒子による物理的
洗浄作用を組合わせれば、両者の相互作用ないしは相乗
的作用によりさらに異物や残渣に対する洗浄(除去)効果
を高めることができることを見出だした。
【００３９】かくして、具体的には、第１の発明は、半
導体素子と該半導体素子を相互に接続する配線構造とが
半導体基板上に配置された半導体集積回路装置の製造方
法が、上記配線構造を構成する各種配線要素が順次形成
される一連の配線要素形成工程と、上記一連の配線要素
形成工程中において、製造途上にある半導体集積回路装
置が、酸化剤を含む中性溶液を用いて洗浄される洗浄処
理工程とを含むことを特徴とする。
【００４０】第２の発明は、第１の発明にかかる半導体
集積回路装置の製造方法において、上記酸化剤として過
酸化物が用いられることを特徴とする。
【００４１】第３の発明は、第２の発明にかかる半導体
集積回路装置の製造方法において、上記過酸化物として
過酸化水素が用いられることを特徴とする。
【００４２】第４の発明は、第２の発明にかかる半導体
集積回路装置の製造方法において、上記過酸化物として
オゾンが用いられることを特徴とする。
【００４３】第５の発明は、第１〜第４の発明のいずれ
か１つにかかる半導体集積回路装置の製造方法におい
て、上記中性溶液の温度が２０〜４０℃の範囲内に保持
されることを特徴とする。
【００４４】第６の発明は、第１〜第５の発明のいずれ
か１つにかかる半導体集積回路装置の製造方法におい
て、上記一連の配線要素形成工程に、半導体基板または
所定の配線要素と隣接する接続孔に導電膜が埋め込まれ
て、配線要素の１つであるプラグ構造が形成されるプラ
グ構造形成工程が含まれていて、上記洗浄処理工程が、
上記プラグ構造形成工程の次に実行されることを特徴と
する。
【００４５】第７の発明は、第１〜第５の発明のいずれ
か１つにかかる半導体集積回路装置の製造方法におい
て、上記一連の配線要素形成工程に、配線要素の１つで
ある配線パターンが形成される配線パターン形成工程が
含まれていて、上記洗浄処理工程が、上記配線パターン
形成工程の次に実行されることを特徴とする。
【００４６】第８の発明は、第６または第７の発明にか
かる半導体集積回路装置の製造方法において、上記プラ
グ構造または上記配線パターンが、高融点金属、高融点
金属シリサイドまたは高融点金属化合物で形成されてい
ることを特徴とする。
【００４７】第９の発明は、第１〜第８の発明のいずれ
か１つにかかる半導体集積回路装置の製造方法におい
て、上記洗浄処理工程で、上記中性溶液による化学的な
洗浄に対して相乗的な洗浄作用を呈する物理的洗浄が併
用されることを特徴とする。
【００４８】第１０の発明は、第９の発明にかかる半導
体集積回路装置の製造方法において、上記物理的洗浄
に、ブラシによる洗浄、高圧ジェット洗浄、超音波洗
浄、水の微粒子による洗浄または氷の微粒子による洗浄
のうちの少なくとも１つが含まれることを特徴とする。
【００４９】第１１の発明は、半導体集積回路装置の製
造装置が、半導体集積回路装置を保持しつつ回転する保
持回転機構と、上記半導体集積回路装置上に酸化剤を含
む中性溶液を供給する中性溶液供給機構とを備えている
ことを特徴とする。
【００５０】第１２の発明は、半導体集積回路装置の製
造装置が、半導体集積回路装置を保持しつつ回転する保
持回転機構と、上記半導体集積回路装置上に酸化剤を含
む中性溶液を供給する中性溶液供給機構と、ブラシを半
導体集積回路装置上に押し付けて回転させるブラシ回転
機構とを備えていることを特徴とする。
【００５１】第１３の発明は、半導体集積回路装置の製
造装置が、半導体集積回路装置を保持しつつ回転する保
持回転機構と、上記半導体集積回路装置上に酸化剤を含
む中性溶液を高圧にして吹き付ける中性溶液供給機構と
を備えていることを特徴とする。
【００５２】第１４の発明は、半導体集積回路装置の製
造装置が、半導体集積回路装置を保持しつつ回転する保
持回転機構と、上記半導体集積回路装置上に酸化剤を含
む中性溶液を供給する中性溶液供給機構と、上記中性溶
液に超音波を印加する超音波印加機構とを備えているこ
とを特徴とする。
【００５３】第１５の発明は、半導体集積回路装置の製
造装置が、半導体集積回路装置を保持しつつ回転する保
持回転機構と、上記半導体集積回路装置上に酸化剤を含
む中性溶液を供給する中性溶液供給機構と、上記半導体
集積回路装置上に水の微粒子または氷の微粒子のうちの
少なくとも一方を吹き付ける微粒子供給機構とを備えて
いることを特徴とする。
【００５４】第１６の発明は、第１１〜第１５の発明の
いずれか１つにかかる半導体集積回路装置の製造装置
が、上記中性溶液供給機構を上記半導体集積回路装置の
表面に沿って走査させる走査機構を備えていることを特
徴とする。
【００５５】第１７の発明は、第１１〜第１６の発明の
いずれか１つにかかる半導体集積回路装置の製造装置
が、上記半導体集積回路装置上に純水を供給する純水供
給機構を備えていることを特徴とする。
【００５６】第１８の発明は、第１１〜第１７の発明の
いずれか１つにかかる半導体集積回路装置の製造装置に
おいて、上記酸化剤として過酸化物が用いられるように
なっていることを特徴とする。
【００５７】第１９の発明は、第１８の発明にかかる半
導体集積回路装置の製造装置において、上記過酸化物と
して過酸化水素が用いられるようになっていることを特
徴とする。
【００５８】第２０の発明は、第１８の発明にかかる半
導体集積回路装置の製造装置において、上記過酸化物と
してオゾンが用いられるようになっていることを特徴と
する。
【００５９】第２１の発明は、第１１〜第２０の発明の
いずれか１つにかかる半導体集積回路装置の製造装置
が、上記中性溶液の温度を２０〜４０℃に保持する温度
調節機構を備えていることを特徴とする。
【００６０】
【作用】第１の発明によれば、各種配線要素が順次形成
される一連の配線要素形成工程中において、製造途上に
ある半導体集積回路装置が、酸化剤を含む中性溶液を用
いて洗浄される。かかる洗浄においては、中性溶液に対
する露出面積が比較的大きい配線要素に対するエッチン
グ速度が小さくなる一方、上記露出面積が比較的小さい
異物ないしは残渣に対するエッチング速度が大きくなる
といった現象(以下、便宜上、この現象を「露出面積依存
現象」という)が生じる。このため、配線要素形成工程中
の洗浄においては、配線パターン、プラグ構造等の配線
要素はほとんどエッチングされないが、異物ないしは残
渣は激しくエッチングされて除去される。
【００６１】第２の発明によれば、第１の発明と同様の
作用が生じる。さらに、酸化剤として過酸化物が用いら
れるが、過酸化物については露出面積依存現象がとくに
顕著となるので、配線要素の過度なエッチングないしは
ダメージを招くことなく、異物ないしは残渣の除去が促
進される。
【００６２】第３の発明によれば、第２の発明と同様の
作用が生じる。さらに、過酸化物として過酸化水素が用
いられるが、過酸化水素については露出面積依存現象が
さらに顕著となるので、配線要素の過度なエッチングな
いしはダメージを招くことなく、異物ないしは残渣の除
去が一層促進される。
【００６３】第４の発明によれば、第２の発明と同様の
作用が生じる。さらに、過酸化物としてオゾンが用いら
れるが、オゾンについては露出面積依存現象がとくに顕
著となるので、配線要素の過度なエッチングないしはダ
メージを招くことなく、異物ないしは残渣の除去が一層
促進される。
【００６４】第５の発明によれば、第１〜第４の発明の
いずれか１つと同様の作用が生じる。さらに、中性溶液
の温度が２０〜４０℃の範囲内に保持されるが、中性溶
液が高温の場合はそのエッチング作用が強まる。したが
って、中性溶液が上記温度範囲内にあるときには、配線
パターンの過度なエッチングが確実に防止される。
【００６５】第６の発明によれば、第１〜第５の発明の
いずれか１つと同様の作用が生じる。さらに、洗浄処理
工程がプラグ構造形成工程の次に実行されるので、プラ
グ構造形成工程において製造途上の半導体集積回路装置
に付着した異物ないしは残渣が除去される。
【００６６】第７の発明によれば、第１〜第５の発明の
いずれか１つと同様の作用が生じる。さらに、洗浄処理
工程が配線パターン形成工程の次に実行されるので、配
線パターン形成工程において製造途上の半導体集積回路
装置に付着した異物ないしは残渣が除去される。
【００６７】第８の発明によれば、第６または第７の発
明と同様の作用が生じる。さらに、プラグ構造または配
線パターンが、高融点金属、高融点金属シリサイドまた
は高融点金属化合物で形成されているが、これらの材料
については露出面積依存現象がとくに顕著となるので、
プラグ構造または配線パターンの過度なエッチングない
しはダメージを招くことなく、異物ないしは残渣の除去
が一層促進される。
【００６８】第９の発明によれば、第１〜第８の発明の
いずれか１つと同様の作用が生じる。さらに、中性溶液
による化学的な洗浄に対して相乗的な洗浄作用を呈する
物理的洗浄が併用されるので、異物ないしは残渣の除去
がなお一層促進される。
【００６９】第１０の発明によれば、第９の発明と同様
の作用が生じる。さらに、物理的洗浄作用の強い、ブラ
シによる洗浄、高圧ジェット洗浄、超音波洗浄、水の微
粒子による洗浄または氷の微粒子による洗浄のうちの少
なくとも１つが併用されるので、異物ないしは残渣の除
去がさらに促進される。
【００７０】第１１の発明によれば、保持回転機構によ
って回転させられている半導体集積回路装置に酸化剤を
含む中性溶液が供給され、半導体集積回路装置が上記中
性溶液で洗浄される。かかる洗浄においては、中性溶液
に対する露出面積が比較的大きい配線構造に対するエッ
チング速度が小さくなる一方、上記露出面積が比較的小
さい異物ないしは残渣に対するエッチング速度が大きく
なるといった露出面積依存現象が生じるので、プラグ構
造、配線パターン等の配線要素パターンはほとんどエッ
チングされないが、異物ないしは残渣はエッチングされ
て除去される。
【００７１】第１２の発明によれば、保持回転機構によ
って回転させられている半導体集積回路装置に酸化剤を
含む中性溶液が供給され、半導体集積回路装置が上記中
性溶液で洗浄されるとともにブラシで物理的に洗浄され
る。かかる洗浄においては、露出面積依存現象が生じる
ので、プラグ構造、配線パターン等の配線要素はほとん
どエッチングされないが、異物ないしは残渣はエッチン
グされて除去される。さらに、ブラシによる物理的洗浄
によって異物ないしは残渣の除去が促進される。
【００７２】第１３の発明によれば、保持回転機構によ
って回転させられている半導体集積回路装置に酸化剤を
含む中性溶液が高圧で吹き付けられ、半導体集積回路装
置が上記中性溶液で洗浄される。かかる洗浄において
は、露出面積依存現象が生じるので、プラグ構造、配線
パターン等の配線要素はほとんどエッチングされない
が、異物ないしは残渣はエッチングされて除去される。
【００７３】第１４の発明によれば、保持回転機構によ
って回転させられている半導体集積回路装置に、酸化剤
を含む中性溶液が超音波を印加された状態で供給され、
半導体集積回路装置が上記中性溶液で洗浄される。かか
る洗浄においては、露出面積依存現象が生じるので、プ
ラグ構造、配線パターン等の配線要素はほとんどエッチ
ングされないが、異物ないしは残渣はエッチングされて
除去される。さらに、超音波によって中性溶液に振動力
が与えられるので異物ないしは残渣の除去が促進され
る。
【００７４】第１５の発明によれば、保持回転機構によ
って回転させられている半導体集積回路装置に酸化剤を
含む中性溶液が供給され、半導体集積回路装置が上記中
性溶液で洗浄されるとともに水ないしは氷の微粒子の吹
き付けによって物理的に洗浄される。かかる洗浄におい
ては、露出面積依存現象が生じるので、プラグ構造、配
線パターン等の配線要素はほとんどエッチングされない
が、異物ないしは残渣はエッチングされて除去される。
さらに、水ないしは氷の微粒子の吹き付けによる物理的
洗浄によって異物ないしは残渣の除去が促進される。
【００７５】第１６の発明によれば、第１１〜第１５の
発明のいずれか１つと同様の作用が生じる。さらに、中
性溶液供給機構が半導体集積回路装置表面に沿って走査
させられるので、中性溶液が半導体集積回路装置表面に
まんべんなく供給され、洗浄作用が高められる。
【００７６】第１７の発明によれば、第１１〜第１６の
発明のいずれか１つと同様の作用が生じる。さらに、半
導体集積回路装置上に純水が供給されるので、中性溶液
がリンスされるとともに、半導体集積回路表面に単に滞
留している異物ないしは残渣が洗い流される。
【００７７】第１８の発明によれば、第１１〜第１７の
発明のいずれか１つと同様の作用が生じる。さらに、酸
化剤として過酸化物が用いられるが、過酸化物について
は露出面積依存現象がとくに顕著となるので、配線要素
の過度なエッチングないしはダメージを招くことなく、
異物ないしは残渣の除去が促進される。
【００７８】第１９の発明によれば、第１８の発明と同
様の作用が生じる。さらに、過酸化物として過酸化水素
が用いられるが、過酸化水素については露出面積依存現
象がさらに顕著となるので、配線要素の過度なエッチン
グないしはダメージを招くことなく、異物ないしは残渣
の除去が一層促進される。
【００７９】第２０の発明によれば、第１８の発明と同
様の作用が生じる。さらに、過酸化物としてオゾンが用
いられるが、オゾンについては露出面積依存現象がとく
に顕著となるので、配線要素の過度なエッチングないし
はダメージを招くことなく、異物ないしは残渣の除去が
一層促進される。
【００８０】第２１の発明によれば、第１１〜第２０の
発明のいずれか１つと同様の作用が生じる。さらに、中
性溶液の温度が２０〜４０℃の範囲内に保持されるが、
中性溶液が高温の場合はそのエッチング作用が強まる。
したがって、中性溶液が上記温度範囲内にあるときに
は、配線パターンの過度なエッチングが確実に防止され
る。
【００８１】
【実施例】以下、本発明の実施例を具体的に説明する。
上述のような本発明にかかる酸化剤を含む中性溶液によ
る化学的な洗浄(除去)方法、あるいはこれにブラシなど
を利用した物理的洗浄を組合わせた洗浄方法を用いた、
高融点金属、高融点金属シリサイド、高融点金属化合物
膜からなる配線パターンあるいはプラグ構造を含む半導
体集積回路装置の洗浄方法の実施例を以下で具体的に説
明する。まず、配線パターン形成工程への適用・実施例
について述べる。
【００８２】＜第１実施例＞例えば、図１６に示すよう
な４層式の配線構造の第２層配線４(タングステン配線)
を形成する工程において、図２に示すように、膜形成工
程においてバリアメタル膜３０８の上に異物４０１が付
着し、その上にタングステン膜３０９を堆積させた場合
を想定する。この場合、図３に示すように、写真製版技
術によりフォトレジスト・パターン４０２を形成し、ド
ライエッチング技術によりパターニングするときに、異
物４０１のまわりにはタングステンの残渣４０４やその
下に残存するバリアメタル膜の残渣４０５が残る。他
方、ドライエッチング時にタングステン配線４やレジス
ト４０２の側壁には、タングステンを含むポリマー４０
３が付着する。
【００８３】そしてこの後、図４に示すように、フォト
レジストを除去したときに、完全に除去しきれなかった
ポリマー４０６が残存したり、異物４０１のまわりにタ
ングステンやバリアメタル膜の残渣４０４,４０５が配
線間に残る。ここで、例えば過酸化水素水(３０wt％)を
用いて図６に示すような製造装置(洗浄装置)で、製造途
上にある半導体集積回路装置１０２(以下、これを単に
半導体集積回路装置１０２という)の表面全体を洗浄す
る。なお、過酸化水素水の濃度としては、z制御性の点
から５〜４０％程度が望ましい。
【００８４】図６に示すように、かかる洗浄処理工程に
おいては、半導体集積回路装置１０２は真空吸着機構
(図示せず)を有するチャック１０１(保持回転機構)によ
り保持される。そして、この半導体集積回路装置１０２
上に酸化剤を含む中性溶液１０４(この場合は３０wt％
の過酸化水素水)を供給するためのノズルを有する中性
溶液供給機構１０３と、これを半導体集積回路装置１０
２の表面に沿って走査させる走査機構１０５とが設けら
れ、回転している半導体集積回路装置１０２の表面は、
ノズルから吹き出す過酸化水素水１０６で洗浄される。
なお、過酸化水素水による洗浄が終わった後は、純水供
給機構１０７から純水１０８を半導体集積回路装置１０
２表面に供給して該表面をリンスした後、半導体集積回
路装置１０２を高速回転させてスピン乾燥させる。
【００８５】このとき、過酸化水素水に対するタングス
テンなどの高融点金属膜の実効エッチング速度は図１に
示すように、被エッチング材のサイズに顕著に依存す
る。このため、図５に示すように、第２層配線４(配線
パターンの１つ)に過激なエッチングないしはダメージ
を生じさせることなく、異物４０１自体あるいは該異物
４０１に起因して生じる残渣４０４,４０５およびポリ
マーの残渣４０６(図４参照)を選択的に除去することが
できる。なお、図示していないが、過酸化水素水１０
４,１０６を２０〜４０℃の温度範囲に保持する温度調
節機構が設けられ、これによって配線要素の過剰なエッ
チングが確実に防止されるようになっている。
【００８６】＜第２実施例＞前記の第１実施例では、異
物４０１あるいはこれに起因して生じる残渣４０４,４
０５およびポリマー残渣４０６を除去する方法として、
図６に示すような酸化剤を含む中性溶液を半導体集積回
路装置１０２上に吹き付ける方法を用いたが、例えば図
７に示すように、ブラシを用いた物理的洗浄と組合わせ
ても良い。この場合、図７に示すように、半導体集積回
路装置１０２は真空吸着機構を有するチャック１０１に
より保持される。この半導体集積回路装置１０２上に酸
化剤を含む中性溶液１１２(この場合は３０wt％の過酸
化水素水)を供給するためのノズルを有する中性溶液供
給機構１１１と、半導体集積回路装置１０２の表面を物
理的に洗浄するための回転機構を有するブラシ１１３
と、このブラシ１１３を走査するための走査機構１１４
とが設けられ、回転している半導体集積回路装置１０２
の表面にはノズルから過酸化水素水１１７が供給され、
該表面は回転および走査するブラシ部１１３によって洗
浄される。ブラシの材質としては、ナイロン、あるいは
中性溶液に対する耐性が考慮されたモヘアなどが使用可
能である。なお、過酸化水素水による洗浄が終わった後
は、純水１１６を供給する純水供給機構１１５より純水
１１８を半導体集積回路装置１０２の表面に供給してリ
ンスした後、半導体集積回路装置１０２を高速回転させ
てスピン乾燥させる。
【００８７】＜第３実施例＞第２実施例と同様に酸化剤
を含む中性溶液による化学的洗浄作用と物理的洗浄作用
とを組合わせた実施例として、例えば図８に示すような
高圧ジェットを用いた物理的洗浄と組合わせたものも好
ましい。この場合、図８に示すように、半導体集積回路
装置１０２は真空吸着機構を有するチャック１０１によ
り保持される。この半導体集積回路装置１０２上に酸化
剤を含む中性溶液１２２(この場合は３０wt％の過酸化
水素水)を高圧に加圧するための加圧機構１２３と、該
中性溶液１３２を半導体集積回路装置１０２上に供給す
るためのノズルを有する中性溶液供給機構１２１と、該
中性溶液供給機構１２１を半導体集積回路装置１０２の
表面に沿って走査させるための走査機構１２４とが設け
られ、半導体集積回路装置１０２の表面は回転しなが
ら、ノズルから吹き出る高圧の過酸化水素水のジェット
１２５で洗浄される。なお、過酸化水素水による洗浄が
終わった後は、純水１２７を供給する純水供給機構１２
６より純水１２８を半導体集積回路装置１０２表面に供
給してリンスした後、半導体集積回路装置１０２を高速
回転させてスピン乾燥させる。
【００８８】＜第４実施例＞また、第２実施例と同様に
酸化剤を含む中性溶液による化学的洗浄作用と物理的洗
浄作用を組合わせた他の実施例として、例えば図９に示
すような超音波を用いた物理的洗浄と組合わせたものも
好ましい。この場合、図９に示すように、半導体集積回
路装置１０２は真空吸着機構を有するチャック１０１に
より保持される。この半導体集積回路装置１０２上に酸
化剤を含む中性溶液１３２(この場合は３０wt％の過酸
化水素水)を供給するための中性溶液供給機構１３１
と、ノズル部で上記中性溶液１３２に１ＭＨz程度の超
音波を印加する超音波印加機構１３３と、該超音波印加
機構１３３を伴った中性溶液供給機構１３１を半導体集
積回路装置１０２の表面に沿って走査させる走査機構１
３４とが設けられ、半導体集積回路装置１０２の表面は
回転しながら、ノズルから吹き出る超音波を印加された
過酸化水素水１３５で洗浄される。なお、過酸化水素水
１３５による洗浄が終わった後は、純水１３７を供給す
る純水供給機構１３６より純水１３８を半導体集積回路
装置１０２表面に供給してリンスした後、半導体集積回
路装置１０２を高速回転させてスピン乾燥させる。
【００８９】＜第５実施例＞さらに、第２実施例と同様
に酸化剤を含む中性溶液による化学的洗浄作用と物理的
洗浄作用を組合わせた他の実施例として、例えば図１０
に示すような水または氷の微粒子を用いた物理的洗浄と
組合わせたものも好ましい。図１０に示すように、半導
体集積回路装置１０２は真空吸着機構を有するチャック
１０１により保持される。この半導体集積回路装置１０
２上に酸化剤を含む中性溶液１４２(この場合は３０wt
％の過酸化水素水)を供給するための中性溶液供給機構
１４１と、純水１４４から水あるいは氷の微粒子を生成
する微粒子生成機構１４５と、生成された水あるいは氷
の微粒子を半導体集積回路装置１０２上に供給する微粒
子供給機構１４３と、該微粒子供給機構１４３を半導体
集積回路装置１０２の表面に沿って走査させる走査機構
１４６とが設けられる。半導体集積回路装置１０２の表
面は回転しながら、ノズルから供給される過酸化水素水
１４８によって化学的に洗浄され、さらに他のノズルか
ら吹き出る水あるいは氷の微粒子１４７によって物理的
に洗浄される。なお、過酸化水素水による洗浄が終わっ
た後は、純水１５０を供給する純水供給機構１４９より
純水１５１を半導体集積回路装置１０２表面に流してリ
ンスした後、半導体集積回路装置１０２を高速回転させ
てスピン乾燥させる。
【００９０】＜第６実施例＞前記の第１〜第５実施例は
いずれも、酸化剤を含む中性溶液として５〜４０wt％程
度の過酸化水素水を用いたものであったが、他の中性溶
液としてオゾン水を用いても同様の効果がある。なお、
オゾン濃度としては、過酸化水素水の場合と同様に制御
性の点から１〜１０mg／Ｌ程度の濃度が望ましい。この
ような例を図１１に示す。この場合、図１１に示すよう
に、半導体集積回路装置１０２は真空吸着機構を有する
チャック１０１により保持される。酸素ガス１６４から
オゾンを生成して純水１６３と混合させることによりオ
ゾン水１６２を生成するオゾン水生成機構１６５と、半
導体集積回路装置１０２上にオゾン水１６２(例えば５m
g／Ｌ程度の濃度のオゾン水)を供給するためのオゾン水
供給機構１６１と、該オゾン水供給機構１６１を半導体
集積回路装置１０２の表面に沿って走査させる走査機構
１７０とが設けられる。半導体集積回路装置１０２の表
面は回転しながら、ノズルから吹き出るオゾン水１６６
により洗浄される。
【００９１】なお、オゾン水による洗浄が終わった後
は、純水１６８を供給する純水供給機構１６７より純水
１６９を半導体集積回路装置１０２表面に流してリンス
した後、半導体集積回路装置１０２を高速回転させてス
ピン乾燥させる。さらに、オゾン水を用いた洗浄におい
ても、ブラシ、高圧ジェット、超音波、水ないしは氷の
微粒子あるいはこれらを組合わせた物理的洗浄を併用す
ることにより、過酸化水素水を用いた場合と同様に洗浄
効果を高めることができるのはもちろんである。
【００９２】＜第７実施例＞以下、本発明にかかる洗浄
手法をプラグ構造形成工程へ適用した場合の実施例を説
明する。例えば、図１６に示すような４層式の配線構造
の第１のヴィア・ホール３１３にタングステンプラグ構
造６を形成する工程において、例えば図１２に示すよう
に下敷膜３１４の上に異物４０７が付着し、その上にタ
ングステン膜３１５を堆積させた場合を想定する。この
場合、図１３に示すように、全面のタングステン膜をエ
ッチバックしたときに異物４０７のまわりにはタングス
テン膜４０８も残る。また、エッチバック・プロセスに
起因する単なるタングステンの残渣４０９が残ることも
ある。
【００９３】この後、例えば、第３実施例のように酸化
剤を含む中性溶液として過酸化水素水を用い、かつブラ
シによる物理的洗浄も組合わせた洗浄処理を行う。こう
すれば、第１実施例の場合と同じ理由により、図１４に
示すように、タングステンプラグ部６に過剰なエッチン
グないしはダメージを生じさせることなく異物４０７や
残渣４０８,４０９(図１３参照)を選択的に除去するこ
とができる。したがって、この上にアルミ合金膜３１５
と反射防止膜３１６とを堆積させた後、写真製版技術や
ドライエッチング技術により第３層配線７(アルミ配線)
を形成しても、図１５に示すように配線のショートは発
生しない。なお、上記の洗浄方法の代わりに、第２実施
例、第４実施例、第５実施例、第６実施例に示されてい
るような洗浄方法を用いても同様の効果が得られる。
【００９４】＜第８実施例＞上述の実施例では、主にタ
ングステンを用いた配線パターンやプラグ構造の形成工
程における異物や残渣を洗浄(除去)する手法について説
明したが、これらはＭo(モリブデン)、Ｔi(チタン)、Ｔ
a(タンタル)などの他の高融点金属やこれらのシリサイ
ド膜、およびこれらの窒化膜や酸化膜等の化合物膜で構
成されている配線やプラグ構造・形成工程に用いても同
様の効果を奏する。
【００９５】
【発明の効果】本発明によれば、高融点金属、高融点金
属シリサイド、高融点化合物膜を用いた配線パターンや
プラグ構造を形成する工程において、異物や残渣が発生
しても、配線パターンやプラグ構造に過激なエッチング
ないしはダメージを生じさせることなくこれらの異物や
残渣を選択的に、かつ、効率的に洗浄(除去)することが
できる。したがって、配線の欠陥を低減することがで
き、配線ひいては半導体集積回路装置の品質レベルを向
上させることができるとともに、配線材料の歩留まりも
向上でき生産性を高めることができる。
【００９６】具体的には、第１の発明によれば、半導体
集積回路装置の配線要素形成工程中の洗浄においては、
中性溶液に対する露出面積が比較的大きい配線構造に対
するエッチング速度が小さくなる一方、上記露出面積が
比較的小さい異物ないしは残渣に対するエッチング速度
が大きくなるといった露出面積依存現象が生じ、プラグ
構造、配線パターン等の配線要素はほとんどエッチング
されないが、異物ないしは残渣はエッチングされて除去
されるので、半導体集積回路装置の配線欠陥の発生が低
減されて該半導体集積回路装置の品質レベルが高められ
るとともに、半導体材料の歩留まりが高められて生産性
が高められる。
【００９７】第２の発明によれば、第１の発明と同様の
効果が得られる。さらに、酸化剤として過酸化物が用い
られるが、過酸化物については露出面積依存現象がとく
に顕著となるので、配線要素の過度なエッチングないし
はダメージを招くことなく、異物ないしは残渣の除去が
促進され、品質レベル向上効果と生産性向上効果とが一
層高められる。
【００９８】第３の発明によれば、第２の発明と同様の
効果が得られる。さらに、過酸化物として過酸化水素が
用いられるが、過酸化水素については露出面積依存現象
がさらに顕著となるので、配線要素の過度なエッチング
ないしはダメージを招くことなく、異物ないしは残渣の
除去が一層促進され、品質レベル向上効果と生産性向上
効果とがなお一層高められる。
【００９９】第４の発明によれば、第２の発明と同様の
効果が得られる。さらに、過酸化物としてオゾンが用い
られるが、オゾンについては露出面積依存現象がとくに
顕著となるので、配線要素の過度なエッチングないしは
ダメージを招くことなく、異物ないしは残渣の除去が一
層促進され、品質レベル向上効果と生産性向上効果とが
なお一層高められる。
【０１００】第５の発明によれば、第１〜第４の発明の
いずれか１つと同様の効果が得られる。さらに、中性溶
液の温度が２０〜４０℃の範囲内に保持され、配線要素
の過度なエッチングが確実に防止されるので、生産性向
上効果がさらに高められる。
【０１０１】第６の発明によれば、第１〜第５の発明の
いずれか１つと同様の効果が得られる。さらに、洗浄処
理工程がプラグ構造形成工程の次に実行されるので、プ
ラグ構造形成工程において製造途上の半導体集積回路装
置に付着した異物ないしは残渣が除去され、品質レベル
向上効果と生産性向上効果とがより一層高められる。
【０１０２】第７の発明によれば、第１〜第５の発明の
いずれか１つと同様の効果が得られる。さらに、洗浄処
理工程が配線パターン形成工程の次に実行されるので、
配線パターン形成工程において製造途上の半導体集積回
路装置に付着した異物ないしは残渣が除去され、品質レ
ベル向上効果と生産性向上効果とはより一層高められ
る。
【０１０３】第８の発明によれば、第６または第７の発
明と同様の効果が得られる。さらに、プラグ構造または
配線パターンが、高融点金属、高融点金属シリサイドま
たは高融点金属化合物で形成されているが、これらの材
料については露出面積依存現象がとくに顕著となるの
で、配線パターンの過度なエッチングないしはダメージ
を招くことなく、異物ないしは残渣の除去が一層促進さ
れ、品質レベル向上効果と生産性向上効果とがさらに高
められる。
【０１０４】第９の発明によれば、第１〜第８の発明の
いずれか１つと同様の効果が得られる。さらに、中性溶
液による化学的な洗浄に対して相乗的な洗浄作用を呈す
る物理的洗浄が併用されるので、異物ないしは残渣の除
去がなお一層促進され、品質レベル向上効果と生産性向
上効果とがさらに高められる。
【０１０５】第１０の発明によれば、第９の発明と同様
の効果が得られる。さらに、物理的洗浄作用の強い、ブ
ラシによる洗浄、高圧ジェット洗浄、超音波洗浄、水の
微粒子による洗浄または氷の微粒子による洗浄のうちの
少なくとも１つが併用されるので、異物ないしは残渣の
除去がさらに促進され、品質レベル向上効果と生産性向
上効果とがなお一層高められる。
【０１０６】第１１の発明によれば、半導体集積回路装
置の洗浄処理工程において、中性溶液に対する露出面積
が比較的大きい配線構造に対するエッチング速度が小さ
くなる一方、上記露出面積が比較的小さい異物ないしは
残渣に対するエッチング速度が大きくなるといった露出
面積依存現象が生じ、プラグ構造、配線パターン等の配
線要素はほとんどエッチングされず、他方異物ないしは
残渣はエッチングされて除去されるので、半導体集積回
路装置の配線欠陥の発生が低減されて該半導体集積回路
装置の品質レベルが高められるとともに、半導体材料の
歩留まりが良くなり生産性が高められる。
【０１０７】第１２の発明によれば、半導体集積回路装
置の洗浄処理工程において、半導体集積回路装置が中性
溶液で洗浄されるとともにブラシで物理的に洗浄され、
露出面積依存現象とブラシによる洗浄作用とにより、プ
ラグ構造、配線パターン等の配線要素はほとんどエッチ
ングされず、他方異物ないしは残渣はエッチングされて
除去されるので、半導体集積回路装置の配線欠陥の発生
が低減されて該半導体集積回路装置の品質レベルが高め
られるとともに、半導体材料の歩留まりが良くなり生産
性が高められる。
【０１０８】第１３の発明によれば、半導体集積回路装
置の洗浄処理工程において、露出面積依存現象が生じ、
プラグ構造、配線パターン等の配線要素はほとんどエッ
チングされず、他方異物ないしは残渣はエッチングされ
て除去されるので、半導体集積回路装置の配線欠陥の発
生が低減されて該半導体集積回路装置の品質レベルが高
められるとともに、半導体材料の歩留まりが良くなり生
産性が高められる。
【０１０９】第１４の発明によれば、半導体集積回路装
置の洗浄処理工程において、半導体集積回路装置が超音
波によって振動力を与えられた中性溶液で洗浄され、露
出面積依存現象が生じ、プラグ構造、配線パターン等の
配線要素はほとんどエッチングされず、他方異物ないし
は残渣はエッチングされて除去されるので、半導体集積
回路装置の配線欠陥の発生が低減されて該半導体集積回
路装置の品質レベルが高められるとともに、半導体材料
の歩留まりが良くなり生産性が高められる。
【０１１０】第１５の発明によれば、半導体集積回路装
置の洗浄処理工程において、半導体集積回路装置が中性
溶液で洗浄されるとともに水ないしは氷の微粒子の吹き
付けによって物理的に洗浄され、露出面積依存現象によ
り、プラグ構造、配線パターン等の配線要素はほとんど
エッチングされず、他方異物ないしは残渣はエッチング
されて除去されるので、半導体集積回路装置の配線欠陥
の発生が低減されて該半導体集積回路装置の品質レベル
が高められるとともに、半導体材料の歩留まりが良くな
り生産性が高められる。
【０１１１】第１６の発明によれば、第１１〜第１５の
発明のいずれか１つと同様の効果が得られる。さらに、
中性溶液供給機構が半導体集積回路装置表面に沿って走
査させられるので、中性溶液が半導体集積回路装置表面
にまんべんなく供給され、洗浄効果が高められ、品質レ
ベル向上効果と生産性向上効果とが一層高められる。
【０１１２】第１７の発明によれば、第１１〜第１６の
発明のいずれか１つと同様の効果が得られる。半導体集
積回路装置上に純水が供給されるので、中性溶液がリン
スされるとともに半導体集積回路表面に単に滞留してい
る異物ないしは残渣が洗い流され、品質レベル向上効果
と生産性向上効果とが一層高められる。
【０１１３】第１８の発明によれば、第１１〜第１７の
発明のいずれか１つと同様の効果が得られる。さらに、
酸化剤として過酸化物が用いられるが、過酸化物につい
ては露出面積依存現象がとくに顕著となるので、配線要
素の過度なエッチングないしはダメージを招くことな
く、異物ないしは残渣の除去が促進され、品質レベル向
上効果と生産性向上効果とが一層高められる。
【０１１４】第１９の発明によれば、第１８の発明と同
様の効果が得られる。さらに、過酸化物として過酸化水
素が用いられるが、過酸化水素については露出面積依存
現象がさらに顕著となるので、配線要素の過度なエッチ
ングないしはダメージを招くことなく、異物ないしは残
渣の除去が一層促進され、品質レベル向上効果と生産性
向上効果とがなお一層高められる。
【０１１５】第２０の発明によれば、第１８の発明と同
様の効果が得られる。さらに、過酸化物としてオゾンが
用いられるが、オゾンについては露出面積依存現象がと
くに顕著となるので、配線要素の過度なエッチングない
しはダメージを招くことなく、異物ないしは残渣の除去
が一層促進され、品質レベル向上効果と生産性向上効果
とがなお一層高められる。
【０１１６】第２１の発明によれば、第１１〜第２０の
発明のいずれか１つと同様の効果が得られる。さらに、
中性溶液の温度が２０〜４０℃の範囲内に保持され、配
線要素の過度なエッチングが確実に防止されるので、配
線材料の歩留まりが良くなり、生産性向上効果がさらに
高められる。
【図面の簡単な説明】
【図１】 本発明にかかる酸化剤を含む中性溶液を用い
て製造途上にある半導体集積回路装置の洗浄を行う場合
における、実行エッチング速度と被エッチング材のサイ
ズとの関係を示す図である。
【図２】 半導体集積回路装置の第２層配線の形成工程
において、フォトレジスタ・パターンが形成された後の
状態における半導体集積回路装置の縦断面説明図であ
る。
【図３】 半導体集積回路装置の第２層配線の形成工程
において、ドライエッチングによるパターニングが施さ
れた後の状態における半導体集積回路装置の縦断面説明
図である。
【図４】 半導体集積回路装置の第２層配線の形成工程
において、フォトレジスタ・パターンが除去された後の
状態における半導体集積回路装置の縦断面説明図であ
る。
【図５】 半導体集積回路装置の第２層配線の形成工程
終了後において、本発明にかかる酸化剤を含む中性溶液
を用いた洗浄処理が行われた後の状態における半導体集
積回路装置の縦断面説明図である。
【図６】 本発明の第１実施例にかかる半導体集積回路
装置の製造装置の模式図である。
【図７】 本発明の第２実施例にかかる半導体集積回路
装置の製造装置の模式図である。
【図８】 本発明の第３実施例にかかる半導体集積回路
装置の製造装置の模式図である。
【図９】 本発明の第４実施例にかかる半導体集積回路
装置の製造装置の模式図である。
【図１０】 本発明の第５実施例にかかる半導体集積回
路装置の製造装置の模式図である。
【図１１】 本発明の第６実施例にかかる半導体集積回
路装置の製造装置の模式図である。
【図１２】 半導体集積回路装置のプラグ構造の形成工
程において、タングステン膜が形成された後の状態にお
ける半導体集積回路装置の縦断面説明図である。
【図１３】 半導体集積回路装置のプラグ構造の形成工
程において、タングステン膜がエッチバックされた後の
状態における半導体集積回路装置の縦断面説明図であ
る。
【図１４】 半導体集積回路装置のプラグ構造の形成工
程の終了後において、本発明にかかる酸化剤を含む中性
溶液を用いた洗浄処理が行われた後の状態における半導
体集積回路装置の縦断面説明図である。
【図１５】 半導体集積回路装置の第３層配線の形成工
程において、第３層配線が形成された状態における半導
体集積回路装置の縦断面説明図である。
【図１６】 ４層式の配線構造を備えた従来の半導体集
積回路装置の縦断面説明図である。
【図１７】 従来の半導体集積回路装置の第２層配線の
形成工程において、下地絶縁膜が形成された後の状態に
おける半導体集積回路装置の縦断面説明図である。
【図１８】 従来の半導体集積回路装置の第２層配線の
形成工程において、コンタクト・ホールが形成された後
の状態における半導体集積回路装置の縦断面説明図であ
る。
【図１９】 従来の半導体集積回路装置の第２層配線の
形成工程において、タングステン膜が形成された後の状
態における半導体集積回路装置の縦断面説明図である。
【図２０】 従来の半導体集積回路装置の第２層配線の
形成工程が終了した状態における半導体集積回路装置の
縦断面説明図である。
【図２１】 従来の半導体集積回路装置のプラグ構造の
形成工程において、第１の層間絶縁膜が形成された後の
状態における半導体集積回路装置の縦断面説明図であ
る。
【図２２】 従来の半導体集積回路装置のプラグ構造の
形成工程において、第１のヴィア・ホールが形成された
後の状態における半導体集積回路装置の縦断面説明図で
ある。
【図２３】 従来の半導体集積回路装置のプラグ構造の
形成工程において、タングステン膜が堆積された後の状
態における半導体集積回路装置の縦断面説明図である。
【図２４】 従来の半導体集積回路装置のプラグ構造の
形成工程において、タングステン膜がエッチバックされ
た状態における半導体集積回路装置の縦断面説明図であ
る。
【図２５】 従来の半導体集積回路装置の第３層配線の
形成工程において、アルミ合金膜および反射防止膜が形
成された後の状態における半導体集積回路装置の縦断面
説明図である。
【図２６】 従来の半導体集積回路装置の第３層配線の
形成工程が終了した状態における半導体集積回路装置の
縦断面説明図である。
【図２７】 従来の半導体集積回路装置の第４配線の形
成工程が終了した状態における半導体集積回路装置の縦
断面説明図である。
【図２８】 完成後における従来の半導体集積回路装置
の縦断面説明図である。
【図２９】 従来の半導体集積回路装置の第２層配線の
形成工程において、フォトレジスタ・パターンが形成さ
れた後の状態における半導体集積回路装置の縦断面説明
図である。
【図３０】 従来の半導体集積回路装置の第２層配線の
形成工程において、ドライエッチングによるパターニン
グが施された後の状態における半導体集積回路装置の縦
断面説明図である。
【図３１】 従来の半導体集積回路装置の第２層配線の
形成工程において、フォトレジスタ・パターンが除去さ
れた後の状態における半導体集積回路装置の縦断面説明
図である。
【図３２】 従来の半導体集積回路装置のプラグ構造の
形成工程において、タングステン膜が形成された後の状
態における半導体集積回路装置の縦断面説明図である。
【図３３】 従来の半導体集積回路装置のプラグ構造の
形成工程において、タングステン膜がエッチバックされ
た後の状態における半導体集積回路装置の縦断面説明図
である。
【図３４】 従来の半導体集積回路装置の第３層配線の
形成工程において、第３層配線が形成された後の状態に
おける半導体集積回路装置の縦断面説明図である。
【符号の説明】
１ シリコン基板、２ 半導体素子、４ 第２層配線、
６ プラグ構造、７第３層配線、９ プラグ構造、１０
第４層配線、１０１ チャック、１０２半導体集積回
路装置、１０３ 中性溶液供給機構、１０４ 過酸化水
素水、１０５ 走査機構、１０６ 過酸化水素水、１０
７ 純水供給機構、１０８ 純水、１１３ ブラシ、１
１４ 走査機構、１１１ 中性溶液供給機構、１１２
過酸化水素水、１１５ 純水供給機構、１１６ 純水、
１１７過酸化水素水、１１８純水、１２１ 中性溶液供
給機構、１２２ 過酸化水素水、１２３ 加圧機構、１
２４ 走査機構、１２５ 過酸化水素水、１２６ 純水
供給機構、１２７純水、１２８ 純水、１３１ 中性溶
液供給機構、１３２ 過酸化水素水、１３３超音波印加
機構、１３４ 走査機構、１３５ 過酸化水素水、１３
６ 純水供給機構、１３７ 純水、１３８ 純水、１４
１ 中性溶液供給機構、１４２ 過酸化水素水、１４３
微粒子供給機構、１４４ 純水、１４６ 走査機構、
１４７ 微粒子、１４８ 過酸化水素水、１４９ 純水
供給機構、１５０ 純水、１５１ 純水、１６１ オゾ
ン水供給機構、１６２ オゾン水、１６５ オゾン水生
成機構、１６６ オゾン水、１６７ 純水供給機構、１
６８ 純水、１６９純水、１７０ 走査機構、３０３
ゲート電極、３０５ 第１層配線、３０６コンタクトホ
ール、３０７ コンタクトホール、３１３ 第１のヴィ
アホール、３２１ 第２のヴィアホール。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/304 Ｂ Ｎ 21/3063 21/3213 (72)発明者 田中 努 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と該半導体素子を相互に接続
    する配線構造とが半導体基板上に配置された半導体集積
    回路装置の製造方法において、 上記配線構造を構成する各種配線要素が順次形成される
    一連の配線要素形成工程と、 上記一連の配線要素形成工程中において、製造途上にあ
    る半導体集積回路装置が、酸化剤を含む中性溶液を用い
    て洗浄される洗浄処理工程とを含むことを特徴とする半
    導体集積回路装置の製造方法。
  2. 【請求項２】 上記酸化剤として過酸化物が用いられる
    ことを特徴とする、請求項１に記載された半導体集積回
    路装置の製造方法。
  3. 【請求項３】 上記過酸化物として過酸化水素が用いら
    れることを特徴とする、請求項２に記載された半導体集
    積回路装置の製造方法。
  4. 【請求項４】 上記過酸化物としてオゾンが用いられる
    ことを特徴とする、請求項２に記載された半導体集積回
    路装置の製造方法。
  5. 【請求項５】 上記中性溶液の温度が２０〜４０℃の範
    囲内に保持されることを特徴とする、請求項１〜請求項
    ４のいずれか１つに記載された半導体集積回路装置の製
    造方法。
  6. 【請求項６】 上記一連の配線要素形成工程に、半導体
    基板または所定の配線要素と隣接する接続孔に導電膜が
    埋め込まれて、配線要素の１つであるプラグ構造が形成
    されるプラグ構造形成工程が含まれていて、 上記洗浄処理工程が、上記プラグ構造形成工程の次に実
    行されることを特徴とする、請求項１〜請求項５のいず
    れか１つに記載された半導体集積回路装置の製造方法。
  7. 【請求項７】 上記一連の配線要素形成工程に、配線要
    素の１つである配線パターンが形成される配線パターン
    形成工程が含まれていて、 上記洗浄処理工程が、上記配線パターン形成工程の次に
    実行されることを特徴とする、請求項１〜請求項５のい
    ずれか１つに記載された半導体集積回路装置の製造方
    法。
  8. 【請求項８】 上記プラグ構造または上記配線パターン
    が、高融点金属、高融点金属シリサイドまたは高融点金
    属化合物で形成されていることを特徴とする、請求項６
    または請求項７に記載された半導体集積回路装置の製造
    方法。
  9. 【請求項９】 上記洗浄処理工程で、上記中性溶液によ
    る化学的な洗浄に対して相乗的な洗浄作用を呈する物理
    的洗浄が併用されることを特徴とする、請求項１〜請求
    項８のいずれか１つに記載された半導体集積回路装置の
    製造方法。
  10. 【請求項１０】 上記物理的洗浄に、ブラシによる洗
    浄、高圧ジェット洗浄、超音波洗浄、水の微粒子による
    洗浄または氷の微粒子による洗浄のうちの少なくとも１
    つが含まれることを特徴とする、請求項９に記載された
    半導体集積回路装置の製造方法。
  11. 【請求項１１】 半導体集積回路装置を保持しつつ回転
    する保持回転機構と、上記半導体集積回路装置上に酸化
    剤を含む中性溶液を供給する中性溶液供給機構とを備え
    ていることを特徴とする半導体集積回路装置の製造装
    置。
  12. 【請求項１２】 半導体集積回路装置を保持しつつ回転
    する保持回転機構と、上記半導体集積回路装置上に酸化
    剤を含む中性溶液を供給する中性溶液供給機構と、ブラ
    シを半導体集積回路装置上に押し付けて回転させるブラ
    シ回転機構とを備えていることを特徴とする半導体集積
    回路装置の製造装置。
  13. 【請求項１３】 半導体集積回路装置を保持しつつ回転
    する保持回転機構と、上記半導体集積回路装置上に酸化
    剤を含む中性溶液を高圧にして吹き付ける中性溶液供給
    機構とを備えていることを特徴とする半導体集積回路装
    置の製造装置。
  14. 【請求項１４】 半導体集積回路装置を保持しつつ回転
    する保持回転機構と、上記半導体集積回路装置上に酸化
    剤を含む中性溶液を供給する中性溶液供給機構と、上記
    中性溶液に超音波を印加する超音波印加機構とを備えて
    いることを特徴とする半導体集積回路装置の製造装置。
  15. 【請求項１５】 半導体集積回路装置を保持しつつ回転
    する保持回転機構と、上記半導体集積回路装置上に酸化
    剤を含む中性溶液を供給する中性溶液供給機構と、上記
    半導体集積回路装置上に水の微粒子または氷の微粒子の
    うちの少なくとも一方を吹き付ける微粒子供給機構とを
    備えていることを特徴とする半導体集積回路装置の製造
    装置。
  16. 【請求項１６】 上記中性溶液供給機構を上記半導体集
    積回路装置の表面に沿って走査させる走査機構を備えて
    いることを特徴とする、請求項１１〜請求項１５のいず
    れか１つに記載された半導体集積回路装置の製造装置。
  17. 【請求項１７】 上記半導体集積回路装置上に純水を供
    給する純水供給機構を備えていることを特徴とする、請
    求項１１〜請求項１６のいずれか１つに記載された半導
    体集積回路装置の製造装置。
  18. 【請求項１８】 上記酸化剤として過酸化物が用いられ
    るようになっていることを特徴とする、請求項１１〜請
    求項１７のいずれか１つに記載された半導体集積回路装
    置の製造装置。
  19. 【請求項１９】 上記過酸化物として過酸化水素が用い
    られるようになっていることを特徴とする、請求項１８
    に記載された半導体集積回路装置の製造装置。
  20. 【請求項２０】 上記過酸化物としてオゾンが用いられ
    るようになっていることを特徴とする、請求項１８に記
    載された半導体集積回路装置の製造装置。
  21. 【請求項２１】 上記中性溶液の温度を２０〜４０℃に
    保持する温度調節機構を備えていることを特徴とする、
    請求項１１〜請求項２０のいずれか１つに記載された半
    導体集積回路装置の製造装置。
JP6302377A 1994-12-06 1994-12-06 半導体集積回路装置の製造方法および製造装置 Pending JPH08162425A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP6302377A JPH08162425A (ja) 1994-12-06 1994-12-06 半導体集積回路装置の製造方法および製造装置
TW084105635A TW410406B (en) 1994-12-06 1995-06-01 Method for manufacturing a semiconductor integrated circuit
US08/457,686 US6178972B1 (en) 1994-12-06 1995-06-01 Method and apparatus for manufacturing a semiconductor integrated circuit
DE19521389A DE19521389C2 (de) 1994-12-06 1995-06-13 Verfahren und Vorrichtung zum Herstellen einer integrierten Halbleiterschaltung
IT95MI001994A IT1277670B1 (it) 1994-12-06 1995-09-29 Procedimento e dispositivo per fabbricare un circuito integrato a semiconduttori
KR1019950047079A KR0180283B1 (ko) 1994-12-06 1995-12-06 반도체 집적회로의 제조방법 및 제조장치
US09/727,539 US6283835B1 (en) 1994-12-06 2000-12-04 Method and apparatus for manufacturing a semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6302377A JPH08162425A (ja) 1994-12-06 1994-12-06 半導体集積回路装置の製造方法および製造装置

Publications (1)

Publication Number Publication Date
JPH08162425A true JPH08162425A (ja) 1996-06-21

Family

ID=17908174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6302377A Pending JPH08162425A (ja) 1994-12-06 1994-12-06 半導体集積回路装置の製造方法および製造装置

Country Status (6)

Country Link
US (2) US6178972B1 (ja)
JP (1) JPH08162425A (ja)
KR (1) KR0180283B1 (ja)
DE (1) DE19521389C2 (ja)
IT (1) IT1277670B1 (ja)
TW (1) TW410406B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007667A (ja) * 2001-06-18 2003-01-10 Mitsubishi Gas Chem Co Inc 半導体装置用洗浄剤
JP2003234323A (ja) * 2001-12-07 2003-08-22 Dainippon Screen Mfg Co Ltd 基板処理装置
US6664196B1 (en) 1999-03-15 2003-12-16 Matsushita Electric Industrial Co., Ltd. Method of cleaning electronic device and method of fabricating the same
US7267130B2 (en) 2000-09-22 2007-09-11 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus
US7479205B2 (en) 2000-09-22 2009-01-20 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus
JP2012182232A (ja) * 2011-02-28 2012-09-20 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2019054227A (ja) * 2017-03-17 2019-04-04 東芝メモリ株式会社 基板処理装置および基板処理方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162425A (ja) * 1994-12-06 1996-06-21 Mitsubishi Electric Corp 半導体集積回路装置の製造方法および製造装置
US6039059A (en) 1996-09-30 2000-03-21 Verteq, Inc. Wafer cleaning system
US6296714B1 (en) * 1997-01-16 2001-10-02 Mitsubishi Materials Silicon Corporation Washing solution of semiconductor substrate and washing method using the same
US20020157686A1 (en) * 1997-05-09 2002-10-31 Semitool, Inc. Process and apparatus for treating a workpiece such as a semiconductor wafer
JPH11200050A (ja) 1998-01-14 1999-07-27 Mitsubishi Electric Corp タングステンシリサイド膜の形成方法、半導体装置の製造方法、及び半導体ウェーハ処理装置
US6429144B1 (en) * 1999-12-28 2002-08-06 Koninklijke Philips Electronics N.V. Integrated circuit manufacture method with aqueous hydrogen fluoride and nitric acid oxide etch
JP2002170792A (ja) * 2000-11-29 2002-06-14 Mitsubishi Electric Corp 研磨液供給装置及び研磨液供給方法、研磨装置及び研磨方法、並びに、半導体装置の製造方法
US6635565B2 (en) * 2001-02-20 2003-10-21 United Microelectronics Corp. Method of cleaning a dual damascene structure
WO2003007839A2 (en) 2001-07-16 2003-01-30 Depuy Products, Inc. Devices form naturally occurring biologically derived
JP2003340386A (ja) * 2002-05-23 2003-12-02 Toshiba Corp 超音波洗浄装置及び超音波洗浄方法
US6927159B2 (en) * 2003-05-27 2005-08-09 Texas Instruments Incorporated Methods for providing improved layer adhesion in a semiconductor device
KR100734669B1 (ko) * 2003-08-08 2007-07-02 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법 및 그 장치
JP2005183407A (ja) * 2003-11-26 2005-07-07 Seiko Instruments Inc 半導体装置とその製造方法
US20060008746A1 (en) * 2004-07-07 2006-01-12 Yasunobu Onishi Method for manufacturing semiconductor device
TWI352628B (en) * 2006-07-21 2011-11-21 Akrion Technologies Inc Nozzle for use in the megasonic cleaning of substr
KR20100077859A (ko) * 2008-12-29 2010-07-08 주식회사 동부하이텍 경화 폴리머 레지듀 제거 방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3801391A (en) * 1972-09-25 1974-04-02 Bell Telephone Labor Inc Method for selectively etching alxga1-xas multiplier structures
US3883219A (en) * 1972-09-25 1975-05-13 Bell Telephone Labor Inc Dielectric optical waveguide
US4064885A (en) * 1976-10-26 1977-12-27 Branson Ultrasonics Corporation Apparatus for cleaning workpieces by ultrasonic energy
US4178188A (en) * 1977-09-14 1979-12-11 Branson Ultrasonics Corporation Method for cleaning workpieces by ultrasonic energy
US4267012A (en) * 1979-04-30 1981-05-12 Fairchild Camera & Instrument Corp. Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer
US4381215A (en) * 1980-05-27 1983-04-26 Burroughs Corporation Method of fabricating a misaligned, composite electrical contact on a semiconductor substrate
US4911761A (en) 1984-05-21 1990-03-27 Cfm Technologies Research Associates Process and apparatus for drying surfaces
US4736759A (en) * 1986-02-21 1988-04-12 Robert A. Coberly Apparatus for cleaning rinsing and drying substrates
JPS639126A (ja) * 1986-06-30 1988-01-14 Toshiba Corp 半導体装置の製造方法
US4863561A (en) * 1986-12-09 1989-09-05 Texas Instruments Incorporated Method and apparatus for cleaning integrated circuit wafers
NL8701184A (nl) * 1987-05-18 1988-12-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4787958A (en) * 1987-08-28 1988-11-29 Motorola Inc. Method of chemically etching TiW and/or TiWN
JPH06103678B2 (ja) * 1987-11-28 1994-12-14 株式会社東芝 半導体基板の加工方法
US4808259A (en) * 1988-01-25 1989-02-28 Intel Corporation Plasma etching process for MOS circuit pregate etching utiliizing a multi-step power reduction recipe
JP2653511B2 (ja) * 1989-03-30 1997-09-17 株式会社東芝 半導体装置の洗浄方法及びその洗浄装置
JPH0349224A (ja) * 1989-07-17 1991-03-04 Mitsubishi Electric Corp 基板の処理方法
JPH03131025A (ja) * 1989-10-17 1991-06-04 Nippon Mining Co Ltd ＣｄＴｅウエハーの鏡面研磨液及びそれを用いる鏡面研磨方法
EP0469214A1 (en) * 1990-07-31 1992-02-05 International Business Machines Corporation Method of forming stacked conductive and/or resistive polysilicon lands in multilevel semiconductor chips and structures resulting therefrom
JP3075290B2 (ja) * 1991-02-28 2000-08-14 三菱瓦斯化学株式会社 半導体基板の洗浄液
JPH05152268A (ja) * 1991-12-02 1993-06-18 Mitsubishi Electric Corp レジスト残渣物の除去方法
JPH05206133A (ja) * 1992-01-27 1993-08-13 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH05203166A (ja) 1992-01-27 1993-08-10 Matsushita Electric Works Ltd 蓄熱床暖房装置
JPH0645296A (ja) * 1992-07-24 1994-02-18 Nippon Steel Corp 半導体装置の洗浄方法
JPH06116754A (ja) 1992-10-04 1994-04-26 Takechiyo Kawaguchi ハード・ディスク（コンピューター用記憶媒体） の不良スパッタリング膜剥離法
JP3387529B2 (ja) * 1992-10-06 2003-03-17 朝日化学工業株式会社 銅および銅合金の化学溶解液
US5350428A (en) * 1993-06-17 1994-09-27 Vlsi Technology, Inc. Electrostatic apparatus and method for removing particles from semiconductor wafers
US5464480A (en) * 1993-07-16 1995-11-07 Legacy Systems, Inc. Process and apparatus for the treatment of semiconductor wafers in a fluid
JPH0758198A (ja) * 1993-08-10 1995-03-03 Kawasaki Steel Corp 半導体装置の製造方法
FR2722511B1 (fr) 1994-07-15 1999-04-02 Ontrak Systems Inc Procede pour enlever les metaux dans un dispositif de recurage
US5505785A (en) * 1994-07-18 1996-04-09 Ferrell; Gary W. Method and apparatus for cleaning integrated circuit wafers
JPH08162425A (ja) * 1994-12-06 1996-06-21 Mitsubishi Electric Corp 半導体集積回路装置の製造方法および製造装置
US5554254A (en) * 1995-03-16 1996-09-10 Taiwan Semiconductor Manufacturing Company Post contact layer etch back process which prevents precipitate formation
US5663976A (en) * 1995-10-16 1997-09-02 Northwestern University Buried-ridge laser device
JPH10321572A (ja) * 1997-05-15 1998-12-04 Toshiba Corp 半導体ウェーハの両面洗浄装置及び半導体ウェーハのポリッシング方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664196B1 (en) 1999-03-15 2003-12-16 Matsushita Electric Industrial Co., Ltd. Method of cleaning electronic device and method of fabricating the same
US7267130B2 (en) 2000-09-22 2007-09-11 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus
US7428907B2 (en) 2000-09-22 2008-09-30 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus
US7479205B2 (en) 2000-09-22 2009-01-20 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus
JP2003007667A (ja) * 2001-06-18 2003-01-10 Mitsubishi Gas Chem Co Inc 半導体装置用洗浄剤
JP4609616B2 (ja) * 2001-06-18 2011-01-12 三菱瓦斯化学株式会社 半導体装置用洗浄剤
JP2003234323A (ja) * 2001-12-07 2003-08-22 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2012182232A (ja) * 2011-02-28 2012-09-20 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2019054227A (ja) * 2017-03-17 2019-04-04 東芝メモリ株式会社 基板処理装置および基板処理方法

Also Published As

Publication number Publication date
IT1277670B1 (it) 1997-11-11
ITMI951994A1 (it) 1997-03-29
US20010000199A1 (en) 2001-04-12
ITMI951994A0 (it) 1995-09-29
US6178972B1 (en) 2001-01-30
KR960026642A (ko) 1996-07-22
KR0180283B1 (ko) 1999-04-15
DE19521389C2 (de) 2001-06-07
US6283835B1 (en) 2001-09-04
DE19521389A1 (de) 1996-06-13
TW410406B (en) 2000-11-01

Similar Documents

Publication Publication Date Title
JPH08162425A (ja) 半導体集積回路装置の製造方法および製造装置
US6890391B2 (en) Method of manufacturing semiconductor device and apparatus for cleaning substrate
US6918819B2 (en) Method for defect reduction
JP2009238896A (ja) 半導体集積回路装置の製造方法
JP3468188B2 (ja) 半導体装置とその製法
US7629265B2 (en) Cleaning method for use in semiconductor device fabrication
KR20030020847A (ko) 반도체 장치의 제조 방법
US6316353B1 (en) Method of forming conductive connections
JP4583678B2 (ja) 半導体装置の製造方法及び半導体装置用洗浄液
JP2002334879A (ja) 半導体集積回路装置の製造方法
JP2003124316A (ja) 半導体装置の製造方法及び処理液
US6534415B2 (en) Method of removing polymer residues after tungsten etch back
JPH09162288A (ja) 配線構造およびその形成方法
KR100467495B1 (ko) 반도체 소자의 금속 배선 형성 방법
US6759322B2 (en) Method for forming wiring structure
JPH10321624A (ja) 半導体装置の製造方法
JPH025412A (ja) 集積回路基板上の装置をメタリゼーション層へ接続させる方法
US6858549B2 (en) Method for forming wiring structure
JP3989276B2 (ja) 半導体装置の製造方法
KR100307985B1 (ko) 반도체 장치 및 그 제조방법
KR100243334B1 (ko) 텅스텐 프라그(plug) 형성방법
TW508684B (en) Etch/clean process for integrated circuit pad metal
KR100564427B1 (ko) 반도체 소자의 비트라인 세정방법
KR100310172B1 (ko) 반도체 소자의 금속 배선층 형성 방법
KR100192553B1 (ko) 다층배선 형성방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040511