JP2005183407A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2005183407A JP2005183407A JP2003402788A JP2003402788A JP2005183407A JP 2005183407 A JP2005183407 A JP 2005183407A JP 2003402788 A JP2003402788 A JP 2003402788A JP 2003402788 A JP2003402788 A JP 2003402788A JP 2005183407 A JP2005183407 A JP 2005183407A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- barrier metal
- aluminum wiring
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48724—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 本発明は、従来の構造を有するPADでは不可能であった、PAD剥がれの起きないボンディング強度の強いPAD構造をマスク増加なしで簡単なプロセスにより提供することを目的とする。
【解決手段】 PADを形成するバリアメタルを有するアルミニウム配線を多結晶シリコン膜上に形成することを特徴とする
【選択図】 図1
【解決手段】 PADを形成するバリアメタルを有するアルミニウム配線を多結晶シリコン膜上に形成することを特徴とする
【選択図】 図1
Description
本発明は半導体装置及びその製造方法、特にPAD(パッド)の構造に関する。
従来は図5に示すように、シリコン半導体基板101上にフィールド酸化膜103と中間絶縁膜例えばBPSG層間膜を介してバリアメタルを有するアルミニウム配線を形成する方法が知られていた(例えば、特許文献1参照。)。
特開2003 −17492号公報
しかしながら、従来の構造を有するPAD形状ではBPSG層間膜とバリアメタルの密着性が悪いために、ワイヤーボンディングの際PAD剥がれがおきてしまうと言う問題点を有していた。
本発明は、従来の構造を有するPADでは不可能であった、PAD剥がれの起きないボンディング強度の強いPAD構造をマスク増加なしで簡単なプロセスにより提供することを目的とする。
上記目的を達成するために、本発明は次の手段を用いた。
(1)PADを形成するバリアメタルを有するアルミニウム配線を多結晶シリコン膜上に形成することを特徴とする半導体装置。
(2)前記バリアメタルがTiNであることを特徴とする。
(3)前記バリアメタルがTiであることを特徴とする。
(4)前記バリアメタルがTiN/Tiの積層であることを特徴とする。
(5)前記アルミニウム配線がAl-Si-Cuであることを特徴とする。
(6)前記アルミニウム配線がAl-Siであることを特徴とする。
(7)半導体基板の表面にフィールド酸化膜を形成する工程と、多結晶シリコン膜をCVD法により成膜し、フォトリソグラフィ法およびエッチングにより選択的にパターニングする工程と、前面に不純物を含む層間膜を成膜し、熱処理により平坦化する工程と、真空蒸着あるいはスパッタリング等によりバリアメタルとなる金属材を全面的に成膜した後フォトリソグラフィ法及びエッチングを行い選択的に前記金属材をパターニングする工程と、前記層間膜を選択的にエッチングし前記多結晶シリコン膜上にコンタクトホールを形成する工程と真空蒸着あるいはスパッタリング等により金属材を全面的に成膜した後フォトリソグラフィ法及びエッチングを行い前記金属材をパターニングする工程と、前記半導体基板の全体を表面保護膜で被覆する工程とからなることを特徴とした。
(8)PADを形成するバリアメタルを有するアルミニウム配線をシリコン窒化膜上に形成する事を特徴とした。
(9)前記バリアメタルがTiNであることを特徴とした。
(10)前記バリアメタルがTiであることを特徴とした。
(11)前記バリアメタルがTiN/Tiの積層であることを特徴とした。
(12)前記アルミニウム配線がAl-Si-Cuであることを特徴とした。
(13)前記アルミニウム配線がAl-Siであることを特徴とした。
(14)PADを形成するバリアメタルを有するアルミニウム配線をSiON膜上に形成することを特徴とした。
(1)PADを形成するバリアメタルを有するアルミニウム配線を多結晶シリコン膜上に形成することを特徴とする半導体装置。
(2)前記バリアメタルがTiNであることを特徴とする。
(3)前記バリアメタルがTiであることを特徴とする。
(4)前記バリアメタルがTiN/Tiの積層であることを特徴とする。
(5)前記アルミニウム配線がAl-Si-Cuであることを特徴とする。
(6)前記アルミニウム配線がAl-Siであることを特徴とする。
(7)半導体基板の表面にフィールド酸化膜を形成する工程と、多結晶シリコン膜をCVD法により成膜し、フォトリソグラフィ法およびエッチングにより選択的にパターニングする工程と、前面に不純物を含む層間膜を成膜し、熱処理により平坦化する工程と、真空蒸着あるいはスパッタリング等によりバリアメタルとなる金属材を全面的に成膜した後フォトリソグラフィ法及びエッチングを行い選択的に前記金属材をパターニングする工程と、前記層間膜を選択的にエッチングし前記多結晶シリコン膜上にコンタクトホールを形成する工程と真空蒸着あるいはスパッタリング等により金属材を全面的に成膜した後フォトリソグラフィ法及びエッチングを行い前記金属材をパターニングする工程と、前記半導体基板の全体を表面保護膜で被覆する工程とからなることを特徴とした。
(8)PADを形成するバリアメタルを有するアルミニウム配線をシリコン窒化膜上に形成する事を特徴とした。
(9)前記バリアメタルがTiNであることを特徴とした。
(10)前記バリアメタルがTiであることを特徴とした。
(11)前記バリアメタルがTiN/Tiの積層であることを特徴とした。
(12)前記アルミニウム配線がAl-Si-Cuであることを特徴とした。
(13)前記アルミニウム配線がAl-Siであることを特徴とした。
(14)PADを形成するバリアメタルを有するアルミニウム配線をSiON膜上に形成することを特徴とした。
上述したように本発明によれば、従来の構造を有するPADでは不可能であった、PAD剥がれの起きないボンディング強度の強いPAD構造をマスク増加なしで簡単なプロセスにより提供することが可能となる。
本発明の半導体装置によれば、従来の構造を有するPADでは不可能であった、PAD剥がれの起きないボンディング強度の強いPAD構造をマスク増加なしで簡単なプロセスにより提供すことができる。以下、図面を参照して本発明の好適な実施例を説明する。
本発明にかかる半導体装置の第一実施例を詳細に説明する。図1は本発明の半導体装置のPAD構造の模式的断面図である。
本発明にかかる半導体装置の第一実施例を詳細に説明する。図1は本発明の半導体装置のPAD構造の模式的断面図である。
シリコン半導体基板101上にフィールド酸化膜102を形成し、その上に多結晶シリコン膜103を介してTiからなるバリアメタル及びアルミニウム配線105の積層膜から成っている。尚、上記バリアメタルはTiNまたはTi/TiNの積層膜でもよい。また、アルミニウム配線はAl-SiまたはAl-Si-Cuから成っている。
本発明にかかる半導体装置の第二実施例を詳細に説明する。図2は本発明の半導体装置のPAD中耐圧構造の模式的断面図である。
シリコン半導体基板101上にフィールド酸化膜102を形成し、その上にシリコン窒化膜103を介してTiからなるバリアメタル及びアルミニウム配線105の積層膜から成っている。尚、上記バリアメタルはTiNまたはTi/TiNの積層膜でもよく、アルミニウム配線はAl-SiまたはAl-Si-Cuから成っている。また、シリコン窒化膜の変わりにSiON膜を使用してもよい。
シリコン半導体基板101上にフィールド酸化膜102を形成し、その上にシリコン窒化膜103を介してTiからなるバリアメタル及びアルミニウム配線105の積層膜から成っている。尚、上記バリアメタルはTiNまたはTi/TiNの積層膜でもよく、アルミニウム配線はAl-SiまたはAl-Si-Cuから成っている。また、シリコン窒化膜の変わりにSiON膜を使用してもよい。
図3は、本発明にかかる半導体装置の第一実施例のPAD構造の製造方法を示す工程順断面図である。
まず、工程aにおいて、シリコン基板101表面に酸化膜103を形成する。
工程bにおいてCVD法(Chemical Vapor Deposition)もしくはスパッタ法により多結晶シリコン膜102を酸化膜103上に堆積させる。本発明品では4000Åのポリシリコンを形成し、N型化した。このポリシリコン603にイオン注入ないし不純物核酸炉により不純物元素である燐を高濃度注入する。注入濃度はイオン注入/ポリシリコン膜厚=2E19atoms/cm3以上にする。尚、ポリシリコンは必ずしもN型化する必要はなく、イオン注入ないし不純物拡散炉により不純物元素であるボロンを高濃度注入し、P型化してもよい。
工程bにおいてCVD法(Chemical Vapor Deposition)もしくはスパッタ法により多結晶シリコン膜102を酸化膜103上に堆積させる。本発明品では4000Åのポリシリコンを形成し、N型化した。このポリシリコン603にイオン注入ないし不純物核酸炉により不純物元素である燐を高濃度注入する。注入濃度はイオン注入/ポリシリコン膜厚=2E19atoms/cm3以上にする。尚、ポリシリコンは必ずしもN型化する必要はなく、イオン注入ないし不純物拡散炉により不純物元素であるボロンを高濃度注入し、P型化してもよい。
その後、フォトリソグラフィー法とドライエッチング法により多結晶シリコン膜103をパターニングした様子を示している。
工程Cはフォトレジストを除去し前面に例えばBPSG層間膜104を成膜する。この層間膜は例えばCVD法等により形成され引き続き900〜950℃で30分〜2時間程度の熱処理により平坦化される。続いて層間膜104を選択的にエッチングしポリシリコン膜103にコンタクトホール107を形成する。本発明では前記コンタクトホールはドライエッチング後ウェットエッチングによりラウンドエッチを行った。その後イオン注入した不純物の活性化及びコンタクト形状改善を行うために熱処理を行う。本発明では800〜1050℃で3分以内の熱処理を行った。
工程Cはフォトレジストを除去し前面に例えばBPSG層間膜104を成膜する。この層間膜は例えばCVD法等により形成され引き続き900〜950℃で30分〜2時間程度の熱処理により平坦化される。続いて層間膜104を選択的にエッチングしポリシリコン膜103にコンタクトホール107を形成する。本発明では前記コンタクトホールはドライエッチング後ウェットエッチングによりラウンドエッチを行った。その後イオン注入した不純物の活性化及びコンタクト形状改善を行うために熱処理を行う。本発明では800〜1050℃で3分以内の熱処理を行った。
続いて工程dにおいて真空蒸着あるいはスパッタリング等によりバリアメタル及びアルミニウム配線105を全面的に成膜した後フォトリソグラフィ法及びエッチングを行いパターニングされたPADを形成する。本実験ではTiN/Tiの積層膜をバリアメタルとして、Al-Si-Cuをアルミニウム配線として使用した。尚、TiNやTi単層をバリアメタルとして、また、Al-Siをアルミニウム配線として使用してもよい。
最後に、工程eにおいて、基板の全体を表面保護膜106で被覆する。
図4は、本発明にかかる半導体装置の第二実施例のPAD構造の製造方法を示す工程順断面図である。
まず、工程aにおいて、シリコン基板101表面に酸化膜103を形成する。
工程bにおいてCVD法(Chemical Vapor Deposition)もしくはスパッタ法によりシリコン窒化膜102を酸化膜103上に堆積させる。
その後、フォトリソグラフィー法とドライエッチング法によりシリコン窒化膜103をパターニングした様子を示している。
図4は、本発明にかかる半導体装置の第二実施例のPAD構造の製造方法を示す工程順断面図である。
まず、工程aにおいて、シリコン基板101表面に酸化膜103を形成する。
工程bにおいてCVD法(Chemical Vapor Deposition)もしくはスパッタ法によりシリコン窒化膜102を酸化膜103上に堆積させる。
その後、フォトリソグラフィー法とドライエッチング法によりシリコン窒化膜103をパターニングした様子を示している。
工程Cはフォトレジストを除去し前面に例えばBPSG層間膜104を成膜する。この層間膜は例えばCVD法等により形成され引き続き900〜950℃で30分〜2時間程度の熱処理により平坦化される。続いて層間膜104を選択的にエッチングしシリコン窒化膜103にコンタクトホール107を形成する。本発明では前記コンタクトホールはドライエッチング後ウェットエッチングによりラウンドエッチを行った。その後イオン注入した不純物の活性化及びコンタクト形状改善を行うために熱処理を行う。本発明では800〜1050℃で3分以内の熱処理を行った。
続いて工程dにおいて真空蒸着あるいはスパッタリング等によりバリアメタル及びアルミニウム配線105を全面的に成膜した後フォトリソグラフィ法及びエッチングを行いパターニングされたPADを形成する。本実験ではTiN/Tiの積層膜をバリアメタルとして、Al-Si-Cuをアルミニウム配線として使用した。尚、TiNやTi単層をバリアメタルとして、また、Al-Siをアルミニウム配線として使用してもよい。また、シリコン窒化膜の変わりにSiON膜を使用してもよい。
最後に、工程eにおいて、基板の全体を表面保護膜106で被覆する。
最後に、工程eにおいて、基板の全体を表面保護膜106で被覆する。
101 半導体基板
102 フィールド酸化膜
103 多結晶シリコン膜
104 BPSG層間膜
105 メタル配線
106 保護膜
107 コンタクトホール
108 シリコンチッカ膜
102 フィールド酸化膜
103 多結晶シリコン膜
104 BPSG層間膜
105 メタル配線
106 保護膜
107 コンタクトホール
108 シリコンチッカ膜
Claims (19)
- PADを形成するバリアメタルを有するアルミニウム配線を多結晶シリコン膜上に形成することを特徴とする半導体装置。
- 前記バリアメタルがTiNである請求項1記載の半導体装置。
- 前記バリアメタルがTiである請求項1記載の半導体装置。
- 前記バリアメタルがTiN/Tiの積層である請求項1記載の半導体装置。
- 前記アルミニウム配線がAl-Si-Cuである請求項1記載の半導体装置。
- 前記アルミニウム配線がAl-Siである請求項1記載の半導体装置。
- 半導体基板の表面にフィールド酸化膜を形成する工程と、多結晶シリコン膜をCVD法により成膜し、フォトリソグラフィ法およびエッチングにより選択的にパターニングする工程と、前面に不純物を含む層間膜を成膜し、熱処理により平坦化する工程と、真空蒸着あるいはスパッタリング等によりバリアメタルとなる金属材を全面的に成膜した後フォトリソグラフィ法及びエッチングを行い選択的に前記金属材をパターニングする工程と、前記層間膜を選択的にエッチングし前記多結晶シリコン膜上にコンタクトホールを形成する工程と真空蒸着あるいはスパッタリング等により金属材を全面的に成膜した後フォトリソグラフィ法及びエッチングを行い前記金属材をパターニングする工程と、前記半導体基板の全体を表面保護膜で被覆する工程とからなる請求項1記載の半導体装置の製造方法。
- PADを形成するバリアメタルを有するアルミニウム配線をシリコン窒化膜上に形成する半導体装置。
- 前記バリアメタルがTiNである請求項8記載の半導体装置。
- 前記バリアメタルがTiである請求項8記載の半導体装置。
- 前記バリアメタルがTiN/Tiの積層である請求項8記載の半導体装置。
- 前記アルミニウム配線がAl-Si-Cuである請求項8記載の半導体装置。
- 前記アルミニウム配線がAl-Siである請求項8記載の半導体装置。
- PADを形成するバリアメタルを有するアルミニウム配線をSiON膜上に形成する半導体装置。
- 前記バリアメタルがTiNである請求項14記載の半導体装置。
- 前記バリアメタルがTiである請求項14記載の半導体装置。
- 前記バリアメタルがTiN/Tiの積層である請求項14記載の半導体装置。
- 前記アルミニウム配線がAl-Si-Cuである請求項14記載の半導体装置。
- 前記アルミニウム配線がAl-Siである請求項14記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003402788A JP2005183407A (ja) | 2003-11-26 | 2003-12-02 | 半導体装置とその製造方法 |
US10/996,750 US20050127517A1 (en) | 2003-11-26 | 2004-11-24 | Semiconductor device |
CNA2004101038661A CN1622293A (zh) | 2003-11-26 | 2004-11-26 | 半导体器件 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003394897 | 2003-11-26 | ||
JP2003402788A JP2005183407A (ja) | 2003-11-26 | 2003-12-02 | 半導体装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005183407A true JP2005183407A (ja) | 2005-07-07 |
Family
ID=34656177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003402788A Pending JP2005183407A (ja) | 2003-11-26 | 2003-12-02 | 半導体装置とその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20050127517A1 (ja) |
JP (1) | JP2005183407A (ja) |
CN (1) | CN1622293A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7696081B2 (en) | 2007-01-31 | 2010-04-13 | Renesas Technology Corp. | Method of manufacturing semiconductor device that uses both a normal photomask and a phase shift mask for defining interconnect patterns |
JP2014123611A (ja) * | 2012-12-20 | 2014-07-03 | Denso Corp | 半導体装置 |
US9698103B2 (en) | 2014-12-03 | 2017-07-04 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method therefor |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5094981A (en) * | 1990-04-17 | 1992-03-10 | North American Philips Corporation, Signetics Div. | Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C. |
JPH08162425A (ja) * | 1994-12-06 | 1996-06-21 | Mitsubishi Electric Corp | 半導体集積回路装置の製造方法および製造装置 |
JPH11150084A (ja) * | 1997-09-12 | 1999-06-02 | Canon Inc | 半導体装置および基板上への非晶質窒化硅素チタンの形成方法 |
JPH11195753A (ja) * | 1997-10-27 | 1999-07-21 | Seiko Epson Corp | 半導体装置およびその製造方法 |
KR100455829B1 (ko) * | 2001-12-10 | 2004-11-06 | 주식회사 타키오닉스 | 초자기정렬 이종접합 바이폴라 소자 및 그 제조방법 |
JP3688650B2 (ja) * | 2002-03-26 | 2005-08-31 | 株式会社東芝 | 電子デバイスの製造方法 |
US20040157426A1 (en) * | 2003-02-07 | 2004-08-12 | Luc Ouellet | Fabrication of advanced silicon-based MEMS devices |
US6861701B2 (en) * | 2003-03-05 | 2005-03-01 | Advanced Analogic Technologies, Inc. | Trench power MOSFET with planarized gate bus |
US7144750B2 (en) * | 2003-06-12 | 2006-12-05 | Dalsa Semiconductor Inc. | Method of fabricating silicon-based MEMS devices |
-
2003
- 2003-12-02 JP JP2003402788A patent/JP2005183407A/ja active Pending
-
2004
- 2004-11-24 US US10/996,750 patent/US20050127517A1/en not_active Abandoned
- 2004-11-26 CN CNA2004101038661A patent/CN1622293A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7696081B2 (en) | 2007-01-31 | 2010-04-13 | Renesas Technology Corp. | Method of manufacturing semiconductor device that uses both a normal photomask and a phase shift mask for defining interconnect patterns |
US8084279B2 (en) | 2007-01-31 | 2011-12-27 | Renesas Electronics Corporation | Method of manufacturing semiconductor device that uses both a normal photomask and a phase shift mask for defining interconnect patterns |
JP2014123611A (ja) * | 2012-12-20 | 2014-07-03 | Denso Corp | 半導体装置 |
US9698103B2 (en) | 2014-12-03 | 2017-07-04 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method therefor |
Also Published As
Publication number | Publication date |
---|---|
US20050127517A1 (en) | 2005-06-16 |
CN1622293A (zh) | 2005-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6531749B1 (en) | Field effect transistor having a two layered gate electrode | |
JP2006202848A (ja) | 半導体装置とその製造方法 | |
JP2000082682A (ja) | 半導体―絶縁層の製造方法及びそれを有する素子の製造方法 | |
US5767015A (en) | Metal plug with adhesion layer | |
US7274049B2 (en) | Semiconductor assemblies | |
JP3676185B2 (ja) | 半導体装置 | |
JPH10107140A (ja) | 多層配線半導体装置とその製造方法 | |
JP2005183407A (ja) | 半導体装置とその製造方法 | |
JP2006073846A (ja) | 絶縁ゲート型電界効果トランジスタの製法 | |
TW444245B (en) | Process for fabricating semiconductor device improved in step coverage without sacrifice of reliability of lower aluminum line | |
JP3420104B2 (ja) | 抵抗素子の製造方法 | |
JP2011151134A (ja) | 半導体装置、および、半導体装置の製造方法 | |
JP2010045235A (ja) | 電荷結合素子の製造方法 | |
JPH11102877A (ja) | 窒化金属変換方法および半導体装置の製造方法 | |
JP2010165786A (ja) | 半導体装置及びその製造方法 | |
US7601633B2 (en) | Semiconductor device and method for fabricating the same | |
JP3058133B2 (ja) | 半導体装置及びその製造方法 | |
JPH05152557A (ja) | Ccd固体撮像素子およびその製造方法 | |
JP2006269766A (ja) | 半導体装置及びその製造方法 | |
JP4207284B2 (ja) | 半導体装置の製造方法 | |
JP2000164706A (ja) | 半導体装置の製造方法 | |
JP2003218224A (ja) | 半導体装置及びその製造方法 | |
JP3189399B2 (ja) | 半導体装置の製造方法 | |
KR20020055179A (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
WO1998037583A1 (fr) | Procede pour fabriquer un dispositif a semi-conducteurs |