JPH11102877A - 窒化金属変換方法および半導体装置の製造方法 - Google Patents
窒化金属変換方法および半導体装置の製造方法Info
- Publication number
- JPH11102877A JPH11102877A JP9264380A JP26438097A JPH11102877A JP H11102877 A JPH11102877 A JP H11102877A JP 9264380 A JP9264380 A JP 9264380A JP 26438097 A JP26438097 A JP 26438097A JP H11102877 A JPH11102877 A JP H11102877A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride
- metal
- annealing
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 窒化金属の変換方法およびそれを用いた半導
体装置の製造方法に関し、金属層を形成する新奇な方法
を提供することである。 【解決手段】 下地表面の上に、Ｗ、Ｔａ、Ｍｏ、Ｔ
ｉ、Ｎｂ、Ｚｒ、Ｙから成る金属群から選択した少なく
とも１種の金属の窒化物層を形成する工程と、前記窒化
物層の上に酸化物層を形成する工程と、前記窒化物層と
前記酸化物層との積層をアニールし、前記窒化物層の少
なくとも一部を金属に変換する工程とを含む。
体装置の製造方法に関し、金属層を形成する新奇な方法
を提供することである。 【解決手段】 下地表面の上に、Ｗ、Ｔａ、Ｍｏ、Ｔ
ｉ、Ｎｂ、Ｚｒ、Ｙから成る金属群から選択した少なく
とも１種の金属の窒化物層を形成する工程と、前記窒化
物層の上に酸化物層を形成する工程と、前記窒化物層と
前記酸化物層との積層をアニールし、前記窒化物層の少
なくとも一部を金属に変換する工程とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、材料の化学的変換
方法および半導体装置の製造方法に関し、特に窒化金属
の変換方法およびそれを用いた半導体装置の製造方法に
関する。
方法および半導体装置の製造方法に関し、特に窒化金属
の変換方法およびそれを用いた半導体装置の製造方法に
関する。
【０００２】
【従来の技術】高融点金属、特にタングステン、は、そ
の優れた耐熱性、低抵抗率等により、半導体集積回路装
置等において広く利用されている。例えば、多層配線を
有する半導体集積回路装置において、タングステン膜を
用い、絶縁層中に形成された開孔内を埋め込み、導電性
プラグや配線層を形成する技術が用いられている。
の優れた耐熱性、低抵抗率等により、半導体集積回路装
置等において広く利用されている。例えば、多層配線を
有する半導体集積回路装置において、タングステン膜を
用い、絶縁層中に形成された開孔内を埋め込み、導電性
プラグや配線層を形成する技術が用いられている。
【０００３】また、タングステン窒化物等の高融点金属
の窒化物は、半導体と金属間との間の相互拡散を防止す
るバリア性を有し、バリア金属層として利用されてい
る。また、シリコン酸化膜上へのタングステン層の密着
性は乏しいが、これらの層の間にタングステン窒化物層
を形成すると、密着層としての機能を果たす。なお、バ
リア金属層として機能する窒化物層は、タングステン窒
化物層に限らず、Ｔａ、Ｍｏ、Ｔｉ、Ｎｂ、Ｚｒ、Ｙ等
の金属の窒化物にも認められる。これらの金属の窒化物
は、バリア性等の共通した性質を有し、半導体装置等に
おいて同等、均等な役割を果たす材料として期待されて
いる。
の窒化物は、半導体と金属間との間の相互拡散を防止す
るバリア性を有し、バリア金属層として利用されてい
る。また、シリコン酸化膜上へのタングステン層の密着
性は乏しいが、これらの層の間にタングステン窒化物層
を形成すると、密着層としての機能を果たす。なお、バ
リア金属層として機能する窒化物層は、タングステン窒
化物層に限らず、Ｔａ、Ｍｏ、Ｔｉ、Ｎｂ、Ｚｒ、Ｙ等
の金属の窒化物にも認められる。これらの金属の窒化物
は、バリア性等の共通した性質を有し、半導体装置等に
おいて同等、均等な役割を果たす材料として期待されて
いる。
【０００４】以下、タングステンおよびタングステン窒
化物を例に取って説明する。タングステンおよびタング
ステン窒化物層は、化学気相堆積（ＣＶＤ）によって、
ブランケット（毛布）状にも導電表面上へ選択的にも成
長させることができる。また、タングステンおよびタン
グステン窒化物層をスパッタリングや電子ビーム（Ｅ
Ｂ）蒸着等の物理的気相堆積（ＰＶＤ）によっても形成
することができる。近年、プラズマ励起ＣＶＤによるタ
ングステン窒化物層の堆積が注目を集めている。Ｗ層を
直接Ｓｉ表面やＳｉＯ2 表面上に形成すると、以下のよ
うな問題が生じる。
化物を例に取って説明する。タングステンおよびタング
ステン窒化物層は、化学気相堆積（ＣＶＤ）によって、
ブランケット（毛布）状にも導電表面上へ選択的にも成
長させることができる。また、タングステンおよびタン
グステン窒化物層をスパッタリングや電子ビーム（Ｅ
Ｂ）蒸着等の物理的気相堆積（ＰＶＤ）によっても形成
することができる。近年、プラズマ励起ＣＶＤによるタ
ングステン窒化物層の堆積が注目を集めている。Ｗ層を
直接Ｓｉ表面やＳｉＯ2 表面上に形成すると、以下のよ
うな問題が生じる。
【０００５】Ｓｉ表面上に直接Ｗ層を形成した場合、そ
の後の熱処理工程においてＳｉ表面とのシリサイド反応
が生じうる。Ｗシリサイドは、Ｗよりも抵抗率が高く、
所望の低抵抗率が得られない結果となってしまう。ま
た、Ｓｉ中にシリサイド層が侵入すると、ｐｎ接合の破
壊等を生じてしまう。
の後の熱処理工程においてＳｉ表面とのシリサイド反応
が生じうる。Ｗシリサイドは、Ｗよりも抵抗率が高く、
所望の低抵抗率が得られない結果となってしまう。ま
た、Ｓｉ中にシリサイド層が侵入すると、ｐｎ接合の破
壊等を生じてしまう。
【０００６】Ｓｉ／ＳｉＯ2 界面上にＷ層を低圧ＣＶＤ
によって成長しようとすると、Ｗ層による浸食や、シリ
コン中へのトンネル形成等がしばしば生じる。
によって成長しようとすると、Ｗ層による浸食や、シリ
コン中へのトンネル形成等がしばしば生じる。
【０００７】ＳｉＯ2 表面上に形成したＷ層は、密着性
が弱く、容易にＳｉＯ2 表面から剥離してしまう。
が弱く、容易にＳｉＯ2 表面から剥離してしまう。
【０００８】このような理由のため、Ｗ層を配線層等と
して半導体装置に用いる場合、その下層にＴｉＮ層やＷ
Ｎ層を用いることが必要である。
して半導体装置に用いる場合、その下層にＴｉＮ層やＷ
Ｎ層を用いることが必要である。
【０００９】タングステン窒化物層は、ＣＶＤおよび物
理的気相堆積（ＰＶＤ）によって形成することができ
る。現在、半導体集積回路装置において、タングステン
層を配線層として用いる場合には、タングステン層の下
にバリア層としてＴｉＮ層を形成したＷ／ＴｉＮ積層構
造が広く用いられている。近い将来においては、ＴｉＮ
層の代わりにＷＮ層を用いたＷ／ＷＮ積層構造が同様に
広く用いられることになろう。
理的気相堆積（ＰＶＤ）によって形成することができ
る。現在、半導体集積回路装置において、タングステン
層を配線層として用いる場合には、タングステン層の下
にバリア層としてＴｉＮ層を形成したＷ／ＴｉＮ積層構
造が広く用いられている。近い将来においては、ＴｉＮ
層の代わりにＷＮ層を用いたＷ／ＷＮ積層構造が同様に
広く用いられることになろう。
【００１０】Ｓｉ表面上のＷＮ層については、以下のよ
うな興味ある挙動が報告されている（Ｃ．Ｇａｌｅｗｓ
ｋｉ ｅｔ ａｌ：Ａｄｖａｎｃｅｄ Ｍｅｔａｌｉｚ
ａｔｉｏｎ ａｎｄ ｉｎｔｅｒｃｏｎｎｅｃｔ Ｓｙ
ｓｔｅｍ ｆｏｒ ＵＬＳＩＡｐｐｌｉｃａｔｉｏｎｓ
ｉｎ １９９６， Ｊａｐａｎ Ｓｅｓｓｉｏｎ，
Ｅｄｉｔｅｄ ｂｙ Ｋ． Ｔｓｕｂｏｕｃｈｉ）。
うな興味ある挙動が報告されている（Ｃ．Ｇａｌｅｗｓ
ｋｉ ｅｔ ａｌ：Ａｄｖａｎｃｅｄ Ｍｅｔａｌｉｚ
ａｔｉｏｎ ａｎｄ ｉｎｔｅｒｃｏｎｎｅｃｔ Ｓｙ
ｓｔｅｍ ｆｏｒ ＵＬＳＩＡｐｐｌｉｃａｔｉｏｎｓ
ｉｎ １９９６， Ｊａｐａｎ Ｓｅｓｓｉｏｎ，
Ｅｄｉｔｅｄ ｂｙ Ｋ． Ｔｓｕｂｏｕｃｈｉ）。
【００１１】Ｓｉ表面上に直接Ｗ層を堆積した場合と、
ＷＮ層を介してＷ層を堆積した場合とでは、堆積直後の
抵抗率はＷＮ層を介してＷ層を形成した場合が格段に低
い。Ｓｉ表面上に直接形成したＷ層は、高抵抗率のβ−
Ｗ相を多く含み、その後例えば８５０℃でアニールする
ことによりシリサイド化反応が進んでしまう。これに対
し、ＷＮ層を介してＳｉ表面上に形成したＷ層は、低抵
抗率のα−Ｗ層のみを含む。
ＷＮ層を介してＷ層を堆積した場合とでは、堆積直後の
抵抗率はＷＮ層を介してＷ層を形成した場合が格段に低
い。Ｓｉ表面上に直接形成したＷ層は、高抵抗率のβ−
Ｗ相を多く含み、その後例えば８５０℃でアニールする
ことによりシリサイド化反応が進んでしまう。これに対
し、ＷＮ層を介してＳｉ表面上に形成したＷ層は、低抵
抗率のα−Ｗ層のみを含む。
【００１２】堆積直後のＸ線回折の結果は、ＷＮ結晶の
存在を示さない。すなわち、ＷＮ層はアモルファス層で
堆積されていると考えられる。例えば６５０℃でアニー
ルを行うと、Ｗ2 Ｎ結晶の存在が現れる。さらに、８５
０℃のアニールを行うと、ＷＮもＷＳｉも存在しない結
果となる。この時、Ｗ／ＷＮ層であった金属層の抵抗は
純粋なＷと一致する極めて低い抵抗率（１０μΩ・ｃ
ｍ）を示す。
存在を示さない。すなわち、ＷＮ層はアモルファス層で
堆積されていると考えられる。例えば６５０℃でアニー
ルを行うと、Ｗ2 Ｎ結晶の存在が現れる。さらに、８５
０℃のアニールを行うと、ＷＮもＷＳｉも存在しない結
果となる。この時、Ｗ／ＷＮ層であった金属層の抵抗は
純粋なＷと一致する極めて低い抵抗率（１０μΩ・ｃ
ｍ）を示す。
【００１３】オージェー分析によれば、アニール温度を
高くするにつれて積層中のＮ成分が減少する。８５０℃
のアニール後においては、Ｎ成分は測定分解能以下とな
る。この結果はＷＮがＷに変換されたことを示唆し、Ｘ
線回折の結果と一致している。ところでＷ／ＷＮ積層を
Ｓｉ表面上に形成した場合、８５０℃のアニールを行っ
てもシリサイド化反応が生じた形跡は認められない。Ｘ
ＴＥＭの実験によれば、８５０℃でアニールを行ったサ
ンプルにおいて、約１ｎｍ程度の境界層が形成されてい
ることが示される。この薄い境界層が、ＷＮ自身がもは
や安定ではなくなる温度においてもＷとＳｉとの間の反
応を防止しているものと考えられる。
高くするにつれて積層中のＮ成分が減少する。８５０℃
のアニール後においては、Ｎ成分は測定分解能以下とな
る。この結果はＷＮがＷに変換されたことを示唆し、Ｘ
線回折の結果と一致している。ところでＷ／ＷＮ積層を
Ｓｉ表面上に形成した場合、８５０℃のアニールを行っ
てもシリサイド化反応が生じた形跡は認められない。Ｘ
ＴＥＭの実験によれば、８５０℃でアニールを行ったサ
ンプルにおいて、約１ｎｍ程度の境界層が形成されてい
ることが示される。この薄い境界層が、ＷＮ自身がもは
や安定ではなくなる温度においてもＷとＳｉとの間の反
応を防止しているものと考えられる。
【００１４】
【発明が解決しようとする課題】以上説明したように、
Ｗ層は半導体装置において広い可能性を有するが、その
現実的利用においては制限が多かった。
Ｗ層は半導体装置において広い可能性を有するが、その
現実的利用においては制限が多かった。
【００１５】本発明の目的は、金属層を形成する新奇な
方法を提供することである。本発明の他の目的は、金属
窒化物層を用いて金属層を得る、窒化金属変換方法を提
供することである。
方法を提供することである。本発明の他の目的は、金属
窒化物層を用いて金属層を得る、窒化金属変換方法を提
供することである。
【００１６】
【課題を解決するための手段】本発明の１観点によれ
ば、下地表面の上に、Ｗ、Ｔａ、Ｍｏ、Ｔｉ、Ｎｂ、Ｚ
ｒ、Ｙから成る金属群から選択した少なくとも１種の金
属の窒化物層を形成する工程と、前記窒化物層の上に酸
化物層を形成する工程と、前記窒化物層と前記酸化物層
との積層をアニールし、前記窒化物層の少なくとも一部
を金属に変換する工程とを含む窒化金属変換方法が提供
される。
ば、下地表面の上に、Ｗ、Ｔａ、Ｍｏ、Ｔｉ、Ｎｂ、Ｚ
ｒ、Ｙから成る金属群から選択した少なくとも１種の金
属の窒化物層を形成する工程と、前記窒化物層の上に酸
化物層を形成する工程と、前記窒化物層と前記酸化物層
との積層をアニールし、前記窒化物層の少なくとも一部
を金属に変換する工程とを含む窒化金属変換方法が提供
される。
【００１７】金属窒化物層の上に酸化物層を形成し、ア
ニールを行うと、酸化物層は金属窒化物層から雰囲気中
への窒素の通過は許容するが、雰囲気中から金属窒化物
層への窒素の通過は防止する機能を果たすものと考えら
れる。金属窒化物層から雰囲気中に窒素が移動すること
により、金属窒化物層は金属層に変換される。
ニールを行うと、酸化物層は金属窒化物層から雰囲気中
への窒素の通過は許容するが、雰囲気中から金属窒化物
層への窒素の通過は防止する機能を果たすものと考えら
れる。金属窒化物層から雰囲気中に窒素が移動すること
により、金属窒化物層は金属層に変換される。
【００１８】なお、変換された後の金属層は、電気的に
は純粋な金属層とほぼ同等な性質を示すが、下地表面と
の界面にはバリア性、密着性を示すなんらかの残留層が
形成されていると考えられる。
は純粋な金属層とほぼ同等な性質を示すが、下地表面と
の界面にはバリア性、密着性を示すなんらかの残留層が
形成されていると考えられる。
【００１９】
【発明の実施の形態】先ず、本発明の基礎となる実験と
その結果を説明する。
その結果を説明する。
【００２０】図５は、実験に用いた６種類のサンプルの
構成を示す。図５（Ａ１）のサンプルは、シリコン基板
５１の表面上に多結晶シリコン層５２、窒化シリコン層
５３、酸化タンタル層５４、ＷＮ層５５を積層した構成
を有する。図５（Ｂ１）のサンプルは、図５（Ａ１）の
サンプルの表面にさらにシリコン酸化物層５７を形成し
た構成を有する。
構成を示す。図５（Ａ１）のサンプルは、シリコン基板
５１の表面上に多結晶シリコン層５２、窒化シリコン層
５３、酸化タンタル層５４、ＷＮ層５５を積層した構成
を有する。図５（Ｂ１）のサンプルは、図５（Ａ１）の
サンプルの表面にさらにシリコン酸化物層５７を形成し
た構成を有する。
【００２１】図５（Ａ２）のサンプルは、シリコン基板
５１の表面上にシリコン酸化物層５４ａを形成し、その
上にＷＮ層５５を形成した構成を有する。図５（Ｂ２）
のサンプルは、図５（Ａ２）のサンプルの表面上にさら
にシリコン酸化物層５７を形成した構成を有する。
５１の表面上にシリコン酸化物層５４ａを形成し、その
上にＷＮ層５５を形成した構成を有する。図５（Ｂ２）
のサンプルは、図５（Ａ２）のサンプルの表面上にさら
にシリコン酸化物層５７を形成した構成を有する。
【００２２】図５（Ａ３）のサンプルは、シリコン基板
５１の表面上に直接ＷＮ層５５を形成した構成を有す
る。図５（Ｂ３）のサンプルは、図５（Ａ３）のサンプ
ルの表面上にさらにシリコン酸化物層５７を形成した構
成を有する。
５１の表面上に直接ＷＮ層５５を形成した構成を有す
る。図５（Ｂ３）のサンプルは、図５（Ａ３）のサンプ
ルの表面上にさらにシリコン酸化物層５７を形成した構
成を有する。
【００２３】これら６種類のサンプルの構成を、以下の
表に示す。
表に示す。
【００２４】
【表１】 表１において、Ａ／Ｂの表記は、Ｂ層の上にＡ層を形成
した構成を示す。また、材質の後ろの括弧内に示す数値
はその層の厚さを単位ｎｍで示す。
した構成を示す。また、材質の後ろの括弧内に示す数値
はその層の厚さを単位ｎｍで示す。
【００２５】なお、Ｓｉ基板としては、抵抗率１０〜２
０Ω・ｃｍのｐ型基板を用いた。多結晶Ｓｉ層、Ｔａ2
Ｏ5 層は、それぞれＣＶＤで作成した。Ｗ2 Ｎ層は、流
量１００ｓｃｃｍのＷＦ6 、流量５０ｓｃｃｍのＮ
Ｈ3 、および流量１ｓｌｍのＨ2を用い、圧力１Ｔｏｒ
ｒの雰囲気中３５０℃の基板温度でプラズマ励起ＣＶＤ
により形成した。
０Ω・ｃｍのｐ型基板を用いた。多結晶Ｓｉ層、Ｔａ2
Ｏ5 層は、それぞれＣＶＤで作成した。Ｗ2 Ｎ層は、流
量１００ｓｃｃｍのＷＦ6 、流量５０ｓｃｃｍのＮ
Ｈ3 、および流量１ｓｌｍのＨ2を用い、圧力１Ｔｏｒ
ｒの雰囲気中３５０℃の基板温度でプラズマ励起ＣＶＤ
により形成した。
【００２６】サンプルＡ１、Ｂ１のＳｉＮ層はｐｏｌｙ
−ＳｉをＲＴＮ（急速熱窒化）により形成した。サンプ
ルＢ１、Ｂ２、Ｂ３の最上層であるＳｉＯ2 層は、ＥＣ
ＲプラズマＣＶＤにより形成した。なお、サンプルＡ
２、Ｂ２のＳｉ基板上のＳｉＯ 2 層は熱酸化により形成
した。
−ＳｉをＲＴＮ（急速熱窒化）により形成した。サンプ
ルＢ１、Ｂ２、Ｂ３の最上層であるＳｉＯ2 層は、ＥＣ
ＲプラズマＣＶＤにより形成した。なお、サンプルＡ
２、Ｂ２のＳｉ基板上のＳｉＯ 2 層は熱酸化により形成
した。
【００２７】図６は、図５に示す６種類のサンプルを形
成後、種々の温度でアニール処理を行った後の金属層の
抵抗率を、堆積したままのサンプルの抵抗率と共に示す
グラフである。横軸はアニール温度を℃で示し、縦軸は
抵抗率をμΩ・ｃｍで示す。アニール処理は、１×１０
-6Ｔｏｒｒ以下の圧力の真空雰囲気中で３０分間、６０
０℃、７００℃、８００℃、９００℃でそれぞれ行っ
た。
成後、種々の温度でアニール処理を行った後の金属層の
抵抗率を、堆積したままのサンプルの抵抗率と共に示す
グラフである。横軸はアニール温度を℃で示し、縦軸は
抵抗率をμΩ・ｃｍで示す。アニール処理は、１×１０
-6Ｔｏｒｒ以下の圧力の真空雰囲気中で３０分間、６０
０℃、７００℃、８００℃、９００℃でそれぞれ行っ
た。
【００２８】堆積したままのＷＮ層の抵抗率は、堆積条
件などによって影響を受ける。本実験に用いた厚さ１０
０ｎｍのＷＮ層は、２００μΩ・ｃｍ程度の良好な低抵
抗率を示した。特に、Ｔａ2 Ｏ5 層上のＷＮ層は、約１
９０μΩ・ｃｍの低い抵抗率を示している。
件などによって影響を受ける。本実験に用いた厚さ１０
０ｎｍのＷＮ層は、２００μΩ・ｃｍ程度の良好な低抵
抗率を示した。特に、Ｔａ2 Ｏ5 層上のＷＮ層は、約１
９０μΩ・ｃｍの低い抵抗率を示している。
【００２９】６００℃のアニールにおいては、全てのサ
ンプルが堆積直後の抵抗率よりも高い抵抗率を示した。
ンプルが堆積直後の抵抗率よりも高い抵抗率を示した。
【００３０】７００℃のアニール処理においては、サン
プルＡ１、Ｂ１の抵抗率は６００℃のアニール処理後よ
りもさらに高い抵抗率を示した。その他のサンプルＡ
２、Ｂ２、Ａ３、Ｂ３は７００℃のアニール処理後は、
６００℃のアニール処理後よりも低い抵抗率を示した。
この結果は、ＷＮ層の下地としてＴａ2 Ｏ5 層を用いる
と、他の下地層とは異なる効果があることを示してい
る。
プルＡ１、Ｂ１の抵抗率は６００℃のアニール処理後よ
りもさらに高い抵抗率を示した。その他のサンプルＡ
２、Ｂ２、Ａ３、Ｂ３は７００℃のアニール処理後は、
６００℃のアニール処理後よりも低い抵抗率を示した。
この結果は、ＷＮ層の下地としてＴａ2 Ｏ5 層を用いる
と、他の下地層とは異なる効果があることを示してい
る。
【００３１】８００℃のアニール処理を行うと、サンプ
ルＡ１、Ｂ１の抵抗率は、急激な低下を示している。特
にサンプルＢ１の抵抗率の低下が著しい。これに対し、
他のサンプルＡ２、Ｂ２、Ａ３、Ｂ３の抵抗率は、６０
０℃〜８００℃の温度領域においてほぼリニアなゆるや
かな減少を示している。
ルＡ１、Ｂ１の抵抗率は、急激な低下を示している。特
にサンプルＢ１の抵抗率の低下が著しい。これに対し、
他のサンプルＡ２、Ｂ２、Ａ３、Ｂ３の抵抗率は、６０
０℃〜８００℃の温度領域においてほぼリニアなゆるや
かな減少を示している。
【００３２】９００℃のアニール処理を行うと、全ての
サンプルの抵抗率は急激に低下している。なお、サンプ
ルＡ１、Ｂ１の抵抗率は温度７００℃〜９００℃の範囲
内においてほぼリニアな減少を示している。
サンプルの抵抗率は急激に低下している。なお、サンプ
ルＡ１、Ｂ１の抵抗率は温度７００℃〜９００℃の範囲
内においてほぼリニアな減少を示している。
【００３３】９００℃のアニール処理後、最上層にシリ
コン酸化物を有さないサンプルＡ１、Ａ２、Ａ３の抵抗
率はそれぞれ８９μΩ・ｃｍ、１８５μΩ・ｃｍ、９７
μΩ・ｃｍとなった。これらの抵抗率も十分低い値であ
る。最上層にシリコン酸化物層を有するサンプルＢ１、
Ｂ２、Ｂ３の抵抗率は、９００℃のアニール処理後著し
く低い値となり、それぞれ１９μΩ・ｃｍ、１９μΩ・
ｃｍ、１７μΩ・ｃｍとなった。Ｎ2 中、９００℃３０
分間のアニール処理を行った場合は、ＥＣＲで作成した
ＳｉＯ2 最上層で覆われたサンプル（Ｂ1 、Ｂ2 、
Ｂ3 ）のアニール後の抵抗率はやはり２０μΩｃｍに減
少する。しかし、ＥＣＲ−ＳｉＯ2 最上層を有さないサ
ンプル（Ａ１、Ａ２、Ａ３）の抵抗率は、窒化タングス
テン中の窒素濃度の上昇によりアニール後１０００μΩ
ｃｍ以上の値に増加する。これらサンプルＢ１、Ｂ２、
Ｂ３の抵抗率は、純粋なＷの抵抗率に近く極めて低い値
である。
コン酸化物を有さないサンプルＡ１、Ａ２、Ａ３の抵抗
率はそれぞれ８９μΩ・ｃｍ、１８５μΩ・ｃｍ、９７
μΩ・ｃｍとなった。これらの抵抗率も十分低い値であ
る。最上層にシリコン酸化物層を有するサンプルＢ１、
Ｂ２、Ｂ３の抵抗率は、９００℃のアニール処理後著し
く低い値となり、それぞれ１９μΩ・ｃｍ、１９μΩ・
ｃｍ、１７μΩ・ｃｍとなった。Ｎ2 中、９００℃３０
分間のアニール処理を行った場合は、ＥＣＲで作成した
ＳｉＯ2 最上層で覆われたサンプル（Ｂ1 、Ｂ2 、
Ｂ3 ）のアニール後の抵抗率はやはり２０μΩｃｍに減
少する。しかし、ＥＣＲ−ＳｉＯ2 最上層を有さないサ
ンプル（Ａ１、Ａ２、Ａ３）の抵抗率は、窒化タングス
テン中の窒素濃度の上昇によりアニール後１０００μΩ
ｃｍ以上の値に増加する。これらサンプルＢ１、Ｂ２、
Ｂ３の抵抗率は、純粋なＷの抵抗率に近く極めて低い値
である。
【００３４】これらの実験結果から、ＷＮ層の上にＳｉ
Ｏ2 層を形成し、適当な温度でアニール処理を行うと、
極めて低抵抗のＷ層が得られることが推定される。サン
プルＢ２のように下地がＳｉであっても、ほぼ純粋なＷ
層が得られていると考えられる。
Ｏ2 層を形成し、適当な温度でアニール処理を行うと、
極めて低抵抗のＷ層が得られることが推定される。サン
プルＢ２のように下地がＳｉであっても、ほぼ純粋なＷ
層が得られていると考えられる。
【００３５】もし、Ｓｉの上に直接Ｗ層を堆積し、９０
０℃の熱処理を行えば、シリサイド化反応が生じ、ＷＳ
ｉ2 等のタングステンシリサイドＷＳｉが生じる。ＷＳ
ｉはＷより抵抗率が高いため上述のような低抵抗率は得
られない。ＷＳｉが生じていないことは、ＷＮ層がＷ層
に変換されても、Ｓｉとの界面にシリサイド化を防止す
る何らかの残留層が存在することを示唆している。但
し、残留層の組成等は未だ不明である。
０℃の熱処理を行えば、シリサイド化反応が生じ、ＷＳ
ｉ2 等のタングステンシリサイドＷＳｉが生じる。ＷＳ
ｉはＷより抵抗率が高いため上述のような低抵抗率は得
られない。ＷＳｉが生じていないことは、ＷＮ層がＷ層
に変換されても、Ｓｉとの界面にシリサイド化を防止す
る何らかの残留層が存在することを示唆している。但
し、残留層の組成等は未だ不明である。
【００３６】各サンプルの性質を調べるため、さらに種
々の実験を行った。図７は、Ｘ線回折の結果を示す。グ
ラフの上部にサンプルＢ１のＸ線回折の結果を示し、グ
ラフの下部にサンプルＡ１の結果を示す。各サンプルは
堆積したままのもの、６００℃のアニール処理を行った
もの、７００℃のアニール処理を行ったもの、８００℃
のアニール処理を行ったもの、９００℃のアニール処理
を行ったものを図中順次上方向にずらして示している。
堆積したままのサンプルは、最上層に酸化物層を有する
サンプルＢ１も有さないサンプルＡ１も共にＷＮに関連
するピークをほとんど示さず、ほぼアモルファス層であ
ることを示している。
々の実験を行った。図７は、Ｘ線回折の結果を示す。グ
ラフの上部にサンプルＢ１のＸ線回折の結果を示し、グ
ラフの下部にサンプルＡ１の結果を示す。各サンプルは
堆積したままのもの、６００℃のアニール処理を行った
もの、７００℃のアニール処理を行ったもの、８００℃
のアニール処理を行ったもの、９００℃のアニール処理
を行ったものを図中順次上方向にずらして示している。
堆積したままのサンプルは、最上層に酸化物層を有する
サンプルＢ１も有さないサンプルＡ１も共にＷＮに関連
するピークをほとんど示さず、ほぼアモルファス層であ
ることを示している。
【００３７】サンプルＡ１においては、６００℃〜９０
０℃のアニール処理を行うと、ＷＮの結晶に由来するピ
ークが徐々に明確に現れている。回折角２θ＝４３．８
°、６３，８°、７６．４°のピークはそれぞれＷ2 Ｎ
の（２００）、（２２０）、（３１１）の結晶面に対応
する。２θ＝３７．５°のピークは（１１１）面を表
す。
０℃のアニール処理を行うと、ＷＮの結晶に由来するピ
ークが徐々に明確に現れている。回折角２θ＝４３．８
°、６３，８°、７６．４°のピークはそれぞれＷ2 Ｎ
の（２００）、（２２０）、（３１１）の結晶面に対応
する。２θ＝３７．５°のピークは（１１１）面を表
す。
【００３８】なお、（１１１）結晶方向を有するＷ2 Ｎ
層は、その上にＡｌ層を堆積した時に（１１１）配向を
実現する好適な下地層を提供する。
層は、その上にＡｌ層を堆積した時に（１１１）配向を
実現する好適な下地層を提供する。
【００３９】ＷＮ層の上にシリコン酸化物層を有するサ
ンプルＢ１においては、アニール温度が６００℃から８
００℃と上昇するにつれ、サンプルＡ１と同様Ｗ2 Ｎの
（１１１）、（２００）、（２２０）、（３１１）のピ
ークが観察される外、アニール温度８００℃、９００℃
の測定結果においては、純粋なＷに起因する（１１
０）、（２００）、（２１１）のピークが発生してい
る。特に、９００℃のアニール処理後におては、Ｗ2 Ｎ
のピークは消滅し、Ｗのピークのみが観察される。
ンプルＢ１においては、アニール温度が６００℃から８
００℃と上昇するにつれ、サンプルＡ１と同様Ｗ2 Ｎの
（１１１）、（２００）、（２２０）、（３１１）のピ
ークが観察される外、アニール温度８００℃、９００℃
の測定結果においては、純粋なＷに起因する（１１
０）、（２００）、（２１１）のピークが発生してい
る。特に、９００℃のアニール処理後におては、Ｗ2 Ｎ
のピークは消滅し、Ｗのピークのみが観察される。
【００４０】この実験結果は、９００℃のアニール処理
を行うと、Ｗ2 Ｎ層はほぼ完全にＷ層に変換されること
を示している。
を行うと、Ｗ2 Ｎ層はほぼ完全にＷ層に変換されること
を示している。
【００４１】図６に示すように、下地層がＴａ2 Ｏ5 層
の場合、その上のＷＮ層は他の下地層上のサンプルとは
異なる挙動を示した。
の場合、その上のＷＮ層は他の下地層上のサンプルとは
異なる挙動を示した。
【００４２】図８は、Ｔａ2 Ｏ5 層の上にＷ2 Ｎ層を堆
積し、その上にシリコン酸化物層を形成しなかったサン
プルＡ１について行った、２次イオン質量分析（ＳＩＭ
Ｓ）測定の結果を示す。図８（Ａ）に堆積したままの膜
の測定結果を示し、図８（Ｂ）に９００℃でアニール処
理を行った後の測定結果を示す。９００℃のアニール処
理後は、ＯとＣの成分が増加していることが判る。ま
た、Ｗ2 Ｎ層とＴａ2 Ｏ 5 層との間に、遷移層が形成さ
れていることが認められる。なお、８００℃以下のアニ
ール処理においては、Ｗ2 Ｎ層中のＷは、Ｔａ2 Ｏ5 層
中に拡散しないことが認められた。
積し、その上にシリコン酸化物層を形成しなかったサン
プルＡ１について行った、２次イオン質量分析（ＳＩＭ
Ｓ）測定の結果を示す。図８（Ａ）に堆積したままの膜
の測定結果を示し、図８（Ｂ）に９００℃でアニール処
理を行った後の測定結果を示す。９００℃のアニール処
理後は、ＯとＣの成分が増加していることが判る。ま
た、Ｗ2 Ｎ層とＴａ2 Ｏ 5 層との間に、遷移層が形成さ
れていることが認められる。なお、８００℃以下のアニ
ール処理においては、Ｗ2 Ｎ層中のＷは、Ｔａ2 Ｏ5 層
中に拡散しないことが認められた。
【００４３】以上の実験結果から、ＷＮ層の上にＳｉＯ
2 層を形成し、８００℃以上の温度、好ましくは８００
℃〜９００℃の範囲の温度でアニールを行うことによ
り、ＷＮ層をＷ層に変換することができることが判る。
なお、アニール処理中の雰囲気は、窒素、アルゴン、ヘ
リウム、真空が好ましい。窒素雰囲気中でアニール処理
を行っても、ＷＮ層がＷ層に変換されることが確認され
た。雰囲気がＮ2 であっても、ＷＮ層をシリコン酸化物
層で覆えばＷＮ層のＮが効率的に雰囲気中に放出され
る。
2 層を形成し、８００℃以上の温度、好ましくは８００
℃〜９００℃の範囲の温度でアニールを行うことによ
り、ＷＮ層をＷ層に変換することができることが判る。
なお、アニール処理中の雰囲気は、窒素、アルゴン、ヘ
リウム、真空が好ましい。窒素雰囲気中でアニール処理
を行っても、ＷＮ層がＷ層に変換されることが確認され
た。雰囲気がＮ2 であっても、ＷＮ層をシリコン酸化物
層で覆えばＷＮ層のＮが効率的に雰囲気中に放出され
る。
【００４４】ＷＮ層をシリコン酸化物層で覆わず、窒素
雰囲気中でアニールを行うと、ＷＮ層のＮ成分が増加す
ることが認められた。この結果自身は極めて当然の結果
と考えられるが、シリコン酸化物層でＷＮ層を覆った場
合の結果と併せて考えると、シリコン酸化物層の方向性
フィルタ的機能が明らかにされる。
雰囲気中でアニールを行うと、ＷＮ層のＮ成分が増加す
ることが認められた。この結果自身は極めて当然の結果
と考えられるが、シリコン酸化物層でＷＮ層を覆った場
合の結果と併せて考えると、シリコン酸化物層の方向性
フィルタ的機能が明らかにされる。
【００４５】なお、上述の実験はＷ2 Ｎ層の上にＳｉＯ
2 層を積層して行ったが、同様の結果は、窒化物層とし
てＷＮ層、ＴａＮ層、ＴｉＮ層、ＮｂＮ層、ＺｒＮ層、
ＹＮ層、ＭｏＮ層を用いても期待できる。これらの材料
はバリア金属として類似の性質を有することが知られて
いる。また、窒化物層の上に形成する層も、ＳｉＯ2の
代わりに他の酸化物層を用いてもよいであろう。
2 層を積層して行ったが、同様の結果は、窒化物層とし
てＷＮ層、ＴａＮ層、ＴｉＮ層、ＮｂＮ層、ＺｒＮ層、
ＹＮ層、ＭｏＮ層を用いても期待できる。これらの材料
はバリア金属として類似の性質を有することが知られて
いる。また、窒化物層の上に形成する層も、ＳｉＯ2の
代わりに他の酸化物層を用いてもよいであろう。
【００４６】図１は、本発明の実施例による半導体装置
の製造方法を示す半導体基板の断面図である。
の製造方法を示す半導体基板の断面図である。
【００４７】図１（Ａ）に示すように、シリコン基板１
表面に、ｐ型ウエル２、ｎ型ウエル３を形成する。ｐ型
ウエル２、ｎ型ウエル３を形成した後、通常の局所酸化
（ＬＯＣＯＳ）により、シリコン基板１表面にフィール
ド酸化膜４を形成する。フィールド酸化膜４形成後、フ
ィールド酸化膜で囲まれた活性領域表面に例えば厚さ５
ｎｍのゲート酸化膜５を熱酸化により形成する。
表面に、ｐ型ウエル２、ｎ型ウエル３を形成する。ｐ型
ウエル２、ｎ型ウエル３を形成した後、通常の局所酸化
（ＬＯＣＯＳ）により、シリコン基板１表面にフィール
ド酸化膜４を形成する。フィールド酸化膜４形成後、フ
ィールド酸化膜で囲まれた活性領域表面に例えば厚さ５
ｎｍのゲート酸化膜５を熱酸化により形成する。
【００４８】ゲート酸化膜５形成後、その上に多結晶シ
リコン層６を厚さ約１５０ｎｍ、ＣＶＤにより形成す
る。なお、多結晶シリコン層６には、レジストマスクを
用いたイオン注入により、不純物を添加する。ｎ型領域
とすべき領域にはＰ+ イオン、ｐ型領域とすべき領域に
はＢ+ イオンを高濃度にイオン注入し、ｎ+ 型多結晶シ
リコン層６ｎ、ｐ+ 型多結晶シリコン層６ｐを作成す
る。なお、多結晶シリコンの代わりにアモルファスシリ
コンを堆積してもよい。
リコン層６を厚さ約１５０ｎｍ、ＣＶＤにより形成す
る。なお、多結晶シリコン層６には、レジストマスクを
用いたイオン注入により、不純物を添加する。ｎ型領域
とすべき領域にはＰ+ イオン、ｐ型領域とすべき領域に
はＢ+ イオンを高濃度にイオン注入し、ｎ+ 型多結晶シ
リコン層６ｎ、ｐ+ 型多結晶シリコン層６ｐを作成す
る。なお、多結晶シリコンの代わりにアモルファスシリ
コンを堆積してもよい。
【００４９】多結晶シリコン層６の上に、Ｗ2 Ｎ層７を
厚さ約１００ｎｍ形成する。たとえば、流量１００ｓｃ
ｃｍのＷＦ6 、流量５０ｓｃｃｍのＮＨ3 、流量１ｓｌ
ｍのＨ2 を用いたＣＶＤにより、基板温度約３５０℃で
Ｗ2 Ｎ層を形成する。
厚さ約１００ｎｍ形成する。たとえば、流量１００ｓｃ
ｃｍのＷＦ6 、流量５０ｓｃｃｍのＮＨ3 、流量１ｓｌ
ｍのＨ2 を用いたＣＶＤにより、基板温度約３５０℃で
Ｗ2 Ｎ層を形成する。
【００５０】Ｗ2 Ｎ層７堆積後、厚さ約１００ｎｍのＳ
ｉＯ2 層８を形成する。たとえば、ＳｉＨ4 とＯ2 を用
いたＥＣＲプラズマＣＶＤによりＳｉＯ2 層を堆積す
る。
ｉＯ2 層８を形成する。たとえば、ＳｉＨ4 とＯ2 を用
いたＥＣＲプラズマＣＶＤによりＳｉＯ2 層を堆積す
る。
【００５１】このようにシリコン基板１表面上に積層構
造を形成した後、Ｎ2 雰囲気中８５０℃で約３０分間の
アニール処理を行う。このアニール処理により、上述の
実験結果が示すように、Ｗ2 Ｎ層中のＮがＳｉＯ2 を通
過してＮ2 雰囲気中に移動し、Ｗ2 Ｎ層７は、Ｗ層に変
化する。なお、便宜上Ｗ層に変換された後もＷ2 Ｎ層と
呼ぶ。
造を形成した後、Ｎ2 雰囲気中８５０℃で約３０分間の
アニール処理を行う。このアニール処理により、上述の
実験結果が示すように、Ｗ2 Ｎ層中のＮがＳｉＯ2 を通
過してＮ2 雰囲気中に移動し、Ｗ2 Ｎ層７は、Ｗ層に変
化する。なお、便宜上Ｗ層に変換された後もＷ2 Ｎ層と
呼ぶ。
【００５２】図１（Ｂ）に示すように、積層構造の上に
レジストパターンを形成し、ＳｉＯ 2 層８、変換された
Ｗ2 Ｎ層（Ｗ層）７、多結晶シリコン層６、ゲート酸化
膜５をパターニングする。なお、Ｗ2 Ｎ層７は、Ｗ層７
ａと、多結晶シリコン層６との界面に形成される残留層
７ｂとを含む。残留層７ｂは、上述のようにその組成等
は未だ判明しないが、変換したＷ層７ａとその下の多結
晶シリコン層６との間に存在し、ＷとＳｉとの反応を防
止する機能を有する。
レジストパターンを形成し、ＳｉＯ 2 層８、変換された
Ｗ2 Ｎ層（Ｗ層）７、多結晶シリコン層６、ゲート酸化
膜５をパターニングする。なお、Ｗ2 Ｎ層７は、Ｗ層７
ａと、多結晶シリコン層６との界面に形成される残留層
７ｂとを含む。残留層７ｂは、上述のようにその組成等
は未だ判明しないが、変換したＷ層７ａとその下の多結
晶シリコン層６との間に存在し、ＷとＳｉとの反応を防
止する機能を有する。
【００５３】パターニングしたゲート構造をマスクと
し、さらにｎ型領域、ｐ型領域を打ち分けるためのレジ
ストマスクを形成し、活性領域内にｎ型不純物、ｐ型不
純物をイオン注入し、ｎ型ソース／ドレイン領域９ｎ、
ｐ型ソース／ドレイン領域９ｐを形成する。このように
して、ＣＭＯＳトランジスタ構造が形成される。イオン
注入前、またはイオン注入の後、レジストマスクは除去
する。その後、ソース／ドレイン領域にそれぞれ電極を
形成し、配線で接続することにより、ＣＭＯＳトランジ
スタ回路が形成される。
し、さらにｎ型領域、ｐ型領域を打ち分けるためのレジ
ストマスクを形成し、活性領域内にｎ型不純物、ｐ型不
純物をイオン注入し、ｎ型ソース／ドレイン領域９ｎ、
ｐ型ソース／ドレイン領域９ｐを形成する。このように
して、ＣＭＯＳトランジスタ構造が形成される。イオン
注入前、またはイオン注入の後、レジストマスクは除去
する。その後、ソース／ドレイン領域にそれぞれ電極を
形成し、配線で接続することにより、ＣＭＯＳトランジ
スタ回路が形成される。
【００５４】図１の実施例においては、多結晶ゲート電
極層に引き続き、ＷＮ層、シリコン酸化物層を続けて堆
積し、パターニングする前にアニール処理を行って、Ｗ
Ｎ層をＷ層に変換した。アニール処理は、他のタイミン
グで行うこともできる。
極層に引き続き、ＷＮ層、シリコン酸化物層を続けて堆
積し、パターニングする前にアニール処理を行って、Ｗ
Ｎ層をＷ層に変換した。アニール処理は、他のタイミン
グで行うこともできる。
【００５５】図２は、本発明の他の実施例による半導体
装置の製造方法を示す。図２（Ａ）は、図１（Ａ）に示
す工程と同様の工程により、シリコン基板１表面上に積
層構造を形成した後、レジストマスクを用いてゲート電
極をパターニングし、その後ＥＣＲプラズマＣＶＤ等に
より、ＳｉＯ2 層１１を形成し、引き続き異方性プラズ
マエッチングを行ってゲート電極構造側壁上にのみＳｉ
Ｏ2 層のサイドウォール１１を残した構造を示す。
装置の製造方法を示す。図２（Ａ）は、図１（Ａ）に示
す工程と同様の工程により、シリコン基板１表面上に積
層構造を形成した後、レジストマスクを用いてゲート電
極をパターニングし、その後ＥＣＲプラズマＣＶＤ等に
より、ＳｉＯ2 層１１を形成し、引き続き異方性プラズ
マエッチングを行ってゲート電極構造側壁上にのみＳｉ
Ｏ2 層のサイドウォール１１を残した構造を示す。
【００５６】なお、サイドウォール１１形成前に、ＬＤ
Ｄ構造形成用のイオン注入を行い、ｐ型ウエル２内に低
濃度ｎ型領域１０ｎ、ｎ型ウエル３内に低濃度ｐ型領域
１０ｐを形成している。サイドウォール１１を形成した
状態において、Ｎ2 雰囲気中で８５０℃、約３０分間の
アニール処理を行う。
Ｄ構造形成用のイオン注入を行い、ｐ型ウエル２内に低
濃度ｎ型領域１０ｎ、ｎ型ウエル３内に低濃度ｐ型領域
１０ｐを形成している。サイドウォール１１を形成した
状態において、Ｎ2 雰囲気中で８５０℃、約３０分間の
アニール処理を行う。
【００５７】Ｗ2 Ｎ層７は、その上面をＳｉＯ2 層８で
覆われ、側面をＳｉＯ2 のサイドウォール１１によって
覆われている。Ｗ2 Ｎ層７からＮが雰囲気中に放出され
ることにより、Ｗ2 Ｎ層７はＷ層に変換される。
覆われ、側面をＳｉＯ2 のサイドウォール１１によって
覆われている。Ｗ2 Ｎ層７からＮが雰囲気中に放出され
ることにより、Ｗ2 Ｎ層７はＷ層に変換される。
【００５８】図２（Ｂ）に示すように、アニール処理後
ゲート電極構造とレジストパターンをマスクとし、ｎ型
不純物、ｐ型不純物のイオン注入を行い、高濃度ｎ型領
域１２ｎ、高濃度ｐ型領域１２ｐを作成する。以後、電
極、配線等を形成し、ＣＭＯＳ半導体装置を形成する。
ゲート電極構造とレジストパターンをマスクとし、ｎ型
不純物、ｐ型不純物のイオン注入を行い、高濃度ｎ型領
域１２ｎ、高濃度ｐ型領域１２ｐを作成する。以後、電
極、配線等を形成し、ＣＭＯＳ半導体装置を形成する。
【００５９】以上、Ｗ層と多結晶Ｓｉ層の積層で形成さ
れたゲート電極を有するＭＯＳトランジスタを作成する
方法を説明した。ＷＮ層から変換したＷ層は、他の部材
にも利用することができる。
れたゲート電極を有するＭＯＳトランジスタを作成する
方法を説明した。ＷＮ層から変換したＷ層は、他の部材
にも利用することができる。
【００６０】図３は、上下配線層間の接続用プラグとし
てＷ層を形成する場合を示す。図３（Ａ）に示すよう
に、半導体基板２０は、その表面の一部に導電領域２１
を含む。導電領域２１は、Ｓｉ領域でもＳｉ表面に形成
した配線層でも、Ｓｉ表面上の絶縁層の上に形成した配
線層でもよい。半導体基板２０の表面に、導電領域２１
を覆って酸化膜２２が形成される。
てＷ層を形成する場合を示す。図３（Ａ）に示すよう
に、半導体基板２０は、その表面の一部に導電領域２１
を含む。導電領域２１は、Ｓｉ領域でもＳｉ表面に形成
した配線層でも、Ｓｉ表面上の絶縁層の上に形成した配
線層でもよい。半導体基板２０の表面に、導電領域２１
を覆って酸化膜２２が形成される。
【００６１】図３（Ｂ）に示すように、酸化膜２２の表
面上にさらに窒化膜２３が形成される。窒化膜２３は、
後のエッチバック処理または研磨処理、およびエッチン
グ処理においてストッパとしての機能を果たす。
面上にさらに窒化膜２３が形成される。窒化膜２３は、
後のエッチバック処理または研磨処理、およびエッチン
グ処理においてストッパとしての機能を果たす。
【００６２】図３（Ｃ）に示すように、窒化膜２３の表
面上にレジストパターン２４が形成され、このレジスト
パターン２４をエッチングマスクとし、開孔２５が窒化
膜２３、酸化膜２２を貫通して形成される。なお、開孔
２５の底部には、シリコン基板２０表面の導電領域２１
が露出する。
面上にレジストパターン２４が形成され、このレジスト
パターン２４をエッチングマスクとし、開孔２５が窒化
膜２３、酸化膜２２を貫通して形成される。なお、開孔
２５の底部には、シリコン基板２０表面の導電領域２１
が露出する。
【００６３】図３（Ｄ）に示すように、開孔２５を形成
した基板表面上に、ＷＮ層２６をプラズマ励起ＣＶＤに
より堆積する。ＷＮ層２６は、開口２５を十分埋め戻す
厚さとする。
した基板表面上に、ＷＮ層２６をプラズマ励起ＣＶＤに
より堆積する。ＷＮ層２６は、開口２５を十分埋め戻す
厚さとする。
【００６４】図３（Ｅ）に示すように、表面からＷＮ層
２６をエッチバックまたは研磨することにより、開孔２
５内のＷＮ層２６を残し、窒化膜２３表面上のＷＮ層を
除去する。好ましくは、残されたＷＮ層２６は窒化膜２
３と同一平面を形成する。
２６をエッチバックまたは研磨することにより、開孔２
５内のＷＮ層２６を残し、窒化膜２３表面上のＷＮ層を
除去する。好ましくは、残されたＷＮ層２６は窒化膜２
３と同一平面を形成する。
【００６５】図３（Ｆ）に示すように、開孔内に残され
たＷＮ層２６を覆い、窒化膜２３上に酸化膜２７をＥＣ
ＲプラズマＣＶＤにより堆積する。この段階で、例えば
８５０℃、３０分間のアニールを行う。このアニールに
より、ＷＮ層２６はＷ層に変換される。その後、表面の
酸化膜２７は除去する。この時、窒化膜２３はエッチス
トッパとして機能する。
たＷＮ層２６を覆い、窒化膜２３上に酸化膜２７をＥＣ
ＲプラズマＣＶＤにより堆積する。この段階で、例えば
８５０℃、３０分間のアニールを行う。このアニールに
より、ＷＮ層２６はＷ層に変換される。その後、表面の
酸化膜２７は除去する。この時、窒化膜２３はエッチス
トッパとして機能する。
【００６６】図３（Ｇ）に示すように、Ｗ層に変換され
たＷＮ層２６ａを覆うように窒化膜２３上にＡｌ層２８
を形成し、パターニングすることにより上層配線を形成
する。このように、開孔中に埋め込んだＷＮ層を用いて
Ｗプラグを形成することができる。
たＷＮ層２６ａを覆うように窒化膜２３上にＡｌ層２８
を形成し、パターニングすることにより上層配線を形成
する。このように、開孔中に埋め込んだＷＮ層を用いて
Ｗプラグを形成することができる。
【００６７】Ｗプラグの外、ＷＮ層を用いて配線自体を
形成することもできる。図４は、本発明の他の実施例に
よる半導体装置の製造方法を示す。図４（Ａ）に示すよ
うに、表面に導電領域（図示せず）を有する半導体基板
２０表面上にＳｉＯ2 層２２を形成し、レジストマスク
を用いたエッチングにより所望の開孔２５を形成する。
形成することもできる。図４は、本発明の他の実施例に
よる半導体装置の製造方法を示す。図４（Ａ）に示すよ
うに、表面に導電領域（図示せず）を有する半導体基板
２０表面上にＳｉＯ2 層２２を形成し、レジストマスク
を用いたエッチングにより所望の開孔２５を形成する。
【００６８】図４（Ｂ）に示すように、ＳｉＯ2 層２２
を覆うように基板全面上にＷ2 Ｎ層２６をプラズマ励起
ＣＶＤにより堆積し、レジストマスクを用いてパターニ
ングする。この状態でも、パターニングされたＷＮ層２
６は配線として機能するが、その抵抗がＷ配線と較べ高
い。
を覆うように基板全面上にＷ2 Ｎ層２６をプラズマ励起
ＣＶＤにより堆積し、レジストマスクを用いてパターニ
ングする。この状態でも、パターニングされたＷＮ層２
６は配線として機能するが、その抵抗がＷ配線と較べ高
い。
【００６９】図４（Ｃ）に示すように、ＷＮ層２６を覆
うようにＳｉＯ2 ２７を堆積する。この状態で、例えば
８５０℃、３０分間のアニールを行う。アニーリングに
より、ＷＮ層２６はＷ層に変換される。Ｗ層に変換され
た配線は、ＷＮ配線と較べ抵抗が著しく低下する。な
お、アニーリングの際用いたシリコン酸化膜２７は、そ
のまま層間絶縁膜またはその一部として利用することが
できる。
うようにＳｉＯ2 ２７を堆積する。この状態で、例えば
８５０℃、３０分間のアニールを行う。アニーリングに
より、ＷＮ層２６はＷ層に変換される。Ｗ層に変換され
た配線は、ＷＮ配線と較べ抵抗が著しく低下する。な
お、アニーリングの際用いたシリコン酸化膜２７は、そ
のまま層間絶縁膜またはその一部として利用することが
できる。
【００７０】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば種々
の変更、改良、組み合わせ等が可能なことは当業者に自
明であろう。
本発明はこれらに制限されるものではない。例えば種々
の変更、改良、組み合わせ等が可能なことは当業者に自
明であろう。
【００７１】
【発明の効果】以上説明したように、本発明によれば、
金属窒化物層を金属層に変換する新規な方法が提供され
る。金属としてＷを用いた場合、半導体装置の配線とし
て好適なＷ配線を形成することができる。
金属窒化物層を金属層に変換する新規な方法が提供され
る。金属としてＷを用いた場合、半導体装置の配線とし
て好適なＷ配線を形成することができる。
【００７２】Ｗ等の金属とＳｉ表面とを直接接触させて
も、本方法による金属層は、Ｓｉとシリサイド化反応を
生じない。
も、本方法による金属層は、Ｓｉとシリサイド化反応を
生じない。
【図１】本発明の実施例による半導体装置の製造方法を
説明するための半導体基板の断面図である。
説明するための半導体基板の断面図である。
【図２】本発明の実施例による半導体装置の製造方法を
説明するための半導体基板の断面図である。
説明するための半導体基板の断面図である。
【図３】本発明の実施例による半導体装置の製造方法を
説明するための半導体基板の断面図である。
説明するための半導体基板の断面図である。
【図４】本発明の実施例による半導体装置の製造方法を
説明するための半導体基板の断面図である。
説明するための半導体基板の断面図である。
【図５】本発明の基礎となる実験に用いたサンプルの構
成を示す概略断面図である。
成を示す概略断面図である。
【図６】図５に示すサンプルのアニーリングによる抵抗
率の変化を示すグラフである。
率の変化を示すグラフである。
【図７】図５に示すサンプルの内２種類のサンプルのア
ニーリングによるＸ線回折のデータを示すグラフであ
る。
ニーリングによるＸ線回折のデータを示すグラフであ
る。
【図８】図５のサンプルＡ１の堆積したままのものおよ
び９００℃のアニーリングを行ったもののＳＩＭＳ測定
結果を示すグラフである。
び９００℃のアニーリングを行ったもののＳＩＭＳ測定
結果を示すグラフである。
１ シリコン基板 ２ ｐ型ウエル ３ ｎ型ウエル ４ フィールド酸化膜 ５ ゲート酸化膜 ６ 多結晶シリコン層 ７ ＷＮ層 ８ シリコン酸化物層 ９ ソース／ドレイン領域 １０ ＬＤＤ領域 １１ サイドウォール ２０ 半導体基板 ２１ 導電領域 ２６ ＷＮ層 ２７ シリコン酸化物層 ２８ Ａｌ配線層
Claims (11)
- 【請求項１】 下地表面の上に、Ｗ、Ｔａ、Ｍｏ、Ｔ
ｉ、Ｎｂ、Ｚｒ、Ｙから成る金属群から選択した少なく
とも１種の金属の窒化物層を形成する工程と、 前記窒化物層の上に酸化物層を形成する工程と、 前記窒化物層と前記酸化物層との積層をアニールし、前
記窒化物層の少なくとも一部を金属に変換する工程とを
含む窒化金属変換方法。 - 【請求項２】 前記酸化物層がシリコン酸化物で形成さ
れている請求項１記載の窒化金属変換方法。 - 【請求項３】 前記酸化物層がＥＣＲプラズマまたはプ
ラズマ励起ＣＶＤで形成したシリコン酸化物で形成され
ている請求項１または２記載の窒化金属変換方法。 - 【請求項４】 前記窒化物層がタングステン窒化物で形
成されている請求項１〜３のいずれかに記載の窒化金属
変換方法。 - 【請求項５】 前記タングステン窒化物がプラズマ励起
ＣＶＤで形成されたタングステン窒化物である請求項４
記載の窒化金属変換方法。 - 【請求項６】 前記金属に変換する工程が８００℃以上
の温度でアニールすることを含む請求項４または５記載
の窒化金属変換方法。 - 【請求項７】 前記金属に変換する工程が、窒素または
アルゴンまたはヘリウムを含む雰囲気、ないしは真空の
雰囲気中でアニールすることを含む請求項４〜６のいず
れかに記載の窒化金属変換方法。 - 【請求項８】 半導体基板表面上にゲート絶縁層を形成
する工程と、 前記ゲート絶縁層上にシリコン層を形成する工程と、 前記シリコン層上にＷ、Ｔａ、Ｍｏ、Ｔｉ、Ｎｂ、Ｚ
ｒ、Ｙから成る金属群から選択した少なくとも１種の金
属の窒化物層を形成する工程と、 前記窒化物層の表面を覆って酸化物層を形成する工程
と、 前記半導体基板をアニールし、前記窒化物層の少なくと
も１部を金属に変換する工程とを含む半導体装置の製造
方法。 - 【請求項９】 導電性領域を有する半導体基板の表面に
第１酸化物層を形成する工程と、 前記第１酸化物層を貫通して、前記導電性領域に達する
開孔を形成する工程と、 前記開孔を含む第１酸化物層の上にＷ、Ｔａ、Ｍｏ、Ｔ
ｉ、Ｎｂ、Ｚｒ、Ｙから成る金属群から選択した少なく
とも１種の金属の窒化物層を形成する工程と、 前記窒化物層を覆って第２酸化物層を形成する工程と、 前記半導体基板をアニールし、前記窒化物層の少なくと
も１部を金属に変換する工程とを含む半導体装置の製造
方法。 - 【請求項１０】 前記窒化物層がタングステン窒化物で
形成され、前記第２酸化物層がシリコン酸化物で形成さ
れている請求項９記載の半導体装置の製造方法。 - 【請求項１１】 前記アニールし、金属に変換する工程
が８００℃以上の温度でアニールすることを含む請求項
１０記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26438097A JP3361971B2 (ja) | 1997-09-29 | 1997-09-29 | 窒化金属変換方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26438097A JP3361971B2 (ja) | 1997-09-29 | 1997-09-29 | 窒化金属変換方法および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11102877A true JPH11102877A (ja) | 1999-04-13 |
| JP3361971B2 JP3361971B2 (ja) | 2003-01-07 |
Family
ID=17402357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26438097A Expired - Lifetime JP3361971B2 (ja) | 1997-09-29 | 1997-09-29 | 窒化金属変換方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3361971B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000057462A1 (fr) * | 1999-03-19 | 2000-09-28 | Tokyo Electron Limited | Dispositif a semi-conducteur et procede de production associe |
| WO2002058122A1 (fr) * | 2000-12-25 | 2002-07-25 | Tokyo Electron Limited | Procédé de fabrication d'un dispositif à semi-conducteur |
| WO2002073697A1 (fr) * | 2001-03-12 | 2002-09-19 | Hitachi, Ltd. | Dispositif a circuit integre a semiconducteur, et procede d'elaboration |
| JP2005286075A (ja) * | 2004-03-29 | 2005-10-13 | Sharp Corp | 固体撮像素子およびその製造方法、電子情報機器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102422421B1 (ko) | 2015-06-01 | 2022-07-20 | 삼성전자주식회사 | 배선 구조 및 이를 적용한 전자소자 |
-
1997
- 1997-09-29 JP JP26438097A patent/JP3361971B2/ja not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000057462A1 (fr) * | 1999-03-19 | 2000-09-28 | Tokyo Electron Limited | Dispositif a semi-conducteur et procede de production associe |
| US6753610B1 (en) | 1999-03-19 | 2004-06-22 | Tokyo Electron Limited | Semiconductor device having multilayer interconnection structure and method of making the same |
| WO2002058122A1 (fr) * | 2000-12-25 | 2002-07-25 | Tokyo Electron Limited | Procédé de fabrication d'un dispositif à semi-conducteur |
| US6919268B1 (en) | 2000-12-25 | 2005-07-19 | Tokyo Electron Limited | Method of manufacturing a WN contact plug |
| WO2002073697A1 (fr) * | 2001-03-12 | 2002-09-19 | Hitachi, Ltd. | Dispositif a circuit integre a semiconducteur, et procede d'elaboration |
| US7053459B2 (en) | 2001-03-12 | 2006-05-30 | Renesas Technology Corp. | Semiconductor integrated circuit device and process for producing the same |
| US7375013B2 (en) | 2001-03-12 | 2008-05-20 | Renesas Technology Corp. | Semiconductor integrated circuit device and process for manufacturing the same |
| US7632744B2 (en) | 2001-03-12 | 2009-12-15 | Renesas Technology Corp. | Semiconductor integrated circuit device and process for manufacturing the same |
| JP2005286075A (ja) * | 2004-03-29 | 2005-10-13 | Sharp Corp | 固体撮像素子およびその製造方法、電子情報機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3361971B2 (ja) | 2003-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100362751B1 (ko) | 반도체소자의콘택트홀및그형성방법 | |
| US6162741A (en) | Semiconductor device and manufacturing method therefor | |
| KR0179822B1 (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| US7518173B2 (en) | Semiconductor device having ferroelectric capacitor and its manufacture method | |
| US20020063283A1 (en) | Passivation of sidewalls of a word line stack | |
| JP3495955B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| US6531749B1 (en) | Field effect transistor having a two layered gate electrode | |
| JPH0529254A (ja) | 配線形成方法 | |
| JPH07211668A (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| US20070298600A1 (en) | Method of Fabricating Semiconductor Device and Semiconductor Device Fabricated Thereby | |
| JPH1197383A (ja) | 半導体デバイスの電極保護膜の形成方法 | |
| JPH08111527A (ja) | 自己整合シリサイド領域を有する半導体デバイスの製造方法 | |
| US6222267B1 (en) | Semiconductor device and manufacturing thereof | |
| JP3361971B2 (ja) | 窒化金属変換方法および半導体装置の製造方法 | |
| JPH10270380A (ja) | 半導体装置 | |
| US7232751B2 (en) | Semiconductor device and manufacturing method therefor | |
| JPH0845878A (ja) | 半導体装置の製造方法 | |
| US7087479B2 (en) | Method of forming integrated circuit contacts | |
| US6087259A (en) | Method for forming bit lines of semiconductor devices | |
| KR20010039941A (ko) | 반도체 장치 및 반도체 장치를 제조하는 방법 | |
| US20080299767A1 (en) | Method for Forming a Semiconductor Device Having a Salicide Layer | |
| JP3543504B2 (ja) | 半導体装置の製造方法 | |
| JPH09102469A (ja) | 半導体装置の製造方法 | |
| KR100706823B1 (ko) | 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020702 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021008 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071018 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121018 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121018 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131018 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |