JP3543504B2

JP3543504B2 - 半導体装置の製造方法

Info

Publication number: JP3543504B2
Application number: JP20683296A
Authority: JP
Inventors: 久晴清田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-08-06
Filing date: 1996-08-06
Publication date: 2004-07-14
Anticipated expiration: 2016-08-06
Also published as: JPH1050834A

Description

【０００１】
【発明の属する技術分野】
本発明は、層間絶縁膜をドライエッチングして金属シリサイド膜に臨むビアホールを開口した後、エッチング・ダメージの回復と該層間絶縁膜のリフローを目的として行われるアニール時に、雰囲気中に混入した酸素による金属シリサイド膜の増速異常酸化を防止する方法に関する。
【０００２】
【従来の技術】
半導体装置のデザイン・ルールがサブミクロンのレベルに移行する頃から、配線抵抗による信号の遅延がＬＳＩの動作速度に対して無視できないレベルに達している。このような背景から、高集積化された半導体装置の配線材料としては、従前の不純物含有ポリシリコンよりもアニール後のシール抵抗が１桁以上低減できる金属シリサイドが有望視されている。この金属シリサイドは、低抵抗であることに加え、仕事関数の値がＳｉのバンドギャップの中間付近に位置すること等の理由から、たとえば単層膜でＭＯＳトランジスタのゲート電極として利用することが期待されている。しかし、層間絶縁膜に対する密着性や、特にゲート電極として利用された場合のゲート酸化膜の耐圧劣化の問題が十分に解決されていないために、現状では一般に金属シリサイド膜の下層側にポリシリコン膜を介在させた二層膜、すなわちポリサイド膜の形で実用化されている。
【０００３】
半導体製造プロセスではまた、基体の平坦化も重要な課題である。半導体装置の垂直方向の寸法縮小は、配線抵抗や寄生容量の低減を図る必要上、水平面内の寸法縮小に比べて遅れがちである。しかし、高集積化の進展やデバイス構造の複雑化に伴って多層配線構造の採用が要請される等、基体の表面段差はますます増大する傾向にあり、このことが上層配線膜としてスパッタ成膜されるＡ１系配線膜の断線を招く原因となっている。さらに、近年のフォトリソグラフィでは露光光が短波長化および単色光化されており、焦点深度の減少や干渉の増大が生じている。このような状況下で、段差基体上に局所的な膜厚の不均一性の大きなレジスト塗膜を形成すると、解像度が低下するか、場合によっては解像そのものが不可能となってしまう。
【０００４】
このような不都合を避けるために、基体の平坦化は専ら層間絶縁膜の平坦化によって行われている。これは、あるレイヤで配線パターンを形成し、これを層間絶縁膜で被覆するごとにその表面を平坦化することにより、後工程のプロセス精度や製造される素子の信頼性を向上させようとするものである。層間絶縁膜の平坦化手法としては、レジスト・エッチバック，加熱リフロー，化学機械研磨（ＣＭＰ）が代表的である。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述のように層間絶縁膜が平坦化されると、今度はこの層間絶縁膜自身に局部的な膜厚差が発生するため、そこに開口される接続孔の深さが場所によって大きく異なることになる。接続孔は通常はドライエッチングにより開口されるが、このエッチングには原子間結合エネルギーの大きいＳｉ−Ｏ結合を切断して異方性形状を得る必要からイオン入射エネルギーを高めた条件が採用されるため、下地膜への悪影響が大きな問題となる。特に、上述の金属シリサイド膜が接続孔の底面へ露出し、しかもこの金属シリサイド膜がオーバーエッチングに曝される場合には、次のような問題がしばしば発生する。この問題について、金属シリサイド膜としてＷＳｉｘ膜を用いた場合を例として図７ないし図９を参照しながら説明する。
【０００６】
図７は、フィールド酸化膜２２に形成されたポリサイド電極パターン２６と、Ｓｉ基板２１の表層部に形成された不純物拡散層２７の双方に臨む深さの異なる接続孔を、層間絶縁膜２８のドライエッチングにより同時に形成した状態を示している。
ここまでの工程を簡単に述べると、まず、Ｓｉ基板２１上に常法にしたがって素子分離用のフィールド酸化膜２２（ＳｉＯ₂）とゲート酸化膜２３（ＳｉＯ₂）を形成する。次に、ポリシリコン膜２４とＷＳｉｘ膜２５とを順次積層してＷ−ポリサイド膜を形成し、この膜をパターニングしてポリサイド電極パターン２６を形成する。このポリサイド電極パターン２６は、素子形成領域においてたとえばＭＯＳトランジスタのゲート電極（図示せず。）として機能する電極パターンであり、図にはそのフィールド上延在部が示されている。この後、上記ポリサイド電極パターン２６をマスクとしてイオン注入を行い、Ｓｉ基板２１の表層部に不純物拡散層２７を形成する。この不純物拡散層２７は、典型的にはＭＯＳトランジスタのソース／ドレイン領域である。
【０００７】
続いて、基体の表面を層間絶縁膜２８で平坦化する。この層間絶縁膜２８は、ＳｉＯｘ系材料膜の中でも特にリフロー性に優れるＢＰＳＧ（ホウ素・リン・シリケート・ガラス）膜をたとえばＣＶＤ法で成膜し、これをレジスト・エッチバック法で平坦化させたものである。この後、レジスト・パターニングとドライエッチングを経て、不純物拡散層２７に臨むコンタクトホール２８ＣＨと、ポリサイド電極パターン２６に臨むビアホール２８ＶＨとを形成する。このエッチングは、Ｓｉ系材料層に対して一応は選択性を確保できる条件で行われる。しかし、ポリサイド電極パターン２６上における層間絶縁膜２８の膜厚が不純物拡散層２７上におけるそれよりも著しく薄いために、コンタクトホール２８ＣＨがまだ完成していない時点でもビアホール２８ＶＨの底面ではＷＳｉｘ膜２５が露出してしまう。コンタクトホール２８ＶＨを完成させるために以後もエッチングを続けると、ＷＳｉｘ膜２５はオーバーエッチングに曝されることになり、この間にＷＳｉｘ膜２５に侵食部２５ｅが形成されてしまう。
【０００８】
ところで、上記のドライエッチング中には、下地である不純物拡散層２７やＷＳｉｘ膜２５にプラズマ照射損傷が生ずる。この照射損傷の程度は、単結晶状の下地よりも多結晶状の下地の方で大きくなる。したがって、元来が多結晶状のＷＳｉｘ膜２５では組織のアモルファス化がより進んだ状態となる。
そこで、接続孔のエッチング後には通常、照射損傷を回復させるためのアニールが行われる。このアニールは、たとえばバッチ式の酸化炉内にボートに装填した基板を搬入し、Ｎ₂雰囲気下でおおよそ８５０〜９５０℃，１０〜４０分の条件で行われる。ここでは、層間絶縁膜２８がＢＰＳＧ膜のようにリフロー性に優れる材料で構成されているので、このアニールがリフローも兼ねることになり、開口形状がなだからに変化したコンタクトホール２８ＣＨｒとビアホール２８ＶＨｒとが得られる。このことは、後工程で形成される上層配線パターン（図９の符号３３）のカバレージ（段差被覆性）を改善する上で有効である。
【０００９】
しかし、上記アニールを行うために酸化炉内へボートごと基板を搬入する際には、大抵は若干の大気が炉内へ一緒に巻き込まれ、この大気中の酸素により接続孔の底面が酸化されてしまう。この酸化作用により、コンタクトホール２８ＣＨｒの底面には薄い自然酸化膜３０（ＳｉＯｘ）が成長するが、ビアホール２８ＶＨｒの底面ではＷＳｉｘ膜２５のアモルファス化に起因する増速異常酸化が進行し、厚いＷＯｘ層２９が形成されてしまう。このＷＯｘ層２９は、蒸気圧が低い不安定な酸化物である上、導電性に劣り、また体積増加が大きい。このため、たとえば図９に示されるように、Ｔｉ／ＴｉＮ系のバリヤメタル３１とＡｌ−Ｓｉ膜３２とからなる上層配線パターン３３を形成した際に、コンタクト形状の劣化やコンタクト抵抗の変化を生ずる原因となる。
【００１０】
この増速異常酸化を防止するために、たとえば特開平２−１１９１２９号公報には、ＷＳｉｘ膜２５上に予め窒化シリコン（ＳｉＮ）膜からなるエッチング停止膜を形成する方法が開示されている。この方法では、接続孔を開口する際に、まずエッチング停止膜に対して選択比を確保できる条件で層間絶縁膜（ＳｉＯｘ）をエッチングした後、露出したエッチング停止膜を除去してＷＳｉｘ膜を露出させることになる。
しかしこの方法では、エッチング停止膜の成膜工程が余分に必要となる。また、現有のドライエッチング技術ではＳｉＮ膜上で十分に高い選択比を維持しながらＳｉＯｘ膜のエッチングを行うことは必ずしも容易ではないので、プロセス・マージンを見込んでエッチング停止膜を厚く形成しておく必要がある。このために、成膜時間もエッチング時間も長くなり、スループットを低下させる原因となる。
【００１１】
また、増速異常酸化の別の防止策として、アニール前の基体の全面を窒化シリコン（ＳｉＮ）膜で被覆し、接続孔の底面の大気接触を断つことも考えられる。これは、前掲の図７に示される基体の表面に薄いＳｉＮ膜を成膜することに相当する。しかし、ＳｉＮ膜は膜質が緻密で硬いため、アニールにより照射損傷の回復は行うことができても、層間絶縁膜２８のリフローは妨げられてしまう。
【００１２】
このように従来は、ＷＳｉｘ膜が過剰なオーバーエッチングに曝されている場合に、簡便かつ信頼性の高い方法でＷＳｉｘ膜の増速異常酸化を防止し、かつ層間絶縁膜のリフローも行うことは容易ではなかった。そこで本発明は、これらの問題を解決し得る半導体装置の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、少なくとも表層部が金属シリサイド膜で構成される配線パターンを層間絶縁膜で被覆し、この層間絶縁膜に接続孔を開口するためのドライエッチングを行った後、ダメージ回復と層間絶縁膜のリフローを兼ねたアニールを行うに先立って上記接続孔の底面に露出した金属シリサイド膜の表面を窒化し、しかる後に該接続孔を被覆する上層配線パターンを形成することにより、上記の目的を達成しようとするものである。
【００１４】
【発明の実施の形態】
本発明では、接続孔のドライエッチングに伴って発生した下地膜のダメージの回復と層間絶縁膜のリフローとを兼ねたアニール（以下、リフロー・アニールと称する。）を行う前に、接続孔の底面に露出している金属シリサイド膜の表面を予め窒化しておく。窒化はアニール（以下、窒化アニールと称する。）により行われ、これにより金属シリサイド膜の表面に窒化物層が形成される。したがって、窒化アニールを行うためのチャンバや炉内へ基板を搬入する際に大気が巻き込まれたとしても、上記の窒化物層の存在により、金属シリサイド膜と大気との接触を遮断することができる。
【００１５】
上記窒化物層は、従来のＳｉＮ膜のように基体の全面に全く新しく成膜される膜ではなく、金属シリサイド膜そのものの窒化により自己整合的に形成される層である。上記窒化アニールは、雰囲気を変更すればリフロー・アニールと同一装置内で行うことができるので、このような場合には工程数は増加しない。また、窒化物層に含まれる金属窒化物は層間絶縁膜に対して高いエッチング選択比を示すので、それほど厚く形成する必要もない。
【００１６】
上記金属シリサイドとしては、たとえばＷＳｉｘ（タングステン・シリサイド），ＭｏＳｉｘ（モリブデン・シリサイド），ＴａＳｉｘ（タンタル・シリサイド），ＴｉＳｉｘ（チタン・シリサイド），ＰｔＳｉｘ（プラチナ・シリサイド），ＣｏＳｉｘ（コバルト・シリサイド），ＶＳｉｘ（バナジウム・シリサイド）等を用いることができる。これらの金属シリサイドに含まれる金属が窒化されて窒化物層が形成されるのであるが、これらの金属の窒化物は、いずれも導電性を有するので、接触孔の底面にこれらの窒化物を残した状態で上層配線パターンを形成しても、コンタクト抵抗に悪影響を及ぼす虞れはない。
【００１７】
ところで、上記の窒化は、増速異常酸化を抑制する本発明の趣旨に鑑み、実質的に酸素を排除した雰囲気中でのアニール（以下、窒化アニールと称する。）により行うことが特に有効である。酸素の排除は、窒化アニールを行うためのチャンバあるいは炉に被処理基板を搬入した後、アニール雰囲気を構成するためのガスと同じガスを用いて該チャンバあるいは炉の内部を十分にパージすることで達成できる。なお、上記のチャンバや炉の前段に真空ロードロック室やＮ₂置換チャンバが接続されている場合には、これらを介して基板を搬入することも極めて有効である。
【００１８】
本発明は、金属シリサイド膜が過剰なオーバーエッチングに曝されてアモルファス化が進行し、従来なら著しい増速異常酸化が生じてしまうような場合に適用すると、メリットが大きい。
かかるオーバーエッチングが生じ得る場合とは、金属シリサイド膜へ臨む接続孔（ビアホール）の形成場所以外の場所で、該ビアホールより深い接続孔が形成されるような場合である。たとえば、この金属シリサイドを含む配線パターンがＤＲＡＭのワード線となる１層目ポリサイド膜である場合、層間絶縁膜が十分に平坦化されていれば、１層目ポリサイド膜に対してコンタクトをとるためのビアホールよりも、基板内の不純物拡散層に対してコンタクトをとるためのコンタクトホールの方が深くなる。
【００１９】
なお、不純物拡散層に対してコンタクトをとるためのコンタクトホールがビアホールと同時に開口される場合には、リフロー・アニール時に該不純物拡散層の表面に自然酸化膜が成長する。したがって、この自然酸化膜は上層配線パターンの形成前に除去しておく必要がある。Ｓｉ基板上に成長する自然酸化膜（ＳｉＯｘ）は、希フッ酸溶液を用いたライトエッチング、あるいはフッ素系ラジカルを主なエッチング種とするブレイクスルーにより行うことができる。
【００２０】
【実施例】
以下、本発明の具体的な実施例について、図１ないし図６を参照しながら説明する。
図１は、フィールド酸化膜２上にポリサイド電極パターン６を有する基体の表面を層間絶縁膜８で平坦化し、レジスト・パターニングを行った状態を示す模式的断面図である。
ここまでの工程を簡単に述べると、まず、Ｓｉ基板１上にたとえば公知のＬＯＣＯＳ法により素子分離用のフィールド酸化膜２（ＳｉＯ₂）を形成する。このフィールド酸化膜２の厚さは約４００ｎｍであり、よって基体表面に生じた段差は約２００ｎｍである。この後、たとえばパイロジェニック酸化法により厚さ約１０ｎｍのゲート酸化膜３（ＳｉＯ₂）を形成した。
【００２１】
次に、たとえば膜厚約５０ｎｍのポリシリコン膜４と、膜厚約５０ｎｍのＷＳｉｘ膜５とを順次積層して厚さ約１００ｎｍのＷ−ポリサイド膜を形成した。ここで、上記ポリシリコン膜４は、ＳｉＨ₄を原料ガスとするＬＰＣＶＤ法により成膜されたポリシリコン膜にたとえばｎ型不純物としてリン（Ｐ）をドープしたものである。また、上記ＷＳｉｘ膜５は、たとえばＷＦ₆／ＳｉＣｌ₂Ｈ₂混合ガスを原料とするＬＰＣＶＤ法により成膜されたものであり、その組織は多結晶状である。
上記ポリサイド電極パターン６は、素子形成領域においてたとえばＭＯＳトランジスタのゲート電極（図示せず。）として機能する電極パターンであり、図にはそのフィールド上延在部が示されている。
【００２２】
この後、上記ポリサイド電極パターン６をマスクとしてイオン注入を行い、Ｓｉ基板２１の表層部に不純物拡散層７を形成した。この不純物拡散層７は、典型的にはＭＯＳトランジスタのソース／ドレイン領域であり、ＬＤＤ（lightly doped drain ）構造を有するものであっても良い。ただし、ＬＤＤ構造を採用する場合には、上記ポリサイド電極パターン６の側壁面に絶縁膜をエッチバックして得られたサイドウォールが形成されることになる。
【００２３】
この後、基体の表面を層間絶縁膜８で平坦化した。この層間絶縁膜８は、Ｏ₃／ＴＥＯＳ（テトラエトキシシラン）／ＴＭＢ（テトラメチルホウ酸）／ＴＭＯＰ（テトラメトキシリン酸）混合ガスを原料とする常圧ＣＶＤ法により堆積させたＢＰＳＧ膜の上に、さらにレジスト塗膜を形成して表面を平坦化し、このレジスト塗膜とＢＰＳＧ膜とのエッチング速度が等しくなる条件でＲＩＥ（反応性イオン・エッチング）を行って膜厚を減少させることにより形成した。この平坦化方法は、いわゆるレジスト・エッチバック法と称されるものである。この層間絶縁膜８の最終膜厚は、不純物拡散層７の上で約６００ｎｍ、ポリサイド電極パターン６の上で約３００ｎｍとなった。
なお、サーマル・バジェットに余裕があれば、レジスト・エッチバック法を採用する代わりに、ＢＰＳＧ膜を８５０℃付近でリフローさせても良い。
【００２４】
次に、上記層間絶縁膜８の上にたとえばノボラック系ポジ型フォトレジストの塗膜を形成し、ｉ線リソグラフィを行ってレジスト・パターン９を形成した。このレジスト・パターン９は、接続孔パターンに倣った直径約０．４μｍの開口を有する。図１にはここまでの工程を終了した状態を示した。
【００２５】
次に、上記レジスト・パターン９をマスクとして層間絶縁膜８のエッチングを行った。このエッチングは、たとえば、
エッチング装置マグネトロンＲＩＥ装置
ＣＨＦ₃流量５０ＳＣＣＭ
ＣＯ流量２５０ＳＣＣＭ
圧力５Ｐａ
ＲＦバイアス・パワー１５００Ｗ（１３．５６ＭＨｚ）
ウェハ温度 −３０℃
の条件で行った。このエッチング条件における対Ｓｉ選択比は、約２６である。この結果、図２に示されるように、不純物拡散層７に臨むコンタクトホール８ＣＨと、ポリサイド配線パターン６に臨むビアホール８ＶＨとが形成された。
【００２６】
ここで、上記ドライエッチングの途中段階では、ビアホール８ＶＨの底面にＷＳｉｘ膜５が露出した時点でも、不純物拡散層７上にはまだ約３００ｎｍの層間絶縁膜８が残っている。したがって、上記ＷＳｉｘ膜５は以後、１００％のオーバーエッチングに曝されることになる。このオーバーエッチングを経る間に、ＷＳｉｘ膜５の表面には侵食部５ｅが形成され、その近傍にはプラズマ中からのイオン入射によりプラズマ照射損傷が生じ、アモルファス化した組織が形成される。コンタクトホール８ＣＨが完成した時点では、その底面に露出した不純物拡散層７の表面にもある程度のプラズマ照射損傷は生ずるが、この部分の組織は単結晶状であるため、損傷の程度はＷＳｉｘ膜５に比べて軽い。
【００２７】
本発明では次に、ＷＳｉｘ膜５の表面を窒化するための熱処理（窒化アニール）を行った。この窒化を行うための代表的なアニール条件例を示す。まず、ＲＴＡ装置を使用する場合は、たとえば
（条件例１）
パージ条件：Ｎ₂またはＮＨ₃またはＮ₂／ＮＨ₃混合ガス流量１〜１００ＳＬＭ，１０〜１２０秒間
アニール雰囲気：Ｎ₂またはＮＨ₃またはＮ₂／ＮＨ₃混合ガス
アニール温度：７００〜１１００℃
アニール時間：１０〜１２０秒間
とすることができる。
【００２８】
また、ファーネス・アニール装置を用いる場合は、たとえば
（条件例２）
パージ条件：Ｎ₂またはＮＨ₃流量１〜１００ＳＬＭ，１０〜３０分間
アニール雰囲気：Ｎ₂またはＮＨ₃
アニール温度：４００〜７００℃
アニール時間：１０〜３０分間
とすることができる。
【００２９】
さらに、窒化アニールはプラズマ処理によっても行うことができ、たとえばＲＦプラズマ励起式のケミカル・ドライエッチング装置を用いる場合には

とすることができる。
【００３０】
これらの条件のいずれを用いて窒化を行った場合にも、図３に示されるように、ＷＳｉｘ膜５の表面に厚さ０．２〜２ｎｍの窒化物層１０が形成された。この窒化物層１０は、ＷＮｘ（窒化タングステン）とＳｉＮの混合物である。
なおこの時、コンタクトホール８ＣＨの底面も窒化雰囲気に曝されるが、この底面の組織は単結晶状であって窒化速度が遅いため、上記の条件ではＳｉＮ膜が成長するにはほとんど至らない。
【００３１】
上記の窒化アニールは、従来プロセスで問題となっていたＷＳｉｘ膜５の増速異常酸化を防止するための処理である。上記の各条件においていずれもアニール開始前に十分なパージが行われているのは、アニールを行うチャンバまたは炉内へ基板を搬入する際に巻き込まれる大気中のＯ₂の影響をできるだけ低減させるためである。
【００３２】
この状態で、次に下地ダメージ回復と層間絶縁膜８のリフローを兼ねたアニールを行った。このリフロー・アニールは、たとえば

の条件で行った。なお、このリフロー・アニールは、前述の窒化アニールにＲＴＡ装置またはファーネス・アニール装置を用いている場合には、雰囲気を変更するだけで同一装置内で連続して行うことができる。
【００３３】
上記のアニールの結果、図４に示されるように層間絶縁膜８ｒ（添え字ｒはリフロー形状を有することを表す。以下同様。）がリフローし、コンタクトホール８ＣＨｒおよびビアホール８ＶＨｒの断面形状がいずれもなだからとなった。
またこの時、コンタクトホール８ＣＨｒ底面に露出する不純物拡散層７の表面には自然酸化膜１１（ＳｉＯｘ膜）が成長した。ビアホール８ＶＨｒの底面では、窒化物層１０に含まれる主としてＳｉＮが再酸化され、ＳｉＯｘに変化した。
【００３４】
次に、希フッ酸溶液を用いたライトエッチングを行い、図５に示されるように、コンタクトホール８ＣＨｒの底面の自然酸化膜１１を除去した。この時、ビアホール８ＶＨｒの底面では、窒化物層１０中に混在するＳｉＯｘも同時に除去された。この時点で、窒化物層１０の主要構成成分はＷＮｘとなる。
なお、この自然酸化膜１１の除去は、ＳＦ₆ガスのプラズマを用いたブレイクスルーにより行っても良い。
【００３５】
最後に、通常のスパッタリングによりＴｉ膜とＴｉＮ膜とをこの順に積層してなるバリヤメタル１２を基体の全面に成膜し、さらにＡｌ−Ｓｉ膜１３を成膜した。この時の各膜のカバレージは、接続孔のなだからな断面形状に由来して極めて良好であった。続いてこの積層膜をパターニングし、上層配線パターン１４を形成した。ビアホール８ＶＨｒの底面には相変わらず窒化物層１０が残存するが、その主要構成成分であるＷＮｘは導電性を有するので、コンタクト特性を劣化させることはなかった。
このようにして得られた半導体装置では、結晶欠陥によるリーク電流やコンタクト抵抗が大幅に低減される一方で、上層配線パターンの信頼性も向上していた。
【００３６】
以上、本発明の具体的な実施例について説明したが、本発明はこの実施例に何ら限定されるものではない。たとえば、金属シリサイド膜としてＷＳｉｘ以外の膜、すなわちＭｏＳｉｘ膜やＴａＳｉｘ膜を用いた場合にも同様の窒化アニールを行うことによりリフロー・アニール後の配線形状を改善することができる。また、これらの金属シリサイド膜は、上述のようなポリサイド膜として使用されるのみならず、単独で配線パターンを構成するものであっても良い。
この他、基板の構造、各部の寸法、プロセス条件等の細部については、適宜変更や選択が可能である。
【００３７】
【発明の効果】
以上の説明からも明らかなように、本発明によれば、簡便かつ信頼性の高い方法でＷＳｉｘ膜の増速異常酸化を防止し、かつ層間絶縁膜のリフローも行うことができる。したがって、半導体装置の性能、信頼性、製造歩留りを向上させることができる。
【図面の簡単な説明】
【図１】本発明を適用したプロセス例において、フィールド酸化膜上にポリサイド電極パターンを有する基体の表面を層間絶縁膜で平坦化し、レジスト・パターニングを行った状態を示す模式的断面図である。
【図２】図１の層間絶縁膜をドライエッチングし、不純物拡散層に臨むコンタクトホールとポリサイド電極パターンに臨むビアホールとを同時に開口した状態を示す模式的断面図である。
【図３】図２のビアホールの底面においてＷＳｉｘ膜の露出面を窒化して窒化物層を形成した状態を示す模式的断面図である。
【図４】下地ダメージ回復と層間絶縁膜のリフローを兼ねたリフロー・アニールを行った状態を示す模式的断面図である。
【図５】上記のアニール時にコンタクトホールの底面に成長した自然酸化膜を、ライトエッチングにより除去した状態を示す模式的断面図である。
【図６】図５のコンタクトホールとビアホールを被覆する上層配線パターンを形成した状態を示す模式的断面図である。
【図７】従来プロセスにおいて、フィールド酸化膜上にポリサイド電極パターンを有する基体の表面を層間絶縁膜で平坦化し、この層間絶縁膜にコンタクトホールとビアホールを開口した状態を示す模式的断面図である。
【図８】下地ダメージ回復と層間絶縁膜のリフローを兼ねたリフロー・アニールを行った結果、ビアホール底面のＷＳｉｘ膜が増速異常酸化を起こし、ＷＯｘ層が形成された状態を示す模式的断面図である。
【図９】図８のコンタクトホールとビアホールを被覆する上層配線パターンを形成した状態を示す模式的断面図である。
【符号の説明】
１…Ｓｉ基板２…フィールド酸化膜３…ゲート酸化膜５…ＷＳｉｘ膜５ｅ…侵食部６…ポリサイド電極パターン７…不純物拡散層８…層間絶縁膜８ｒ…（リフロー後の）層間絶縁膜８ＣＨ…コンタクトホール８ＣＨｒ…（リフロー後の）コンタクトホール８ＶＨ…ビアホール８ＶＨｒ…（リフロー後の）ビアホール１０…窒化物層１１…自然酸化膜１４…上層配線パターン

Claims

少なくとも表層部が金属シリサイド膜で構成される配線パターンを層間絶縁膜で被覆する第１工程と、
前記層間絶縁膜をドライエッチングし、少なくとも前記配線パターンに臨む接続孔を開口する第２工程と、
前記接続孔の底面において少なくとも前記金属シリサイド膜の露出面を窒化する第３工程と、
前記ドライエッチングにより前記接続孔の底面に生じたダメージを回復させると共に前記層間絶縁膜をリフローさせるためのアニールを行う第４工程と、
前記接続孔を被覆する上層配線パターンを形成する第５工程と
を有することを特徴とする半導体装置の製造方法。
前記第２工程では前記金属シリサイド膜がオーバーエッチングに曝されることを特徴とする請求項１記載の半導体装置の製造方法。
前記窒化は、実質的に酸素を排除した雰囲気中でのアニールにより行うことを特徴とする請求項１記載の半導体装置の製造方法。
前記第２工程では、前記配線パターンに臨む接続孔に加え、半導体基板内の不純物拡散層に臨む接続孔が同時に形成されることを特徴とする請求項１記載の半導体装置の製造方法。
前記第４工程において前記不純物拡散層に臨む接続孔の底面に成長した自然酸素膜を、前記第５工程に進む以前に除去することを特徴とする請求項４記載の半導体装置の製造方法。