JP3284415B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3284415B2 JP3284415B2 JP00143992A JP143992A JP3284415B2 JP 3284415 B2 JP3284415 B2 JP 3284415B2 JP 00143992 A JP00143992 A JP 00143992A JP 143992 A JP143992 A JP 143992A JP 3284415 B2 JP3284415 B2 JP 3284415B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon oxide
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に表面がシリサイド構造のゲート電極配線や
不純物層上に形成する層間絶縁膜に関するものである。
に関し、特に表面がシリサイド構造のゲート電極配線や
不純物層上に形成する層間絶縁膜に関するものである。
【０００２】
【従来の技術】従来、微細，高速化を図る目的で、Ｐｏ
ｌｙ−Ｓｉのゲート電極配線あるいはＳｉ基板の不純物
層の各表面をＴｉ，Ｗ，Ｍｏ等のシリサイド（硅素化
物）構造とし配線抵抗やコンタクト抵抗を下げた半導体
装置が提案されており、これらの製造方法は図２の様
に、例えばＳｉ基板１１にフィールド絶縁膜１２を選択
酸化で形成し、そのアクティブ領域にゲート酸化膜１３
を形成後Ｐｏｌｙ−Ｓｉを気相成長させフォトリソ工程
で選択エッチングしゲート電極配線１４形成後、ソー
ス，ドレインの低濃度不純物層１６にリン等の不純物を
イオン注入した後、シリコン酸化膜の側壁スぺーサー１
５を介しソース，ドレインの高濃度不純物層１７にヒ素
等をイオン注入してＬＤＤ（ｌｉｇｈｔｌｙ ｄｏｐｅ
ｄ ｄｒａｉｎ）構造とする。次にゲート電極配線１４
や不純物層１７のＳｉ面を露出後、Ｔｉを約５００Åス
パッタ成長させ７００℃前後のハロゲンランプで瞬時ア
ニールを行ない、水酸化アンモニウムと過酸化水素の混
合水溶液中に浸漬すると選択エッチングされてＳｉ表面
のみにＴｉのモノシリサイド層１９が残り、これを更に
約８００℃のランプアニールを行いダイシリサイド化さ
せ、この結果ゲート電極配線１４や不純物層１７は、側
壁スペーサー１５やフィールド絶縁膜１２を介して自己
整合的にシリサイドが形成されたサリサイド（ｓｅｌｆ
−ａｌｉｇｎｅｄ ｓｉｌｉｃｉｄｅ）構造となる。次
に層間絶縁膜として、例えば特公昭５１−２１７５３の
如くＳｉＨ 4 にＯ 2 やＮ 2 Ｏ等の酸化性気体を気相反応さ
せたシリコン酸化膜３１を約６０００Åを積層後、平坦
化の為に塗布ガラス２２をスピンコートしてＮ 2 雰囲気
中でアニールを行う。続けてコンタクトホールを開孔
後、１．０μｍ程度のＡｌ合金をスパッタさせパターニ
ングした金属配線２３を施し、最後にパッシベーション
膜を積層し外部電極取り出し用のボンディングパッド部
を開孔している。
ｌｙ−Ｓｉのゲート電極配線あるいはＳｉ基板の不純物
層の各表面をＴｉ，Ｗ，Ｍｏ等のシリサイド（硅素化
物）構造とし配線抵抗やコンタクト抵抗を下げた半導体
装置が提案されており、これらの製造方法は図２の様
に、例えばＳｉ基板１１にフィールド絶縁膜１２を選択
酸化で形成し、そのアクティブ領域にゲート酸化膜１３
を形成後Ｐｏｌｙ−Ｓｉを気相成長させフォトリソ工程
で選択エッチングしゲート電極配線１４形成後、ソー
ス，ドレインの低濃度不純物層１６にリン等の不純物を
イオン注入した後、シリコン酸化膜の側壁スぺーサー１
５を介しソース，ドレインの高濃度不純物層１７にヒ素
等をイオン注入してＬＤＤ（ｌｉｇｈｔｌｙ ｄｏｐｅ
ｄ ｄｒａｉｎ）構造とする。次にゲート電極配線１４
や不純物層１７のＳｉ面を露出後、Ｔｉを約５００Åス
パッタ成長させ７００℃前後のハロゲンランプで瞬時ア
ニールを行ない、水酸化アンモニウムと過酸化水素の混
合水溶液中に浸漬すると選択エッチングされてＳｉ表面
のみにＴｉのモノシリサイド層１９が残り、これを更に
約８００℃のランプアニールを行いダイシリサイド化さ
せ、この結果ゲート電極配線１４や不純物層１７は、側
壁スペーサー１５やフィールド絶縁膜１２を介して自己
整合的にシリサイドが形成されたサリサイド（ｓｅｌｆ
−ａｌｉｇｎｅｄ ｓｉｌｉｃｉｄｅ）構造となる。次
に層間絶縁膜として、例えば特公昭５１−２１７５３の
如くＳｉＨ 4 にＯ 2 やＮ 2 Ｏ等の酸化性気体を気相反応さ
せたシリコン酸化膜３１を約６０００Åを積層後、平坦
化の為に塗布ガラス２２をスピンコートしてＮ 2 雰囲気
中でアニールを行う。続けてコンタクトホールを開孔
後、１．０μｍ程度のＡｌ合金をスパッタさせパターニ
ングした金属配線２３を施し、最後にパッシベーション
膜を積層し外部電極取り出し用のボンディングパッド部
を開孔している。
【０００３】
【発明が解決しようとする課題】しかしながら従来技術
に於いては、Ｔｉシリサイド層１９の表面は酸化され易
い為、直接４５０℃以上でシリコン酸化膜３１を気相成
長させるとＯ 2 等により、シリコン酸化膜を成長させる
までの初期段階でＴｉの酸化物層が形成されてしまう。
その結果、後工程等で層間絶縁膜の密着不良やクラック
が発生したり、金属配線２３とシリサイド層１９間のコ
ンタクト抵抗不安定原因となっていた。
に於いては、Ｔｉシリサイド層１９の表面は酸化され易
い為、直接４５０℃以上でシリコン酸化膜３１を気相成
長させるとＯ 2 等により、シリコン酸化膜を成長させる
までの初期段階でＴｉの酸化物層が形成されてしまう。
その結果、後工程等で層間絶縁膜の密着不良やクラック
が発生したり、金属配線２３とシリサイド層１９間のコ
ンタクト抵抗不安定原因となっていた。
【０００４】特にシリコン酸化膜３１の気相成長装置と
して、常圧加熱方式を用いた場合は、基板ウェハーを装
置内にロードした時巻き込んだ空気が停滞し昇温までに
表面の酸化をうながしてしまう。
して、常圧加熱方式を用いた場合は、基板ウェハーを装
置内にロードした時巻き込んだ空気が停滞し昇温までに
表面の酸化をうながしてしまう。
【０００５】叉減圧加熱でＳｉＨ 4 を４５０℃以下で気
相反応させたシリコン酸化膜３１は下側配線のスペース
が狭くなるとカスピングが生じやすく、ここに塗布ガラ
ス２２が溜り易い。その結果、後工程のアニールでクラ
ックが発生する。さらに段差側壁部の致密性や膜耐圧が
悪いのでサブミクロン以下の微細化には適さない。
相反応させたシリコン酸化膜３１は下側配線のスペース
が狭くなるとカスピングが生じやすく、ここに塗布ガラ
ス２２が溜り易い。その結果、後工程のアニールでクラ
ックが発生する。さらに段差側壁部の致密性や膜耐圧が
悪いのでサブミクロン以下の微細化には適さない。
【０００６】叉、塗布ガラス２２はアニールを６００℃
以上で行わないと膜中にＯＨ基や水分が多く残留し絶縁
性が悪い。ところがアニールを６００℃以上高温で行う
と、下地のシリコン酸化膜３１を通してシリサイド層の
表面が酸化されコンタクト抵抗が高くなってしまう問題
もあり、５００℃程度の低温でアニールを行うことと、
酸化剤の進入を防ぐ為に気相成長シリコン酸化膜３１は
極力厚くする必要がある。
以上で行わないと膜中にＯＨ基や水分が多く残留し絶縁
性が悪い。ところがアニールを６００℃以上高温で行う
と、下地のシリコン酸化膜３１を通してシリサイド層の
表面が酸化されコンタクト抵抗が高くなってしまう問題
もあり、５００℃程度の低温でアニールを行うことと、
酸化剤の進入を防ぐ為に気相成長シリコン酸化膜３１は
極力厚くする必要がある。
【０００７】しかるに本発明は、かかる問題点を解決す
るもので、半導体装置の特にシリサイド層を持つ配線上
の層間絶縁膜に、有機シランをプラズマ反応させたシリ
コン酸化膜と該酸化膜のリンガラス膜及び塗布ガラスの
積層構造とし、シリサイド層表面の酸化を防ぎ、更に層
間膜の平坦性を向上させることにより、微細多機能半導
体装置の安定供給を図ると共に、電気特性や信頼性に伴
う品質の向上を図ることを目的としたものである。
るもので、半導体装置の特にシリサイド層を持つ配線上
の層間絶縁膜に、有機シランをプラズマ反応させたシリ
コン酸化膜と該酸化膜のリンガラス膜及び塗布ガラスの
積層構造とし、シリサイド層表面の酸化を防ぎ、更に層
間膜の平坦性を向上させることにより、微細多機能半導
体装置の安定供給を図ると共に、電気特性や信頼性に伴
う品質の向上を図ることを目的としたものである。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、ＭＯＳトランジスタのソース領域およびドレ
イン領域の表面に高融点金属のシリサイド層を形成する
工程と、前記高融点金属のシリサイド層上に有機シラン
と酸化性気体とをプラズマ反応させ第１のシリコン酸化
膜を形成する工程と、前記第１のシリコン酸化膜上に有
機シランと酸化性気体とリンを含む化合物とをプラズマ
反応させ第２のシリコン酸化膜を形成する工程と、前記
第２のシリコン酸化膜上に塗布ガラス膜を形成する工程
と、少なくとも前記塗布ガラス膜と前記第２のシリコン
酸化膜とを等方性エッチングすることにより後に形成さ
れる接続孔の上部をテーパー化する工程と、少なくとも
前記第１のシリコン酸化膜を異方性エッチングすること
により前記接続孔を形成する工程と、をこの順序で含む
ことを特徴とする。
造方法は、ＭＯＳトランジスタのソース領域およびドレ
イン領域の表面に高融点金属のシリサイド層を形成する
工程と、前記高融点金属のシリサイド層上に有機シラン
と酸化性気体とをプラズマ反応させ第１のシリコン酸化
膜を形成する工程と、前記第１のシリコン酸化膜上に有
機シランと酸化性気体とリンを含む化合物とをプラズマ
反応させ第２のシリコン酸化膜を形成する工程と、前記
第２のシリコン酸化膜上に塗布ガラス膜を形成する工程
と、少なくとも前記塗布ガラス膜と前記第２のシリコン
酸化膜とを等方性エッチングすることにより後に形成さ
れる接続孔の上部をテーパー化する工程と、少なくとも
前記第１のシリコン酸化膜を異方性エッチングすること
により前記接続孔を形成する工程と、をこの順序で含む
ことを特徴とする。
【０００９】
【００１０】
【００１１】
【００１２】
【実施例】以下本発明の実施例を、図１（ａ）〜（ｃ）
を用いて詳細に説明する。
を用いて詳細に説明する。
【００１３】サブミクロンルールのＳｉゲートＣＭＯＳ
半導体装置の製造に適用した場合に於いて、Ｓｉ基板１
１にフィールド絶縁膜１２を選択酸化で形成しそのアク
ティブ領域にゲート酸化膜１３を１５０Å形成しチャン
ネル注入によりしきい値電圧を調整後、ＳｉＨ 4 を熱分
解したＰｏｌｙ−Ｓｉを４０００Å成長させ所定パター
ンにエッチングしたゲート電極配線１４を形成後、ソー
ス，ドレインの低濃度不純物層１６のＮｃｈにリン，Ｐ
ｃｈにボロンを２×１０13ｃｍ-2程度イオン注入した
後、ゲート電極配線１４脇にシリコン酸化膜の側壁スペ
ーサー１５を形成し、続いてソース，ドレインの高濃度
不純物層１７にヒ素やＢＦ 2 を５×１０15ｃｍ-2程度イ
オン注入した。いずれのイオン注入の時も、結晶欠陥の
発生を防ぐ目的で薄いシリコン酸化膜を介して行った。
次にゲート電極配線１４や不純物層１７のＳｉ面を薄い
ＨＦ水溶液でライトエッチし露出後、Ｔｉ１８を約６０
０Åスパッタする（図１（ａ））。続いて、Ｏ 2 を２０
ｐｐｍ以下に制御したＮ 2 雰囲気中７１０℃のハロゲン
ランプで３０秒間の瞬時アニールを行なうと、前記Ｓｉ
表面にＴｉのモノシリサイド層，シリコン酸化膜上には
ＴｉリッチのＴｉＮ層が形成され、続いて水酸化アンモ
ニウムと過酸化水素の混合水溶液中に浸漬すると、Ｔｉ
Ｎ層はエッチング除去されて、該Ｓｉ表面のみにＴｉの
モノシリサイド層１９が残り、更に８００℃のランプア
ニールを行いダイシリサイド化させ、ゲート電極配線１
４や不純物層１７には、自己整合的にシリサイド層１９
を形成した。次に層間絶縁膜として、まずＴＥＯＳ〔Ｓ
ｉ（ＯＣ 2 Ｈ 5 ） 4 〕とＯ 2 を３８０℃，９ｔｏｒｒの平行
平板枚様式のプラズマ反応装置でシリコン酸化膜（ＮＳ
Ｇ：Nondoped Silicate Glass）２０を２５００Å成長
させた。このＮＳＧ膜２０は、成長速度が８０００Å／
分と高い上にシリサイド層の酸化やカスピングがなく、
ＳｉＨ 4 から成長した膜より絶縁性も高くＨＦ水溶液に
対するエッチ速度も遅く、致密な膜が形成された。続け
て、Ｐ（ＯＣＨ 3 ） 3 を添加して前記シリコン酸化膜とほ
ぼ同じ条件で２０００Åのリンガラス（ＰＳＧ）膜２１
を堆積させた。このＰＳＧ膜２１は、約３．５ｍｏｌ％
のＰ 2 Ｏ 5 濃度とし、工程中のアルカリ汚染に対するゲッ
タ膜として積層したが、ＮＳＧ膜と同様カスピングはな
く、膜成長条件もＮＳＧ膜の条件にＰ（ＯＣＨ 3 ） 3 を単
純に添加するだけで、成長速度や均一性も大差無いの
で、同一反応チャンバーで連続成長が容易であり、逆に
ＳｉＨ 4 を用いた場合は、ＰＳＧとＮＳＧ膜の成長条件
の温度，圧力等を各々調整しなければならないので連続
成長が簡単でない。次に平坦化の為、エタノールと酢酸
エチルにシラノールとＰ 2 Ｏ 5 を溶いた塗布ガラス２２を
スピンコートし、更に８００℃のＮ 2 雰囲気中でアニー
ルを行った（図１（ｂ））。続いて、フォトレジストで
コンタクト領域をパターニング後、まずＨＦとＮＨ 4 Ｆ
の混合水溶液で塗布ガラス２２とＰＳＧ膜２１を等方性
のウェットエッチングしホールのテーパー化を行った。
この時ＰＳＧ膜２１は、ＮＳＧ膜２０に比べてウェット
エッチ速度が３〜４倍大きく、塗布ガラス２２は更に数
倍大きい結果、層間膜がＮＳＧ単層に比べエッチングの
スループットだけでなくホールのテーパー形状も金属配
線のカバレージに対して好ましい形状となった。逆に、
該ＮＳＧ膜２０は、ウェットのエッチ速度が非常に遅い
ので、ＰＳＧ膜２１をウェットエッチングした後のＮＳ
Ｇの膜残りの再現性が良く、この後のドライエッチング
のエッチ量コントロールが容易である。続けて、ＣＨＦ
3 とＣＦ 4 をメインガスとした反応性イオンエッチャーで
残ったＮＳＧ膜２０を異方性エッチングしコンタクトホ
ールを開孔後フォトレジストを剥離した。次にバリア及
びキャップ材として約０．８μｍのＡｌ−ＣｕをＴｉＮ
で挟んでスパッタし、この積層膜をパターニングして金
属配線２３とした後（図１（ｃ））、パッシベーション
膜としプラズマ反応によるシリコン窒化膜を堆積させ、
所望領域に外部電極取り出し用のボンディングパッド部
を開孔した。前工程のフォトレジストの剥離は、ドライ
エッチングによる表面変質層をＯ 2 プラズマで除去し、
更に加熱した硫酸と過酸化水素水の混合液で全剥離した
が、ホール部のＴｉシリサイド層１９の表面が軽く酸化
されてしまう為、コンタクト抵抗をより安定化させるに
は、４ｍｔｏｒｒ程度のＡｒ高周波スパッタエッチング
を２００ｗで２０秒以上行なってから真空を破らないで
バリア材のＴｉＮを含め金属配線材を連続スパッタする
ことが有効あった。このスパッタエッチングは、コンタ
クトホール端のラウンドも取れるので、配線カバレージ
性の向上にも効果がある。この様にしてなる半導体装置
は、塗布ガラスアニールを従来よりも高温で出来る上、
クラック等の問題も発生しなくなたった。又、層間絶縁
膜の厚みやホールの形状からコンタクトホール部での金
属配線のカバレージ改善やサリサイド層の表面に出来易
い酸化膜の制御もなされ、コンタクト抵抗も０．６〜
０．８ミクロンのホール径で３Ω程度に安定し歩留りや
信頼性の向上が図れた。一方、プラズマによるシリコン
酸化膜の成長初期に電荷チャージによって従来の様なゲ
ート膜破壊等の問題が懸念されたものの、本発明による
構造では問題が無かった。これは低抵抗のシリサイド層
を介してＳｉ基板側に電荷が逃げて行き易くなった為と
思われる。他の実施例として、Ａｌ合金を用いた２層金
属配線構造のロジックＬＳＩ製品にも適用したが従来に
比べ課題改善され、電気特性や信頼性、及び歩留りの向
上が図れた。
半導体装置の製造に適用した場合に於いて、Ｓｉ基板１
１にフィールド絶縁膜１２を選択酸化で形成しそのアク
ティブ領域にゲート酸化膜１３を１５０Å形成しチャン
ネル注入によりしきい値電圧を調整後、ＳｉＨ 4 を熱分
解したＰｏｌｙ−Ｓｉを４０００Å成長させ所定パター
ンにエッチングしたゲート電極配線１４を形成後、ソー
ス，ドレインの低濃度不純物層１６のＮｃｈにリン，Ｐ
ｃｈにボロンを２×１０13ｃｍ-2程度イオン注入した
後、ゲート電極配線１４脇にシリコン酸化膜の側壁スペ
ーサー１５を形成し、続いてソース，ドレインの高濃度
不純物層１７にヒ素やＢＦ 2 を５×１０15ｃｍ-2程度イ
オン注入した。いずれのイオン注入の時も、結晶欠陥の
発生を防ぐ目的で薄いシリコン酸化膜を介して行った。
次にゲート電極配線１４や不純物層１７のＳｉ面を薄い
ＨＦ水溶液でライトエッチし露出後、Ｔｉ１８を約６０
０Åスパッタする（図１（ａ））。続いて、Ｏ 2 を２０
ｐｐｍ以下に制御したＮ 2 雰囲気中７１０℃のハロゲン
ランプで３０秒間の瞬時アニールを行なうと、前記Ｓｉ
表面にＴｉのモノシリサイド層，シリコン酸化膜上には
ＴｉリッチのＴｉＮ層が形成され、続いて水酸化アンモ
ニウムと過酸化水素の混合水溶液中に浸漬すると、Ｔｉ
Ｎ層はエッチング除去されて、該Ｓｉ表面のみにＴｉの
モノシリサイド層１９が残り、更に８００℃のランプア
ニールを行いダイシリサイド化させ、ゲート電極配線１
４や不純物層１７には、自己整合的にシリサイド層１９
を形成した。次に層間絶縁膜として、まずＴＥＯＳ〔Ｓ
ｉ（ＯＣ 2 Ｈ 5 ） 4 〕とＯ 2 を３８０℃，９ｔｏｒｒの平行
平板枚様式のプラズマ反応装置でシリコン酸化膜（ＮＳ
Ｇ：Nondoped Silicate Glass）２０を２５００Å成長
させた。このＮＳＧ膜２０は、成長速度が８０００Å／
分と高い上にシリサイド層の酸化やカスピングがなく、
ＳｉＨ 4 から成長した膜より絶縁性も高くＨＦ水溶液に
対するエッチ速度も遅く、致密な膜が形成された。続け
て、Ｐ（ＯＣＨ 3 ） 3 を添加して前記シリコン酸化膜とほ
ぼ同じ条件で２０００Åのリンガラス（ＰＳＧ）膜２１
を堆積させた。このＰＳＧ膜２１は、約３．５ｍｏｌ％
のＰ 2 Ｏ 5 濃度とし、工程中のアルカリ汚染に対するゲッ
タ膜として積層したが、ＮＳＧ膜と同様カスピングはな
く、膜成長条件もＮＳＧ膜の条件にＰ（ＯＣＨ 3 ） 3 を単
純に添加するだけで、成長速度や均一性も大差無いの
で、同一反応チャンバーで連続成長が容易であり、逆に
ＳｉＨ 4 を用いた場合は、ＰＳＧとＮＳＧ膜の成長条件
の温度，圧力等を各々調整しなければならないので連続
成長が簡単でない。次に平坦化の為、エタノールと酢酸
エチルにシラノールとＰ 2 Ｏ 5 を溶いた塗布ガラス２２を
スピンコートし、更に８００℃のＮ 2 雰囲気中でアニー
ルを行った（図１（ｂ））。続いて、フォトレジストで
コンタクト領域をパターニング後、まずＨＦとＮＨ 4 Ｆ
の混合水溶液で塗布ガラス２２とＰＳＧ膜２１を等方性
のウェットエッチングしホールのテーパー化を行った。
この時ＰＳＧ膜２１は、ＮＳＧ膜２０に比べてウェット
エッチ速度が３〜４倍大きく、塗布ガラス２２は更に数
倍大きい結果、層間膜がＮＳＧ単層に比べエッチングの
スループットだけでなくホールのテーパー形状も金属配
線のカバレージに対して好ましい形状となった。逆に、
該ＮＳＧ膜２０は、ウェットのエッチ速度が非常に遅い
ので、ＰＳＧ膜２１をウェットエッチングした後のＮＳ
Ｇの膜残りの再現性が良く、この後のドライエッチング
のエッチ量コントロールが容易である。続けて、ＣＨＦ
3 とＣＦ 4 をメインガスとした反応性イオンエッチャーで
残ったＮＳＧ膜２０を異方性エッチングしコンタクトホ
ールを開孔後フォトレジストを剥離した。次にバリア及
びキャップ材として約０．８μｍのＡｌ−ＣｕをＴｉＮ
で挟んでスパッタし、この積層膜をパターニングして金
属配線２３とした後（図１（ｃ））、パッシベーション
膜としプラズマ反応によるシリコン窒化膜を堆積させ、
所望領域に外部電極取り出し用のボンディングパッド部
を開孔した。前工程のフォトレジストの剥離は、ドライ
エッチングによる表面変質層をＯ 2 プラズマで除去し、
更に加熱した硫酸と過酸化水素水の混合液で全剥離した
が、ホール部のＴｉシリサイド層１９の表面が軽く酸化
されてしまう為、コンタクト抵抗をより安定化させるに
は、４ｍｔｏｒｒ程度のＡｒ高周波スパッタエッチング
を２００ｗで２０秒以上行なってから真空を破らないで
バリア材のＴｉＮを含め金属配線材を連続スパッタする
ことが有効あった。このスパッタエッチングは、コンタ
クトホール端のラウンドも取れるので、配線カバレージ
性の向上にも効果がある。この様にしてなる半導体装置
は、塗布ガラスアニールを従来よりも高温で出来る上、
クラック等の問題も発生しなくなたった。又、層間絶縁
膜の厚みやホールの形状からコンタクトホール部での金
属配線のカバレージ改善やサリサイド層の表面に出来易
い酸化膜の制御もなされ、コンタクト抵抗も０．６〜
０．８ミクロンのホール径で３Ω程度に安定し歩留りや
信頼性の向上が図れた。一方、プラズマによるシリコン
酸化膜の成長初期に電荷チャージによって従来の様なゲ
ート膜破壊等の問題が懸念されたものの、本発明による
構造では問題が無かった。これは低抵抗のシリサイド層
を介してＳｉ基板側に電荷が逃げて行き易くなった為と
思われる。他の実施例として、Ａｌ合金を用いた２層金
属配線構造のロジックＬＳＩ製品にも適用したが従来に
比べ課題改善され、電気特性や信頼性、及び歩留りの向
上が図れた。
【００１４】本発明の実施例では、Ｔｉシリサイドを用
いたサリサイド構造のＭＯＳ−ＬＳＩの製造について示
したが、ゲート電極配線とＳｉ不純物層を別々にシリサ
イド化、あるいはいずれかがシリサイド構造であっても
良く、叉Ｐｏｌｙ−Ｓｉやシリサイドの多層構造であっ
ても適用できるものである。一方、シリサイドはＴｉに
限らずＷ，Ｍｏ，ＣｏやＣｒの様な高融点金属でも応用
でき、又高融点金属とＳｉをアニールでシリサイド化さ
せたものの他に、予めシリサイド膜を単独、あるいはＰ
ｏｌｙ−Ｓｉ膜にスパッタ等で積層させたポリサイドゲ
ート電極配線構造にも有効である。一方、シリコン酸化
膜として、ＴＥＯＳの代わりにＣ 4 Ｈ 16 Ｓｉ 4 Ｏ 4 やＳｉ 4
Ｏ 4 Ｃ 8 Ｈ 24 の様な有機シランをプラズマ反応させたシリ
コン酸化膜、あるいはこれら有機シランにＰ（ＯＣ
Ｈ 3 ） 3 やＰＨ 3 等を導入しリンを含んだＰＳＧ膜の使用
や、更に酸化性気体としてＯ 2 の代わりにＮ 2 Ｏ，Ｃ
Ｏ 2 ，ＣＯやＯ 3 の応用も可能である。
いたサリサイド構造のＭＯＳ−ＬＳＩの製造について示
したが、ゲート電極配線とＳｉ不純物層を別々にシリサ
イド化、あるいはいずれかがシリサイド構造であっても
良く、叉Ｐｏｌｙ−Ｓｉやシリサイドの多層構造であっ
ても適用できるものである。一方、シリサイドはＴｉに
限らずＷ，Ｍｏ，ＣｏやＣｒの様な高融点金属でも応用
でき、又高融点金属とＳｉをアニールでシリサイド化さ
せたものの他に、予めシリサイド膜を単独、あるいはＰ
ｏｌｙ−Ｓｉ膜にスパッタ等で積層させたポリサイドゲ
ート電極配線構造にも有効である。一方、シリコン酸化
膜として、ＴＥＯＳの代わりにＣ 4 Ｈ 16 Ｓｉ 4 Ｏ 4 やＳｉ 4
Ｏ 4 Ｃ 8 Ｈ 24 の様な有機シランをプラズマ反応させたシリ
コン酸化膜、あるいはこれら有機シランにＰ（ＯＣ
Ｈ 3 ） 3 やＰＨ 3 等を導入しリンを含んだＰＳＧ膜の使用
や、更に酸化性気体としてＯ 2 の代わりにＮ 2 Ｏ，Ｃ
Ｏ 2 ，ＣＯやＯ 3 の応用も可能である。
【００１５】
【発明の効果】以上の様に本発明によれば、ＭＯＳ−Ｌ
ＳＩ等に於けるシリサイド電極配線や不純物層上に有機
シランを用いプラズマ反応のＮＳＧとＰＳＧ膜を積層さ
せ、更に塗布ガラスで平坦化された層間絶縁膜を形成す
ることにより、電気特性や品質に係わる信頼性や歩留り
の向上がなされ、より微細化，多機能化された半導体装
置の安定供給に寄与出来るものである。
ＳＩ等に於けるシリサイド電極配線や不純物層上に有機
シランを用いプラズマ反応のＮＳＧとＰＳＧ膜を積層さ
せ、更に塗布ガラスで平坦化された層間絶縁膜を形成す
ることにより、電気特性や品質に係わる信頼性や歩留り
の向上がなされ、より微細化，多機能化された半導体装
置の安定供給に寄与出来るものである。
【図１】（ａ）〜（ｃ）は本発明による半導体装置の製
造方法を示す概略断面図である。
造方法を示す概略断面図である。
【図２】従来の半導体装置の製造方法に係わる概略断面
図である。
図である。
１１ Ｓｉ基板 １２ フィールド絶縁膜 １３ ゲート酸化膜 １４ ゲート電極配線 １５ 側壁スペーサー １６ 低濃度不純物層 １７ 高濃度不純物層 １８ Ｔｉ １９ シリサイド層 ２０ ＮＳＧ膜 ２１ ＰＳＧ膜 ２２ 塗布ガラス ２３ 金属配線 ３１ シリコン酸化膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/31 - 21/3213 H01L 21/768
Claims (1)
- 【請求項１】 ＭＯＳトランジスタのソース領域および
ドレイン領域の表面に高融点金属のシリサイド層を形成
する工程と、 前記高融点金属のシリサイド層上に有機シランと酸化性
気体とをプラズマ反応させ第１のシリコン酸化膜を形成
する工程と、 前記第１のシリコン酸化膜上に有機シランと酸化性気体
とリンを含む化合物とをプラズマ反応させ第２のシリコ
ン酸化膜を形成する工程と、 前記第２のシリコン酸化膜上に塗布ガラス膜を形成する
工程と、 少なくとも前記塗布ガラス膜と前記第２のシリコン酸化
膜とを等方性エッチングすることにより後に形成される
接続孔の上部をテーパー化する工程と、 少なくとも前記第１のシリコン酸化膜を異方性エッチン
グすることにより前記接続孔を形成する工程と、をこの
順序で含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00143992A JP3284415B2 (ja) | 1992-01-08 | 1992-01-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00143992A JP3284415B2 (ja) | 1992-01-08 | 1992-01-08 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001230407A Division JP2002124673A (ja) | 2001-07-30 | 2001-07-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05190690A JPH05190690A (ja) | 1993-07-30 |
| JP3284415B2 true JP3284415B2 (ja) | 2002-05-20 |
Family
ID=11501476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00143992A Expired - Fee Related JP3284415B2 (ja) | 1992-01-08 | 1992-01-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3284415B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072945A (en) * | 1997-06-26 | 2000-06-06 | Sun Microsystems Inc. | System for automated electromigration verification |
| US5963729A (en) * | 1997-06-26 | 1999-10-05 | Sun Microsystems Inc. | Method for automated electromigration verification |
| KR100453909B1 (ko) * | 2002-10-23 | 2004-10-20 | 아남반도체 주식회사 | 모스 트랜지스터 제조 방법 |
| WO2004068591A1 (ja) * | 2003-01-29 | 2004-08-12 | Mitsubishi Denki Kabushiki Kaisha | 半導体装置の製造方法及び加速度センサ |
| WO2009093602A1 (ja) * | 2008-01-21 | 2009-07-30 | Nec Lcd Technologies, Ltd. | 表示装置 |
-
1992
- 1992-01-08 JP JP00143992A patent/JP3284415B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05190690A (ja) | 1993-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5723893A (en) | Method for fabricating double silicide gate electrode structures on CMOS-field effect transistors | |
| US6268292B1 (en) | Methods for use in formation of titanium nitride interconnects | |
| US5541131A (en) | Peeling free metal silicide films using ion implantation | |
| US6017823A (en) | Method of forming a MOS field effect transistor with improved gate side wall insulation films | |
| US20050130380A1 (en) | Semiconductor device structures including metal silicide interconnects and dielectric layers at substantially the same fabrication level | |
| JPH0620079B2 (ja) | 高融点金属シリサイド層を形成する方法 | |
| JP3284415B2 (ja) | 半導体装置の製造方法 | |
| US6627527B1 (en) | Method to reduce metal silicide void formation | |
| JP2004502295A (ja) | 自己整合接点形成用エッチングに用いるためのシリサイドゲート積層体の形成方法 | |
| JP3486118B2 (ja) | 半導体装置の製造方法 | |
| US5502004A (en) | Method for manufacturing a semiconductor device with heat treated diffusion layers | |
| US6495438B1 (en) | Titanium polycide gate electrode and method of forming a titanium polycide gate electrode of a semiconductor device | |
| JPH023244A (ja) | 半導体装置の製造方法 | |
| JP3543504B2 (ja) | 半導体装置の製造方法 | |
| JPH1126397A (ja) | 半導体装置の製造方法 | |
| JP2002124673A (ja) | 半導体装置 | |
| US7135407B2 (en) | Method of manufacturing a semiconductor device | |
| JP3435943B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11330281A (ja) | バイポ―ラ及びｂｉｃｍｏｓデバイスの作製プロセス | |
| KR100353525B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR20060073818A (ko) | 반도체 소자의 콘택 제조 방법 | |
| JPH07263686A (ja) | 半導体装置の製造方法 | |
| JPH11204784A (ja) | 半導体装置の製造方法 | |
| JPH03155640A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2004119754A (ja) | 配線、配線の製造方法、半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080308 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |