WO2009093602A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2009093602A1
WO2009093602A1 PCT/JP2009/050856 JP2009050856W WO2009093602A1 WO 2009093602 A1 WO2009093602 A1 WO 2009093602A1 JP 2009050856 W JP2009050856 W JP 2009050856W WO 2009093602 A1 WO2009093602 A1 WO 2009093602A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
metal film
insulating film
interlayer connection
display device
Prior art date
Application number
PCT/JP2009/050856
Other languages
English (en)
French (fr)
Inventor
Seiji Suzuki
Original Assignee
Nec Lcd Technologies, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Lcd Technologies, Ltd. filed Critical Nec Lcd Technologies, Ltd.
Priority to US12/812,558 priority Critical patent/US20100289997A1/en
Priority to JP2009550530A priority patent/JP5389672B2/ja
Priority to CN200980102121.4A priority patent/CN101919043B/zh
Publication of WO2009093602A1 publication Critical patent/WO2009093602A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Definitions

  • the present invention relates to a display device, and more particularly to an electrical connection structure between an upper metal film and a lower metal film in which an insulating film having an opening is sandwiched between an upper metal film and a lower metal film.
  • TFT Thin Film Transistor
  • Al aluminum
  • Al—Nd alloy aluminum and a neodymium alloy
  • the Al—Nd alloy has a problem that an oxide film having a high resistance value is formed on the surface in the TFT manufacturing process.
  • a display device is configured by directly connecting to an Al—Nd alloy and a film constituting a pixel electrode typified by, for example, indium tin oxide film (hereinafter referred to as ITO), a connection resistance value required for the device Can not be satisfied.
  • ITO indium tin oxide film
  • a cover film made of molybdenum (Mo), titanium (Ti), chromium (Cr) or an alloy thereof is formed on the surface of the Al—Nd alloy film (such metal is Al—Nd).
  • Mo molybdenum
  • Ti titanium
  • Cr chromium
  • the melting point is higher than that of Al alloy metals such as the above, so it is sometimes called a refractory metal film.
  • Al alloy metals such as the above, so it is sometimes called a refractory metal film.
  • This cover film is selected in consideration of excellent acid resistance and base resistance in addition to electrical connectivity. For example, when manufacturing a display device, it has excellent corrosion resistance against gases and chemicals used in the process, and after completion of the display device, it has corrosion resistance due to atmospheric humidity and gas in the use environment. Or
  • the cover film is required to have acid resistance and base resistance is that the Al—Nd alloy is a metal containing Al as a main component, and therefore, a cleaning solution, an etching solution, a developing solution, This is because it has the property of an amphoteric metal that easily dissolves in acidic and basic liquids such as a stripping solution. Further, in the usage environment of the display device, for example, it is easily dissolved by a gas contained in the atmosphere, for example, sulfur or chlorine gas, in addition to moisture in the atmosphere.
  • a gas contained in the atmosphere for example, sulfur or chlorine gas
  • cover film is also intended to suppress the abnormal growth of crystal grains (hillocks) when Al, which is the main component of the low melting point metal Al—Nd alloy film, is heated during the process. Arranged and selected as one. Nd contained in Al is added in order to suppress Al hillocks, but it is not easy to suppress completely because the main component of the alloy is Al.
  • the cover film is disposed in the contact hole, it can be electrically connected to the pixel electrode, ensure corrosion resistance and suppress hillocks, and thus has an advantage that a display device can be easily manufactured.
  • the cover film has a drawback that the wiring resistance is higher than that of an Al alloy film such as an Al—Nd film.
  • the role of the cover film is to provide connection with the pixel electrode, chemical resistance and hillock suppression. For this reason, the cover film is not always necessary in terms of the device configuration if the above-described problems can be solved.
  • a display device is configured with such a metal, it is possible to reduce the film thickness of gate wiring, data wiring, etc., and as a result, it is easy to ensure coverage by an insulating film located in an upper layer. Also occurs.
  • Patent Document 1 discloses a liquid crystal display device using an Al alloy that can be directly electrically connected to a pixel electrode without disposing a cover film.
  • the components of the Al alloy are gold (Au), zinc (Zn), copper (Cu), nickel (Ni) and the like.
  • FIG. 2 of Patent Document 1 discloses a channel protection inverted stagger type TFT
  • FIG. 1 of Patent Document 1 discloses a liquid crystal display device thereof.
  • Patent Document 2 discloses a sputter target material that can be directly electrically connected to a transparent electrode without disposing a cover film, as in Patent Document 1.
  • the component of the target material is an alloy containing Al as a base material and containing at least one of Ni, cobalt (Co), and iron (Fe) and carbon (C).
  • Patent Document 3 discloses an element structure of a display device that can be directly electrically connected to a transparent electrode layer or a semiconductor layer without disposing a cover film.
  • the disclosed alloy component is an aluminum-nickel (Al—Ni) -based alloy, and the element structure is patterned from the Al—Ni-based alloy, an insulating film is disposed thereon, an opening is provided in the insulating film, and This is a test pattern in which ITO films patterned in a cross shape are crossed.
  • Patent Document 4 relates to a sputtering target that can be directly electrically connected to a transparent electrode layer or a semiconductor layer without arranging a cover film.
  • the sputter target disclosed in Patent Document 4 is an Al—Ni—rare earth element alloy.
  • Non-Patent Document 1 discloses a sputtering target that can be used for a TFT of a liquid crystal display device or the like and can be directly electrically connected to ITO or IZO (indium zinc oxide).
  • the disclosed target is an Al-Ni-La alloy system.
  • Non-Patent Document 2 discloses an Al alloy target ACX that can be directly electrically connected to ITO.
  • Patent Documents 1 to 4 a metal film that can be directly electrically connected to the transparent electrode film without arranging the cover film described above.
  • Patent Documents 1 to 4 a metal film that can be directly electrically connected to the transparent electrode film without arranging the cover film described above.
  • FIG. 8A, FIG. 9A, and FIG. 10A all show a plane of a display portion, a gate terminal portion, and a data terminal portion of a substrate on which a TFT is disposed (hereinafter referred to as a TFT substrate).
  • FIGS. 9 (B) to (D), and FIGS. 10 (B) to (D) are the same as I-I in FIGS. 8 (A), 9 (A), and 10 (A).
  • the cross-section of the gate terminal section along the 'line', the cross-section of the pixel section along the line II-II ', and the cross-section of the data terminal section along the line III-III' are respectively shown as conceptual diagrams.
  • 1 is a transparent substrate
  • 2 is a first metal film
  • 3 is a gate electrode
  • 4 is a gate terminal
  • 5 is a gate wiring
  • 6 Is a first insulating film
  • 8 is a contact film
  • 9 is a second metal film
  • 10 is a data wiring
  • 11 is a source electrode
  • 12 is a drain electrode
  • 13 is a data terminal
  • 14 is a second insulating film
  • 15 Denotes a gate terminal hole
  • 16 denotes a pixel connection hole
  • 17 denotes a data terminal hole
  • 20 denotes a pixel electrode
  • 21 denotes a terminal protection pattern
  • 50 denotes an island pattern.
  • Patent Documents 1 to 4 and Non-Patent Documents 1 to 2 which are the first metal film 2 is formed on the transparent substrate 1 (hereinafter referred to as “Al— And collectively referred to as “Ni-based”). Then, a resist pattern is formed by photolithography, the first metal film 2 is etched, the resist is peeled off, and the gate electrode 3, the gate terminal 4, and the gate wiring 5 are patterned.
  • a cover film such as Ti or Mo is formed on the metal.
  • the first metal film 2 and the transparent electrode can be directly electrically connected, so that the cover film is formed by photolithography, etching, and peeling. Not placed.
  • a contact film 8 (n + -a-Si) doped with phosphorus is formed on the entire surface of the substrate, and then a resist pattern is formed by photolithography, the contact film 8 and the semiconductor film 7 are etched, and the resist is removed.
  • a pattern hereinafter referred to as an island pattern 50
  • the island pattern 50 is formed above the gate electrode 3 with the first insulating film 6 interposed therebetween.
  • the Al—Ni alloy disclosed in Patent Documents 1 to 4 and Non-Patent Documents 1 and 2 as the second metal film 9 is formed on the entire surface of the substrate. Then, a resist pattern is formed by photolithography, the second metal film 9 is etched, the resist is stripped, and the data wiring 10, the source electrode 11, the drain electrode 12, and the data terminal 13 are patterned.
  • a cover film such as Ti or Mo is formed on the metal.
  • the second metal film 9 and the transparent electrode can be directly connected to each other, so that the second metal film 9 and the transparent electrode can be directly connected to each other.
  • the contact film 8 not covered with the data wiring 10 and the source electrode 11 is removed, and the semiconductor film 7 is exposed to form a channel. Form. In addition, part of the semiconductor film may be removed as necessary.
  • a second pattern made of a silicon nitride film is formed so as to cover the pattern formed by the second metal film 9, the island pattern from which the semiconductor film 7 is exposed, the first insulating film 6 and other members exposed on the substrate.
  • the insulating film 14 is formed.
  • a resist pattern is formed by a photolithography method, the second insulating film 14 is etched, the resist is peeled off, and the gate terminal hole 15, the pixel connection hole 16, the data terminal hole 17 and the like are patterned to provide an opening. (FIG. 9).
  • a transparent conductive film made of ITO is formed on the substrate so as to cover the second insulating film 14, the gate terminal hole 15, the pixel connection hole 16, and the data terminal hole 17. Then, a resist pattern is formed by photolithography, the transparent conductive film is etched, the resist is peeled off, the terminal protection pattern 21 is covered so as to cover the gate terminal hole 15 and the data terminal hole 17, and the pixel connection hole 16 is covered.
  • the pixel electrode 20 is formed on the TFT substrate to complete the TFT substrate (FIG. 10).
  • FIG. 12A is a plan view
  • FIG. 12B is a view showing a cross section taken along the line AA ′ of FIG. 12A.
  • 201 is an insulating film
  • 202 is an upper conductive film
  • 203 is a lower conductive film
  • 204 is a connection hole
  • 205 is an inner region
  • 206 is an outer region
  • 207 is a conductive portion (intermediate conductive portion)
  • 208 is an interlayer connection.
  • Material 209 is an interlayer connection material dropping position.
  • This known example is a method of connecting the upper conductive film 202 and the lower conductive film 203 with the insulating film 201 interposed therebetween and can be applied to a liquid crystal display device.
  • the upper conductive film 202 is a pixel electrode made of ITO
  • the lower conductive film 203 is a drain electrode made of Ti
  • the insulating film 201 is a silicon nitride film
  • an interlayer connection material 208 connects the drain electrode and the pixel electrode. Yes.
  • This known example includes a lower conductive film 203, an insulating film 201, and an upper conductive film 202 in this order on a substrate, and the upper conductive film 202 has at least one inner region 205 and outer region 206 separated by a connection hole 204.
  • a liquid material containing conductivity hereinafter referred to as an interlayer connection material 208 is applied to a desired layer on the upper conductive film 202 by a method such as inkjet.
  • Patent Document 5 The purpose of Patent Document 5 is to apply droplets without increasing the number of processes such as patterning by applying an interlayer insulating wiring by ink jet in order to reduce the number of photomasks used in manufacturing a TFT substrate and improve productivity. This is to connect the upper conductive film 202 and the lower conductive film 203 with the insulating film 201 interposed therebetween (paragraphs 0003 and 0008).
  • Patent Document 6 a process of forming an insulating film on a semiconductor substrate, a process of forming an opening in the insulating film, and an entire surface of the opening including a slight lateral groove formed at the bottom of the opening are uniformly conductive.
  • a manufacturing method including a forming step is disclosed.
  • Patent Document 7 a first conductive layer and a second conductive layer are laminated via an insulating layer, and the first conductive layer and the second conductive layer are connected via a through hole formed in the insulating layer.
  • Patent Documents 1 to 4 and Non-Patent Documents 1 to 2 disclose Al alloy materials that can be directly connected to a transparent electrode layer or a semiconductor layer.
  • Patent Documents 1 to 4 and Non-Patent Documents 1 to 2 have no description or suggestion regarding a technical problem related to contact hole formation caused by the Al alloy material.
  • Patent Document 5 discloses that electrical connection is ensured for a contact hole of a liquid crystal display pixel portion with a liquid interlayer connection material.
  • Patent Document 5 does not specify the electrical connection of the gate terminal hole and the data terminal hole.
  • bumps (terminals) of TCP face the gate terminal holes and data terminal holes across an ACF (Anisotropic Conductive Film).
  • ACF Anisotropic Conductive Film
  • Patent Document 5 it is difficult to confirm the specific description about the gate terminal hole and the data terminal hole from the text of the specification, and it is difficult to confirm the technical problem related to the metal corrosion.
  • the present invention has been made in view of the above problems, and its main purpose is to form an upper metal film and a lower metal film of contact holes represented by gate terminal holes, data terminal holes, pixel connection holes, and the like. It is an object of the present invention to provide a display device having a contact hole structure that can realize low connection resistance and high reliability of electrical connection.
  • an object of the present invention is to provide a display device that can use a metal film such as an Al alloy material that is inferior in corrosion resistance.
  • a lower metal film disposed on a substrate, an insulating film having an opening disposed on the lower metal film, and at least the opening exposed.
  • An upper metal film disposed so as to be in contact with the insulating film beyond the covering boundary region of the layer, and the film thickness of the lower metal film exposed at the opening is A display device is provided that is thinner than the film thickness of the lower metal film in the unexposed portion.
  • a display device is provided in which the conductive liquid material is disposed at a desired arbitrary position by an inkjet method, an offset printing method, or the like.
  • the present invention relates to electrical connection between an upper layer metal film and a lower layer metal film of a contact hole represented by a gate terminal hole, a data terminal hole, a pixel connection hole, and the like. Can be realized.
  • a contact hole structure for example, an Al alloy-based material that can be directly electrically connected to a transparent electrode layer or a semiconductor layer without disposing a cover film, for example. It is possible to provide a display device using a metal film having poor corrosion resistance.
  • FIG. 1 A) And (B) is sectional drawing which shows the gate terminal hole of the 3rd Example of this invention.
  • or (D) are the top views and sectional drawings which show the manufacturing method of the prior art TFT substrate, and its structure.
  • or (D) are the top views and sectional drawings which show the manufacturing method of the prior art TFT substrate, and its structure.
  • or (D) are the top views and sectional drawings which show the manufacturing method of the prior art TFT substrate, and its structure. It is sectional drawing which shows the gate terminal hole of a prior art.
  • (A) and (B) are the top view and sectional drawing which show the connection hole of patent document 5.
  • the entire surface of the lower metal film exposed at the opening of the insulating film and at least a part of the edge of the insulating film hole have conductivity. It extends with a liquid material and covers it, and this is solidified to form an interlayer connection layer. Then, an upper metal film is disposed on the interlayer connection layer beyond the covered region. For this reason, the surface shape of the interlayer connection layer can be a gently curved surface (since the cross-sectional shape is curved, it is also called a curved shape). For this reason, the voids of the upper metal film disposed on the interlayer connection layer are drastically reduced. As a result, the electrical connection resistance between the upper metal film and the lower metal film can be reduced, and the contact hole can be made highly reliable.
  • the edge angle of the coating boundary portion of the interlayer connection layer is a low angle.
  • the liquid material having conductivity is preferably selected in consideration of the cohesive force of the liquid material having conductivity and the wettability between the liquid material having conductivity and the insulating film. For example, if the amount of the solvent contained in the conductive liquid material is increased, the volume shrinkage during solidification increases, so the surface shape of the interlayer connection layer can be made more curved, and the coating boundary portion The edge angle can be made lower. In this way, voids are less likely to occur in the upper metal film located on the coating boundary.
  • the liquid material having conductivity it is preferable to select a material that solidifies at the maximum temperature or less that is exposed from the start of the manufacture of the TFT substrate to the completion of the display device. Furthermore, it is more preferable that the step of reaching the maximum temperature is a step before the liquid material having conductivity is disposed. In this way, since hillocks that break through the interlayer connection layer from the lower metal film do not grow on the lower metal film, it is possible to avoid the formation of voids due to the hillocks in the lower metal film in the upper metal film.
  • a material that dissolves the damaged layer may be selected as the liquid material having conductivity.
  • the upper metal film is preferably formed by sputtering. Thereby, a mixed layer of the upper metal film and the insulating film can be formed.
  • the insulating film is composed of an organic insulating film, and an upper metal film is formed thereon by sputtering. As a result, a more reliable mixed layer of the upper metal film and the insulating film can be formed. High reliability of the contact hole can be realized by the mixed layer.
  • the first embodiment of the present invention will be described with reference to a liquid crystal display device using an inverted staggered TFT in the display device.
  • FIG. 1A, FIG. 2A, and FIG. 3A are conceptual diagrams showing a plane of one pixel, a gate terminal portion, and a data terminal portion among a plurality of display pixels formed in a matrix.
  • 1 (B) to (D) FIGS. 2 (B) to (D), and FIGS. 3 (B) to (D) are illustrated in FIGS. 1 (A), 2 (A), and 3 (A).
  • the cross section of the gate terminal section along the line -I ', the cross section of the pixel section along the line II-II', and the cross section of the data terminal section along the line III-III ' are respectively shown as conceptual diagrams. .
  • 1 is a transparent substrate
  • 2 is a first metal film (lower metal film)
  • 3 is a gate electrode
  • 4 is a gate terminal
  • 5 is a gate wiring
  • 6 is a first insulating film
  • 7 is a gate electrode.
  • Semiconductor film, 8 is a contact film
  • 9 is a second metal film (upper metal film)
  • 10 is a data wiring
  • 11 is a source electrode
  • 12 is a drain electrode
  • 13 is a data terminal
  • 14 is a second insulating film
  • 16 is a pixel connection hole
  • 17 is a data terminal hole
  • 20 is a pixel electrode
  • 21 is a terminal protection pattern
  • 22 is an interlayer connection film.
  • Patent Documents 1 to 4 and Non-Patent Documents 1 and 2 that can be electrically connected to the film constituting the pixel electrode 20 (see FIG. 3) on the transparent substrate 1.
  • the metal film 2 is formed using a magnetron sputtering apparatus.
  • non-alkali glass glass is exemplified as the transparent substrate 1, but a substrate having more flexibility such as a film having heat resistance and chemical resistance may be used. Further, when a reflective liquid crystal display device is manufactured, it is not always necessary to use a transparent substrate.
  • a resist is applied, exposed and developed by a known photolithography method to form a resist pattern, and the first metal film 2 is wet etched with a mixed acid etchant of phosphoric acid / nitric acid / acetic acid / water, and the resist is peeled off.
  • the gate electrode 3, the gate terminal 4, and the gate wiring 5 are formed.
  • the resist used is preferably a positive resist soluble in a base solution of a novolak resin.
  • the developer is preferably 2.38% TMAH (tetramethylammonium hydroxide).
  • TMAH tetramethylammonium hydroxide
  • As the stripping solution a mixed solution of DMSO (dimethyl sulfoxide) and MEA (monoethanolamine) which is generally used is suitable. The same applies to known photolithography processes described below. In the following description, this point is omitted.
  • the exposed first metal film is an alloy mainly composed of Al which is an amphoteric metal. Low solubility and easy to dissolve (highly corrosive). For this reason, it is not preferable to perform this cleaning step with an acid or basic solution. For example, a neutral surfactant solution may be used.
  • the first insulating film 6 made of silicon nitride (hereinafter referred to as SiNx), the semiconductor film 7 made of a-Si, and the contact film 8 made of phosphorus-doped n + -a-Si are used by plasma CVD. Then, the film is formed continuously without breaking the vacuum.
  • a resist pattern is formed by a known photolithography method, the contact film 8 and the semiconductor film 7 are etched, the resist is peeled off, and an island pattern 50 is formed.
  • the island pattern 50 is formed so as to be positioned above the gate electrode 3 with the first insulating film 6 interposed therebetween.
  • the first insulating film 6 is a single SiNx film, but it may be a laminated film. By using a laminated film, the number of pinholes in the first insulating film 6 can be reduced.
  • the first insulating film 6 is not limited to the SiNx film, and other inorganic insulating films such as a SiOx film may be used. If an SiOx film is used, TFT characteristics can be stabilized.
  • an acrylic or novolac organic insulating film may be used as the first insulating film 6, for example. By selecting the organic film in addition to the inorganic film, the first insulating film 6 can be selected from a wide dielectric constant range.
  • the second metal film 9 described in Patent Documents 1 to 4 and Non-Patent Documents 1 and 2 is formed using a magnetron sputtering apparatus.
  • a resist pattern is formed by a known photolithography method, the second metal film 9 is etched with the same etchant as that of the first metal film 2 and peeled off, and the data wiring 10, the source electrode 11, the drain electrode 12, A data terminal 13 is formed.
  • the exposed second metal film 9 is an alloy mainly composed of Al which is an amphoteric metal, Low solubility and easy to dissolve. For this reason, it is not preferable to perform this cleaning step with an acid or basic solution.
  • a neutral surfactant solution may be used.
  • the second metal film 9 diffuses into the contact film 8 and the device Depending on the required performance, this may not be satisfied.
  • Mo, Cr, Ti and an alloy film thereof may be disposed as a diffusion prevention film.
  • the Mo film that can be removed with a mixed acid etchant composed of phosphoric acid / nitric acid / acetic acid / water and the alloy film thereof are used as the diffusion preventing film, there is an advantage that the number of etching steps is not increased.
  • the contact film 8 is removed, the semiconductor film 7 is exposed, and a channel is formed between the source electrode 11 and the drain electrode 12. Forming part.
  • the resist is peeled off (see FIG. 1 above).
  • a second insulating film 14 made of a SiNx film is formed using plasma CVD, a resist pattern is formed by a known photolithography method, and the first insulating film 6 is formed together with the second insulating film 14. Also, the resist is peeled off to form openings such as gate terminal holes 15, pixel connection holes 16, and data terminal holes 17 to be contact holes (FIGS. 2B, 2C, and 2D). .
  • the second insulating film 14 is a single SiNx film. However, it may be a laminated film similarly to the first insulating film 6, or may be an inorganic insulating film without being limited to the SiNx film. An insulating film may be used.
  • a suitable stripping solution generally used in the TFT substrate manufacturing process is a mixed solution of DMSO and MEA.
  • MEA is dissociated and exhibits a strong basicity.
  • the substrate from which the resist has been removed with the stripping solution is washed with water to remove the stripping solution from the substrate surface. Therefore, MEA and water are mixed at the time of this water washing treatment, and a basic solution can be formed on the substrate.
  • the peeling process in which the first metal film 2 is exposed is a peeling process after patterning the first metal film
  • the peeling process in which the second metal film 9 is exposed is the same as [Background Art] that there is a peeling process after patterning the second metal film, but in this embodiment, no cover film is disposed. Since there is a feature, this process, that is, a peeling process after patterning the opening is newly added. In this stripping step, both the first metal film 2 and the second metal film 9 are exposed.
  • the first insulating film 6 and the second insulating film 6 are formed after the peeling process is completed. Therefore, even if the metal film is dissolved in the peeling process, the insulating film is formed in close contact with the dissolved metal pattern.
  • the first insulating film 6 has already been formed on the first metal film 2 and the second insulating film has already been formed on the second metal film 9. 14 is in contact with the film. Therefore, when the metal film is dissolved, the lower end of the edge portion of the insulating film has a shape protruding from the first metal film 2 and the second metal film 9.
  • the Al—Nd film that cannot be directly electrically connected to the film that constitutes the pixel electrode such as ITO (large connection resistance value) and the Al alloy that can be directly electrically connected to the ITO of this embodiment are mainly made of Al. Although it is an alloy film as a component, there is a difference in electrical connectivity with a film constituting a pixel electrode such as ITO. This is presumed to be due to the difference in the precipitation state of the alloy material and the degree of oxidation of the surface.
  • Aluminum oxide film is chemically stable and highly resistant to chemicals compared to aluminum, but has a very large electrical resistance.
  • the results of the base resistance solution test are shown below.
  • an Al-Nd film manufactured by Kobelco Kaken Co., Ltd., an Al-Ni-La film manufactured by Kobelco Kaken Co., Ltd., and an ACX film manufactured by Mitsui Mining & Smelting Co., Ltd. are formed on a glass at 150 ° C. using magnetron sputtering. Membrane and cut to size to enter beaker filled with solution.
  • the base resistance solution test may be processed and carried out in the actual peeling step, but the degree of dissociation (basicity) is determined by the mixing ratio of the stripping solution and water. It is not suitable for comparative study. The reason for this is that in the peeling process, water is sequentially supplied to the substrate on which the peeling solution is adhered by a method such as showering. At this time, the basicity changes sequentially, and the mixing ratio is set for all samples. This is because it is not always constant. DMSO in the stripping solution also has high hygroscopicity.
  • the degree of basicity is small as compared with a mixture of a stripping solution and water, but 2.38% TMAH, which is generally used as a developing solution in manufacturing a display device, is about three times as much as water. Diluted and immersed in the test piece, the etching rate of each film was measured and compared. In this way, the purpose of the base resistance solution test can be achieved.
  • both the Al—Ni—La film and the ACX film had a dissolution rate about 8 to 10 times higher than that of Al—Nd. This means that the degree of base resistance is inferior.
  • the test piece is formed by magnetron sputtering and is cut and adjusted to fit into a beaker.
  • the alloy composition was varied on the Al target such that the Ni pieces had a coverage of 2%, 3%, 5%.
  • the Al—Ni film with a variable composition had a lower connection resistance with ITO as the Ni content ratio increased.
  • the liquid material having conductivity to the openings such as the gate terminal hole 15, the pixel connection hole 16, the data terminal hole 17, and the like
  • conductive liquid material is not necessarily conductive in a fluid state.
  • the Au nano ink is placed in a piezo ink jet, allowed to flow, and heated to evaporate and solidify the solvent.
  • the interlayer connection film 22 is used.
  • liquid material having conductivity may be arranged in any desired position, and may be, for example, a thermal ink jet or an offset printing apparatus.
  • heating may be performed after reducing the pressure in order to accelerate the evaporation rate of the solvent, or heating and decompression may be performed simultaneously.
  • the pressure By reducing the pressure, the evaporation rate of the solvent is promoted, and the heating time can be shortened and the heating temperature can be lowered.
  • the conductive material mixed in the liquid material having conductivity is not easily oxidized.
  • the liquid material having conductivity is easy and preferable if a material that is solidified by heating is selected.
  • the material may be a laser or ion beam, and is not limited to heating. Absent.
  • liquid material having conductivity ink or paste containing metal such as Ag, Cu, Ni, Pt, Pd and ITO in addition to Au may be used. Moreover, you may mix a binder material as needed.
  • the binder material is solidified at the maximum temperature or lower. It is desirable to select the material to be used.
  • a conductive liquid material in which Au nanoparticles having an average particle diameter of about 5 nm not containing a binder material are dispersed in a solvent is heated to about 200 ° C.
  • the interlayer connection film 22 may be formed by evaporating the solvent and solidifying.
  • the dispersion solvent for dispersing the Au nanoparticles can be selected from general organic solvents, various solvents can be selected at 200 ° C.
  • the Au particle size is reduced to the nano level, it becomes active and the melting point decreases. Therefore, it becomes possible to grow secondary particles at a low heating temperature.
  • the conductive particles come into contact with each other when the solvent is volatilized by heating, and only have conductivity.
  • the primary particles of the conductive material in which the conductive liquid material is dispersed are bonded to each other to grow the secondary particles, whereby the film can be made denser and an interlayer connection layer having a low volume resistance can be formed.
  • the reason why it is preferable to select a liquid material having conductivity that is solidified at a temperature lower than the maximum temperature that is exposed from the start of the production of the TFT substrate to the completion of the display device is that it is directly selected from the film constituting the pixel electrode. This is because an Al alloy film that can be electrically connected is premised on suppressing hillocks, but its main component is Al, and it is difficult to completely eliminate this.
  • the step of reaching the maximum temperature in the manufacturing process of a general liquid crystal display device is a step of successively forming the first insulating film 6, the semiconductor film 7, and the contact film 8, or the step of forming the second insulating film 14.
  • This is a CVD process for forming a film.
  • the temperature is about 350 ° C. or higher. Below this temperature, it is preferable to evaporate the solvent contained in the conductive liquid material and solidify it.
  • a transparent conductive film made of ITO is formed on the entire surface of the substrate at 150 ° C. so as to cover the openings of the second insulating film 14, the gate terminal hole 15, the pixel connection hole 16, and the data terminal hole 17.
  • a resist pattern is formed by a known photolithography method, the resist is etched, the resist is peeled off, the terminal protection pattern 21 is covered so as to cover the gate terminal hole 15 and the data terminal hole 17, and the pixel connection hole 16 is covered.
  • the pixel electrode 20 is formed beyond the covering region of the interlayer connection film 22 to complete the contact hole and complete the inverted stagger type a-Si TFT substrate (FIG. 3).
  • the transparent conductive film in addition to the exemplified ITO, IZO (indium zinc oxide film), SnO (tin oxide film), and the like can be suitably used.
  • polyimide is applied to the completed TFT substrate, baked, and rubbed to form an alignment film.
  • a general polyimide can be sufficiently baked at 200 ° C.
  • a light shielding layer and a color layer are arranged, and a polyimide is also applied to a counter substrate on which a transparent conductive film such as ITO is arranged as a counter electrode, baked, and rubbed to form an alignment film.
  • the TFT substrate and the counter substrate are opposed to each other on the surface on which the alignment film is disposed.
  • a liquid crystal material containing a chiral material is placed in the gap.
  • the gap (cell gap) between the two substrates is held by an in-plane spacer within the display surface and a sealing material surrounding the display surface outside the display surface.
  • sealing materials such as thermosetting type, combined heat and light curing type, and photocuring type.
  • thermosetting type that requires high temperature, for example, acrylic sealing material, it can be baked at about 200 ° C. It fully cures.
  • the position at which the sealing material is disposed is indicated by a broken line aa ′ in FIG. 3.
  • the counter substrate is located on the pixel electrode side of the broken line, and the liquid crystal material is sealed in the gap between the TFT substrate and the counter substrate. None is placed on the outside of the broken line and it is exposed to the atmosphere.
  • an optical film such as a retardation film and a polarizing plate is appropriately attached to a substrate on which a TFT substrate and a counter substrate are bonded and liquid crystal is sealed, thereby completing a TN (Twisted Nematic) type liquid crystal panel.
  • the gate terminal hole 15 covered with the terminal protection pattern 21 and the data terminal hole 17 covered with the terminal protection pattern 21 on the TFT substrate are exposed to the atmosphere in an exposed state. ing.
  • Au particles or the like are dispersed in the terminal protection patterns 21 of the gate terminal holes 15 and the data terminal holes 17 on the TFT substrate and the bumps (terminals) of the TCP (Tape Carrier Carrier) on which the wiring is formed. Adhesion is performed using an organic resin ACF (Anisotropic Conductive Film).
  • the other end of the wiring formed in the TCP is connected to a circuit for driving a liquid crystal panel such as a driver circuit.
  • the circuit or the like may be connected to the TCP before the terminal hole and the bump are bonded together by ACF.
  • a front chassis including an opening that defines the display surface, a backlight, a light guide plate, a rear chassis that holds the front chassis, and the like are arranged to complete the liquid crystal display device.
  • connection method by TCP is exemplified here, bumps such as COG (Chip On Glass) may be used, and the terminal protection pattern 21 of the gate terminal hole 15 and the data terminal hole 17 and at least the drive circuit are electrically connected. Any structure may be used as long as the terminals connected to each other face each other and are bonded to each other by ACF or the like.
  • COG Chip On Glass
  • the gate terminal hole 15 has an extra first insulating film 6 laminated in the opening as compared with the pixel connection hole 16 and the data terminal hole 17. Therefore, the gate terminal hole 15 will be described as a representative example with reference to the cross-sectional views of FIGS. 4 (A) and 4 (B) are cross-sectional views taken along the line II ′ of FIG.
  • the interlayer connection film 22 covers the first metal film exposed surface 23 located at the opening of the gate terminal hole 15 and part of the first insulating film edge 24 together.
  • the exposed surface 23 and the first insulating film edge 24 are disposed so as to extend beyond the intersection (exposed surface / edge portion intersection 25).
  • the liquid material having conductivity can flow when it is disposed in the opening, its surface (the surface opposite to the first metal film exposed surface side) flows so as to have a gentle curve.
  • the solvent mixed in the liquid material having conductivity is evaporated while the shape is maintained to some extent, and volume contraction occurs and solidifies.
  • the surface of the interlayer connection film 22 after solidification (the surface opposite to the first metal film exposed surface side) does not have a discontinuous point that intersects linearly like the exposed surface / edge portion intersection point 25, and is loose. It becomes a concave curve.
  • interlayer connection film 22 is gradually thinner as it goes to the coating boundary with the first insulating film edge 24 (FIG. 4A).
  • the shape of the surface of the interlayer connection film 22 and the angle of the interlayer connection film 22 at the covering boundary are controlled by the cohesive force of the liquid material having conductivity, the liquid material having conductivity and the first insulating film. What is necessary is just to adjust wettability etc. with 6 arbitrarily.
  • the solvent type mixed in the liquid material having conductivity, the size of the conductive material particles, the relative amount of the conductive material with respect to the solvent may be adjusted, and the liquid material having conductivity and the first It is also effective to add a surfactant for the purpose of improving the wettability with the insulating film 6.
  • the surface shape of the interlayer connection film 22 can be made smoother, and the angle of the covering boundary portion of the interlayer connection film 22 in the first insulating film edge portion 24 can be easily reduced.
  • tetradecane, decanol or the like may be mixed in a solvent of a conductive liquid material.
  • the edge angle of the coating boundary is desired to be lower, the first metal film exposed surface 23 and the first insulating film edge 24 are contained in a liquid material having conductivity in a liquid state or a gas state.
  • a pretreatment may be performed by contacting or exposing a liquid material having conductivity with a solvent such as tetradecane or decanol, and thereafter the conductive liquid material may be disposed in the opening.
  • the formation state of the interlayer connection film 22 disposed in the opening can be easily confirmed by rupturing the substrate and observing the cross section with a scanning electron microscope (SEM) or the like.
  • a transparent conductive film to be the terminal protection pattern 21 is formed on the substrate on which the interlayer connection film 22 is arranged in the opening, using, for example, magnetron sputtering.
  • the terminal protection pattern 21 made of the same transparent conductive film as the pixel electrode is formed into the interlayer connection film 22, the interlayer connection film 22, and the first insulating film edge portion. 24 extends beyond the coating boundary to the second insulating film exposed surface 26 (FIG. 4B).
  • the terminal protection pattern 21 does not necessarily have to be a film constituting the pixel electrode 20.
  • the corrosion resistance of the terminal connection portion is improved.
  • the film forming process is increased at least once.
  • the terminal protection pattern 21 may have a laminated structure.
  • the growth direction of the sputtered film depends on the direction of the sputtered particle and the angle of the film surface with which it collides.
  • the first metal film exposed surface 23 and the first insulating film edge portion 24 are linearly intersecting at the exposed surface / edge portion intersection 25 and discontinuously differing. .
  • the film-forming grains grow in different directions reflecting the surface shape of the base substrate, and voids 28 are formed.
  • ITO is deposited to a thickness of 80 nm (about twice the thickness that is normally set for TFTs. Since the grain boundary grows in the horizontal direction, the grain boundary interval is naturally narrowed, so that it is difficult to confirm voids, but increasing the thickness is not preferable as a display device because the transmittance decreases.
  • Angle formed by the first metal film exposed surface 23 and the edge portion 24 of the first insulating film (the first metal film exposed surface 23 is taken as a reference line, the lower end of the edge portion and the edge portion of the first insulating film edge portion 24) The angle at which the line connecting the upper ends intersects the reference line was varied to confirm the formation of voids.
  • the film thickness of the interlayer connection film 22 disposed in the gate terminal hole 15 is set to be, for example, about 60 nm (the film thickness of the interlayer connection film 22 is the metal film exposed surface (in this case, the first film The interlayer connection film 22 located above the metal film exposed surface 23) is the thickness of the thinnest portion in the vertical direction from the metal film exposed surface.
  • the thinnest part of the interlayer connection film 22 was a substantially central part of the gate terminal hole 15.
  • the film thickness of the first insulating film is 400 nm, and the covering boundary of the interlayer connection film 22 disposed on the first insulating film edge portion 24 is from the lower surface of the first insulating film 6 in contact with the first metal film 2.
  • the thickness was about 250 nm.
  • the terminal protection pattern 21 is disposed so as to cover the entire surface of the interlayer connection film 22 and further extend to the second insulating film exposed surface 26.
  • ITO was selected for the terminal protection pattern 21 and the film thickness was 40 nm.
  • the angle of the exposed surface / edge portion intersection 25 between the first metal film exposed surface 23 and the first insulating film edge portion 24 was about 75 °.
  • the interlayer connection film 22 is disposed so as to extend to the first metal film exposed surface 23 and the first insulating film edge portion 24, the range of the interlayer connection film 22 and the first insulating film edge portion 24. There are no voids.
  • the interlayer connection film 22 is not disposed beyond the upper surface end of the first insulating film edge.
  • the upper surface end angle of the first insulating film edge portion is 105 ° (180 ° -75 °). Voids were confirmed in this part.
  • the film thickness of the second insulating film 14 is set to 250 nm, and the lower surface end angle of the second insulating film edge portion 29 is set to about 50 °. Voids were confirmed in the terminal protection pattern 21 both at the upper surface edge of the second insulating film edge portion 29 and at the lower surface edge of the second insulating film edge portion 29.
  • the coating boundary of the interlayer connection film 22 is the first insulating film edge portion 24, but the present invention is not limited to this, and the interlayer connection film 22 extends to the second insulating film edge portion 29.
  • the interlayer connection layer 22 may be formed.
  • the manufacturing method and structure of a transmission type TN liquid crystal display device using an inverted staggered a-Si TFT have been described as examples.
  • the present invention can be applied to a forward staggered a-Si TFT. It can also be applied to crystallized silicon TFTs (c-Si TFTs) and reflective TFTs.
  • the display method is not limited to the TN method (TwistedmaticNematic), and may be, for example, the VA method (Vertical Alignment) or the IPS method (In Plane Switching).
  • the counter electrode is not disposed on the counter substrate.
  • the present embodiment is not limited to the liquid crystal display device, but can also be adopted for organic EL (organic electroluminescence) and PDP (Plasma display Panel).
  • FIGS. 5A and 5B are in the vicinity of the gate terminal hole 15 similar to FIGS. 4A and 4B used in the description of the first embodiment.
  • Example 1 The difference from Example 1 is the coating region of the interlayer connection film 22. The difference will be mainly described.
  • the interlayer connection film 22 is disposed, for example, with a film thickness of 60 nm so as to extend to the second insulating film exposed surface 26 beyond the gate terminal hole 15 (FIG. 5A).
  • the terminal protection pattern 21 covers the entire surface of the interlayer connection film 22, and further extends beyond the coating boundary of the interlayer connection layer 22 to the second insulating film exposed surface 26. (FIG. 5B).
  • the surface of the interlayer connection film 22 (the surface opposite to the first metal film exposed surface side) ) Does not have a discontinuous point that intersects linearly like the exposed surface / edge portion intersection point 25, and becomes a gently concave curve, so that formation of voids in the terminal protection pattern 21 can be suppressed.
  • the same material as the interlayer connection film 22 disclosed in the second embodiment may be similarly arranged with a film thickness of 700 nm.
  • the interlayer connection film has a convex shape at the opening, but there is no discontinuous point that intersects linearly such as the exposed surface / edge portion intersection 25. Since the surface also has a gentle curve, the formation of voids in the terminal protection pattern 21 can be suppressed.
  • FIGS. 6 (A) and 6 (B) show the vicinity of the gate terminal hole 15 as in the description of the first embodiment.
  • the difference from the second embodiment is that the surface of the first metal film 2 is etched into a concave shape, and the lower surface end of the first insulating film edge portion 24 protrudes without contacting the first metal film 2. That is.
  • the second insulating film 14 and the first insulating film 6 are etched. At that time, if the etching rate selectivity between the first metal film 2 and the first insulating film 6 is insufficient, the first metal film 2 is removed, and as shown in FIG. The lower surface end of the first insulating film 6 jumps out of the first metal film 2 and a space 27 is formed.
  • the liquid material having conductivity is arranged so as to fill the space 27 formed by the first metal film 2 and the first insulating film 6, the interlayer connection layer 22 is formed. It is difficult to form a void in the terminal protection pattern 21.
  • the interlayer connection film 22 is formed so as to extend to the second insulating film exposed surface 26, and the terminal protection pattern 21 is disposed beyond the coating boundary of the interlayer insulating film 22. (The above is FIG. 6 (A), (B)).
  • the film thickness of the interlayer connection film 22 is increased. 60 nm. If the thickness of the interlayer connection film 22 to be arranged is larger than the etching thickness of the first metal film 2, the surface of the interlayer connection film 22 can be made a gentler curve compared to the case where the thickness is small. Voids are less likely to be formed in the terminal protection pattern 21 disposed in the upper layer of the film 22.
  • the covering region of the interlayer connection film 22 can be the first insulating film edge portion 24 or the second insulating film edge portion as in the first embodiment.
  • the first metal film 2 is etched in a concave shape, and the lower surface end of the first insulating film edge 24 tends to protrude without contacting the first metal film 2.
  • the insulating film located in the opening must be removed at the same time for all the parts arranged on the mother substrate.
  • the over-etching time in etching the insulating film becomes long.
  • the time during which the first insulating film in a certain opening disposed on the glass substrate is just etched and the first metal film is exposed is referred to as “just etching time.” In the manufacture of TFT, it is disposed on the glass. In addition, it is necessary to set longer than the just etching time required to etch the insulating films in the plurality of openings, which is the overetching time.
  • the first metal film 2 and the first insulating film 6 The first metal film 2 is etched when the etching rate selectivity is not infinite.
  • the first metal film 2 is etched in a concave shape with the increase in size of the mother substrate, and the lower end portion of the first insulating film 6 tends to protrude from the first metal film 2.
  • the structure in which the interlayer connection film 22 disclosed in this embodiment is disposed so as to fill the space 27 formed by the first metal film 2 and the first insulating film 6 becomes more effective.
  • the case where the etching selectivity between the first metal film 2 and the first insulating film 6 is set low is disclosed.
  • the selectivity is set high, for example, infinite.
  • the case of setting is disclosed. The difference from the third embodiment will be mainly described.
  • the lower end of the first insulating film 6 and the first The space 27 as shown in FIG. 6B of the third embodiment is not formed in contact with the surface of the metal film 2.
  • the first insulating film having an opening disposed on the first metal film 2, the first metal film 2 exposed at least in the opening, and the insulating film edge of the opening
  • a first metal film 2 exposed at the opening is larger than a film thickness of a portion not exposed at the opening. thin.
  • the first metal film exposed surface 23 and the first insulating film edge portion 24 are extended to make the conductivity.
  • the liquid connection material is disposed to form the interlayer connection layer 22.
  • the terminal protection pattern 21 is formed in the upper layer beyond the covering region of the interlayer connection layer.
  • the terminal protection pattern 21 is formed on the upper layer without providing the interlayer connection layer 22.
  • the structure is completely different, but the first insulating film is etched to form an opening, and thereafter only similar in that some film is formed.
  • the first insulating film 6 is removed by dry etching from the viewpoint of dimensional control and the like, and the edge portion angle is about 50 to 80 °. This angle is approximately in this range even in the second insulating film 14. More specifically, the first insulating film 6 is often required to be a dense film in order to satisfy the TFT characteristic requirements as compared with the second insulating film 14, and the edge portion angle of the first insulating film 6 is required. Is often larger than the edge angle of the second insulating film 14. That is, the edge angle of the second insulating film 14 is often the same as or less than the edge angle of the first insulating film 6.
  • the damaged layer is a film having a high resistance
  • electrical connection between the first metal film 2 and the interlayer connection layer 22 is hindered.
  • the damaged layer may be removed.
  • the metal film 2 is made of an alloy film containing Al as a main component and treated with a chemical solution using an acid or a base
  • the metal film 2 is etched together with the removal of the damaged layer. Etching using a chemical solution generally has low directivity, so that the first metal film 2 has a concave shape as described in the third embodiment, and the lower surface end of the first insulating film edge portion 24 is the first metal film. It tends to be a structure that jumps out without touching 2.
  • Example 4 will be described in detail with reference to FIGS. 7A and 7B are cross-sectional views in the vicinity of the gate terminal hole 15 as described in the first embodiment.
  • the first insulating film 6 is removed by highly selective etching with the first metal film 2 to form a gate connection hole 15.
  • the etching selectivity between the first insulating film 6 and the first metal film 2 is high, the first metal film exposed surface 23 and the first insulating film edge portion 24 are exposed surface / edge portion intersections. 25, the film surfaces are discontinuously intersected so that the directions of the film surfaces are different (FIG. 7A).
  • the first metal film 2 is washed so as to be slightly etched.
  • the thickness of the interlayer connection film 22 to be disposed later is set to a value that is slightly removed by about 30 nm by treatment with a 0.6% TMAH aqueous solution.
  • the first metal film 2 is etched into a concave shape, and the lower surface end of the first insulating film edge portion 24 protrudes from the first metal film 2.
  • the etching here is isotropic because it is based on a chemical solution, and the amount of protrusion of the lower end of the first insulating film edge 24 is proportional to the etching amount. This structure is similar to that of the third embodiment.
  • a liquid material having conductivity is filled in the space 27 formed by the first metal film 2 and the first insulating film 6 in the same manner as in the third embodiment, and further, the covering boundary is the gate terminal hole 15. And so as to extend to the second insulating film exposed surface 26 (FIG. 7B).
  • the surface of the interlayer connection film 22 becomes the first metal film exposed surface 23, the first insulating film edge portion 24, the first insulating film exposed surface, the second The insulating film edge portion and the second insulating film exposed surface 26 have a gently concave curved shape with no discontinuous points that intersect linearly over the entire region.
  • the thickness of the interlayer connection film 22 arranged here is preferably thicker than the removal amount of the first metal film removed by the TMAH, for example, 60 nm. In this way, no void is formed in the terminal protection pattern 21 formed on the interlayer connection layer 22.
  • Al is an amphoteric metal, it can be removed by etching with acidic and basic chemicals. This does not change even in an Al alloy containing Al as a main component.
  • the resist described in Examples 1 to 4 is a base-soluble resist, and the damage layer to be removed also contains a resist component.
  • a treatment immersed in a chemical solution or a method of spraying with a shower may be used. Furthermore, the effect may be promoted by using a mechanical treatment such as a brush or ultrasonic treatment. Further, if the surfactant is mixed with the chemical solution to improve the wettability of the first metal film, the damage layer removing process can be carried out more effectively.
  • the gate terminal hole 15 is illustrated, and the contact in which the interlayer connection layer 22 in which the liquid material having conductivity is solidified is disposed between the lower metal film and the upper metal film.
  • the first to fourth embodiments can be similarly applied to contact holes such as the pixel connection hole 16 and the data terminal hole 17.
  • the first insulating film 6 is not disposed on the second metal film 9, and the second insulating film 14 is disposed on the second metal film 6.
  • the exposed surface of the second metal film 9 and the intersection of the exposed surface of the second metal film and the edge portion of the second insulating film (exposed surface / edge portion intersection) are exceeded. If the liquid material having conductivity is extended to the second insulating film edge portion, and the fluidity is lost and solidified, the surface of the interlayer connection film 22 has a gently curved shape.
  • the coating boundary where the interlayer connection layer 22 is arranged may be the second insulating film edge portion or the second insulating film exposed surface 26 as described above.
  • the thickness of the first insulating film 6 is 400 nm and the thickness of the second insulating film is 250 nm is disclosed.
  • the gate terminal hole 15, the pixel connection hole 16, data When the exposed surface area of the metal film of the terminal hole 17 is the same, when the liquid material having the conductivity of the interlayer connection layer 22 covering the opening by 500 nm is disposed, the gate terminal hole 15 becomes the second insulating film edge part.
  • the second insulating film exposed surface 26 serves as a coating boundary of the interlayer connection film 22.
  • the interlayer connection film 22 may be formed only in the gate terminal hole 15 and the data terminal hole 17 and not disposed in the pixel connection hole 16.
  • the reason for this arrangement is that the pixel connection hole 16 located in the panel sealed with liquid crystal is compared with the gate terminal hole 15 and the data terminal hole 17 exposed to the outside through the ACF having moisture permeability. This is because the corrosion rate is slow.
  • the present invention may be applied only to a specific portion of the gate terminal hole 15, the pixel connection hole 16, and the data terminal hole 17.
  • the gate terminal hole 15, the pixel connection hole 16, and the data terminal hole 17 are formed simultaneously by etching the second interlayer insulating film 14 and the first interlayer insulating film 6.
  • the first insulating film 6 in the gate terminal hole 15 is etched even after the second insulating film 14 is removed and the second metal film 9 is exposed. Will continue to be exposed to the etching environment. For this reason, the second metal film 9 is more easily etched than the first metal film 2.
  • the etching selectivity between the second metal film 9 and the first insulating film 6 (described in the third embodiment with the first metal film 2 and the first insulating film 6) is not sufficient. Otherwise, the second metal film 9 is etched in a concave shape, and the lower surface end of the first insulating film edge portion tends to protrude from the second metal film 9.
  • the mother board is becoming larger in the manufacture of the liquid crystal display device, but its size actually exceeds 2 m.
  • the difference in the etching rate in the mother substrate surface is often a fixed pattern depending on, for example, a manufacturing apparatus.
  • the metal film is etched in a concave shape, and the lower surface end of the insulating film edge portion is likely to jump out of the metal film.
  • the solvent of the liquid material having conductivity has a function of dissolving the damaged layer, the damaged layer on the exposed surface of the metal film can be reduced, so that the connection resistance can be reduced more efficiently.
  • the contact holes such as the gate terminal hole 15, the data terminal hole 17, and the pixel connection hole 16 have been exemplified.
  • the contact hole structure and the manufacturing method according to the present invention include the contact hole. It is not limited.
  • a terminal hole having the same structure as that of the illustrated data terminal hole 17 is connected by a film (upper metal film) constituting the pixel electrode.
  • a terminal hole having a structure similar to that of the data terminal hole 17 illustrated in the first to fourth embodiments, which is not connected to the data wiring, and a bump (terminal) of a TCP (Tape Carrier Carrier Package) in which the wiring is formed are provided.
  • a liquid crystal panel can be manufactured by bonding with an ACF (Anisotropic Conductive Film) made of an organic resin in which Au particles are dispersed.
  • the first to thirty-first embodiments are applied to the drain electrode.
  • a contact hole having the same structure as that of the pixel connection hole 16 illustrated in the fourth embodiment is arranged, and adjacent to this, a wiring such as a ground located in the same layer as the gate electrode is illustrated in the first to fourth embodiments.
  • a contact hole having a structure similar to that of the gate terminal hole 15 is arranged, and both contact holes are connected by a film (upper metal film) constituting the pixel electrode.
  • the contact hole according to the present invention is not limited to the contact hole such as the gate terminal hole 15, the data terminal hole 17, and the pixel connection hole 16, but can be used as a contact hole for layer conversion, and the upper metal film Can be used as a wiring instead of an electrode.
  • the confirmed sample structure is a contact hole having the same structure as the gate terminal hole described in the embodiment.
  • Sample 1 A sample in which the interlayer connection layer 22 is formed up to the first insulating film edge portion described in the first embodiment.
  • Sample 2 A sample in which the interlayer connection layer 22 is formed up to the second insulating film edge portion described in the first embodiment.
  • Sample 3 Sample in which the interlayer connection layer 22 is formed extending to the second insulating film exposed surface 26 described in the second embodiment.
  • Comparison sample A sample in which the conventional interlayer connection layer 22 described in [Background Technology] is not disposed.
  • First metal film [Non-patent document 1], [Non-patent document 2] alloy film and Ni 5% -containing Al—Ni film, film thickness 300 nm
  • First insulating film SiNx film thickness, 400 nm
  • Second insulating film SiNx film thickness, 250 nm
  • Interlayer connection film (samples 1 to 3): A conductive liquid material in which Au nanoparticles having an average particle diameter of about 5 nm are dispersed in a solvent is heated and solidified, and the film thickness is 60 nm.
  • Terminal protection pattern ITO film, film thickness 40nm
  • Test conditions (1) The sample is connected to a TCP bump via the ACF and the resistance is measured (initial connection resistance). (2) DC35V is applied between the TCP wiring and the gate terminal in the environment of high temperature and high humidity (85 ° C, humidity 60%), and the resistance measurement and the corrosion progress check of the terminal ( Microscopic observation) over time.
  • Sample 3 A sample in which the interlayer connection layer 22 is formed extending to the second insulating film exposed surface 26 described in the second embodiment.
  • Sample 4 The interlayer connection layer 22 was formed by extending the bottom surface of the first insulating film described in Example 4 from the first metal film to the second insulating film exposed surface 26. sample.
  • Comparison sample A sample in which the conventional interlayer connection layer 22 described in [Background Technology] is not disposed.
  • Test conditions (1) The above sample is connected to a TCP bump via an ACF and the resistance is measured (initial connection resistance). (2) DC35V is applied between the TCP wiring and the gate terminal in the environment of high temperature and high humidity (85 ° C, humidity 60%) to measure the resistance and check the progress of corrosion of the terminal ( Microscopic observation) over time.
  • the sample 3 showed a slightly smaller initial resistance value than the other samples because the terminal protection pattern arranged in the vertical direction of the first metal film exposed surface 23 located in the gate terminal hole 15.
  • the number of conductive particles existing between the 21 part and the bump part of the TCP facing the same is the same as the other samples, but the sample 3 extends the interlayer connection film 22 to the second insulating film exposed surface 26. Therefore, in the terminal protection pattern 21, the degree of void generation is good up to the gate terminal hole 15 part and the second insulating film exposed surface 26, and the area is larger than other samples, Conductive particles existing between the terminal protection pattern 21 located in the peripheral part of the gate terminal hole 15 (second insulating film exposed surface 26) and the facing TCP bump part lower the connection resistance to some extent. Involved in Things to be estimated.
  • the high temperature / high humidity test will be described.
  • the comparative sample shows a larger value compared to Samples 1 to 3.
  • a high resistance value means that there is no terminal reliability.
  • the degree of corrosion of the comparative sample was advanced as compared with samples 1 to 3.
  • the corrosion proceeds mainly so that the first metal film dissolves in a frame shape along the exposed metal / edge portion intersection 25 of the first metal film exposed surface 23 and the first insulating film edge 24. It was.
  • connection resistance values of Samples 1 to 3 are in the order of “Sample 1 ⁇ Sample 2> Sample 3”, which also matches the degree of progress of corrosion by microscopic observation.
  • the progress of corrosion is estimated as follows. Moisture containing water vapor first passes through the bulk of the organic resin of ACF or the interface between the organic resin and the terminal protection pattern and reaches the void of the terminal protection pattern 21 (in sample 3, the coating boundary of the terminal protection pattern).
  • the moisture that has reached the void passes through the terminal protection pattern 21 and reaches the surface of the insulating film, and then passes through the interface between the terminal protection pattern 21 and the insulating film, Reaches the coating boundary.
  • the moisture that has reached the void reaches the exposed surface / edge portion intersection 25 of the first metal film exposed surface 23 and the first insulating film edge 24 when passing through the terminal protection pattern 21.
  • the first metal film is corroded.
  • Samples 1 to 3 were not uniform in a frame shape as in the comparative sample, but was partially sesame grained, so that moisture was some weak spot at the interface between the interlayer connection film 22 and the insulating film. It is presumed that there is a high possibility that the first metal film in the portion that has passed through is preferentially corroded.
  • the first reason is that moisture first enters from the voids of the terminal protection pattern 21 (the boundary between the terminal protection pattern and the second insulating film when there is no void as in sample 3), and then the above description. It is estimated that the route reaches the interface between the terminal protection pattern and the insulating film. Similar to the passage of moisture at the interface between the interlayer connection film 22 and the insulating film, the moisture is estimated to reach the coating boundary region of the interlayer connection film 22 through some weak spot at the interface between the terminal protection pattern 21 and the insulation film. The Next, it is estimated that the metal film can be corroded by reaching the first metal film through the weak spot of the interlayer connection layer 22 and the insulating film.
  • the terminal protection pattern 21 when the terminal protection pattern 21 is arranged so as not to cross the coating boundary of the interlayer connection layer 22, moisture can be corroded by passing only through the interface between the interlayer connection film 22 and the insulating film.
  • the terminal protection pattern 21 if the terminal protection pattern 21 is disposed beyond the covering boundary of the interlayer connection layer 22, moisture passes through and the exposed surface / edge of the first metal film exposed surface 23 and the first insulating film edge portion 24. Since the probability of 25 intersections can be estimated as the product of the weak spot probabilities at the film interfaces, it can be drastically reduced. Also, the arrival time can be delayed.
  • the terminal protection pattern 21 is disposed beyond the covering boundary of the interlayer connection layer 22, but when the terminal protection pattern 21 is disposed so as not to cross the covering boundary of the interlayer connection layer 22, Both the terminal protection pattern 21 and the interlayer connection layer 22 are in contact with the ACF. Therefore, a local battery is formed by moisture between both metals. Therefore, this structure is hardly advantageous in preventing corrosion. This problem has already been explained in [Problems to be solved by the invention].
  • the second reason is due to the high corrosion resistance of transparent conductive films such as ITO, IZO and SnO which are upper metal films. If the corrosion resistance is high, it may be easy for those skilled in the art to simultaneously use the metal used in the pixel electrode as the terminal protection pattern 21, but there is another reason.
  • the interlayer connection film 22 located under the upper metal film can be made of a material having poor corrosion resistance.
  • the first metal film or the second metal film is made of Ag, and the terminal protection pattern is directly disposed on the first metal film or the second metal film.
  • the interlayer connection film 22 is formed so as to cover and extend to the entire surface, the terminal reliability can be ensured even if an Ag-based material is used for the lower metal film.
  • the interlayer connection film 22 is covered with an upper layer metal film having corrosion resistance, and further the upper layer metal film is extended outward, it is possible to suppress intrusion of moisture.
  • the interlayer connection is made so as to reduce the contact potential between the upper layer metal film / interlayer connection film and between the interlayer connection film / lower layer metal film rather than the viewpoint of the corrosion difficulty of the interlayer connection film 22 itself. It is more effective to select a film material.
  • the third reason is that, in the present invention, the case where the terminal protection pattern 21 is formed by the sputtering method is disclosed. However, the upper metal film is also disposed on the insulating film beyond the interlayer connection layer 22 to cause corrosion. This is related to suppressing the degree of the above and ensuring the reliability of the terminal.
  • the sputtering method If the sputtering method is used, sputtered particles physically collide with the insulating film, and this is injected into the insulating film, so that the insulating film can be damaged.
  • an organic film such as a novolac resin, an acrylic resin, or a styrene resin is suitable as compared with an inorganic film such as a SiNx film or SiOx.
  • an inorganic film such as a SiNx film or SiOx.
  • sample 3 The difference between sample 3 and sample 4 is whether the interlayer connection film 22 is disposed after the metal film surface is etched or the interlayer connection film 22 is disposed without etching. Sample 3 is not etched, and sample 4 is etched.
  • the damaged layer is removed by etching by measuring the amount of carbon (hereinafter referred to as C) and fluorine (hereinafter referred to as F) on the surface of the first metal film by SIMS (secondary ion mass spectrometry). Is done. Note that F is estimated to be derived from the etching gas for the first insulating film.
  • the contact hole of the gate terminal hole 15 has been described as a representative example, but it is estimated that the same result is obtained for the data terminal hole 17 except that the first insulating film is not disposed.
  • the pixel connection hole 16 located in the panel in which the liquid crystal is sealed has a slower corrosion rate than the gate terminal hole 15 and the data terminal hole 17 described above.
  • the former is located in a panel in which the liquid crystal is sealed, and the latter is less exposed to the outside and the moisture penetrates and / or may come into contact with various corrosive gases mixed in the atmosphere. It is estimated that there is almost no.
  • the liquid crystal material is located without the ACF being arranged like the gate terminal hole 15 and the data terminal hole 17.
  • the pixel electrode part contributing to the display is a peripheral part where the pixel electrode 20 located on the outermost surface of the pixel connection hole 16 extends.
  • the pixel electrode portion (( The connection resistance value between the drain electrode 12 and the periphery of the pixel connection hole 16 is increased.
  • a void is generated so as to be framed along the lower surface end and the upper surface end of the second insulating film edge portion of the pixel electrode hole 16, and the pixel electrode contributing to display
  • the connection resistance value between the portion and the drain electrode 12 increases.
  • the interlayer connection film 22 is formed between the second metal film 9 and the pixel electrode 20 as in the present embodiment, voids generated in the pixel electrode 20 can be suppressed, and the pixel electrode portion contributing to display can be reduced.
  • the connection resistance value with the drain electrode 12 can be reduced.
  • the covering boundary region of the interlayer connection film 22 is extended to the edge of the second insulating film, voids are generated only at the upper surface end of the second insulating film, so that the connection between the pixel electrode portion contributing to display and the drain electrode 12 is made.
  • the resistance value can be reduced.
  • connection resistance value between the drain electrode 12 and the drain electrode 12 can be further optimized.
  • the damaged layer can be removed as described above, which is more preferable.
  • the present invention is applied to the structure in which the cover film is disposed on the first metal film or the second metal film described in [Background Art], it is possible to eliminate voids in the contact hole. If the interlayer connection film is disposed after removing the damaged layer by slightly etching the first metal film and the second metal film, the connection resistance value can be lowered.
  • the terminal is gradually corroded by the continuous use of the display device, although the speed is slower than the alloy film mainly composed of Al.
  • the liquid crystal display device has been specifically exemplified and described.
  • the present invention can also be suitably implemented for a PDP display device (Plasma Display Panel), an organic EL (organic electroluminescence) display device, and the like having similar contact holes.
  • An interlayer connection layer that solidifies a conductive liquid material is disposed extending at least to the insulating film opening and the insulating film edge, and is further adjacent to and extends beyond all of the interlayer connection layers.
  • the lower layer metal film material mainly composed of Al can be suitably used by setting the process at the highest temperature in the manufacturing process of the display device as a process before arranging the liquid material having conductivity.
  • the heating time can be shortened and the temperature can be lowered, so that the oxidation of the conductive liquid material can be suppressed and the contact hole has a low connection resistance. Can provide.
  • the amount of corrosive elements per unit volume on the surface of the lower metal film can be reduced, resulting in low connection resistance and low corrosion resistance. High contact holes can be provided.
  • Etching part of the lower metal film together with the damaged layer on the surface of the lower metal film before disposing the conductive liquid material can provide a contact hole with low connection resistance and high corrosion resistance.
  • an upper metal film is formed on the insulating film surface by sputtering, a mixed layer of the upper metal film and the insulating film can be formed at the interface, so that a contact hole structure with high corrosion resistance can be provided. Furthermore, if the insulating film is an organic film, higher corrosion resistance can be realized.
  • the present invention is applicable to all display devices such as liquid crystal display devices, PDP display devices, and organic EL display devices.
  • the embodiment or examples can be changed or adjusted based on the basic technical concept.
  • Various combinations and selections of various disclosed elements are possible within the scope of the claims of the present invention. That is, the present invention of course includes various variations and modifications that could be made by those skilled in the art according to the entire disclosure including the claims and the technical idea.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

　本発明は、薄膜トランジスタ基板に配置されたゲート端子孔、デ-タ端子孔および画素接続孔等に代表されるコンタクトホールの、低接続抵抗化および高信頼性を実現する構造を提供する。絶縁基板の上に配置された下層金属膜（例えば第１の金属膜２）と、当該下層金属膜の上に配置された開口部を有する絶縁膜（例えば第１の絶縁膜６及び第２の絶縁膜１４）と、少なくとも前記開口部で露出した前記下層金属膜と前記開口部の絶縁膜エッジ部とを延在して被覆するように配置された、導電性を有する液体材料を固化した層間接続層２２と、当該層間接続層の上に前記層間接続層の被覆境界領域を越えて前記絶縁膜と接するように配置された上層金属膜（例えば端子保護パターン２１）と、を含むコンタクトホールを有する。前記開口部で露出した前記下層金属膜の膜厚が、前記開口部で露出していない部分の前記下層金属膜の膜厚よりも薄い（図６）。

Description

表示装置
　（関連出願についての記載）
　本願は、先の日本特許出願２００８－０１０９２７号（２００８年１月２１日出願）の優先権を主張するものであり、前記先の出願の全記載内容は、本書に引用をもって繰込み記載されているものとみなされる。
　本発明は、表示装置に関し、特に、上層金属膜と下層金属膜との間に開口部を有する絶縁膜を挟んだ、上層金属膜と下層金属膜との電気的な接続構造に関する。
　近年、表示装置は市場のニーズから、高精細化、大画面化の方向に進展しつつある。前記ニーズを実現するためには、表示画素を駆動する薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」という）と接続される配線、例えばゲート配線やデータ配線等を低抵抗化し、配線遅延等によるＴＦＴへの書き込み不足の課題等を克服する必要が有る。
　現在、前記課題はアルムニウム（Ａｌ）やその合金、例えばアルムニウムとネオジウム合金（Ａｌ-Ｎｄ合金）を使用することで解決され、前記Ａｌ-Ｎｄ合金を使用した表示装置が市場に供給されている。
　しかしながら、Ａｌ-Ｎｄ合金は、ＴＦＴの製造工程においてその表面に抵抗値の高い酸化膜を形成する、という課題がある。
　そのため、表示装置をＡｌ-Ｎｄ合金と例えばインジウムスズ酸化膜（以下、ＩＴＯ：Indium Tin Oxide）に代表される画素電極を構成する膜と直接接続して構成すると、デバイスで要求される接続抵抗値を満足できない。
　前記接続抵抗値に関する前記課題の対策として、Ａｌ-Ｎｄ合金膜表面に、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）やそれら合金のからなるカバー膜（このような金属はＡｌ-ＮｄのようなＡｌ合金系金属と比較し、一般的に融点が高いため高融点金属膜と呼称される場合も有る。）を積層して配置し、画素電極等の上層金属膜と接続してコンタクトホールを形成している。
　このカバー膜は電気的な接続性に加えて、耐酸性、耐塩基性などに優れていることが加味されて選定される。例えば、表示装置製造時においては工程で使用されるガスや薬品などに対する耐腐食性に優れることであり、表示装置完成後は使用環境下での大気中の湿度やガス等による耐腐食性であったりする。
　カバー膜に耐酸性、耐塩基性が要求される理由は、前記Ａｌ-Ｎｄ合金はＡｌを主成分とする金属であるため、表示装置の製造工程で使用される洗浄液、エッチング液、現像液、剥離液等の酸性、塩基性液に容易に溶解する両性金属の性質を有するためである。また、表示装置の使用環境においては、例えば大気中の水分に加え、大気に含有されるガス、例えば硫黄や塩素ガス等で容易に溶解するためである。
　さらに、カバー膜は、低融点金属のＡｌ-Ｎｄ合金膜の主成分であるＡｌが、工程中で加熱されることにより、結晶粒が異常に成長すること（ヒロック）を抑制することも目的の一つとして配置され、選定される。なお、Ａｌに含有されるＮｄは、Ａｌのヒロックを抑制するために添加されるものであるが、合金の主成分がＡｌであるため完全に抑制することは容易でない。
　さて、コンタクトホールに上記カバー膜を配置すれば、画素電極との電気的な接続が取れ、耐腐食性を確保し、ヒロックを抑制することができるため、表示装置を容易に製造できる利点を有する。しかしながら、カバー膜はＡｌ-Ｎｄ膜のようなＡｌ合金膜よりも配線抵抗が高いという欠点がある。
　ここで、カバー膜の役割は、画素電極等との接続や耐薬品性やヒロック抑制性を付与するものである。そのため、前記課題を解決できるのであれば、カバー膜は、デバイスの構成上からは必ずしも必要とは言えない。
　このような背景のもと、カバー膜を除去し、部材原価、生産歩留り、生産タット及び生産タクト等の生産面で有利な、ＩＴＯと直接電気的接続が可能な新たな材料系が近年提案されている。
　さらに、このような金属で表示装置を構成すれば、ゲート配線やデータ配線等の膜厚を薄くすることが可能となり、その結果として、上層に位置する絶縁膜によるカバレッジ性も確保しやすくなる利点も生じる。
　以下、カバー膜を必要としない材料系について説明する。
　特許文献１では、カバー膜を配置することなく画素電極と直接に電気的な接続が可能なＡｌ合金を用いた液晶表示装置が開示されている。Ａｌ合金の成分は金（Ａｕ）、亜鉛（Ｚｎ）、銅（Ｃｕ）、ニッケル（Ｎｉ）等である。さらに、特許文献１の図２ではチャネル保護逆スタガ型ＴＦＴが、特許文献１の図１にはその液晶表示装置が開示されている。
　特許文献２では、特許文献１と同様に、カバー膜を配置することなく透明電極と直接に電気的な接続が可能なスパッタターゲット材料が開示されている。そのターゲット材の成分はＡｌを母体としＮｉ、コバルト（Ｃｏ）、鉄（Ｆｅ）の中から少なくとも１種類と炭素（Ｃ）とを含む合金である。
　特許文献３では、同様にカバー膜を配置することなく透明電極層や半導体層と直接に電気的な接続が可能な表示デバイスの素子構造が開示されている。開示された合金成分はアルミニッケル（Ａｌ-Ｎｉ）系合金であり、素子構造は前記Ａｌ-Ｎｉ系合金をパターン化し、その上に絶縁膜を配置し、絶縁膜に開口部を設け、その上にパターン化したＩＴＯ膜を十字に交差させたテストパターンである。
　特許文献４は、カバー膜を配置することなく透明電極層や半導体層と直接に電気的な接続が可能なスパッタターゲットに関するものである。特許文献４に開示されるスパッタターゲットはＡｌ-Ｎｉ-希土類元素合金である。
　非特許文献１では、液晶表示装置等のＴＦＴに使用可能で、ＩＴＯやＩＺＯ（インジウム亜鉛酸化物）と直接に電気的な接続が可能なスパッタリングターゲットが開示されている。開示されるターゲットは、Ａｌ-Ｎｉ-Ｌａ合金系である。
　非特許文献２では、ＩＴＯと直接電気的接続ができるＡｌ合金ターゲットＡＣＸが開示されている。
　次に周知のＴＦＴ基板の製造方法において、上記に説明したカバー膜を配置することなく透明電極膜と直接に電気的な接続が可能な金属膜（特許文献１乃至４、非特許文献１乃至２が相当する。）を用いて、液晶表示装置を製造する場合を、図８（Ａ）乃至（Ｄ）～図１０（Ａ）乃至（Ｄ）を用いながら説明する。
　図８（Ａ）、図９（Ａ）、図１０（Ａ）はいずれも、ＴＦＴを配置した基板（以下、ＴＦＴ基板）の表示部、ゲート端子部及びデータ端子部の平面を示し、図８（Ｂ）乃至（Ｄ）、図９（Ｂ）乃至（Ｄ）、図１０（Ｂ）乃至（Ｄ）は、図８（Ａ）、図９（Ａ）、図１０（Ａ）のI-I'線に沿ったゲート端子部の断面、II-II'線に沿った画素部の断面、III-III'線に沿ったデータ端子部の断面を、それぞれ概念図として示したものである。図８（Ａ）乃至（Ｄ）～図１０（Ａ）乃至（Ｄ）において、１は透明基板、２は第１の金属膜、３はゲート電極、４はゲート端子、５はゲート配線、６は第１の絶縁膜、８は接触膜、９は第２の金属膜、１０はデータ配線、１１はソース電極、１２はドレイン電極、１３はデータ端子、１４は、第２の絶縁膜、１５はゲート端子孔、１６が画素接続孔、１７はデータ端子孔、２０は画素電極、２１は端子保護パターン、５０はアイランドパターンである。
　第１に、透明基板１の上に、第１の金属膜２である、特許文献１乃至４及び非特許文献１乃至２で開示された合金（以下、説明を容易にするために「Ａｌ-Ｎｉ系」と総称し記載する。）を成膜する。そしてフォトリソグラフィー法によってレジストパターンを形成し、第１の金属膜２をエッチングし、レジストを剥離して、ゲート電極３、ゲート端子４、ゲート配線５をパターンニングする。
　ここで、第１の金属膜２にカバー膜を配置しなければ透明電極と電気的接続することができないＡｌ-Ｎｄ膜等を使用した場合は、前記金属の上にＴｉやＭｏ等のカバー膜を成膜した後にフォトリソグラフィー、エッチング、剥離が実施されパターンニングされることとなるが、本公知例では、第１の金属膜２と透明電極とが直接に電気的接続ができるためカバー膜は配置されない。
　第２に、前記第１の金属膜２で形成されたパターンを覆うように、窒化シリコン膜（ＳｉＮｘ）からなる第１の絶縁膜６、アモルファスシリコン膜からなる半導体膜７（ａ-Ｓｉ）、リンをドープした接触膜８（ｎ＋-ａ-Ｓｉ）を基板全面に成膜し、その後に、フォトリソグラフィーによってレジストパターンを形成し、接触膜８、半導体膜７をエッチングし、レジストを剥離して、アイランド状にパターン（以下、アイランドパターン５０）を形成する。このアイランドパターン５０は、第１の絶縁膜６を挟んでゲート電極３の上方に形成される。
　第３に、第２の金属膜９である特許文献１乃至４及び非特許文献１乃至２で開示されたＡｌ-Ｎｉ系の合金を基板全面に成膜する。そしてフォトリソグラフィー法によってレジストパターンを形成し、第２の金属膜９をエッチングし、レジストを剥離して、データ配線１０、ソース電極１１、ドレイン電極１２、データ端子１３をパターンニングする。
　ここで、第２の金属膜９にカバー膜を配置しなければ透明電極と電気的接続することができないＡｌ-Ｎｄ膜等を使用した場合は、前記金属の上にＴｉやＭｏ等のカバー膜を成膜した後にフォトリソグラフィー、エッチング、レジスト剥離が実施されてパターンニングされることとなるが、本公知例では、第２の金属膜９と透明電極とが直接に電気的接続ができるため配置されない。
　第４に、第２の金属膜９のレジストパターンを剥離する前、または剥離した後に、データ配線１０、ソース電極１１に被覆されない接触膜８を除去して、半導体膜７を露出させて、チャネルを形成する。また、必要に応じて半導体膜の一部をも除去する場合もある。
　その後、レジストを除去せずにチャネル形成をした場合はレジストを剥離する（以上、図８）。
　第５に、第２の金属膜９によって形成されたパターン、半導体膜７が露出したアイランドパターン、第１の絶縁膜６など基板に露出した部材を被覆するように、窒化シリコン膜からなる第２の絶縁膜１４を成膜する。そしてフォトリソグラフィー法によってレジストパターンを形成し、第２の絶縁膜１４をエッチングし、レジストを剥離して、ゲート端子孔１５、画素接続孔１６、データ端子孔１７等をパターンニングし開口部を設ける（図９）。
　第６に、ＩＴＯからなる透明導電膜を、第２の絶縁膜１４、ゲート端子孔１５、画素接続孔１６、データ端子孔１７を覆うように基板に成膜する。そしてフォトリソグラフィー法によってレジストパターンを形成し、透明導電膜をエッチングし、レジストを剥離して、ゲート端子孔１５、データ端子孔１７を覆うように端子保護パターン２１を、画素接続孔１６を覆うように画素電極２０を形成してＴＦＴ基板が完成する（図１０）。
　次に、特許文献５を、図１２を用いて説明する。図１２（Ａ）は平面図であり、図１２（Ｂ）は、図１２（Ａ）のＡ-Ａ'線に沿った断面を示す図である。図１２において、２０１は絶縁膜、２０２は上層導電膜、２０３は下層導電膜、２０４は接続孔、２０５は内側領域、２０６は外側領域、２０７は導電部（介する導電部）、２０８は層間接続材料、２０９は層間接続材料滴下位置である。
　本公知例は、絶縁膜２０１を挟んだ上層導電膜２０２と下層導電膜２０３との接続方法であって液晶表示装置に適用できる。
　上層導電膜２０２はＩＴＯからなる画素電極であり、下層導電膜２０３はＴｉからなるドレイン電極であり、絶縁膜２０１は窒化シリコン膜であり、層間接続材料２０８はドレイン電極と画素電極を接続している。
　本公知例は、基板上に下層導電膜２０３、絶縁膜２０１、上層導電膜２０２をこの順に備え、上層導電膜２０２は、接続孔２０４で隔てられた内側領域２０５と外側領域２０６とが少なくとも１つの導電部を介して（介する導電部２０７）接続された構造において、例えばインクジェット等の手法でもって導電性を含有する液体材料（以下、層間接続材料２０８）を、上層導電膜２０２上の所望の位置に滴下（層間接続材料滴下位置２０９）し、接続孔２０４傾斜部及び下層導電膜２０３を覆うようにフローさせて、上層導電膜２０２と下層導電膜２０３との電気的接続を確保するものである。
　特許文献５の目的は、ＴＦＴ基板製造時のフォトマスク使用枚数を削減し生産性を向上させるために、層間絶縁配線をインクジェットで塗布することでパターンニング等の工程を増加させることなく、液滴の着弾ばらつきをなくして、絶縁膜２０１を挟んだ上層導電膜２０２と下層導電膜２０３とを接続することである（段落０００３、０００８）。
　特許文献６には、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に開口部を形成する工程と、前記開口部内の底部に生じる僅かな横溝を含む前記開口部内全面に遍く導電性物質を含む溶液を被着させる工程と、前記開口部内に遍く被着された前記導電性物質を含む溶液を乾燥させて導電性膜を形成する工程と、前記導電性膜の上にバリアメタルを形成する工程を含む製造方法が開示されている。また特許文献７には、絶縁層を介して第１導電層と第２導電層とが積層され、絶縁層に形成された貫通孔を介して第１導電層と第２導電層とが接続されてなる多層配線の形成方法であって、基板上に第１導電層を形成する工程と、第１導電層上の貫通孔の形成領域に、該第１導電層側から上層に向けて広がり形状のマスクを形成する工程と、形成したマスクを除く第１導電層上に絶縁層を形成する工程と、マスクを除去して絶縁層に貫通孔を形成する工程と、該貫通孔内に導電部材を形成し、該導電部材と接続する形にて第２導電層を形成する工程と、を含む方法が開示されている。
特開２００４－２１４６０６号公報 特開２００５－５４２７３号公報 特開２００６-３３０６６２号公報 特開２００６-２２５６８７号公報 特開２００７-４７６０２号公報 特開平５－３４３５３６号公報 特開２００５-３２７５９号公報 半導体産業新聞（２００６．８．３０　１０面） 三井金属鉱業株式会社ホームページ-->電子材料事業-->薄膜材料事業部ホームページ-->開発・新製品情報-->ＡＣＸ（http://www.mitsui-kinzoku.co.jp/project/hakumaku/03/index.html）
　以上の特許文献及び非特許文献の各開示事項は、本書に引用をもって繰り込み記載されているものとする。以下に本発明による関連技術の分析を与える。
　特許文献１乃至４及び非特許文献１乃至２には、透明電極層や半導体層と直接接続ができるＡｌ合金系材料が開示されている。
　しかしながら、特許文献１乃至４及び非特許文献１乃至２には、前記Ａｌ合金材料に起因した、コンタクトホール形成に関する技術課題について記載や示唆はない。
　特許文献５には、液晶表示画素部のコンタクトホールを液体状の層間接続材料でもって電気的な接続を確保することは開示されている。
　しかしながら、特許文献５には、ゲート端子孔部やデータ端子孔部の電気的な接続ついては明記されてない。
　ここで、ゲート端子孔部やデータ端子孔部に、特許文献５の開示技術を適用した場合の課題を述べる。
　表示装置においては、前記ゲート端子孔部やデータ端子孔部に、ＴＣＰ（Tape Carrier Package）のバンプ（端子）が、ＡＣＦ（Anisotropic Conductive Film）をはさんで対向することとなる。そして、このＡＣＦは透湿性を有し、大気中の水分が容易に通過することは周知である。
　そのため、特許文献５のように、最表面に層間接続材料と画素電極とが共に露出し、互いに接しあう構造であると、その接触境界で局部電池が出来ることによって、層間接続材料と画素電極のどちらかの金属が、容易に腐食されることとなる。特許文献５では、明細書段落［００３０］で、活性な金属に分類される『Ａｇを含有する分散液』が層間接続材料として提示されている。
　以上より、特許文献５では、明細書本文中からはゲート端子孔やデータ端子孔に関する具体的な記載が確認できないと共に、金属腐食に関する技術課題の示唆は確認でき難い。
　本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、ゲート端子孔、データ端子孔および画素接続孔等に代表されるコンタクトホールの上層金属膜と下層金属膜との電気的な接続に関し、その接続抵抗の低抵抗化及び高信頼性化を実現することができるコンタクトホール構造を備えた表示装置を提供することである。
　また、本発明は、上記目的を達成する前記コンタクトホール構造及びその製造方法を適用することで、例えばカバー膜を配置することなしに、透明電極層や半導体層と直接に電気的な接続が可能であるが耐腐食性に劣るＡｌ合金系材料等の金属膜を利用可能とした表示装置を提供することである。
　上記目的を達成するため、本発明によれば、基板の上に配置された下層金属膜と、当該下層金属膜の上に配置された開口部を有する絶縁膜と、少なくとも前記開口部で露出した前記下層金属膜と前記開口部の絶縁膜エッジ部とを延在して被覆するように配置された導電性を有する液体材料を固化した層間接続層と、当該層間接続層の上に前記層間接続層の被覆境界領域を越えて前記絶縁膜と接するように配置された上層金属膜と、を含むコンタクトホールを有し、前記開口部で露出した前記下層金属膜の膜厚が、前記開口部で露出していない部分の前記下層金属膜の膜厚よりも薄い表示装置が提供される。本発明によれば、前記表示装置を製造するにあたり、前記導電性を有する液体材料をインクジェット法、オフセット印刷法等で液体材料を所望の任意位置に配置する表示装置が提供される。
　本発明によれば、ゲート端子孔、データ端子孔および画素接続孔等に代表されるコンタクトホールの上層金属膜と下層金属膜との電気的な接続に関し、その接続抵抗の低抵抗化及び高信頼性化を実現することができる。また、本発明によれば、前記コンタクトホール構造を適用することで、例えばカバー膜を配置することなしに、透明電極層や半導体層と直接に電気的な接続が可能なＡｌ合金系材料に代表される耐食性に劣る金属膜を用いた表示装置を提供できる。
（Ａ）と（Ｂ）乃至（Ｄ）は本発明の第１の実施例のＴＦＴ基板の製造方法及びその構造を示す平面図及び断面図である。 （Ａ）と（Ｂ）乃至（Ｄ）は本発明の第１の実施例のＴＦＴ基板の製造方法及びその構造を示す平面図及び断面図である。 （Ａ）と（Ｂ）乃至（Ｄ）は本発明の第１の実施例のＴＦＴ基板の製造方法及びその構造を示す平面図及び断面図である。 （Ａ）と（Ｂ）は本発明の第１の実施例のゲート端子孔を示す断面図である。 （Ａ）と（Ｂ）は本発明の第２の実施例のゲート端子孔を示す断面図である。 （Ａ）と（Ｂ）は本発明の第３の実施例のゲート端子孔を示す断面図である。 （Ａ）と（Ｂ）は本発明の第４の実施例のゲート端子孔を示す断面図である。 （Ａ）と（Ｂ）乃至（Ｄ）は従来技術のＴＦＴ基板の製造方法及びその構造を示す平面図及び断面図である。 （Ａ）と（Ｂ）乃至（Ｄ）は従来技術のＴＦＴ基板の製造方法及びその構造を示す平面図及び断面図である。 （Ａ）と（Ｂ）乃至（Ｄ）は従来技術のＴＦＴ基板の製造方法及びその構造を示す平面図及び断面図である。 従来技術のゲート端子孔を示す断面図である。 （Ａ）と（Ｂ）は特許文献５の接続孔を示す平面図と断面図である。
符号の説明
　１　透明基板
　２　第１の金属膜（下層金属膜）
　３　ゲート電極
　４　ゲート端子
　５　ゲート配線
　６　第１の絶縁膜
　７　半導体膜
　８　接触膜
　９　第２の金属膜（上層金属膜）
　１０　データ配線
　１１　ソース電極
　１２　ドレイン電極
　１３　データ端子
　１４　第２の絶縁膜
　１５　ゲート端子孔
　１６　画素接続孔
　１７　データ端子孔
　２０　画素電極
　２１　端子保護パターン
　２２　層間接続膜
　２３　第１の金属膜露出面
　２４　第１の絶縁膜エッジ部
　２５　露出面/エッジ部交点
　２６　第２の絶縁膜露出面
　２７　空間
　２８　ボイド
　２９　第２の絶縁膜エッジ部
　５０　アイランドパターン
　２０１　絶縁膜
　２０２　上層導電膜
　２０３　下層導電膜
　２０４　接続孔
　２０５　内側領域
　２０６　外側領域
　２０７　介する導電部
　２０８　層間接続材料
　２０９　層間接続材料滴下位置
　本発明のコンタクトホールの接続構造は、その好ましい一実施の形態において、絶縁膜の開口部で露出した下層金属膜の全面と、絶縁膜孔のエッジ部の少なくとも一部とを、導電性を有する液体材料で延在して被覆し、これを固化して層間接続層とする。そして、層間接続層の上にこれの被覆領域を超えて上層金属膜を配置する。このため、層間接続層の表面形状はゆるやかな曲面状（断面形状は曲線状であるため、曲線状ともいう）とすることができる。このため、層間接続層の上に配置される上層金属膜のボイドは激減する。その結果、上層金属膜と下層金属膜の電気的な続抵抗を低抵抗化できると共にコンタクトホールの高信頼性化をも実現できる。
　また、層間接続層の被覆境界部のエッジ角度を低角度とするとさらに良い。そのためには、導電性を有する液体材料は、好ましくは、導電性を有する液体材料の凝集力や、導電性を有する液体材料と絶縁膜との濡れ性を考慮して選定すると良い。例えば、導電性を有する液体材料に含有される溶媒量を多くすれば、固化時の体積収縮量が大きくなるため、層間接続層の表面形状をより曲線状とすることができるし、被覆境界部のエッジ角度を、より低角度とすることもできる。このようにすれば、被覆境界部の上に位置する上層金属膜にボイドはさらに発生し難くなる。
　また、導電性を有する液体材料は、ＴＦＴ基板の製造開始から表示装置が完成するまでに晒される最高温度以下で固化する材料を選定すると良い。さらに、最高温度に達する工程は導電性を有する液体材料を配置する以前の工程とするとなおのこと良い。このようにすれば、下層金属膜から層間接続層を突き破るようなヒロックが下層金属膜に成長しないので、下層金属膜のヒロックに起因したボイドが上層金属膜にできることは回避できる。
　また、導電性を有する液体材料を固化する処理において、加熱に加え減圧を併用すると良い。これにより、加熱時間の短縮や低温度化が達成できる。
　また、導電性を有する液体材料に、ダメージ層を溶解する材料を選定すると良い。これにより、下層金属膜表面のダメージ層を、導電性を有する液体材料中に拡散できるので、良好な電気的接続が得られる。
　また、導電性を有する液体材料を配置する前に、下層金属膜を僅かにエッチングするのも良い。これにより、下層金属膜表面のダメージ層を除去することができ、良好な電気的接続が得られる。
　また、上層金属膜はスパッタリング法で成膜するのが良い。これにより、上層金属膜と絶縁膜との混合層をつくることができる。
　また、絶縁膜を有機絶縁膜で構成し、この上に上層金属膜をスパッタリングで成膜するとさらに良い。これにより、より確実な上層金属膜と絶縁膜との混合層をつくることができる。混合層によってコンタクトホールの高信頼性化が実現できる。
　上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の第１の実施例を、表示装置のうちの逆スタガ型ＴＦＴを使用した液晶表示装置について例示しながら説明する。
　先ず、ＴＦＴ基板の製造方法及びその構造について、図１～図３を用いて詳細に説明する。
　図１（Ａ）、図２（Ａ）、図３（Ａ）は、マトリックス状に形成された複数の表示画素の内の１画素、ゲート端子部及びデータ端子部の平面を概念図で示す。図１（Ｂ）乃至（Ｄ）、図２（Ｂ）乃至（Ｄ）、図３（Ｂ）乃至（Ｄ）は、図１（Ａ）、図２（Ａ）、図３（Ａ）のI-I'線に沿ったゲート端子部の断面、II-II'線に沿った画素部の断面、III-III'線に沿ったデータ端子部の断面を、それぞれ概念図として示したものである。図１乃至図３において、１は透明基板、２は第１の金属膜（下層金属膜）、３はゲート電極、４はゲート端子、５はゲート配線、６は第１の絶縁膜、７は半導体膜、８は接触膜、９は第２の金属膜（上層金属膜）、１０はデータ配線、１１はソース電極、１２はドレイン電極、１３はデータ端子、１４は第２の絶縁膜、１５はゲート端子孔、１６は画素接続孔、１７はデータ端子孔、２０は画素電極、２１は端子保護パターン、２２は層間接続膜である。
　第１に、透明基板１の上に、画素電極２０（図３参照）を構成する膜と電気的に接続することが可能な特許文献１乃至４、非特許文献１乃至２に記載した第１の金属膜２を、マグネトロンスパッタ装置を用いて成膜する。
　なお、本実施例では、透明基板１に無アルカリガラスガラスを例示するが、耐熱性や耐薬品性等を具備するフィルムのような、より柔軟性を有する基板であっても良い。さらに反射型液晶表示装置を製造する場合は必ずしも透明基板とする必要はない。
　次に、公知のフォトリソグラフィー法によってレジストを塗布、露光、現像してレジストパターンを形成し、燐酸/硝酸/酢酸/水の混酸エッチャントで第１の金属膜２をウエットエッチングし、レジストを剥離して、ゲート電極３、ゲート端子４、ゲート配線５を形成する。
　用いるレジストは、ノボラック系樹脂の塩基溶液に可溶なポジレジストが好適である。現像液は２．３８％のＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）が良い。剥離液も一般的に使用されるＤＭＳＯ（ジメチルスルホキシド）とＭＥＡ（モノエタノールアミン）の混合液が好適である。以降で説明する公知のフォトリソグラフィー工程も同様とする。以降の説明ではこの点に関しては割愛する。
　次に、パーティクルや汚れを除去することを主目的として、洗浄処理を適宜実施するが、露出している第１の金属膜は両性金属であるＡｌを主成分とする合金であるため、耐薬品性が低く溶解しやすい（腐食性が高い）。そのため、本洗浄工程においては、酸または塩基性溶液で行うことは好ましくなく、例えば中性の界面活性剤溶液を用いると良い。
　第２に、窒化シリコン（以下、ＳｉＮｘ）からなる第１の絶縁膜６、ａ-Ｓｉからなる半導体膜７、リンをドープしたｎ＋-ａ-Ｓｉからなる接触膜８を、プラズマＣＶＤを用いて真空を破らずに連続成膜して成膜する。
　次に、公知のフォトリソグラフィー法によってレジストパターンを形成し、接触膜８、半導体膜７をエッチングし、レジストを剥離して、アイランドパターン５０を形成する。このアイランドパターン５０は、第１の絶縁膜６を挟んでゲート電極３の上方に位置させて形成する。
　本実施例では、第１の絶縁膜６をＳｉＮｘ膜一層としたが、これを積層膜とすることもできる。積層膜とすることで、第１の絶縁膜６のピンホール数を低減できる。また、第１の絶縁膜６はＳｉＮｘ膜に限定されるものでなく、例えばＳｉＯｘ膜等の他の無機絶縁膜を用いても良い。ＳｉＯｘ膜を使用すればＴＦＴ特性を安定化できる。さらに、第１の絶縁膜６として、例えばアクリル系、ノボラック系等の有機絶縁膜を用いても良い。無機膜に加え有機膜を選定することで、幅広い誘電率範囲から、第１の絶縁膜６を選定することが可能となる。
　第３に、洗浄した後に、特許文献１乃至４、非特許文献１乃至２に記載した第２の金属膜９を、マグネトロンスパッタ装置を用いて成膜する。
　そして公知のフォトリソグラフィー法によってレジストパターンを形成し、第２の金属膜９を第１の金属膜２と同様なエッチャントでエッチングし、剥離して、データ配線１０、ソース電極１１、ドレイン電極１２、データ端子１３を形成する。
　次に、パーティクルや汚れを除去することを主目的として洗浄処理を適宜実施するが、露出している第２の金属膜９は両性金属であるＡｌを主成分とする合金であるため、耐薬品性が低く溶解しやすい。そのため、本洗浄工程においては、酸または塩基性溶液で行うことは好ましくなく、例えば中性の界面活性剤溶液を用いると良い。
　ここで、ソース電極１１、ドレイン電極１２の少なくともその一部は、アイランドパターンを形成する接触膜８と接するように形成されるが、接触膜８に第２の金属膜９が拡散し、デバイスの要求性能によっては、これを満足しない場合もありうる。この場合は、第２の金属膜９の下に、例えばＭｏ、Ｃｒ、Ｔｉ及びその合金膜等を拡散防止膜として配置しても良い。
　このようにすれば、Ａｌを主成分とする合金膜からなる第２の金属膜９がある程度以上に接触膜８に拡散して、トランジスタ特性が劣化することを防止できる。
　この拡散防止膜に、第２の金属膜９と同様の燐酸/硝酸/酢酸/水からなる混酸エッチャントで除去できるＭｏ膜及びその合金膜を用いれば、エッチング工程数が増加しないメリットがある。
　第４に、第２の金属膜９のレジストパターンを剥離する前、または剥離した後に、接触膜８を除去し、半導体膜７を露出して、ソース電極１１とドレイン電極１２との間にチャネル部を形成する。
　なお、このときに、半導体膜の一部をも除去すれば、トランジスタのオフ特性を向上させることが可能となり好適である。
　そして、レジストをマスクとして、チャネル形成した場合はレジストを剥離する（以上、図１）。
　第５に、プラズマＣＶＤを用いてＳｉＮｘ膜からなる第２の絶縁膜１４を成膜し、公知のフォトリソグラフィー法によってレジストパターンを形成し、第２の絶縁膜１４と共に第１の絶縁膜６をもエッチングし、レジストを剥離して、コンタクトホールとなるゲート端子孔１５、画素接続孔１６、データ端子孔１７等の開口部を形成する（図２（Ｂ）、（Ｃ）、（Ｄ））。
　本実施例では、第２の絶縁膜１４をＳｉＮｘ膜一層としたが、第１の絶縁膜６と同様に積層膜としてもよいし、ＳｉＮｘ膜に限定されず無機絶縁膜としても良いし、有機絶縁膜としても良い。
　ここで、本発明の理解を容易にするために、本発明で特に問題となる剥離工程の課題を具体的に説明する。
　第１の課題は、ＴＦＴ基板の製造工程で一般的に使用される好適な剥離液が、ＤＭＳＯとＭＥＡの混合液であることである。この混合液は水と混合するとＭＥＡが解離して強塩基性を呈する性質がある。
　剥離工程において、剥離液にてレジストが除去された基板は、その基板表面から剥離液を除去するために水洗される。そのため、この水洗処理時にＭＥＡと水とが混合し塩基性溶液が基板上にできる。
　従来のカバー膜を配置したデバイスにおいても、カバー膜からＡｌ-Ｎｄ膜が露出した状態での剥離工程（［背景技術］の第１の金属膜をパターンニングした後の剥離工程、第２の金属膜をパターンニングした剥離工程。この工程では、パターンの上部はカバー膜で被覆されているが、そのエッジ部はＡｌ-Ｎｄ膜が露出している。）でも、この塩基性溶液によるＡｌ-Ｎｄ膜の溶解課題があるため、剥離液処理と水洗処理の間で、例えばＩＰＡ（イソプロピルアルコール）やＤＭＳＯによって基板を処理して剥離液を希釈（置換処理）して、いる。
　本実施例では、第１の金属膜２、第２の金属膜９表面には共にカバー膜が配置されないため、従来のカバー膜を配置する構造と比較してより確実な置換処理が要求される。
　本実施例において、
　第１の金属膜２が露出する剥離工程は第１の金属膜をパターンニングした後の剥離工程、
　第２の金属膜９が露出する剥離工程は第２の金属膜をパターンニングした後の剥離工程があることは［背景技術］と同じであるが、本実施例においては、カバー膜を配置しない特徴があるため、本工程、すなわち開口部をパターンニングした後の剥離工程が新たに追加となる。なお、この剥離工程では第１の金属膜２と第２の金属膜９とが共に露出することとなる。
　ここで、第１の金属膜２をパターンニングした後の剥離工程、第２の金属膜９をパターンニングした後の剥離工程では、剥離工程を完了した後に、第１の絶縁膜６、第２の絶縁膜１４が夫々成膜されるため、たとえ剥離工程で金属膜が溶解したとしても、絶縁膜は溶解後の金属パターンに密着して成膜されることとなる。
　しかしながら、開口部をパターンニングした後の本剥離工程では、第１の金属膜２の上にはすでに第１の絶縁膜６が、第２の金属膜９の上にはすでに第２の絶縁膜１４が接して成膜されている。このため前記金属膜が溶解すると、絶縁膜のエッジ部の下面端が第１の金属膜２、第２の金属膜９から突き出した形状となってしまうこととなる。
　そのため、本剥離工程では、第１の金属膜２をパターンニングした後の剥離工程、第２の金属膜９をパターンニングした後の剥離工程と比較して、より確実な剥離液の置換処理が要求されることとなる（この絶縁膜のエッジ部の下面端が突き出すことによる課題については後に詳述する。）。
　さらに、本実施例において剥離液の置換処理がより重要となる第２の課題を、以下に説明する。
　ＩＴＯなどの画素電極を構成する膜と直接電気的接続は出来ない（接続抵抗値が大きい）Ａｌ-Ｎｄ膜と、本実施例のＩＴＯと直接電気的接続が出来るＡｌ合金は、共にＡｌを主成分とした合金膜であるが、ＩＴＯなどの画素電極を構成する膜との電気的な接続性の違いが有る。これは、その合金材料の析出状態やその表面の酸化度合い等の違いによるものと推定する。
　アルミ酸化膜はアルミと比較し、化学的に安定で薬品耐性が高い反面、電気抵抗が非常に大きい特性を有する。下記に耐塩基性溶液試験結果を示す。
　試験片としてガラスの上に、マグネトロンスパッタを用いて１５０℃で、株式会社コベルコ科研製Ａｌ-Ｎｄ膜、株式会社コベルコ科研製Ａｌ-Ｎｉ-Ｌａ膜、三井金属鉱業株式会社製ＡＣＸ膜を夫々成膜し、溶液を満たしたビーカに入る大きさに切断する。
　ここで、耐塩基性溶液試験を実際の剥離工程で処理し実施すれば良いが、その解離の程度（塩基度）は剥離液と水との混合比率で決定されるため、実際の剥離工程で比較検討するには好適でない。その理由は、剥離工程では、剥離液が付着した基板に対しシャワーなどの方式で水が順次供給されるが、このとき、塩基度の順次変化してしまうためであることと混合比率が全サンプルで一定であるとは限らないためである。また、剥離液中のＤＭＳＯは高い吸湿性も有する。
　そのため、剥離液と水とが混合した液と比較し塩基性の度合いは小さいが、表示装置の製造においてごく一般的に好適に現像液として用いられる２．３８％ＴＭＡＨを水で３倍程度に希釈し、これに試験片を浸漬して、夫々の膜のエッチング速度を測定し比較した。この方法で耐塩基性溶液試験の目的は達成できる。
　その結果、Ａｌ-Ｎｄと比較して、Ａｌ-Ｎｉ-Ｌａ膜、ＡＣＸ膜は共に、８～１０倍程度の大きな溶解速度を有していた。これは、耐塩基性の程度が劣ることを意味する。
　さらに、購入品のＡｌ-Ｎｉ-Ｌａ合金、ＡＣＸでは容易に組成を変更できないため、容易に組成を変更可能なＡｌ-Ｎｉの合金を用いて耐塩基性溶液試験を実施してＩＴＯと直接電気的接続が出来る金属の性質をより明らかにした。
　その試験片は、マグネトロンスパッタで成膜し、ビーカに入る大きさに切断して調整する。合金組成はＡｌターゲットの上に、Ｎｉの小片が２％、３％、５％の被覆面積となるようにして可変した。
　組成を可変したＡｌ-Ｎｉ膜は、Ｎｉの含有比率が大きくなるほどＩＴＯとの接続抵抗が低くなった。
　また耐塩基性試験ではＮｉの含有比率を増大させた試験片ほどエッチングレートが大きくなる現象が確認された。
　これらより、ＩＴＯとＡｌ-Ｎｉ合金との接続性を確保するほど、塩基性溶液に対する溶解耐性が劣化することがわかる。すなわち、ＩＴＯと良好な電気的接続が出来るものほど塩基性溶液に腐食されやすく（耐食性に劣る）、剥離工程においてはより確実な置換処理が要求されることが理解される。
　また近年、表示装置を構成するＴＦＴ配線材料の低抵抗化の進展に伴い、銅およびその合金も実用化されつつあるが、これら金属も同様な課題を有する。
　第６に、ゲート端子孔１５、画素接続孔１６、データ端子孔１７等の開口部へ導電性を有する液体材料（『導電性を有する液体材料』とは、流動性を有する状態では必ずしも導電性を有さなくとも、固化した状態では導電性を有する材料を指す。）として、Ａｕナノインクをピエゾ方式のインクジェットで配置し、放置してフローさせ、加熱することで溶媒を蒸発させ、固化させて、層間接続膜２２とする。
　なお、前記導電性を有する液体材料の配置は、所望の位置に任意に配置できれば良く、例えば、サーマル方式のインクジェットや、オフセット印刷装置等であってもよい。
　また、導電性を有する液体材料の固化では、溶媒の蒸発速度を促進するために減圧してから加熱をしても良いし、加熱と減圧を同時に行っても良い。減圧することで溶媒の蒸発速度が促進され、加熱時間の短縮や加熱温度を低下させることができる。これにより、導電性を有する液体材料に混合されている導電材料が酸化され難くなる。
　また、導電性を有する液体材料は、加熱によって固化する材料を選定すれば、操作が容易で好適であるが、例えばレーザやイオンビーム等によるものであっても良く、加熱に限定されるものではない。
　導電性を有する液体材料としては、Ａｕの他に、例えばＡｇ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、ＩＴＯ等の金属を含有するインクやペーストでも良い。また、必要に応じてバインダー材を混合しても良い。
　さらに、導電性を有する液体材料には、ＴＦＴ基板の製造開始から表示装置が完成するまでにさらされる最高温度以下で固化する材料を選定することが望ましい。
　そのためには、導電性を有する液体材料に含有される溶媒が前記最高温度以下で蒸発する物質を選定するのが良く、さらにバインダー材を含有させた場合は、バインダー材も前記最高温度以下で固化する材料を選定するのが望ましい。
　一例として、好適な導電性を有する液体材料を開示すると、バインダー材を含まない平均粒径５ｎｍ程度のＡｕナノ粒子を溶媒中に分散させた導電性を有する液体材料を２００℃程度に加熱して溶媒を蒸発させて固化し、層間接続膜２２を形成すれば良い。またＡｕナノ粒子を分散させる分散溶媒は一般的な有機溶媒から選定できるので、２００℃であれば種々のものが選定可能である。
　Ａｕ粒子径はナノレベルまで小さくすれば、活性となり融点が低下する。そのため低い加熱温度で２次粒子を成長させることが可能となる。
　すなわち、ナノレベルの小さな粒径を有する導電材料を含有する導電性を有する液体材料を用いれば、加熱により溶媒を揮発させる際に導電性粒子が互いに接して、単に導電性を有するようになるだけでなく、導電性を有する液体材料の分散した導電性材料の１次粒子が互いに結合して２次粒子が成長することで、膜がより緻密化し、体積抵抗の低い層間接続層を形成できることとなる。
　ここで、ＴＦＴ基板の製造開始から表示装置が完成するまでにさらされる最高温度以下で固化する導電性を有する液体材料を選定することが好適である理由は、前記画素電極を構成する膜と直接電気的な接続ができるＡｌ合金膜はヒロックを抑制したことを前提とするものであるが、その主成分はＡｌであるため、これを完全に無くすことは困難であるためである。
　ヒロックは最高加熱温度に依存して成長する。最高温度に達する工程が、導電性を有する液体材料を固化する工程や、それ以降の工程であると、第１の金属膜や第２の金属膜から成長したヒロックが層間接続膜２２の表面まで突き破って成長する可能性を否定できない。そして、ヒロックが層間接続膜２２の表面まで突き破ると、後で説明する端子保護パターン２１にボイドが形成されることとなる。ボイドが引き起こす課題については後に詳述する。
　一般的な液晶表示装置の製造工程における最高温度に達する工程は、第１の絶縁膜６、半導体膜７、接触膜８を連続して成膜する工程、または、第２の絶縁膜１４を成膜するＣＶＤ工程である。またその温度は３５０℃程度以上である。この温度以下で、導電性を有する液体材料に含有される溶媒を蒸発させてこれを固化すると良い。
　第７に、ＩＴＯからなる透明導電膜を第２の絶縁膜１４、ゲート端子孔１５、画素接続孔１６、データ端子孔１７の開口部を覆うように１５０℃で基板全面に成膜する。そして公知のフォトリソグラフィー法によってレジストパターンを形成し、レジストをエッチングし、レジストを剥離して、ゲート端子孔１５、データ端子孔１７を覆うように端子保護パターン２１を、画素接続孔１６を覆うように画素電極２０を層間接続膜２２の被覆領域を超えて形成して、コンタクトホールが完成すると共に逆スタガ型ａ-ＳｉＴＦＴ基板の完成となる（図３）。
　なお、透明導電膜としては、例示したＩＴＯの他にＩＺＯ（インジウム亜鉛酸化膜）、ＳｎＯ（スズ酸化膜）等も好適に用いることができる。
　次に、本実施例の液晶表示パネルの製造方法について説明する。
　第１に、完成したＴＦＴ基板に、ポリイミドを塗布し、焼成し、ラビングして配向膜を形成する。一般的なポリイミドは２００℃で十分に焼成可能である。
　さらに、必要に応じて遮光層や色層が配置され、ＩＴＯなどの透明導電膜が対向電極として配置された対向基板にも、ポリイミドを塗布し、焼成し、ラビングして配向膜を形成する。
　第２に前記ＴＦＴ基板と対向基板とを、配向膜が配置された面を夫々対向させる。そしてカイラル材を含有した液晶材料を、その間隙に配置する。
　前記両基板の間隙（セルギャップ）は、表示面内の面内スペーサ、表示面外の表示面を囲うシール材によって保持される。シール材は熱硬化型、熱と光の併用硬化型、光硬化型など種々あるが、高温を要する熱硬化型、例えばアクリル系のシール材を用いた場合であっても２００℃程度の焼成で十分に硬化する。（シール材が配置される位置を図３に、ａ－ａ'破線で記載。破線よりも画素電極側は対向基板が位置し、ＴＦＴ基板と対向基板との間隙に、液晶材が封止されている。破線の外側には上に何も配置されずに大気中にむき出しの状態である。）。
　第３に、ＴＦＴ基板と対向基板とが貼り合わされ液晶が封止された基板に、リタデーションフィルム、偏光板等の光学フィルム等を適宜貼付してＴＮ（Twisted Nematic）方式の液晶パネルが完成する。
　次に、本実施例の液晶表示装置の製造方法について説明する。
　このように完成した液晶パネルには、ＴＦＴ基板上に端子保護パターン２１で被覆されたゲート端子孔１５及び端子保護パターン２１で被覆されたデータ端子孔１７が、むき出しの状態で大気中にさらされている。
　第１に、ＴＦＴ基板上のゲート端子孔１５やデータ端子孔１７の端子保護パターン２１と、配線が形成されたＴＣＰ（Tape Carrier Package）のバンプ（端子）とを、Ａｕ粒子等を分散させた有機樹脂からなるＡＣＦ（Anisotropic Conductive Film）によって接着する。
　第２に、ＴＣＰに形成された配線の他端をドライバ回路等の液晶パネルを駆動させる回路等と接続する。ここで、回路等は前記端子孔と前記バンプとをＡＣＦによって貼り合わせる前にＴＣＰに接続しておいても良い。
　第３に、表示面を規定する開口を含むフロントシャーシ、バックライトや導光板とそれを保持するリアシャーシ等を配置して、液晶表示装置の完成となる。
　なお、ここではＴＣＰによる接続法を例示したが、ＣＯＧ（Chip On Glass）等のバンプであっても良く、ゲート端子孔１５やデータ端子孔１７の端子保護パターン２１と、少なくとも駆動回路に電気的に接続された端子とが互いに対向し、ＡＣＦ等でこれらが互いに接着される構造であれば良い。
　次に、第１の実施例の特徴的部分をさらに詳しく説明する。ここでは、導電性を有する液体材料を基板に配置する工程に関連した工程に焦点を絞って説明する。
　また、ゲート端子孔１５は、画素接続孔１６、データ端子孔１７と比較して、開口部に第１の絶縁膜６が余分に積層されている。そのため、ゲート端子孔１５を代表例として図４（Ａ）、（Ｂ）の断面図を用いて説明する。図４（Ａ）、（Ｂ）は図１のI-I'線に対応する部位の断面である。
　層間接続膜２２は、ゲート端子孔１５の開口部に位置する第１の金属膜露出面２３と、第１の絶縁膜エッジ部２４の一部とを共に被覆するように、第１の金属膜露出面２３と第１の絶縁膜エッジ部２４との交点（露出面/エッジ部交点２５）を越えて延在して配置される。
　導電性を有する液体材料は、開口部に配置した時点で流動可能であるため、その表面（第１の金属膜露出面側と反対面）は緩やかな曲線状となるように流動する。
　そして、導電性を有する液体材料を加熱することで、ある程度の形状を保持したまま、導電性を有する液体材料に混合する溶媒が蒸発して体積収縮が起こり固化する。
　そのため、固化後の層間接続膜２２の表面（第１の金属膜露出面側と反対面）は露出面/エッジ部交点２５のように直線的に交わる不連続な点は存在せず、ゆるやかな凹形状の曲線となる。
　さらに、層間接続膜２２は第１の絶縁膜エッジ部２４との被覆境界部に行くに従い徐々に薄くなる（図４（Ａ））。
　ここで、層間接続膜２２の表面の形状や前記被覆境界部の層間接続膜２２の角度の制御は、導電性を有する液体材料の凝集力や、導電性を有する液体材料と第１の絶縁膜６との濡れ性等を任意に調整すれば良い。
　そのためには、導電性を有する液体材料に混合される溶媒種、導電性材料粒子の大きさ、溶媒に対する導電性材料の相対量を調整すれば良いし、導電性を有する液体材料と第１の絶縁膜６との濡れ性を向上する目的で界面活性剤を添加することも有効である。このようにすれば、層間接続膜２２の表面の形状をより滑らかにし、第１の絶縁膜エッジ部２４における層間接続膜２２の被覆境界部の角度を低くすることが容易に可能となる。
　例えば、導電性を有する液体材料の溶媒にテトラデカンやデカノール等を混合すれば良い。さらに、前記被覆境界のエッジ角度をより低角度としたい場合には、第１の金属膜露出面２３や第１の絶縁膜エッジ部２４を液体または気体状態の導電性を有する液体材料に含有される溶媒、例えば前記テトラデカンやデカノールと導電性を有する液体材料を配置する前に接触または暴露させることで前処理をし、その後に導電性を有する液体材料を開口部に配置してもよい。
　開口部に配置した層間接続膜２２の形成状況は、基板を破断して、ＳＥＭ（scanning electron microscope）等で、その断面を観察すれば容易に確認できる。
　このように開口部に層間接続膜２２が配置された基板に、例えばマグネトロンスパッタを用いて、端子保護パターン２１となる透明導電膜を成膜する。
　そして、公知のフォトリソグラフィー、エッチング、剥離処理を実施することで、画素電極と同一の透明導電膜からなる端子保護パターン２１が、層間接続膜２２及び層間接続膜２２と第１の絶縁膜エッジ部２４との被覆境界を越え、第２の絶縁膜露出面２６まで延在して配置される（図４（Ｂ））。
　なお、本実施例では、好適なＴＦＴ基板の製造方法および構造を開示する目的でこのような構成としたが、端子保護パターン２１は、必ずしも画素電極２０を構成する膜でなくとも良い。
　例えば、本実施例で例示したＩＴＯ膜よりもさらに安定な（腐食耐性がある）金属膜を採用すれば、端子接続部の耐腐食性が向上する。ただし、この場合、画素電極を構成する膜とは別種の膜である必要があるため、少なくとも成膜工程が１回は増加することとなる。また、端子保護パターン２１は積層構造とすることもできる。
　図４（Ｂ）の理解を容易にするために、従来例を示す図１１を用いて説明する。
　スパッタ膜の成膜粒の成長方向は、スパッタ粒子の飛来方向とそれが衝突する膜表面の角度に依存する。
　図１１に示すように、第１の金属膜露出面２３と第１の絶縁膜エッジ部２４とは、露出面/エッジ部交点２５で膜表面の向きが直線的に交わり不連続に異なっている。
　そのため、成膜粒は下地基板の表面形状を反映して異なる向きに成長し、ボイド２８ができる。
　ここで、ボイドができる不連続な交点角度を明確にするため、ＩＴＯを８０ｎｍ成膜（ＴＦＴで通常設定される膜厚の２倍程度の厚さ。膜厚を厚く設定すれば、成膜粒は横方向にも成長するため、粒界間隔は当然に狭くなる。そのためボイドが確認し難くなる。ただし厚くすることは透過率が低下するため表示装置としては好ましくない方向である。）し、第１の金属膜露出面２３と第１の絶縁膜のエッジ部２４のなす角度（第１の金属膜露出面２３を基準線とし、第１の絶縁膜エッジ部２４のエッジ部下端とエッジ部上端を結んだ線が基準線と交わる角度）を可変してボイドの形成状態を確認した。
　ＳＥＭ観察において、不連続な交点角度が４５°以上であるとボイドが明瞭に観察された。
　図４（Ｂ）に戻って説明を続ける。本実施例では、ゲート端子孔１５に配置した層間接続膜２２の膜厚を例えば６０ｎｍ程度となるように設定した（層間接続膜２２の膜厚は、金属膜露出面（この場合は第１の金属膜露出面２３）の上方に位置する層間接続膜２２であって、金属膜露出面から鉛直の方向の厚さが最も薄い部分の厚さとする。）。
　層間接続膜２２の最も薄い部分は、ゲート端子孔１５の略中央部分であった。
　また、第１の絶縁膜の膜厚は４００ｎｍとし、第１の絶縁膜エッジ部２４に配置された層間接続膜２２の被覆境界は第１の金属膜２と接する第１の絶縁膜６下面から約２５０ｎｍとした。
　そして、端子保護パターン２１を、層間接続膜２２の全面を覆い、さらに、第２の絶縁膜露出面２６まで延在させるように配置した。
　端子保護パターン２１にはＩＴＯを選定し、膜厚は４０ｎｍとした。
　このように形成した開口部を断面観察した結果、層間接続膜２２の上に位置する端子保護パターン２１および層間接続膜２２の被覆境界部に位置する端子保護パターン２１にはボイドは確認できなかった。
　なお、本実施例における第１の金属膜露出面２３と第１の絶縁膜エッジ部２４との露出面/エッジ部交点２５の角度は約７５°であった。
　このように、層間接続膜２２を第１の金属膜露出面２３と第１の絶縁膜エッジ部２４に延在して配置すれば、層間接続膜２２および第１の絶縁膜エッジ部２４の範囲にはボイドは確認されない。
　ここで本実施例では、第１の絶縁膜エッジ部上面端を越えて層間接続膜２２を配置していない。本実施例における第１の絶縁膜エッジ部上面端角度は１０５°（１８０°－７５°）である。この部分ではボイドが確認された。
　さらに、第２の絶縁膜１４の膜厚を２５０ｎｍに、第２の絶縁膜エッジ部２９の下面端角度を約５０°としている。第２の絶縁膜エッジ部２９の上面端、第２の絶縁膜エッジ部２９の下面端で共に、端子保護パターン２１にボイドが確認された。
　本実施例では、層間接続膜２２の被覆境界を第１の絶縁膜エッジ部２４としたが、本発明はこれに限定されず、第２の絶縁膜エッジ部２９まで層間接続膜２２を延在させて、層間接続層２２を形成しても良い。
　このようにすれば、第１の絶縁膜エッジ部２４の上面端及び第２の絶縁膜エッジ部２９の下面端でのボイドの発生は解消される。
　以上、本実施例の説明では、逆スタガ型ａ－ＳｉＴＦＴを用いた透過型ＴＮ液晶表示装置の製造方法および構造を例示して説明したが、順スタガ型ａ－ＳｉＴＦＴに適用することができるし、結晶化シリコンＴＦＴ（ｃ－ＳｉＴＦＴ）や反射型ＴＦＴにも適用することができる。
　また、表示方式についてはＴＮ方式（Twisted Nematic）限定されるものではなく、例えばＶＡ方式（Vertical Alignment）やＩＰＳ方式（In Plane Switching）であっても良い。ＩＰＳ方式の場合には、対向基板に対向電極は配置されない。
　また、本実施例は液晶表示装置に限定されず、有機ＥＬ（organic electroluminescence）やＰＤＰ（Plasma Display Panel）にも採用することができる。
　以上のように、開口部に導電性を有する液体材料を配置して、上層金属膜と下層金属膜の間に、層間接続層を形成れば、上層金属膜に発生するボイド抑制し、良好な電気的な接続を確保できる。
　次に、本発明の第２の実施例について、図５（Ａ）、（Ｂ）を用いて説明する。図５（Ａ）、（Ｂ）に示した断面図は、実施例１の説明で用いた図４（Ａ）、（Ｂ）と同様のゲート端子孔１５付近である。
　実施例１との違いは、層間接続膜２２の被覆領域である。相違点を中心に説明する。
　実施例２では、層間接続膜２２はゲート端子孔１５を越えて第２の絶縁膜露出面２６まで延在して被覆するように、例えば膜厚６０ｎｍで配置する（図５（Ａ））。
　そして、端子保護パターン２１は、実施例１と同様に、層間接続膜２２の全面を覆い、さらに、層間接続層２２の被覆境界を越えて第２の絶縁膜露出面２６まで延在して形成する（図５（Ｂ））。
　このように、導電性を有する液体材料を開口部に配置し、流動させ、固化させて層間接続層２２を形成すれば、層間接続膜２２の表面（第１の金属膜露出面側と反対面）は露出面/エッジ部交点２５のように直線的に交わる不連続な点は存在せず、ゆるやかな凹形状の曲線となるため、端子保護パターン２１にボイドが形成されることを抑制できる。
　実施例２の変形例としては、実施例２で開示した層間接続膜２２と同じ材料を７００ｎｍの膜厚で同様に配置しても良い。このようにすると、層間接続膜は開口部で凸状となるが、露出面/エッジ部交点２５のような直線的に交わる不連続な点は存在しない。その表面はやはり緩やかな曲線となるため、端子保護パターン２１にボイドが形成されることを抑制できる。
　次に、本発明の第３の実施例について、図６（Ａ）、（Ｂ）を用いて説明する。図６（Ａ）、（Ｂ）に示した断面図は、実施例１の説明と同様にゲート端子孔１５付近を示している。
　実施例２との違いは、第１の金属膜２の表面が凹状にエッチングされ、さらに、第１の絶縁膜エッジ部２４の下面端が第１の金属膜２と接せずに飛び出ていることである。
　実施例１の第５で説明したゲート端子孔１５、画素接続孔１６、データ端子孔１７を開口する工程（図２）では、第２の絶縁膜１４及び第１の絶縁膜６をエッチングする。その際に、第１の金属膜２と第１の絶縁膜６とのエッチング速度選択性が不十分であると、第１の金属膜２が除去され、図６（Ａ）に示すように、第１の絶縁膜６の下面端が第１の金属膜２から飛出し、空間２７が形成されることとなる。
　この構造において、層間接続層２２を形成しないで、端子保護パターン２１を直接形成すると、端子保護パターン２１には、前述したようにボイドができる。
　しかしながら、本実施例では、導電性を有する液体材料を、第１の金属膜２と第１の絶縁膜６で形成される空間２７を埋めるように配置して層間接続層２２を形成したので、端子保護パターン２１にボイドはでき難い。
　本実施例では、実施例２と同様に、層間接続膜２２を第２の絶縁膜露出面２６まで延在させて形成し、端子保護パターン２１を層間絶縁膜２２の被覆境界を超えて配置する（以上、図６（Ａ）、（Ｂ））。
　例えば第１の金属膜２が１０ｎｍ～３０ｎｍ程度エッチングされ、第１の絶縁膜６の下面端が第１の金属膜から、０．０５μｍ程度飛び出した構造において、例えば層間接続膜２２の膜厚を６０ｎｍとする。配置する層間接続膜２２の厚さを第１の金属膜２のエッチング厚さよりも大きくすれば、小さい場合と比較して、層間接続膜２２の表面は、より緩やかな曲線と出来るため、層間接続膜２２の上層に配置される端子保護パターン２１にボイドはより形成されにくくなる。
　また、本実施例では、層間接続膜２２の被覆領域を、実施例１と同様に、第１の絶縁膜エッジ部２４または第２の絶縁膜エッジ部とすることも可能である。
　ここで、第１の金属膜２が凹状にエッチングされ、さらに、第１の絶縁膜エッジ部２４の下面端が第１の金属膜２と接せずに飛び出す構造となる傾向にあることを、技術トレンドに言及しながら説明する。
　ＴＦＴ基板の製造工程において、開口部に位置する絶縁膜は、マザー基板に配置した全ての部位について同時に除去しなくてはならない。
　近年大画面化の方向に進展によりマザー基板も大型化している。このため絶縁膜のエッチングにおけるオーバーエッチング時間は長くなる。（ガラス基板上に配置されたある開口部の第１の絶縁膜がちょうどエッチングされて第１の金属膜が露出される時間を「ジャストエッチング時間」という。ＴＦＴの製造においては、ガラスに配置された複数の開口部の絶縁膜をエッチングする必要があるジャストエッチング時間よりも長く設定する必要が有る。この長くした時間がオーバーエッチング時間である。第１の金属膜２と第１の絶縁膜６とのエッチング速度選択性が無限大でない場合は第１の金属膜２はエッチングされる。）
　そのため、マザー基板の大型化にともない第１の金属膜２が凹状によりエッチングされ、さらに、第１の絶縁膜６の下端部が第１の金属膜２からより飛び出す構造となる傾向にある。
　このような理由により、本実施例で開示した層間接続膜２２を、第１の金属膜２と第１の絶縁膜６で形成される空間２７を埋めるように配置する構造がさらに有効となる。
　次に、本発明の第４の実施例を説明する。
　実施例３では、第１の金属膜２と第１の絶縁膜６とのエッチング選択性を低く設定した場合を開示したが、本実施例では、選択性を高く設定した場合、例えば無限大に設定した場合について開示するものである。実施例３との相違点を中心に説明する。
　エッチング選択性を高く設定した場合は、実施例１および実施例２の説明で開示した図４（Ａ）、図５（Ａ）に示すように、第１の絶縁膜６の下面端と第１の金属膜２の表面とが接触し、実施例３の図６（Ｂ）に示すような空間２７が形成されることはない。
　すなわち本実施例では、第１の金属膜２の上に配置された開口部を有する第１の絶縁膜と、少なくとも前記開口部で露出した第１の金属膜２と前記開口部の絶縁膜エッジ部とを延在して被覆するように配置された導電性を有する液体材料を固化した層間接続層と、前記層間接続層の上に前記層間接続層の被覆境界領域を越えて前記絶縁膜と接するように配置された上層金属膜と、を含むコンタクトホールを有し、前記開口部で露出した第１の金属膜２の膜厚が、前記開口部で露出していない部分の膜厚よりも薄い。
　実施例１乃至３のゲート端子孔１５では、第１の絶縁膜をエッチングして除去した後に、第１の金属膜露出面２３および第１の絶縁膜エッジ部２４を延在して導電性を有する液体材料を配置して層間接続層２２を形成する。そして、その上層に層間接続層の被覆領域を超えて端子保護パターン２１が形成される。
　また、従来技術では、第１の絶縁膜をエッチングして除去した後に、層間接続層２２を配置せずに、その上層に端子保護パターン２１が形成される。
　両技術を比較すると、構造は全く異なるが、第１の絶縁膜をエッチングして開口部を形成し、その後に何らかの膜が形成される点のみについては類似する。
　一般的なＴＦＴの製造工程においては寸法制御等の面から、第１の絶縁膜６はドライエッチングにより除去され、そのエッジ部角度は５０～８０°程度となる。この角度は第２の絶縁膜１４でも概ねこの範囲である。より詳しくは、第１の絶縁膜６は第２の絶縁膜１４と比較しＴＦＴ特性の要求を満たすために、緻密な膜が要求されることが多く、第１の絶縁膜６のエッジ部角度は第２の絶縁膜１４のエッジ部角度よりも大きな値となる場合が多い。すなわち、第２の絶縁膜１４のエッジ部角度は、第１の絶縁膜６のエッジ部角度と同じ程度かそれ以下となる場合が多い。
　前記エッチングにドライエッチングを用いた場合、第１の金属膜露出面２３にはプラズマの影響やエッチングガスの影響、プラズマガス中に取り込まれたレジストの影響等によってこれら不純物を含むダメージ層がウエットエッチングと比較して形成されやすい。
　一般的に、前記ダメージ層は高抵抗を有する膜であるため、第１の金属膜２と層間接続層２２との電気的な接続を阻害する。この課題を解消するにはダメージ層を除去すれば良い。第１の金属膜２を、Ａｌを主成分とする合金膜とし、酸または塩基を用いて薬液処理すると、ダメージ層の除去と共に前記金属膜２がエッチングされる。薬液を用いたエッチングは一般的に指向性が低いため実施例３で説明したような、第１の金属膜２が凹状となり、第１の絶縁膜エッジ部２４の下面端が第１の金属膜２と接せずに、飛び出す構造となりやすい。
　ここで、実施例４について図７（Ａ）、（Ｂ）を用いて詳しく説明する。図７（Ａ）、（Ｂ）は実施例１の説明と同じゲート端子孔１５付近の断面図である。
　第１の絶縁膜６を第１の金属膜２と選択性の高いエッチングで除去し、ゲート接続孔１５を形成する。ここでは、第１の絶縁膜６と第１の金属膜２とのエッチング選択性が高いため、第１の金属膜露出面２３と第１の絶縁膜エッジ部２４とが露出面/エッジ部交点２５で膜表面の向きが異なるように不連続に交わり接している（図７（Ａ））。
　次に、第１の金属膜２を僅かにエッチングするように洗浄する。ここでは、０．６％ＴＭＡＨ水溶液で処理して３０ｎｍ程度僅かに除去する程度とし、後に配置する層間接続膜２２の厚さよりも小さな値とするのが良い。
　エッチングによって、第１の金属膜２が凹状にエッチングされると共に、第１の絶縁膜エッジ部２４の下面端が第１の金属膜２から飛び出す構造となる。ここでのエッチングは薬液によるものであるため、等方的であり、第１の絶縁膜エッジ部２４の下面端の飛出し量は、エッチング量に比例する。なお、この構造は、実施例３と類似する。
　次に、導電性を有する液体材料を、実施例３と同様に、第１の金属膜２と第１の絶縁膜６で形成される空間２７を埋め、さらに、その被覆境界がゲート端子孔１５を越えて第２の絶縁膜露出面２６まで延在するように配置する（図７（Ｂ））。
　そして、導電性を有する液体材料を固化することで、層間接続膜２２の表面が第１の金属膜露出面２３、第１の絶縁膜エッジ部２４、第１の絶縁膜露出面、第２の絶縁膜エッジ部分、第２の絶縁膜露出面２６の全領域に渡って直線的に交わる不連続な点は存在しない緩やかな凹状の曲線形状となる。ここで配置する層間接続膜２２の厚さは、前記ＴＭＡＨで除去した第１の金属膜の除去量よりも厚く配置するのが良く、例えば６０ｎｍとする。このようにすれば、層間接続層２２の上に形成される端子保護パターン２１にはボイドは形成されない。
　ここで、第１の金属膜２を僅かにエッチングする処理について詳しく述べる。
　Ａｌは両性金属であるため、酸性及び塩基薬液でエッチングし除去できる。これは、Ａｌを主成分とするＡｌ合金においても変わるものではない。
　ただし、前記両薬液を比較した場合、塩基を用いた方がより好適である。その理由は、実施例１乃至４で説明したレジストは、塩基に可溶なレジストであり、除去する対象のダメージ層にもレジスト分が含まれるためである。
　このように、塩基性薬液で処理すれば、第１の金属膜２のエッチングに加えダメージ層の溶解効果も同時に実現することができ効率的である。
　また、前記酸性や塩基性薬液処理においては、薬液に浸漬する処理であっても良いし、シャワーで吹き付ける方法であっても良い。さらに、ブラシや超音波処理等の力学的処理を併用してその効果を促進しても良い。また、前記薬液に界面活性剤を混合して第１の金属膜の濡れ性を向上させればダメージ層除去処理をより効果的に実施することができる。
　このように、第１の金属膜２を僅かにエッチングすれば、第１の金属膜２の露出面が清浄化され、第１の金属膜２と層間接続層２２との接続抵抗値を小さくすることが可能となる。
　以上、実施例１乃至実施例４の説明では、ゲート端子孔１５を例示して、下層金属膜と上層金属膜との間に導電性を有する液体材料を固化した層間接続層２２を配置するコンタクトホールの構造および製造方法を説明してきたが、実施例１乃至実施例４は、画素接続孔１６、データ端子孔１７等のコンタクトホールについても同様に適用できる。
　この場合、第１の絶縁膜６は第２の金属膜９の上には配置されず、第２の金属膜６の上には第２の絶縁膜１４が配置されることとなる。
　画素接続孔１６またはデータ端子孔１７においては、第２の金属膜９の露出面、第２の金属膜露出面と第２の絶縁膜エッジ部との交点（露出面/エッジ部交点）を越えて第２の絶縁膜エッジ部まで、導電性を有する液体材料を延在して配置し、流動性を失わせて固化させれば、層間接続膜２２の表面は緩やかな曲線形状となる。
　そのため、層間接続膜２２の上に配置される端子保護パターン２１にはボイドは形成され難い。
　また、層間接続層２２を配置する被覆境界は上記のように、第２の絶縁膜エッジ部としても良いし、第２の絶縁膜露出面２６としても良い。
　また、ゲート端子孔１５、画素接続孔１６、データ端子孔１７等に層間接続層２２を配置するコンタクトホール構造およびその製造方法において、層間接続膜２２の被覆境界を全ての開口部で同じとしても良いし、違えても良い。
　例えば、本実施例の説明では、第１の絶縁膜６の厚さを４００ｎｍ、第２の絶縁膜の厚さを２５０ｎｍとする場合を開示したが、ゲート端子孔１５、画素接続孔１６、データ端子孔１７の金属膜露出面面積を同じとした場合、前記開口部を５００ｎｍだけ被覆する層間接続層２２の導電性を有する液体材料を配置すると、ゲート端子孔１５は第２の絶縁膜エッジ部が、画素接続孔１６及びデータ端子孔１７は第２の絶縁膜露出面２６が、層間接続膜２２の被覆境界となる。
　このように、開口部の種類によらずに、配置する導電性を有する液体材料の量を一定とすれば、インクジェット等のノズルを容易に兼用化することができるため、高スループット化が可能となる。
　さらに、液晶表示装置完成後の配線腐食（配線溶解）を勘案し、ゲート端子孔１５、データ端子孔１７のみに層間接続膜２２を形成し、画素接続孔１６には配置しないこともできる。
　このように配置する理由は、液晶で封止されたパネル内に位置する画素接続孔１６は、透湿性を有するＡＣＦを介して外界にさらされるゲート端子孔１５やデータ端子孔１７と比較して、腐食速度が遅いためである。
　さらに、ゲート端子孔１５、画素接続孔１６、データ端子孔１７の内、ある特定箇所のみに本発明を適用しても良い。
　実施例１で説明したように、ゲート端子孔１５、画素接続孔１６、データ端子孔１７は第２の層間絶縁膜１４及び第１の層間絶縁膜６をエッチングして同時に形成される。
　そのため、画素接続孔１６、データ端子孔１７は、第２の絶縁膜１４が除去されて第２の金属膜９が露出した後も、ゲート端子孔１５の第１の絶縁膜６がエッチングされるまでエッチング環境下に暴露され続けることとなる。このため、第２の金属膜９は、第１の金属膜２と比較してエッチングされやすい。
　実施例３で説明したように第２の金属膜９と第１の絶縁膜６とのエッチング選択比（実施例３では第１の金属膜２と第１の絶縁膜６で説明）が十分ではないと、第２の金属膜９が凹状にエッチングされ、第１の絶縁膜エッジ部下面端が第２の金属膜９から飛び出す構造となりやすい。
　この場合は、画素接続孔１６、データ端子孔１７等の第２の金属膜９の開口部のみに選択的に、層間接続層２２を配置することも有効である。
　液晶表示装置の製造においてマザー基板の大型化が進展しつつあることは前記したが、その大きさは現に２ｍを超えている。
　現状に、マザー基板面内でのエッチング速度均一性確保が大きな技術課題となっている。
　このマザー基板面内でのエッチング速度の差異は、例えば製造装置の癖に依存する固定パターンであることが多い。
　第１の絶縁膜６または第２の絶縁膜１４のエッチング速度が速い部位は、金属膜が凹状にエッチングされ、絶縁膜エッジ部下面端が金属膜から飛び出しやすい。
　そのため、金属膜から絶縁膜エッジ部下面端が飛び出した量が大きな部位についてのみ、選択的に層間接続層２２を配置することも効果的である。
　次に、実施例１乃至４において、導電性を有する液体材料の溶媒にテトラデカン、デカノールを用いるのは、この薬品がダメージ層をある程度は溶解する性質を有しているため層間接続層２２に取り込むことができるためである。
　導電性を有する液体材料の溶媒に、ダメージ層を溶解する機能を持たせれば、金属膜露出面のダメージ層を減少させることができるためより効率的に接続抵抗を小さくすることが可能である。
　上記実施例１乃至実施例４では、ゲート端子孔１５、データ端子孔１７、画素接続孔１６等のコンタクトホールを例示してきたが、本発明のコンタクトホールの構造および製造方法は、前記コンタクトホールに限定されるものではない。
　例えば、本発明の応用例としては、ＴＦＴ基板上のゲート配線に接続した実施例１乃至実施例４で例示したゲート端子孔１５と、データ配線と接続していない実施例１乃至実施例４で例示したデータ端子孔１７と同様な構造を有する端子孔とを画素電極を構成する膜（上層金属膜）で連結する。そして、データ配線と接続していない実施例１乃至実施例４で例示したデータ端子孔１７と同様な構造を有する端子孔と配線が形成されたＴＣＰ（Tape Carrier Package）のバンプ（端子）とを、Ａｕ粒子等を分散させた有機樹脂からなるＡＣＦ（Anisotropic Conductive Film）によって接着することで液晶パネルを製造することが出来る。
　さらに、層変換の応用例を追記すると、表示画素と接続したＴＦＴとは別に、表示画素の静電破壊を防止することを目的とする保護ＴＦＴを配置した場合において、ドレイン電極に実施例１乃至実施例４で例示した画素接続孔１６と同様な構造のコンタクトホールを配置し、これに隣接して、ゲート電極と同層に位置するアース等の配線を実施例１乃至実施例４で例示したゲート端子孔１５と同様な構造のコンタクトホールを配置して、両コンタクトホールを、画素電極を構成する膜（上層金属膜）で連結することである。
　このように、本発明によるコンタクトホールは、ゲート端子孔１５、データ端子孔１７、画素接続孔１６等のコンタクトホールに限定されず、層変換用コンタクトホールに使用することができるし、上層金属膜は、電極ではなく配線として用いることもできる。
　次に、本発明の効果確認のため、下記のサンプルを調整し試験した。確認したサンプル構造は実施例で説明したゲート端子孔と同様な構造のコンタクトホールである。
　（実験１）
　［サンプル］
　サンプル１：実施例１で説明した第１の絶縁膜エッジ部まで層間接続層２２を形成したサンプル。
　サンプル２：実施例１で説明した第２の絶縁膜エッジ部まで層間接続層２２を形成したサンプル。
　サンプル３：実施例２で説明した第２の絶縁膜露出面２６まで延在して層間接続層２２を形成したサンプル。
　比較サンプル：［背景技術］で説明した従来の層間接続層２２を配置しないサンプル。
　［サンプル条件］
　・第１の金属膜：［非特許文献１］、［非特許文献２］の合金膜及びＮｉ５％含有Ａｌ-Ｎｉ膜、膜厚３００ｎｍ
　・第１の絶縁膜：膜厚ＳｉＮｘ膜、４００ｎｍ、エッジ部下面端角度７５°
　・第２の絶縁膜：膜厚ＳｉＮｘ膜、２５０ｎｍ、エッジ部下面端角度５０°
　・層間接続膜（サンプル１～３）：平均粒径５ｎｍ程度のＡｕナノ粒子を溶媒中に分散させた導電性を有する液体材料を加熱し固化、膜厚６０ｎｍ
　・端子保護パターン：ＩＴＯ膜、膜厚４０ｎｍ
　［試験条件］
　（１）上記サンプルについてＡＣＦを介してＴＣＰバンプと接続し抵抗を測定（初期接続抵抗）、
　（２）初期抵抗を測定したサンプルを、高温・高湿（８５℃、湿度６０％）の環境下で、ＴＣＰ配線とゲート端子間にＤＣ３５Ｖ印加して、抵抗測定及び端子の腐食進行度合いチェック（顕微鏡観察）を経時的に実施。
　［試験結果］
　初期抵抗：
　（大）　比較サンプル≒サンプル１≒サンプル２≧サンプル３　（小）
　高温・高湿試験後抵抗：
　（大）　比較サンプル≫サンプル１≧サンプル２＞サンプル３　（小）
　高温・高湿試験後腐食の進行度合い：
　（大）　比較サンプル≫サンプル１≧サンプル２＞サンプル３　（小）
　（実験２）
　［サンプル］
　サンプル３：実施例２で説明した第２の絶縁膜露出面２６まで延在して層間接続層２２を形成したサンプル。
　サンプル４：実施例４で説明した、第１の絶縁膜の下面端が第１の金属膜から飛び出たサンプルに、第２の絶縁膜露出面２６まで延在して層間接続層２２を形成したサンプル。
　比較サンプル：［背景技術］で説明した従来の層間接続層２２を配置しないサンプル。
　［サンプル条件］
　・第１の金属膜（ゲート端子）：［非特許文献１］、［非特許文献２］の合金膜及びＮｉ５％含有Ａｌ-Ｎｉ膜、膜厚３００ｎｍ
　・第１の絶縁膜：ＳｉＮｘ膜、膜厚４００ｎｍ、エッジ部下面端角度７５°
　・第２の絶縁膜：ＳｉＮｘ膜、膜厚２５０ｎｍ、エッジ部下面端角度５０°
　・層間絶縁膜形成前洗浄剤
　サンプル３及び比較サンプル：ノニオン系界面活性剤
　サンプル４：０．６％ＴＭＡＨにて第１の金属膜を３０ｎｍエッチング、第１の絶縁膜下面端飛び出し量０．０５μｍ以下
　・層間接続膜（サンプル３、４）：平均粒径５ｎｍ程度のＡｕナノ粒子を溶媒中に分散させた導電性を有する液体材料を加熱し固化、膜厚：６０ｎｍ
　・端子保護パターン：ＩＴＯ膜、膜厚：４０ｎｍ
　［試験条件］
　（１）上記サンプルについてＡＣＦを介してＴＣＰのバンプと接続し抵抗を測定（初期接続抵抗）、
　（２）初期抵抗を測定したサンプルを、高温・高湿（８５℃、湿度６０％）の環境下で、ＴＣＰ配線とゲート端子間にＤＣ３５Ｖ印加して、抵抗測定及び端子の腐食進行度合いチェック（顕微鏡観察）を経時的に実施。
　［試験結果］
　初期抵抗：
　（大）　比較サンプル≧サンプル３＞サンプル４　（小）
　高温・高湿試験後抵抗：
　（大）　比較サンプル≫サンプル３＞サンプル４　（小）
　高温・高湿試験後腐食の進行度合い：
　（大）　比較サンプル≫サンプル３≧サンプル４　（小）
　以上の実験結果より、本発明の有効性を下記のように結論づけることができる。
　実験１の結果について説明および推定する。
　初期抵抗は比較サンプル、サンプル１、サンプル２の間で差は観察されない。これは、コンタクトホールの接続抵抗値が主として、ゲート端子孔１５に位置する第１の金属膜露出面２３の垂直方向に位置する端子保護パターン２１部と対向するＴＣＰのバンプ部との間に存在するＡＣＦに混合される導電粒子の数によって主として決定されるためであると推定される。
　また、サンプル３が他のサンプルと比較して、僅かに小さい初期抵抗値を示したのは、ゲート端子孔１５に位置する第１の金属膜露出面２３の垂直方向に配置される端子保護パターン２１部と対向するＴＣＰのバンプ部との間に存在する導電粒子の数は他のサンプルと同じであるが、サンプル３は、層間接続膜２２を第２の絶縁膜露出面２６まで延在して配置しているため、端子保護パターン２１には、ゲート端子孔１５部および第２の絶縁膜露出面２６までボイドの発生程度が良く、その領域が他のサンプルと比較して大きいことより、ゲート端子孔１５の周辺部（第２の絶縁膜露出面２６）に位置する端子保護パターン２１部と対向するＴＣＰのバンプ部との間に存在する導電粒子が、ある程度は接続抵抗値を低下させることに関与したものと推定される。
　なお、この初期抵抗値を低下させるには、ゲート端子孔を大きくするか、ＡＣＦに混合されている異方性導電粒子を増大させれば良く、このようにすればサンプル３と他のサンプル間の接続抵抗値の差をなくすことはできると判断される。
　しかしながら、近年の液晶表示装置は高精細化の方向にあるため、バンプピッチ、端子ピッチ間距離が小さくなる傾向にあるため、ゲート端子孔を大きくし開口部面積を稼ぐことは容易ではない。また、ＡＣＦに多量の導電粒子を混合させると、バンプ間、端子間で互いにショートする可能性が高くなり、技術トレンドとマッチしない。以上より、本サンプル４の構造は、初期の接続抵抗を低減させる上で有用な技術であるといえる。
　次に、高温・高湿試験について述べる。試験後の接続抵抗値は、サンプル１乃至３と比較して比較サンプルが大きな値を示している。抵抗値が大きな値を示すことは、端子信頼性が無いことを意味する。
　比較サンプルの腐食の程度は、サンプル１乃至３と比較し進行していた。腐食は、主として、第１の金属膜露出面２３と第１の絶縁膜エッジ部２４の露出面/エッジ部交点２５部位に沿って枠状に第１の金属膜が溶解するように進行していた。
　また、サンプル１乃至３の接続抵抗値は、『サンプル１≧サンプル２＞サンプル３』の順であり、これも顕微鏡観察による腐食の進行度合いと一致する。
　この結果は、第１の金属膜露出面２３と第１の絶縁膜エッジ部２４の露出面/エッジ部交点２５と端子保護パターンに形成されたボイドとの距離が近いほど腐食の程度が悪く、腐食が進行することで端子信頼性が低下することを意味する。
　サンプル１乃至３の腐食は、比較サンプルと同様に第１金属膜露出面２３と第１の絶縁膜エッジ部２４の露出面/エッジ部交点２５部位位置に確認された。しかしながら、その程度は、比較サンプルに比べて格段に良くごく部分的に、ゴマ粒状であった。
　腐食の進行は次のように推定される。水蒸気を含む水分は先ず、ＡＣＦの有機樹脂のバルクまたは、有機樹脂と端子保護パターンの界面を通過し、端子保護パターン２１のボイドに至る（サンプル３では、端子保護パターンの被覆境界）。
　次に、サンプル１乃至３では、ボイドに至った水分は、端子保護パターン２１を通過し絶縁膜表面に至り、次に、端子保護パターン２１と絶縁膜との界面を通過して、層間接続膜の被覆境界に達する。
　ここで、比較サンプルでは、ボイドに至った水分は、端子保護パターン２１を通過した時点で第１の金属膜露出面２３と第１の絶縁膜エッジ部２４の露出面/エッジ部交点２５に達し、第１の金属膜を腐食する。
　そして、サンプル１乃至３では、水分は、層間接続膜２２と絶縁膜界面の間を通って、初めて第１の金属膜露出面２３と第１の絶縁膜エッジ部２４の露出面/エッジ部交点２５部に至り、第１の金属膜を腐食すると判断される。
　このようなモデルによって、サンプル１乃至３は、比較サンプルよりも端子信頼性が高くなる実験結果が理解される。
　さらに、サンプル１乃至３の腐食は、比較サンプルのように枠状に一様ではなく、部分的にゴマ粒状であったことより、水分は、層間接続膜２２と絶縁膜の界面における何らかのウイークスポットを通じて通過し、その通過した部分の第１の金属膜が優先的に腐食した可能性が高いと推定される。
　次に、端子保護パターン２１を層間接続層２２の被覆境界を越えて配置した理由について記載する。
　第１の理由は、水分は、先ず端子保護パターン２１のボイドから進入（サンプル３のようにボイドがない場合は端子保護パターンと第２の絶縁膜の境界部）し、その後に、前記した説明経路で端子保護パターンと絶縁膜との界面に至ると推定される。そして、層間接続膜２２と絶縁膜の界面の水分通過と同様に、端子保護パターン２１と絶縁膜の界面においても、水分は何らかのウイークスポットを通じて、層間接続膜２２の被覆境界領域に達すると推定される。次に、層間接続層２２と絶縁膜のウイークスポットを通じて、第１の金属膜に至ることで、金属膜の腐食が可能となると推定されることである。
　ここで、端子保護パターン２１を層間接続層２２の被覆境界を越ないように配置した場合は、水分が、層間接続膜２２と絶縁膜の界面のみを通過することで、腐食可能となる。
　そのため、端子保護パターン２１を、層間接続層２２の被覆境界を越えて配置すれば、水分が通過して、第１の金属膜露出面２３と第１の絶縁膜エッジ部２４の露出面/エッジ部交点２５部する確率を、夫々の膜界面のウイークスポット確率の積と推定することができるため、飛躍的に低減できる。また、到達する時間も遅延することができる。
　なお、本発明では、端子保護パターン２１を層間接続層２２の被覆境界を越えて配置する構造であるが、端子保護パターン２１を層間接続層２２の被覆境界を越ないように配置した場合は、端子保護パターン２１と層間接続層２２とが共にＡＣＦと接触することとなる。そのため、両金属間で水分により局部電池ができる。ゆえにこの構造は、腐食を防止する上で有利とは言い難い。この課題については［発明が解決しようとする課題］で説明済みである。
　第２の理由は、上層金属膜であるＩＴＯ、ＩＺＯ、ＳｎＯなどの透明導電膜の腐食耐性が高いことに起因する。腐食耐性が高ければ、画素電極で使用される金属を端子保護パターン２１として同時に利用することは、当業者にとって容易であるかも知れないが別の理由がある。
　それは、層間接続膜２２を被覆し、さらに外側の絶縁膜まで延在させて上層金属膜を配置すれば、層間接続膜２２に達する水分の浸入を抑制することができるためである。その結果、上層金属膜の下に位置する層間接続膜２２を、耐腐食性が劣る材料とすることも可能となる。
　例えば、端子部のコンタクトホールの下層金属に、耐腐食性に劣るＡｇ系材料を端子保護パターンで被覆すること無しに使用することは、信頼性面で適当とは思われない（例えば従来の技術であれば第１の金属膜や第２の金属膜がＡｇであり、その上に直接に端子保護パターンが配置されるコンタクトホールを指す。）が、本発明のように、端子保護パターン２１を、層間接続膜２２の全面と、さらにその外側まで被覆し延在させて形成すれば、下層金属膜にＡｇ系材料を用いても、端子信頼性を確保できる。
　このように、耐腐食性がある上層金属膜で、層間接続膜２２を被覆し、さらに上層金属膜を外側に延在させれば、水分の侵入を抑制することが可能となるので、層間接続膜２２の選定においては、層間接続膜２２自体の腐食難易性の観点よりもむしろ、上層金属膜／層間接続膜間、層間接続膜／下層金属膜間の接触電位を小さくするように、層間接続膜材料を選定することがより有効となる。
　第３の理由は、本発明では、端子保護パターン２１をスパッタ法で形成する場合を開示したが、これも、層間接続層２２を越えて、絶縁膜上まで上層金属膜を配置して、腐食の程度を抑制し、端子の信頼性を確保することに関連する。
　スパッタ法を用いれば、スパッタ粒子が絶縁膜に物理的に衝突し、これが絶縁膜に打ち込まれることで、絶縁膜にダメージを与えることができる。
　そのため、絶縁膜と端子保護パターンの界面で両成分が入り混じった混合層を作ることが可能となる。このようにすれば、端子保護パターンと絶縁膜との間に水分が侵入することをさらに抑制できる。
　水分の進入を抑制する絶縁膜としては、ＳｉＮｘ膜やＳｉＯｘ等の無機膜と比較し、例えばノボラック樹脂や、アクリル樹脂、スチレン樹脂等の有機膜が好適である。その理由は、ＳｉＮｘ等の無機膜と比較して硬度が低いため、より確実な混合層が形成できるためである。
　次に、実験２の結果について説明する。
　比較サンプルとサンプル３の試験結果関係については実験１ですでに述べた。ここではサンプル３とサンプル４の結果を説明する。
　サンプル３とサンプル４の違いは、金属膜表面をエッチングしてから層間接続膜２２を配置するか、エッチングしないで層間接続膜２２を配置するかである。エッチングしないものがサンプル３であり、エッチングしたものがサンプル４である。
　ここで、サンプル４とサンプル３とは、高温・高湿試験前後（高温・高湿試験前：初期抵抗）で抵抗値の差が拡大しているようには判断されなかった。サンプル４はサンプル３と比較して高温・高湿試験前後で共に同程度に低い値を示した。これは、第１の金属膜２をエッチングしてダメージ層を除去したことによると判断される。
　ダメージ層がエッチングにより除去されることは、ＳＩＭＳ（２次イオン質量分析）にて第１の金属膜表面の炭素（以下、Ｃ）及びフッ素（以下、Ｆ）量を測定することで容易に確認される。なお、Ｆは第１の絶縁膜のエッチングガスに由来すると推定される。
　また、高温・高湿試験後の顕微鏡による腐食の進行度合いが、サンプル３で若干劣るのは（前記したように、高温・高湿試験前後の抵抗値測定では抵抗値の差は広がっているようには判定できない程度ではあるが。）、金属膜の腐食において水分とダメージ層に含有されるＦが共に関与してこれを促進したため、サンプル４は、第１の絶縁膜エッジ部下面端が第１の金属膜から飛び出している構造となっているため、水分が金属膜に達する経路長が長いための、いずれか一方または双方の理由によると推定される。
　ここでは、ゲート端子孔１５のコンタクトホールを代表例として説明したが、第１の絶縁膜が配置されないことを除けば、データ端子孔１７についても同様での結果になると推定される。
　次に、画素接続孔１６について説明する。
　液晶が封止されたパネル内に位置する画素接続孔１６は、前記したゲート端子孔１５やデータ端子孔１７と比較して腐食速度が遅い。
　その理由は、前者は液晶が封止されたパネル内に位置し、後者のように外界にさらされ水分が侵入する程度が小さいためおよび/または大気中に混入する種々の腐食ガスと接する可能性がほとんど無いこと等によると推定される。
　画素電極孔１６の最表面に位置する画素電極２０上には、ゲート端子孔１５やデータ端子孔１７のようにＡＣＦは配置されずに液晶材が位置する。
　画素接続孔１６においては、表示に寄与する画素電極２０部位とドレイン電極１２との接続抵抗値を小さくすることが重要である。表示に寄与する画素電極部位は画素接続孔１６の最表面に位置する画素電極２０が延在した周辺部である。
　ここで、第２の金属膜９からなるドレイン電極１２の露出面と、第２の絶縁膜エッジ部下面端との交点で、画素電極２０にボイドが発生すると、表示に寄与する画素電極部位（画素接続孔１６の周辺部）とドレイン電極１２との接続抵抗値は高くなる。
　層間接続膜２２を配置しない従来例の構造においては、画素電極孔１６の第２の絶縁膜エッジ部下面端および上面端に沿って枠取られる様にボイドが発生し、表示に寄与する画素電極部位とドレイン電極１２との接続抵抗値が上昇する。
　しかしながら、本実施例のように、第２の金属膜９と画素電極２０の間に層間接続膜２２を形成すれば、画素電極２０に発生するボイドを抑制でき、表示に寄与する画素電極部位とドレイン電極１２との接続抵抗値を小さくすることが可能となる。
　層間接続膜２２の被覆境界領域を第２の絶縁膜エッジ部までとすれば、ボイドは第２の絶縁膜上面端でのみ発生するため、表示に寄与する画素電極部位とドレイン電極１２との接続抵抗値を小さくすることが可能である。
　また、層間接続膜２２の被覆境界領域を第２の絶縁膜露出面２６までとすれば、第２の絶縁膜上面端でのボイド発生も抑制することが可能となり、表示に寄与する画素電極部位とドレイン電極１２との接続抵抗値をさらに好適にすることができる。
　また、第２の金属膜表面を僅かにエッチングし、その表面を清浄化すれば、前記したようにダメージ層を除去できるので、より好適となる。
　以上、本発明によれば、初期の接続抵抗値が低く、かつ、耐腐食性が高い信頼性有るコンタクトホール構造及びその製造方法を提供できる。
　なお、本発明の説明では技術動向を勘案して、本発明が特に有効となる腐食性が高いＡｌを主成分とした合金を例示して説明してきたが、本発明は、耐腐食性のある金属でも採用することができ、これを排除するものではない。
　例えば、［背景技術］で説明した、第１の金属膜や第２の金属膜の上にカバー膜を配置した構造に、本発明を適用すればコンタクトホールのボイドをなくすことが可能であるし、第１の金属膜や第２の金属膜を僅かにエッチングしてダメージ層を除去した後に層間接続膜を配置すれば接続抵抗値を低くすることもできる。
　現状の液晶表示装置においては、カバー膜として、Ｃｒ、Ｍｏ、Ｔｉやそれら合金系等が使用される。しかしながら、これら金属も、表示装置を継続使用することで、Ａｌを主成分とした合金膜と比較して速度こそ遅いが徐々に端子は腐食する。
　また、端子の腐食の課題は、例えばＳ（硫黄）やＣｌ（塩素）等の腐食性ガス雰囲気で使用される頻度が高い産業系用途の液晶表示装置においては、より顕著となることを追記しておく。
　前記実施例では、液晶表示装置を特に例示して説明してきたが、同様なコンタクトホールが存在するＰＤＰ表示装置（Plasma Display Panel）、有機ＥＬ（organic electroluminescence）表示装置等についても好適に実施できる。
　前記実施例の作用効果は以下の通りである。
　少なくとも絶縁膜開口部と絶縁膜エッジ部とに延在して、導電性を有する液体材料を固化した層間接続層を配置し、さらに層間接続層の全てとこれを超えて延在させて隣接する絶縁膜をも被覆するように上層金属膜を配置することによって、接続抵抗が低くかつ耐腐食性が高いコンタクトホールを提供できる。
　表示装置の製造工程において最高温度となる工程を、導電性を有する液体材料を配置する以前の工程とすることによって、Ａｌを主成分とする下層金属膜材料を好適に使用できる。
　導電性を有する液体材料の固化に減圧法を使用すれば、加熱時間の短縮や低温度化を実現することができるため、導電性を有する液体材料の酸化を抑制でき、接続抵抗が低いコンタクトホールを提供できる。
　下層金属膜表面のダメージ層を、導電性を有する液体材料で溶解して拡散させることで、下層金属膜表面の単位体積あたりの腐食元素量を低減できるため、接続抵抗が低くかつ耐腐食性が高いコンタクトホールを提供できる。
　導電性を有する液体材料を配置する前に下層金属膜表面のダメージ層と共に、下層金属膜の一部をもエッチングすることで、接続抵抗が低くかつ耐腐食性が高いコンタクトホールを提供できる。
　絶縁膜表面に、スパッタリングを用いて上層金属膜を成膜すれば、上層金属膜と絶縁膜の混合層がその界面に出来るため、耐腐食性が高いコンタクトホール構造を提供できる。さらに、絶縁膜を有機膜とすれば、より高い耐腐食性を実現できる。
　ゆえに本発明は、液晶表示装置、ＰＤＰ表示装置、有機ＥＬ表示装置等、表示装置全般について適用可能である。　本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

Claims (16)

  1. 　基板の上に配置された下層金属膜と、
    　前記下層金属膜の上に配置された開口部を有する絶縁膜と、
    　少なくとも前記開口部で露出した前記下層金属膜と前記開口部の絶縁膜エッジ部とを延在して被覆するように配置された導電性を有する液体材料を固化した層間接続層と、
    　前記層間接続層の上に前記層間接続層の被覆境界領域を越えて前記絶縁膜と接するように配置された上層金属膜と、
    　を含むコンタクトホールを有し、前記開口部で露出した前記下層金属膜の膜厚が、前記開口部で露出していない部分の膜厚よりも薄い、ことを特徴とする表示装置。
  2. 　前記層間接続層が、前記開口部の絶縁膜エッジ部を超えた絶縁膜露出面まで延在していることを特徴とする、請求項１に記載の表示装置。
  3. 　前記層間接続層の膜厚が、前記開口部で露出した前記下層金属膜の膜厚と、前記開口部で露出していない部分の前記下層金属膜の膜厚との差よりも厚いことを特徴とする、請求項１又は２に記載の表示装置。
  4. 　前記下層金属膜が、少なくともゲート配線またはデータ配線と電気的に接続されているゲート端子孔部またはデータ端子孔部のコンタクトホールであることを特徴とする、請求項１乃至３のいずれか一つに記載の表示装置。
  5. 　前記開口部で露出した前記下層金属膜が、少なくともドレイン電極と電気的に接続されている画素接続孔部のコンタクトホールであることを特徴とする、請求項１乃至４のいずれか一つに記載の表示装置。
  6. 　前記下層金属膜の最上面に位置する金属膜がＡｌを主成分とする合金膜であることを特徴とする、請求項１乃至５のいずれか一つに記載の表示装置。
  7. 　前記上層金属膜が、ＩＴＯ、ＩＺＯ、ＳｎＯのいずれかの材料から選択されることを特徴とする、請求項１乃至６のいずれか一つに記載の表示装置。
  8. 　前記絶縁膜の最上面に位置する絶縁膜が有機膜であることを特徴とする、請求項１乃至７のいずれか一つに記載の表示装置。
  9. 　前記最上面に位置する有機絶縁膜が、ノボラック樹脂、アクリル樹脂、スチレン樹脂のいずれかの材料を含む樹脂から選択されることを特徴とする、請求項８に記載の表示装置。
  10. 　前記導電性を有する液体材料を固化した層間接続層は、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、ＩＴＯの少なくとも一つを含有することを特徴とする、請求項１乃至９のいずれか一つに記載の表示装置。
  11. 　前記表示装置が、液晶表示装置であることを特徴とする、請求項１乃至１０のいずれか一つに記載の表示装置。
  12. 　基板上又は前記基板上層に設けられた第１の金属膜を被覆する絶縁膜に設けられ、前記第１の金属膜表面を露出させる開口部に、導電性の液体材料を配置し、固化して形成され、開口底部を被覆するとともに開口壁を少なくとも一部の高さまで被覆し、前記開口部での表面形状が凹状又は凸状の曲面とされる層間接続膜を備え、
    　前記層間接続膜の上に少なくとも前記層間接続膜の被覆領域を覆うように形成され、前記開口部での表面形状が、前記層間接続膜に対応して凹状又は凸状の曲面とされる第２の金属層を含む接続構造を有する、ことを特徴とする表示装置。
  13. 　前記第１の金属膜は、前記開口部によって露出する領域に、所定の深さの凹部を有し、
    　前記第１の金属膜の前記凹部は、前記層間接続膜で埋められ、
    　前記層間接続膜の膜厚は、前記第１の金属膜の前記凹部の深さよりも厚い、ことを特徴とする請求項１２記載の表示装置。
  14. 　前記開口部において、前記開口壁をなす前記絶縁膜のエッジ部の下面端が、前記第１の金属膜の前記凹部の上端から前記開口部内側に突出し、
    　前記第１の金属膜の前記凹部と、前記絶縁膜のエッジ部の下面端の突出部で囲まれた空間が前記層間接続膜で埋められている、ことを特徴とする請求項１３記載の表示装置。
  15. 　前記層間接続膜は、前記開口壁の被覆領域の境界に近づくにしたがって膜厚が薄くなる、ことを特徴とする請求項１２乃至１４のいずれか１項に記載の表示装置。
  16. 　前記絶縁膜が、積層された複数の絶縁膜を含み、
    　前記層間接続膜は、積層された複数の絶縁膜のうち少なくとも最下層の絶縁膜の開口壁を被覆する、ことを特徴とする請求項１２乃至１５のいずれか１項に記載の表示装置。
PCT/JP2009/050856 2008-01-21 2009-01-21 表示装置 WO2009093602A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/812,558 US20100289997A1 (en) 2008-01-21 2009-01-21 Display device
JP2009550530A JP5389672B2 (ja) 2008-01-21 2009-01-21 表示装置
CN200980102121.4A CN101919043B (zh) 2008-01-21 2009-01-21 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-010927 2008-01-21
JP2008010927 2008-01-21

Publications (1)

Publication Number Publication Date
WO2009093602A1 true WO2009093602A1 (ja) 2009-07-30

Family

ID=40901110

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/050856 WO2009093602A1 (ja) 2008-01-21 2009-01-21 表示装置

Country Status (4)

Country Link
US (1) US20100289997A1 (ja)
JP (1) JP5389672B2 (ja)
CN (1) CN101919043B (ja)
WO (1) WO2009093602A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054949A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2015043416A (ja) * 2013-07-25 2015-03-05 株式会社半導体エネルギー研究所 半導体装置
CN104932160A (zh) * 2015-06-26 2015-09-23 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
WO2016039073A1 (ja) * 2014-09-08 2016-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018139306A (ja) * 2009-10-09 2018-09-06 株式会社半導体エネルギー研究所 発光表示パネル

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362993B2 (en) * 2008-08-04 2013-01-29 Sharp Kabushiki Kaisha Liquid crystal display panel
JP6051960B2 (ja) 2012-03-19 2016-12-27 株式会社リコー 導電性薄膜、導電性薄膜形成用塗布液、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP5951329B2 (ja) * 2012-04-10 2016-07-13 株式会社ジャパンディスプレイ 液晶表示装置
US8912542B2 (en) * 2013-01-23 2014-12-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. TFT structure and LCD device
JP6230253B2 (ja) 2013-04-03 2017-11-15 三菱電機株式会社 Ｔｆｔアレイ基板およびその製造方法
CN103744213B (zh) * 2013-12-25 2016-08-17 合肥京东方光电科技有限公司 一种阵列基板及其制备方法
US9252053B2 (en) 2014-01-16 2016-02-02 International Business Machines Corporation Self-aligned contact structure
JP5925928B1 (ja) * 2015-02-26 2016-05-25 日本航空電子工業株式会社 電気接続構造および電気接続部材
CN104777650B (zh) * 2015-04-22 2018-10-30 京东方科技集团股份有限公司 Tft阵列基板、其制作方法、液晶显示面板及显示装置
CN105824162B (zh) * 2016-06-01 2020-09-01 北京京东方光电科技有限公司 阵列基板及其制作方法、显示装置
CN110800111B (zh) * 2017-06-28 2023-03-24 夏普株式会社 有源矩阵基板及其制造方法
CN110277510B (zh) * 2019-06-27 2021-03-23 京东方科技集团股份有限公司 一种显示面板及其制备方法、以及显示装置
CN110633021B (zh) * 2019-08-13 2020-12-25 武汉华星光电半导体显示技术有限公司 触摸屏及其制作方法
CN110703520B (zh) * 2019-09-17 2020-11-24 深圳市华星光电半导体显示技术有限公司 显示面板母板及其制作方法、显示面板
CN112581861B (zh) * 2019-09-27 2023-09-05 群创光电股份有限公司 可挠式显示设备
CN212135113U (zh) * 2020-05-15 2020-12-11 京东方科技集团股份有限公司 阵列基板、液晶显示面板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04343251A (ja) * 1991-05-20 1992-11-30 Mitsubishi Electric Corp 半導体装置の製造方法
JPH05190690A (ja) * 1992-01-08 1993-07-30 Seiko Epson Corp 半導体装置及びその製造方法
JP2002289864A (ja) * 2001-03-27 2002-10-04 Toshiba Corp 薄膜トランジスタおよびその製造方法
JP2003258094A (ja) * 2002-03-05 2003-09-12 Sanyo Electric Co Ltd 配線構造、その製造方法、および表示装置
JP2005011920A (ja) * 2003-06-18 2005-01-13 Hitachi Displays Ltd 表示装置とその製造方法
JP2006215062A (ja) * 2005-02-01 2006-08-17 Sharp Corp 液晶表示パネル、液晶表示装置、および液晶表示パネルの製造方法
JP2007103569A (ja) * 2005-10-03 2007-04-19 Nec Lcd Technologies Ltd 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2988399B2 (ja) * 1996-11-28 1999-12-13 日本電気株式会社 アクティブマトリクス基板
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
JP2000012684A (ja) * 1998-06-18 2000-01-14 Sony Corp 金属層の形成方法
JP3161528B2 (ja) * 1998-09-07 2001-04-25 日本電気株式会社 液晶表示パネル
JP2002299436A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体装置およびその製造方法
JP3977099B2 (ja) * 2002-02-25 2007-09-19 株式会社アドバンスト・ディスプレイ 液晶表示装置及びその製造方法
CN100385573C (zh) * 2003-04-21 2008-04-30 上海宝银电子材料有限公司 一种氧化铟锡专用银浆料及其制造方法
JP2004342702A (ja) * 2003-05-13 2004-12-02 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
CN100477015C (zh) * 2004-05-24 2009-04-08 上海宝银电子材料有限公司 一种触摸屏用导电银浆料及其制造方法
KR101085137B1 (ko) * 2004-12-23 2011-11-21 엘지디스플레이 주식회사 액정 표시 패널 및 그 제조방법
CN1785558A (zh) * 2005-11-21 2006-06-14 东南大学 导电银浆用微米级球形银粉的制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04343251A (ja) * 1991-05-20 1992-11-30 Mitsubishi Electric Corp 半導体装置の製造方法
JPH05190690A (ja) * 1992-01-08 1993-07-30 Seiko Epson Corp 半導体装置及びその製造方法
JP2002289864A (ja) * 2001-03-27 2002-10-04 Toshiba Corp 薄膜トランジスタおよびその製造方法
JP2003258094A (ja) * 2002-03-05 2003-09-12 Sanyo Electric Co Ltd 配線構造、その製造方法、および表示装置
JP2005011920A (ja) * 2003-06-18 2005-01-13 Hitachi Displays Ltd 表示装置とその製造方法
JP2006215062A (ja) * 2005-02-01 2006-08-17 Sharp Corp 液晶表示パネル、液晶表示装置、および液晶表示パネルの製造方法
JP2007103569A (ja) * 2005-10-03 2007-04-19 Nec Lcd Technologies Ltd 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109476A (ja) * 2009-08-07 2015-06-11 株式会社半導体エネルギー研究所 半導体装置
US9202851B2 (en) 2009-08-07 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2011054949A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2018139306A (ja) * 2009-10-09 2018-09-06 株式会社半導体エネルギー研究所 発光表示パネル
JP2020107896A (ja) * 2009-10-09 2020-07-09 株式会社半導体エネルギー研究所 発光表示パネル
JP2015043416A (ja) * 2013-07-25 2015-03-05 株式会社半導体エネルギー研究所 半導体装置
US10872907B2 (en) 2013-07-25 2020-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10529740B2 (en) 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
US10396161B2 (en) 2014-09-08 2019-08-27 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JPWO2016039073A1 (ja) * 2014-09-08 2017-04-27 富士電機株式会社 半導体装置および半導体装置の製造方法
US10692979B2 (en) 2014-09-08 2020-06-23 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
WO2016039073A1 (ja) * 2014-09-08 2016-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
CN104932160B (zh) * 2015-06-26 2017-11-17 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN104932160A (zh) * 2015-06-26 2015-09-23 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置

Also Published As

Publication number Publication date
US20100289997A1 (en) 2010-11-18
CN101919043A (zh) 2010-12-15
JPWO2009093602A1 (ja) 2011-05-26
JP5389672B2 (ja) 2014-01-15
CN101919043B (zh) 2013-06-05

Similar Documents

Publication Publication Date Title
JP5389672B2 (ja) 表示装置
JP5133469B2 (ja) 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
KR100379824B1 (ko) 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
US7262085B2 (en) Display device
TWI396231B (zh) 蝕刻劑以及使用該蝕刻劑製造液晶顯示器之方法
JP6092260B2 (ja) アレイ基板の製造方法及びアレイ基板、ディスプレー
JP5207163B2 (ja) 埋込配線の形成方法、表示装置用基板及び当該基板を有する表示装置
JP4727702B2 (ja) 液晶表示装置、及びその製造方法
EP1916702A2 (en) Method of manufacturing a thin-film transistor substrate
KR101976057B1 (ko) 표시장치용 어레이 기판 및 그의 제조방법
US20150287799A1 (en) Semiconductor device, display panel, and semiconductor device manufacturing method
JP2008123002A (ja) 低抵抗配線を有する液晶ディスプレイパネル
CN104538348A (zh) 过孔和显示基板的制作方法
US20190115371A1 (en) Display substrate, manufacturing method therefor, and display device
KR20100019233A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2004212940A (ja) 液晶表示装置用アレイ基板及びその製造方法
JP5630729B2 (ja) 表示装置
US7662725B2 (en) Composition for etching double metal layer, method of fabricating array substrate using the composition, and method of forming double metal line using the composition
KR20140091401A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
US20090184319A1 (en) Display substrate and a method of manufacturing the display substrate
JP2004170724A (ja) 液晶表示装置の製造方法
WO2011108050A1 (ja) 薄膜トランジスタ基板及びその製造方法
KR102068964B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
CN109979945A (zh) 薄膜晶体管基板及其制造方法以及液晶显示装置
KR101281901B1 (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980102121.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09704461

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12812558

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2009550530

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09704461

Country of ref document: EP

Kind code of ref document: A1