KR20140091401A - 액정표시장치용 어레이 기판 및 그 제조 방법 - Google Patents

액정표시장치용 어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20140091401A
KR20140091401A KR1020130003622A KR20130003622A KR20140091401A KR 20140091401 A KR20140091401 A KR 20140091401A KR 1020130003622 A KR1020130003622 A KR 1020130003622A KR 20130003622 A KR20130003622 A KR 20130003622A KR 20140091401 A KR20140091401 A KR 20140091401A
Authority
KR
South Korea
Prior art keywords
layer
electrode
forming
gate
pixel electrode
Prior art date
Application number
KR1020130003622A
Other languages
English (en)
Inventor
문소영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130003622A priority Critical patent/KR20140091401A/ko
Publication of KR20140091401A publication Critical patent/KR20140091401A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 기판 상부에 동일 마스크 공정을 통해 게이트 배선과 게이트 전극 및 화소 전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극 및 화소 전극 상부에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부에 액티브층을 형성하는 단계와; 상기 액티브층 상부에 오믹 콘택층을 형성하는 단계와; 상기 오믹 콘택층 상부에 소스 및 드레인 전극과 데이터 배선을 형성하는 단계와; 상기 소스 및 드레인 전극과 데이터 배선 상부에 보호막을 형성하는 단계와; 상기 보호막 상부에 상기 화소 전극에 대응하여 개구부를 가지는 공통 전극을 형성하는 단계를 포함하고, 상기 화소 전극은 인듐-갈륨-징크-옥사이드의 단일층 구조이고, 상기 게이트 배선과 게이트 전극은 인듐-갈륨-징크-옥사이드의 제1도전층과 금속물질의 제2도전층을 포함하는 액정표시장치용 어레이 기판 제조 방법을 제공한다.

Description

액정표시장치용 어레이 기판 및 그 제조 방법{array substrate for liquid crystal display device and fabricating method of the same}
본 발명은 액정표시장치에 관한 것으로, 더욱 상세하게는 광시야각을 가지는 액정표시장치용 어레이 기판 및 그 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(liquid crystal display: LCD), 플라즈마표시장치(plasma display panel: PDP), 유기발광표시장치(organic light emitting diode: OLED)와 같은 여러 가지 평판표시장치(flat panel display: FPD)가 활용되고 있다.
이들 평판표시장치 중에서, 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동의 장점을 가지고 있어 널리 사용되고 있다.
일반적으로 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다. 이러한 액정표시장치는 휴대폰이나 멀티미디어장치와 같은 휴대용 기기부터 노트북 또는 컴퓨터 모니터 및 대형 텔레비전에 이르기까지 다양하게 적용된다.
이러한 액정표시장치는 하부 기판에 화소 전극이 형성되어 있고 상부 기판에 공통 전극이 형성되어 있는 구조로, 두 전극 사이에 걸리는 기판에 수직한 방향의 전기장, 즉, 수직 전계에 의해 액정 분자를 구동하는 방식이다. 이러한 수직 전계에 의한 액정표시장치는 투과율과 개구율 등의 특성이 우수하다.
그러나, 수직 전계에 의한 액정표시장치는 시야각이 좁은 단점을 가진다. 이러한 단점을 극복하기 위해, 기판에 평행한 방향의 전기장에 의해 액정 분자를 구동하는 횡전계방식(in-plane switching: IPS) 액정표시장치가 제안되었다. 횡전계방식 액정표시장치에서는 화소 전극과 공통 전극이 동일 기판 상에 엇갈리게 형성되어, 두 전극 사이에 기판에 대해 평행한 방향의 수평 전계가 유도된다. 따라서, 액정분자는 수평 전계에 의해 구동되어, 기판에 대해 평행한 방향으로 움직이며, 이러한 횡전계방식 액정표시장치는 향상된 시야각을 가진다.
하지만 이러한 횡전계방식 액정표시장치는 개구율 및 투과율이 낮은 단점이 있다. 따라서, 횡전계방식 액정표시장치의 단점을 개선하기 위하여, AH-IPS(advanced high performance in-plane switching: AH-IPS) 모드 액정표시장치가 제안되었다.
도 1은 종래의 AH-IPS 모드 액정표시장치용 어레이 기판의 단면도로, 하나의 화소 영역을 도시한다.
도 1에 도시한 바와 같이, 기판(10) 상에 게이트 전극(45)이 형성되어 있고, 게이트 절연막(30)이 게이트 전극(45)을 덮고 있다. 게이트 전극(45) 상부의 게이트 절연막(30) 위에는 액티브층(48)이 형성되어 있으며, 그 위에 분리된 두 개의 패턴으로 이루어진 오믹 콘택층(49)이 형성되어 있다.
오믹 콘택층(49) 상부에는 소스 및 드레인 전극(55, 58)이 형성되어 있고, 소스 및 드레인 전극(55, 58)은 게이트 전극(45) 상부에서 이격되어 있다. 한편, 게이트 절연막(30) 상부에는 데이터 배선(51)이 형성되어 있다.
데이터 배선(51)과 소스 및 드레인 전극(55, 58) 위에는 제1 보호막(50)이 형성되어 있으며, 제1 보호막(50)은 드레인 전극(58)을 노출하는 드레인 콘택홀(59)을 가진다. 제1 보호막(50) 위에는 화소 전극(60)이 형성되어 있다. 화소 전극(60)은 실질적으로 화소 영역에 대응하는 면적을 가지며, 드레인 콘택홀(59)을 통해 드레인 전극(58)과 접촉한다. 화소 전극(60) 상부에는 제2 보호막(70)이 형성되어 있고, 그 위에 공통 전극(75)이 형성되어 있다. 공통 전극(75)은 화소 전극(60) 상부에 다수의 개구부(op)를 가진다.
이러한 구조의 어레이 기판을 포함하는 AH-IPS 모드 액정표시장치에서는, 화소 전극(60) 및 공통 전극(75)에 전압이 인가될 경우, 중첩하는 화소 전극(60)과 공통 전극(75) 사이에 기판(10)과 수직 및 수평한 전기장이 형성된다. 따라서, 전극(60, 75) 위에 위치하는 액정 분자까지도 모두 동작되므로, 횡전계방식 액정표시장치에 비해 향상된 투과율 및 개구율을 얻을 수 있다.
그런데, AH-IPS 모드 액정표시장치에서는, 어레이 기판의 제조시 화소 전극(60)과 공통 전극(75)을 각각 패터닝하기 위한 마스크 공정이 필요하다. 따라서, 마스크 공정이 늘어나게 되어, 제조 시간 및 비용이 증가된다. 또한, 공정의 증가에 따라 불량 발생률이 높아지게 된다.
상기한 문제를 해결하기 위해, 본 발명은, 공정수를 줄여 제조 시간 및 비용을 절감할 수 있는 AH-IPS 모드 액정표시장치용 어레이 기판 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위하여, 본 발명은 기판 상부에 동일 마스크 공정을 통해 게이트 배선과 게이트 전극 및 화소 전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극 및 화소 전극 상부에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부에 액티브층을 형성하는 단계와; 상기 액티브층 상부에 오믹 콘택층을 형성하는 단계와; 상기 오믹 콘택층 상부에 소스 및 드레인 전극과 데이터 배선을 형성하는 단계와; 상기 소스 및 드레인 전극과 데이터 배선 상부에 보호막을 형성하는 단계와; 상기 보호막 상부에 상기 화소 전극에 대응하여 개구부를 가지는 공통 전극을 형성하는 단계를 포함하고, 상기 화소 전극은 인듐-갈륨-징크-옥사이드의 단일층 구조이고, 상기 게이트 배선과 게이트 전극은 인듐-갈륨-징크-옥사이드의 제1도전층과 금속물질의 제2도전층을 포함하는 액정표시장치용 어레이 기판 제조 방법을 제공한다.
상기 게이트 배선과 게이트 전극 및 화소 전극을 형성하는 단계는, 상기 기판 상에 제1도전물질층과 제2도전물질층을 차례로 형성하는 단계와; 상기 제2도전물질층 상부에 제1포토레지스트패턴과 상기 제1포토레지스트패턴보다 얇은 두께를 가지는 제2포토레지스트패턴을 형성하는 단계와; 상기 제1 및 제2포토레지스트패턴을 식각 마스크로 상기 제1도전물질층과 상기 제2도전물질층을 선택적으로 제거함으로써, 상기 제1포토레지스트패턴 하부에 각각은 상기 제1도전층과 상기 제2도전층을 포함하는 게이트 배선 및 게이트 전극을 형성하고, 상기 제2포토레지스트패턴 하부에 제1 및 제2도전패턴을 형성하는 단계와; 상기 제2포토레지스트패턴을 제거하여 상기 제2도전패턴을 노출하는 단계와; 상기 제2도전패턴을 제거하여 상기 화소 전극을 형성하는 단계와; 상기 제1포토레지스트패턴을 제거하는 단계를 포함한다.
상기 제1도전물질층과 상기 제2도전물질층은 단일 식각액을 이용한 습식 식각을 통해 선택적으로 제거된다.
상기 제2도전패턴은 건식 식각을 통해 제거된다.
상기 공통 전극은 인듐-갈륨-징크-옥사이드로 이루어지며, 상기 개구부는 상기 단일 식각액을 이용한 습식 식각을 통해 형성된다.
상기 보호막은 상기 드레인 전극과 상기 화소 전극을 노출하는 드레인 콘택홀을 포함하며, 상기 공통 전극을 형성하는 단계는 상기 드레인 콘택홀을 통해 상기 드레인 전극 및 상기 화소 전극과 접촉하는 연결패턴을 형성하는 단계를 포함한다.
상기 액티브층과, 상기 오믹 콘택층, 그리고 상기 소스 및 드레인 전극과 데이터 배선은 동일 마스크 공정을 통해 형성된다.
또한, 본 발명은, 기판과; 상기 기판 상부의 게이트 배선과 게이트 전극 및 화소 전극과; 상기 게이트 배선과 게이트 전극 및 화소 전극 상부의 게이트 절연막과; 상기 게이트 절연막 상부의 액티브층과; 상기 액티브층 상부의 오믹 콘택층과; 상기 오믹 콘택층 상부의 소스 및 드레인 전극과 데이터 배선과; 상기 소스 및 드레인 전극과 데이터 배선 상부의 보호막과; 상기 보호막 상부에 형성되고, 상기 화소 전극에 대응하여 개구부를 가지는 공통 전극을 포함하고, 상기 화소 전극은 인듐-갈륨-징크-옥사이드의 단일층 구조이고, 상기 게이트 배선과 게이트 전극은 인듐-갈륨-징크-옥사이드의 제1도전층과 금속물질의 제2도전층을 포함하는 액정표시장치용 어레이 기판을 제공한다.
상기 공통 전극은 인듐-갈륨-징크-옥사이드로 이루어진다.
상기 보호막은 상기 드레인 전극과 상기 화소 전극을 노출하는 드레인 콘택홀을 포함하며, 상기 보호막 상부에 상기 드레인 전극 및 상기 화소 전극과 접촉하는 연결패턴을 더 포함한다.
본 발명에서는, 게이트 배선과 게이트 전극 및 화소 전극을 동일 공정을 통해 형성하고, 액티브층과 소스 및 드레인 전극, 그리고 데이터 배선을 동일 공정을 통해 형성하여, 4회의 마스크 공정을 통해 AH-IPS 모드 액정표시장치용 어레이 기판을 제조할 수 있다. 따라서, 제조 공정 및 제조 시간을 줄이고 제조 비용을 절감할 수 있다.
한편, 화소 전극을 인듐-갈륨-징크-옥사이드(IGZO)로 형성함으로써, 단일 식각액으로 게이트 배선과 게이트 전극 및 화소 전극을 형성하는데 있어, 구리와 IGZO의 식각비 차이를 줄일 수 있다. 따라서, 구리층 가장자리 밖으로 드러나는 IGZO의 테일 폭을 줄일 수 있어, 단락 불량을 방지하고 투과율 저하를 막을 수 있으며, 배선의 집적화가 가능하다.
또한, 인듐-틴-옥사이드(indium tin oxide)의 대체 물질로 IGZO를 사용하여 재료 수급의 안정화를 구현할 수 있다.
도 1은 종래의 AH-IPS 모드 액정표시장치용 어레이 기판의 단면도로, 하나의 화소 영역을 도시한다.
도 2는 본 발명의 실시예에 따른 AH-IPS 모드 액정표시장치용 어레이 기판의 평면도로, 하나의 화소 영역을 도시한다.
도 3은 본 발명의 실시예에 따른 AH-IPS 모드 액정표시장치용 어레이 기판의 단면도이다.
도 4a 내지 도 4h는 본 발명의 실시예에 따른 AH-IPS 모드 액정표시장치용 어레이 기판의 제조 공정 중 각 단계에서 어레이 기판의 단면도이다.
도 5는 본 발명의 비교예에 따른 패턴의 주사전자현미경 사진이다.
도 6은 본 발명의 실시예에 따른 패턴의 주사전자현미경 사진이다.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2는 본 발명의 실시예에 따른 AH-IPS 모드 액정표시장치용 어레이 기판의 평면도로, 하나의 화소 영역을 도시한다.
도 2에 도시한 바와 같이, 제1방향을 따라 연장되어 게이트 배선(122)이 형성되고, 제2방향을 따라 연장되어 데이터 배선(152)이 형성된다. 게이트 배선(122)과 데이터 배선(152)은 교차하여 화소영역을 정의한다.
게이트 배선(122)과 데이터 배선(152)의 교차지점에는 게이트 배선(122) 및 데이터 배선(152)과 연결되는 박막 트랜지스터(Tr)가 형성된다. 박막 트랜지스터(Tr)는 게이트 전극(124)과 액티브층(142), 소스 전극(154) 및 드레인 전극(156)을 포함한다. 게이트 전극(124)은 게이트 배선(122)과 연결되고, 소스 전극(154)은 데이터 배선(152)과 연결되며, 드레인 전극(156)은 소스 전극(154)으로부터 이격되어 위치한다. 액티브층(142)은 게이트 전극(124)과 소스 및 드레인 전극(154, 156) 사이에 위치하며, 소스 전극(154)과 드레인 전극(156) 사이에 드러난 액티브층(142)은 박막 트랜지스터(Tr)의 채널이 된다.
여기서, 소스 전극(154)은 U자 모양을 가지며 드레인 전극(156)은 막대 모양을 가지고 있어, 박막 트랜지스터(Tr)의 채널은 U자 모양을 가질 수 있다. 한편, 박막 트랜지스터(Tr)의 채널은 다양한 형태로 변형될 수 있다.
화소영역에는 판 형태의 투명한 화소 전극(126)이 형성되어 있으며, 화소 전극(126)은 연결패턴(176)을 통해 박막 트랜지스터(Tr)의 드레인 전극(156)과 전기 적으로 연결된다.
화소영역을 포함하는 표시영역 전면에는 공통 전극(172)이 형성되어 화소 전극(126)과 중첩한다. 공통 전극(172)은 화소 전극(126) 상부에 서로 일정간격 이격하는 다수의 개구부(172a)를 포함한다. 여기서, 개구부(172a)는 제1방향을 따라 연장되고, 게이트 배선(122)에 대해 일정각을 가지고 기울어지며, 화소영역의 중앙을 중심으로 대칭인 구조를 가질 수 있다. 개구부(172a)는 V자 모양을 이룰 수 있다. 이러한 개구부(172a)의 모양 및 배치는 달라질 수 있다.
또한, 공통 전극(172)은 박막 트랜지스터(Tr) 및 연결패턴(176)에 대응하여 개구부를 가진다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 AH-IPS 모드 액정표시장치용 어레이 기판의 단면 구조에 대해 설명한다.
도 3은 본 발명의 실시예에 따른 AH-IPS 모드 액정표시장치용 어레이 기판의 단면도이다.
도 3에 도시한 바와 같이, 투명한 절연 기판(110) 상에 게이트 전극(124)이 형성된다. 게이트 전극(124)은 제1도전층(124a)과 제2도전층(124b)을 포함한다. 여기서, 제1도전층(124a)은 투명 도전물질인 인듐-갈륨-징크-옥사이드(indium gallium zinc oxide: IGZO)로 이루어지고, 제2도전층(124b)은 비교적 낮은 비저항을 가지는 금속물질로 이루어지며, 일례로, 구리(Cu) 또는 구리 합금으로 이루어질 수 있다. 제2도전층(124b)은 구리(Cu) 하부에 배리어층을 더 포함할 수 있으며, 일례로, 제2도전층(124b)은 하부의 몰리브덴-티타늄(MoTi)과 상부의 구리(Cu)로 이루어진 이중층 구조를 가질 수 있다. 도시하지 않았지만, 게이트 전극(124)과 연결되는 게이트 배선도 기판(110) 상에 형성된다.
한편, 기판(110)의 화소영역에는 화소 전극(126)이 형성된다. 화소 전극(126)은 게이트 전극(124)의 제1도전층(124a)과 동일한 물질인 인듐-갈륨-징크-옥사이드로 이루어진다.
게이트 전극(124)과 화소 전극(126) 상부의 전면에는 무기절연물질로 이루어진 게이트 절연막(130)이 형성된다. 게이트 절연막(130)은 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어질 수 있다.
게이트 전극(124)에 대응하는 게이트 절연막(130) 상부에는 진성 비정질 실리콘(intrinsic amorphous silicon)의 액티브층(142)이 형성되고, 액티브층(142) 상부에는 불순물이 도핑된 비정질 실리콘(impurity-doped amorphous silicon)의 오믹 콘택층(144)이 형성된다. 오믹 콘택층(144)은 이격되어 있는 두 패턴을 포함한다.
오믹 콘택층(144) 상부에는 서로 이격된 소스 및 드레인 전극(154, 156)이 형성된다. 소스 및 드레인 전극(154, 156) 사이에는 액티브층(142)이 노출되며, 노출된 액티브층(142)은 박막 트랜지스터의 채널이 된다.
또한, 게이트 절연막(130) 상부에는 게이트 배선(도시하지 않음)과 교차하여 화소영역을 정의하는 데이터 배선(152)이 형성되고, 도시하지 않았지만, 데이터 배선(152)은 소스 전극(154)과 연결된다. 이때, 데이터 배선(152) 하부에는 반도체패턴(146)이 형성되며, 반도체패턴(146)은 액티브층(142) 및 오믹 콘택층(144)과 각각 동일한 물질로 이루어지는 제1 및 제2패턴(146a, 146b)을 포함한다. 도시하지 않았지만, 제1패턴(146a)은 액티브층(142)과 연결되고, 제2패턴(146b)은 오믹 콘택층(144)의 두 패턴 중 하나와 연결된다.
데이터 배선(152)과 소스 및 드레인 전극(154, 156)은 비교적 낮은 비저항을 가지는 금속물질로 이루어지며, 일례로, 알루미늄(Al), 구리(Cu), 크롬(Cr), 몰리브덴(Mo) 및 이들의 합금 중 하나 이상을 포함하는 단일층 또는 다중층 구조일 수 있다.
다음, 데이터 배선(152)과 소스 및 드레인 전극(154, 156) 상부 전면에는 유기절연물질 또는 무기절연물질로 이루어진 보호막(160)이 형성된다. 보호막(160)은 게이트 절연막(130)과 함께 드레인 전극(156) 및 화소 전극(126)을 노출하는 드레인 콘택홀(160a)을 가진다. 보호막(160)은 산화실리콘(SiO2)이나 질화실리콘(SiNx)의 무기절연물질, 또는 벤조사이클로부텐(BCB)이나 포토아크릴(photo acryl)의 유기절연물질로 이루어질 수 있다.
또한, 보호막(160) 상부에는 투명 도전물질로 이루어진 공통 전극(170)과 연결패턴(176)이 형성된다. 공통 전극(170)은 인듐-갈륨-징크-옥사이드(IGZO)로 이루어질 수 있다. 공통 전극(170)은 기판(110) 전면, 실질적으로 표시영역 전체에 형성되며, 화소 전극(126) 상부에 다수의 개구부(172a)를 가진다. 연결패턴(176)을 드레인 콘택홀(160a)을 통해 드레인 전극(156) 및 화소 전극(126)과 접촉하여, 드레인 전극(156)과 화소 전극(126)을 전기적으로 연결한다.
이러한 본 발명의 AH-IPS 모드 액정표시장치용 어레이 기판은 4회의 마스크 공정을 통해 제조될 수 있다.
도 4a 내지 도 4h는 본 발명의 실시예에 따른 AH-IPS 모드 액정표시장치용 어레이 기판의 제조 공정 중 각 단계에서 어레이 기판의 단면도이다.
도 4a에 도시한 바와 같이, 유리나 플라스틱과 같은 투명한 절연 기판(110) 상에 제1 및 제2도전물질을 스퍼터링(sputtering) 등의 방법으로 증착하여 제1도전물질층(120a)과 제2도전물질층(120b)을 순차적으로 형성한다. 여기서, 제1도전물질층(120a)은 인듐-갈륨-징크-옥사이드(indium gallium zinc oxide: IGZO)로 이루어지고, 제2도전물질층(120b)은 비교적 낮은 비저항을 가지는 금속물질로 이루어지며, 일례로, 구리(Cu) 또는 구리 합금으로 이루어질 수 있다. 한편, 제2도전물질층(120b)은 구리(Cu) 하부에 배리어층을 더 포함할 수 있으며, 일례로, 하부의 몰리브덴-티타늄(MoTi)과 상부의 구리(Cu)로 이루어진 이중층 구조를 가질 수 있다.
다음, 도 4b에 도시한 바와 같이, 제2도전물질층(120b) 상부에 포토레지스트를 도포하여 포토레지스트층(도시하지 않음)을 형성하고, 포토레지스트층 상부에 포토마스크(도시하지 않음)를 배치하여 포토마스크를 통해 포토레지스트층을 노광한 후, 노광된 포토레지스트층을 현상하여 제1포토레지스트패턴(192)과 제2포토레지스트패턴(194)을 형성한다. 이때, 제2포토레지스트패턴(194)은 제1포토레지스트패턴(192)보다 얇은 두께를 가진다.
여기서, 도시하지 않았지만, 포토마스크는 광차단부와 광투과부 및 광반투과부를 포함하며, 광차단부는 제1포토레지스트패턴(192)에 대응하고 광반투과부는 제2포토레지스트패턴(194)에 대응하며, 광투과부는 제1 및 제2포토레지스트패턴(192, 194)을 제외한 영역에 대응한다.
다음, 도 4c에 도시한 바와 같이, 제1 및 제2포토레지스트패턴(192, 194)을 식각 마스크로 제1 및 제2도전물질층(도 4b의 120a, 120b)을 선택적으로 제거하여 제1포토레지스트패턴(192) 하부의 제1도전층(124a) 및 제2도전층(124b)을 포함하는 게이트 전극(124)과 제2포토레지스트패턴(194) 하부의 제1 및 제2도전패턴(126a, 126b)을 형성한다. 여기서, 제1 및 제2도전물질층(도 4b의 120a, 120b)은 단일 식각액을 이용한 습식 식각을 통해 제거될 수 있으며, 단일 식각액에 의해 제1 및 제2도전물질층(도 4b의 120a, 120b)을 모두 제거할 수 있다.
이때, 단일 식각액은 산화제인 과산화수소(H2O2)와, 킬레이트 시약(chelating agent)으로 과산화수소의 분해를 억제하기 위한 카르복실아민(C6H10N2O5)과, 부식억제제(inhibitor)인 아미노테트라졸(CH3N5)을 포함하며, 에칭제(etching agent)로 칼륨(K)과 질산(HNO3) 및 플루오르화물 중 둘 이상을 포함할 수 있다. 또한, 단일 식각액은 기판(110)의 손상을 억제하기 위한 첨가제(additive)와, 처리매수능력을 향상시키기 위한 과산화수소 안정제를 더 포함할 수도 있다. 여기서, 과산화수소는 8,0 내지 18.0wt%, 카르복실아민은 0.9 내지 1.5wt%, 아미노테트라졸은 0.1 내지 0.5wt%, 칼륨은 0.5 내지 2.0wt%, 질산은 0.0 내지 1.5wt%, 플루오르화물은 0.25 내지 0.50wt%, 첨가제는 0.00 내지 0.40wt, 그리고 과산화수소 안정제는 0.30 내지 1.00wt%일 수 있으며, 단일 식각액은 잔량을 물을 더 포함한다.
이어, 도 4d에 도시한 바와 같이, 제2포토레지스트패턴(도 4c의 194)을 애싱 방법을 통해 제거하여 제2도전패턴(126b)을 노출한다. 이때, 제1포토레지스트패턴(192)도 부분적으로 제거되어 두께가 얇아지며, 그 폭도 줄어들어 게이트 전극(124)의 제2도전층(124b) 가장자리가 노출될 수 있다.
다음, 도 4e에 도시한 바와 같이, 노출된 제2도전패턴(도 4d의 126b)을 제거하여 제1도전패턴(도 4d의 126a)을 노출하고, 노출된 제1도전패턴(도 4d의 126a)은 화소 전극(126)이 된다. 이때, 제2도전패턴(도 4d의 126b)은 건식식각 방법으로 제거될 수 있다. 한편, 제1포토레지스트패턴(도 4d의 192) 하부의 제2도전층(124b)의 가장자리도 제거되어 제2도전층(124b)의 폭은 제1도전층(124a)의 폭보다 작을 수 있다.
이어, 제1포토레지스트패턴(도 4d의 192)를 제거하여 게이트 전극(124)의 제2도전층(124b)을 노출한다.
따라서, 제1 마스크 공정을 통해 IGZO의 제1도전층(124a) 및 금속물질의 제2도전층(124b)을 포함하는 게이트 전극(124)과 IGZO로 이루어진 화소 전극(126)을 형성한다.
다음, 도 4f에 도시한 바와 같이, 게이트 전극(124)과 화소 전극(126) 상부 전면에 게이트 절연막(130)을 형성한다. 게이트 절연막(130)은 플라즈마를 이용한 화학기상증착(chemical vapor deposition: CVD) 방법을 통해 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착함으로써 형성될 수 있다.
이어, 게이트 절연막(130) 상부에 제1반도체층(도시하지 않음)과 제2반도체층(도시하지 않음)을 차례로 형성하고, 제2반도체층 상부에 제3도전물질층(도시하지 않음)을 형성한 후, 광차단부와 광투과부 및 광반투과부를 포함하는 포토마스크를 이용한 제2 마스크 공정을 통해 제3도전물질층과 제1 및 제2반도체층을 선택적으로 패터닝하여 액티브층(142)과 오믹 콘택층(144), 소스 전극(154), 드레인 전극(156) 그리고 데이터 배선(152)을 형성한다. 이때, 데이터 배선(152) 하부에는 제1 및 제2패턴(146a, 146b)을 포함하는 반도체패턴(146)이 형성되는데, 제1패턴(146a)은 액티브층(142)과 동일 물질로 이루어지고, 제2패턴(146b)은 오믹 콘택층(144)과 동일 물질로 이루어진다.
제1반도체층과 제2반도체층은 플라즈마를 이용한 CVD 방법을 이용하여 진성 비정질 실리콘과 불순물을 포함하는 비정질 실리콘을 각각 증착함으로써 형성될 수 있고, 제3도전물질층은 금속물질을 스퍼터링 방법으로 증착함으로써 형성될 수 있다.
액티브층(142)과 반도체패턴(146)은 그 가장자리가 노출되어 있을 수 있으며, 소스 및 드레인 전극(154, 156) 사이의 액티브층(142) 부분은 그 상부가 일부 제거되어 다른 부분보다 얇은 두께를 가질 수 있다.
다음, 도 4g에 도시한 바와 같이, 소스 및 드레인 전극(154, 156)과 데이터 배선(152) 상부 전면에 보호막(160)을 형성하고, 제3 마스크 공정을 통해 게이트 절연막(130)과 함께 보호막(160)을 선택적으로 식각하여 드레인 전극(156) 및 화소 전극(126)을 노출하는 드레인 콘택홀(160a)을 형성한다. 보호막(160)은 플라즈마를 이용한 CVD 방법을 통해 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나, 벤조사이클로부텐(benzocyclobutene: BCB) 또는 포토 아크릴(photo-acryl)과 같은 유기절연물질을 도포(coating)함으로써 형성할 수 있다.
이어, 도 4h에 도시한 바와 같이, 보호막(160) 상부에 투명 도전물질로 제4도전물질층(도시하지 않음)을 형성한 후, 제4 마스크 공정을 통해 제4도전물질층을 선택적으로 패터닝하여 공통 전극(172)과 연결패턴(176)을 형성한다. 제4도전물질층은 인듐-갈륨-징크-옥사이드(IGZO)를 스퍼터링 방법으로 증착하여 형성될 수 있으며, 앞서 언급한 단일 식각액을 통해 패터닝될 수 있다. 공통 전극(172)은 기판(110) 전면, 실질적으로 표시영역 전체에 형성되며, 화소 전극(126) 상부에 다수의 개구부(172a)를 가진다. 연결패턴(176)은 공통 전극(172)과 이격되어 드레인 콘택홀(160a)을 통해 드레인 전극(156) 및 화소 전극(126)과 접촉하여 드레인 전극(156)과 화소 전극(126)을 전기적으로 연결한다.
따라서, 본 발명에서는 4회의 마스크 공정을 통해 AH-IPS 모드 액정표시장치용 어레이 기판을 제조함으로써, 제조 공정 및 제조 시간을 줄이고 제조 비용을 절감할 수 있다.
이때, 단일 식각액으로 화소 전극(126)과 게이트 전극(124)을 형성하는데 있어서, 화소 전극(126)을 인듐-갈륨-징크-옥사이드(IGZO)로 형성하는데, 인듐-갈륨-징크-옥사이드(IGZO)는 인듐-틴-옥사이드(indium tin oxide: ITO)보다 단일 식각액에 대한 식각비(etch rate)가 높다. 따라서, 인듐-갈륨-징크-옥사이드(IGZO)는 구리와의 식각비 차이가 작아 구리층 가장자리로 나타나는 테일(tail) 폭을 줄일 수 있다. 이에 대해, 도 5와 도 6을 참조하여 설명한다.
도 5는 본 발명의 비교예에 따른 패턴의 주사전자현미경(scanning electron microscope: SEM) 사진으로, ITO층과 구리층을 단일 식각액으로 식각한 패턴의 단면을 도시한 것이고, 도 6은 본 발명의 실시예에 따른 패턴의 주사전자현미경 사진으로, IGZO층과 몰리브덴-티타늄층 및 구리층을 단일 식각액으로 식각한 패턴의 단면을 도시한 것이다. 비교예에서, ITO층은 약 400Å, 구리층은 약 3000Å의 두께를 가지며, 실시예에서, IGZO층은 약 600Å, 몰리브데-티타늄층은 약 300Å, 구리층은 약 3500Å의 두께를 가진다.
도 5에 도시한 바와 같이, 구리에 비해 ITO는 단일 식각액에 대한 식각 속도가 느리므로, 이러한 식각비 차이에 의해 구리층의 가장자리 밖으로 ITO층의 테일(TA1)이 생긴다. 이러한 ITO층의 테일(TA1)은 약 0.4㎛이며, ITO층의 테일(TA2)은 약 0.7㎛까지 나타난다. 이러한 ITO층의 테일(TA1)은 인접한 패턴과의 접촉을 유발하여 단락 불량이 발생할 수 있으며, 투과율을 저하시킨다.
반면, 도 6에 도시한 바와 같이, ITO에 비해 IGZO는 단일 식각액에 대한 식각속도가 빨라 IGZO와 구리는 식각비 차이가 적다. 이러한 식각비 차이에 의해 구리층의 가장자리 밖으로 드러나는 IGZO층의 테일(TA2)은 약 0.2㎛ 이내가 된다. 따라서, IGZO층의 테일(TA2) 면적을 줄여 단락 불량을 방지할 수 있으며 투과율 저하를 막을 수 있다.
본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
110: 기판 124: 게이트 전극
126: 화소 전극 130: 게이트 절연막
142: 액티브층 144: 오믹 콘택층
146: 반도체패턴 152: 데이터 배선
154: 소스 전극 156: 드레인 전극
160: 보호막 160a: 드레인 콘택홀
172: 공통 전극 172a: 개구부
176: 연결패턴

Claims (10)

  1. 기판 상부에 동일 마스크 공정을 통해 게이트 배선과 게이트 전극 및 화소 전극을 형성하는 단계와;
    상기 게이트 배선과 게이트 전극 및 화소 전극 상부에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상부에 액티브층을 형성하는 단계와;
    상기 액티브층 상부에 오믹 콘택층을 형성하는 단계와;
    상기 오믹 콘택층 상부에 소스 및 드레인 전극과 데이터 배선을 형성하는 단계와;
    상기 소스 및 드레인 전극과 데이터 배선 상부에 보호막을 형성하는 단계와;
    상기 보호막 상부에 상기 화소 전극에 대응하여 개구부를 가지는 공통 전극을 형성하는 단계
    를 포함하고,
    상기 화소 전극은 인듐-갈륨-징크-옥사이드의 단일층 구조이고, 상기 게이트 배선과 게이트 전극은 인듐-갈륨-징크-옥사이드의 제1도전층과 금속물질의 제2도전층을 포함하는 액정표시장치용 어레이 기판 제조 방법.
  2. 제1항에 있어서,
    상기 게이트 배선과 게이트 전극 및 화소 전극을 형성하는 단계는,
    상기 기판 상에 제1도전물질층과 제2도전물질층을 차례로 형성하는 단계와;
    상기 제2도전물질층 상부에 제1포토레지스트패턴과 상기 제1포토레지스트패턴보다 얇은 두께를 가지는 제2포토레지스트패턴을 형성하는 단계와;
    상기 제1 및 제2포토레지스트패턴을 식각 마스크로 상기 제1도전물질층과 상기 제2도전물질층을 선택적으로 제거함으로써, 상기 제1포토레지스트패턴 하부에 각각은 상기 제1도전층과 상기 제2도전층을 포함하는 게이트 배선 및 게이트 전극을 형성하고, 상기 제2포토레지스트패턴 하부에 제1 및 제2도전패턴을 형성하는 단계와;
    상기 제2포토레지스트패턴을 제거하여 상기 제2도전패턴을 노출하는 단계와;
    상기 제2도전패턴을 제거하여 상기 화소 전극을 형성하는 단계와;
    상기 제1포토레지스트패턴을 제거하는 단계
    를 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판 제조 방법.
  3. 제2항에 있어서,
    상기 제1도전물질층과 상기 제2도전물질층은 단일 식각액을 이용한 습식 식각을 통해 선택적으로 제거되는 것을 특징으로 하는 액정표시장치용 어레이 기판 제조 방법.
  4. 제3항에 있어서,
    상기 제2도전패턴은 건식 식각을 통해 제거되는 것을 특징으로 하는 액정표시장치용 어레이 기판 제조 방법.
  5. 제3항에 있어서,
    상기 공통 전극은 인듐-갈륨-징크-옥사이드로 이루어지며, 상기 개구부는 상기 단일 식각액을 이용한 습식 식각을 통해 형성되는 것을 특징으로 하는 액정표시장치용 어레이 기판 제조 방법.
  6. 제3항에 있어서,
    상기 보호막은 상기 드레인 전극과 상기 화소 전극을 노출하는 드레인 콘택홀을 포함하며, 상기 공통 전극을 형성하는 단계는 상기 드레인 콘택홀을 통해 상기 드레인 전극 및 상기 화소 전극과 접촉하는 연결패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 액티브층과, 상기 오믹 콘택층, 그리고 상기 소스 및 드레인 전극과 데이터 배선은 동일 마스크 공정을 통해 형성되는 것을 특징으로 하는 액정표시장치용 어레이 기판 제조 방법.
  8. 기판과;
    상기 기판 상부의 게이트 배선과 게이트 전극 및 화소 전극과;
    상기 게이트 배선과 게이트 전극 및 화소 전극 상부의 게이트 절연막과;
    상기 게이트 절연막 상부의 액티브층과;
    상기 액티브층 상부의 오믹 콘택층과;
    상기 오믹 콘택층 상부의 소스 및 드레인 전극과 데이터 배선과;
    상기 소스 및 드레인 전극과 데이터 배선 상부의 보호막과;
    상기 보호막 상부에 형성되고, 상기 화소 전극에 대응하여 개구부를 가지는 공통 전극
    을 포함하고,
    상기 화소 전극은 인듐-갈륨-징크-옥사이드의 단일층 구조이고, 상기 게이트 배선과 게이트 전극은 인듐-갈륨-징크-옥사이드의 제1도전층과 금속물질의 제2도전층을 포함하는 액정표시장치용 어레이 기판.
  9. 제8항에 있어서,
    상기 공통 전극은 인듐-갈륨-징크-옥사이드로 이루어지는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  10. 제8항에 있어서,
    상기 보호막은 상기 드레인 전극과 상기 화소 전극을 노출하는 드레인 콘택홀을 포함하며, 상기 보호막 상부에 상기 드레인 전극 및 상기 화소 전극과 접촉하는 연결패턴을 더 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
KR1020130003622A 2013-01-11 2013-01-11 액정표시장치용 어레이 기판 및 그 제조 방법 KR20140091401A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130003622A KR20140091401A (ko) 2013-01-11 2013-01-11 액정표시장치용 어레이 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130003622A KR20140091401A (ko) 2013-01-11 2013-01-11 액정표시장치용 어레이 기판 및 그 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190124377A Division KR102068964B1 (ko) 2019-10-08 2019-10-08 액정표시장치용 어레이 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20140091401A true KR20140091401A (ko) 2014-07-21

Family

ID=51738605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130003622A KR20140091401A (ko) 2013-01-11 2013-01-11 액정표시장치용 어레이 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20140091401A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10185042B2 (en) 2015-12-31 2019-01-22 Lg Display Co., Ltd. Array substrate of X-ray detector, method for manufacturing array substrate of X-ray detector, digital X-ray detector including the same, and method for manufacturing X-ray detector
WO2019210850A1 (zh) * 2018-05-02 2019-11-07 京东方科技集团股份有限公司 像素结构及其制作方法、阵列基板和显示装置
KR20200051887A (ko) * 2018-11-05 2020-05-14 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10185042B2 (en) 2015-12-31 2019-01-22 Lg Display Co., Ltd. Array substrate of X-ray detector, method for manufacturing array substrate of X-ray detector, digital X-ray detector including the same, and method for manufacturing X-ray detector
WO2019210850A1 (zh) * 2018-05-02 2019-11-07 京东方科技集团股份有限公司 像素结构及其制作方法、阵列基板和显示装置
KR20200051887A (ko) * 2018-11-05 2020-05-14 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101447843B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
US20160254285A1 (en) Thin Film Transistor and Method of Fabricating the Same, Array Substrate and Method of Fabricating the Same, and Display Device
US8030106B2 (en) Display device and method of manufacturing the same
US10964790B1 (en) TFT substrate and manufacturing method thereof
US20140167034A1 (en) Display device, array substrate and manufacturing method thereof
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
JP2008140984A (ja) 半導体素子、半導体素子の製造方法、及び表示装置
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
KR101900170B1 (ko) 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스
JP2007212699A (ja) 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
KR20110093113A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
KR101976057B1 (ko) 표시장치용 어레이 기판 및 그의 제조방법
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20110053739A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102374749B1 (ko) 저 저항 배선 구조를 갖는 초고밀도 박막 트랜지스터 기판 및 그 제조 방법
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
US10879278B2 (en) Display substrate, manufacturing method therefor, and display device
KR20100019233A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN105374827A (zh) 显示设备和用于制造该显示设备的方法
KR102174962B1 (ko) 어레이 기판 및 이의 제조 방법
TWI384626B (zh) 用於顯示裝置之陣列基板及其製造方法
KR20140091401A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101209045B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
A107 Divisional application of patent