KR20110053739A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20110053739A
KR20110053739A KR1020090110404A KR20090110404A KR20110053739A KR 20110053739 A KR20110053739 A KR 20110053739A KR 1020090110404 A KR1020090110404 A KR 1020090110404A KR 20090110404 A KR20090110404 A KR 20090110404A KR 20110053739 A KR20110053739 A KR 20110053739A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
layer
electrode
gate
source electrode
Prior art date
Application number
KR1020090110404A
Other languages
English (en)
Other versions
KR101597312B1 (ko
Inventor
김도현
정경재
최승하
이동훈
정창오
정석원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090110404A priority Critical patent/KR101597312B1/ko
Priority to US12/818,047 priority patent/US8470623B2/en
Publication of KR20110053739A publication Critical patent/KR20110053739A/ko
Application granted granted Critical
Publication of KR101597312B1 publication Critical patent/KR101597312B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판, 상기 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하는 산화물 반도체, 상기 산화물 반도체 위에 위치하고, 소스 전극을 포함하는 데이터선, 상기 산화물 반도체 위에서 상기 소스 전극과 마주하는 드레인 전극, 그리고 상기 데이터선 위에 위치하는 보호막을 포함하고, 상기 산화물 반도체에 Cl이 포함되어 있는 박막 트랜지스터 표시판이 제공된다.
박막 트랜지스터, 염소 함유 기체

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR DISPLAY PANEL AND METHOD OF MANUFACTURING THE SAME}
박막 트랜지스터 표시판 및 그 제조 방법이 제공된다.
액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display) 및 전기 영동 표시 장치(electrophoretic display), 플라즈마 표시 장치(plasma display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기 광학(electro-optical) 활성층을 포함한다. 액정 표시 장치는 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치는 전기 광학 활성층으로 유기 발광층을 포함한다. 한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기 광학 활성층은 이러한 전기 신호를 광학 신호로 변환함으로써 영상을 표시한다.
평판 표시 장치에는 박막 트랜지스터가 형성되는 표시판이 포함될 수 있다. 박막 트랜지스터 표시판에는 여러 층의 전극, 반도체 등이 패터닝되며, 일반적으로 패터닝 공정에 마스크(mask)를 이용한다.
한편, 반도체는 박막 트랜지스터의 특성을 결정하는 중요한 요소이다. 이러한 반도체는 비정질 실리콘(amorphous silicon)이 많이 사용되고 있지만, 전하 이동도가 낮기 때문에, 고성능 박막 트랜지스터를 제조하는데 한계가 있다. 이에 따라, 비정질 실리콘보다 전자 이동도가 높고 전류의 ON/OFF 비율이 높은 산화물 반도체(oxide semiconductor)를 이용하는 박막 트랜지스터에 대한 연구가 진행되고 있다.
본 발명에 따른 한 실시예는 박막 트랜지스터가 우수한 반도체 특성을 갖도록 하는 것이다.
상기 과제 이외에도 구체적으로 언급되지 않은 다른 과제를 달성하는 데 사용될 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하는 산화물 반도체, 상기 산화물 반도체 위에 위치하고, 소스 전극을 포함하는 데이터선, 상기 산화물 반도체 위에서 상기 소스 전극과 마주하는 드레인 전극, 그리고 상기 데이터선 위에 위치하는 보호막을 포함하고, 상기 산화물 반도체에 Cl이 포함되어 있다.
상기 산화물 반도체는 갈륨(Ga), 하프늄(Hf), 주석(Sn), 아연(Zn) 및 인 듐(In)으로 이루어진 군으로부터 선택된 하나 이상의 원자를 포함할 수 있다.
상기 산화물 반도체는 원자의 조성비(atom content ratio)가 다른 2개 이상의 영역을 포함할 수 있다.
상기 산화물 반도체에서 상기 데이터선과 인접한 영역에서의 하프늄 또는 갈륨의 함량비는 상기 산화물 반도체에서 하프늄 또는 갈륨의 평균 함량비보다 높을 수 있다.
상기 산화물 반도체에서 상기 데이터선과 인접한 영역에서의 주석, 아연 또는 인듐의 함량비는 상기 산화물 반도체에서 주석, 아연 또는 인듐의 평균 함량비보다 낮을 수 있다.
상기 데이터선, 상기 소스 전극 및 상기 드레인 전극은 Mo, Al, Cu, Ti, Mn 및 이들의 합금 중 적어도 하나 를 포함할 수 있다.
상기 산화물 반도체는 제1 부분과 제 2 부분을 포함할 수 있고, 상기 제1 부분은 상기 소스 전극과 상기 드레인 전극의 사이에 위치하고, 상기 제2 부분은 상기 소스 전극 또는 상기 드레인 전극과 중첩하고, 상기 제1 부분의 두께가 상기 제2 부분의 두께와 같거나 얇을 수 있다.
상기 제1 부분의 두께와 상기 제2 부분의 두께의 차이는 150 옹스트롬 이하일 수 있다.
상기 데이터선, 상기 소스 전극, 상기 드레인 전극의 평면 모양은 상기 제1 부분을 제외하는 상기 산화물 반도체의 평면 모양과 실질적으로 동일할 수 있다.
상기 데이터선, 상기 소스 전극 및 상기 드레인 전극은 상기 산화물 반도체 와 접촉할 수 있다.
상기 데이터선, 상기 소스 전극 및 상기 드레인 전극은 이중막 또는 삼중막일 수 있다.
상기 게이트선 및 상기 게이트 전극은 이중막일 수 있다.
상기 게이트 절연막은 이중막일 수 있다.
상기 보호막은 이중막일 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막, 산화물 반도체층, 데이터 금속층, 감광막을 차례로 형성하는 단계, 상기 감광막을 패터닝하는 단계, 그리고 상기 산화물 반도체층과 상기 데이터 금속층을 패터닝하여 서로 이격되어 있는 소스 전극과 드레인 전극을 형성하는 단계를 포함하고, 상기 산화물 반도체층은 상기 소스 전극과 상기 드레인 전극 사이에 위치하는 제1 부분을 포함하고, 상기 제1 부분은 Cl 함유 기체에 의해 건식 식각된다.
상기 제1 부분은 Cl 함유 기체와 산소 함유 기체에 의해 건식 식각될 수 있다.
상기 데이터 금속층은 Mo, Al, Cu, Ti, Mn 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
상기 산화물 반도체는 상기 소스 전극과 상기 드레인 전극과 중첩하는 제2 부분을 포함할 수 있고, 상기 제1 부분의 두께는 상기 제2 부분의 두께와 같거나 얇을 수 있다.
상기 제1 부분의 두께와 상기 제2 부분의 두께의 차이는 150 옹스트롬 이하일 수 있다.
상기 데이터 금속층은 F 함유 기체에 의해 건식 식각될 수 있다.
상기 데이터 금속층은 상기 산화물 반도체층과 접촉할 수 있다.
상기 데이터 금속층은 이중막 또는 삼중막일 수 있다.
상기 게이트선 및 상기 게이트 전극은 이중막일 수 있다.
본 발명에 따른 한 실시예는 박막 트랜지스터가 우수한 반도체 특성을 갖도록 할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대해 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 도면부호가 사용되었다. 또한 널리 알려져 있는 공지기술의 경우 그 구체적인 설명은 생략한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 “위에” 있다고 할 때, 이는 다른 부분 “바로 위에” 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우 도 포함한다. 한편, 어떤 부분이 다른 부분 “바로 위에” 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 “아래에” 있다고 할 때, 이는 다른 부분 “바로 아래에” 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 한편, 어떤 부분이 다른 부분 “바로 아래에” 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면, 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 도 1 및 도 2를 참고하여 상세하게 설명한다. 이하에서는 액정 표시 장치에 이용되는 박막 트랜지스터 표시판을 예로 들어 설명한다. 하지만, 박막 트랜지스터 표시판은 유기 발광 표시 장치 등의 평판 표시 장치에 응용될 수 있다.
도 1은 본 발명의 한 실시예에 박막 트랜지스터 표시판의 배치도이며, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 자른 단면도이다.
유리, 플라스틱 등으로 만들어진 절연성 기판(110) 위에 게이트선(121, 129), 게이트 전극(124), 유지 전극선(storage electrode line)(131) 및 유지 전극(137)이 위치한다. 게이트선(121)은 게이트 신호를 전달하며, 대략 행 방향으로 뻗어 있고, 위로 돌출된 복수의 게이트 전극(124)을 포함하며, 게이트 선(121)의 끝부분(129)을 포함한다. 그러나, 게이트 전극의 끝부분(129)은 생략될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 실질적으로 평행하게 뻗어 있으며, 대략 사각형인 유지 전극(137)을 포함한다. 이때, 유지 전극선(131)과 유지 전극(137)의 모양과 배치는 다양하게 변형될 수 있다. 그러나, 유지 전극선(131)과 유지 전극(137)은 생략될 수 있다.
게이트선(121, 129) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu), 구리망간(CuMn)과 같은 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 또는 게이트선(121, 129) 및 유지 전극선(131)는 ITO(indium tin oxide), IZO (indium zinc oxide), AZO(aluminium doped ZnO)등의 투명성 도전 물질로 만들어질 수도 있다. 게이트선(121, 129) 및 유지 전극선(131)은 두 개 이상의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다.
게이트선(121) 및 유지 전극선(131) 위에는 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 질화규소(SiNx), 산화규소(SiOx), SiON(silicon oxynitride), 유기 절연 물질 등을 포함할 수 있다. 게이트 절연막(140)은 두 개 이상의 절연막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 예를 들어, 게이트 절연막(140)의 상층부는 SiOx, 하층부는 SiNx일 수 있으며, 또는 상층부는 SiOx, 하층부는 SiON일 수 있다. 산화물 반도체(154)와 접촉하는 게이트 절연막(140)이 산화물을 포함하는 경우, 채널층의 열화를 방지할 수 있다.
게이트 절연막(140) 위에는 산화물 반도체(154)가 위치한다. 산화물 반도체(154)는 아연(Zn), 인듐(In), Ga(갈륨), 주석(Sn), 하프늄(Hf) 등이 적어도 하나 이상 포함되는 산화물일 수 있다. 예를 들어, 산화물 반도체(154)는 GIZO(G는 갈륨, I는 인듐, Z는 아연, O는 산소), XIZO(X는 하프늄, I는 인듐, Z는 아연, O는 산소) 등이 사용될 수 있다.
산화물 반도체(154)의 표면과 그 내부에 원자가 위치할 수 있다. 산화물 반도체(154)의 채널(channel)을 형성하는 공정에서 Cl2/O2를 이용하여 건식 식각을 진행하므로, 산화물 반도체(154)에 Cl 원자가 포함될 수 있다. 예를 들어, 도 14 를 참고할 때, Cl 원자는 전체 산화물 반도체(154)에 대하여 대략 원자 농도(atomic concentration) 0.01 내지 5%의 범위로 포함될 수 있다.
산화물 반도체(154)는 원자의 조성비(atom content ratio)가 다른 2 개 이상의 영역을 포함할 수 있다. 예를 들어, 산화물 반도체(154)에서 데이터선(171)과 인접한 영역에서의 하프늄 또는 갈륨의 함량비는 산화물 반도체(154)에서 하프늄 또는 갈륨의 평균 함량비보다 높을 수 있다. 또한, 산화물 반도체(154)에서 데이터선(171)과 인접한 영역에서의 주석, 아연 또는 인듐의 함량비는 산화물 반도체(154)에서 주석, 아연 또는 인듐의 평균 함량비보다 낮을 수 있다. Cl2/O2를 이용하여 산화물 반도체(154)의 건식 식각을 진행할 때, 산화물 반도체(154)에서 주석, 아연 또는 인듐은 Cl 원자와 결합되어 SnClx, InClx, ZnClx의 형태로 휘발될 수 있고, 하프늄 또는 갈륨은 산소 원자와의 결합력이 강하므로 휘발되지 않을 수 있다. 따라서, 산화물 반도체(154)의 표면 근처에서 주석, 아연 또는 인듐의 함량은 감소할 수 있으며, 상대적으로 하프늄 또는 갈륨의 함량비는 증가할 수 있다. 산화물 반도체(154)의 표면 근처에서 하프늄 또는 갈륨의 함량비가 증가할 경우, 박막 트랜지스터의 신뢰성이 향상될 수 있다. 도 13 내지 도 15를 참고할 때, 산화물 반도체(154)의 표면 근처에서, 도 14에서 X의 함량비는 도 13 및 도 15에서 X 의 함량비보다 큰 것을 알 수 있으며, 도 14에서 In 또는 Zn의 함량비는 도 13 및 도 15에서 In 또는 Zn의 함량비보다 작은 것을 알 수 있다.
산화물 반도체(154)의 채널 부분은 깊이 방향으로 과식각(overetch)될 수 있다. 예를 들어, 산화물 반도체(154)의 채널 부분에서 과식각되는 두께는 대략 50-150 옹스트롬(angstrom)일 수 있다. 그러나 산화물 반도체(154)의 채널 부분은 과식각되지 않을 수도 있다. 산화물 반도체(154)의 채널은 박막 트랜지스터의 특성을 유지하기 위하여 적어도 소정 두께를 갖는 것이 좋다. 예를 들어, 산화물 반도체(154)의 채널 부분의 두께는 대략 300 옹스트롬 이상일 수 있다.
산화물 반도체(154)의 채널 부분은 Cl2/O2에 의한 건식 식각 공정에 의해 형성될 수 있다. 즉, 산화물 반도체(154)에서 채널이 형성될 영역 위에 위치한 금속층을 제거하기 위해, Cl2/O2에 의한 건식 식각 공정이 이용될 수 있으며, 이 경우, 산화물 반도체의 특성이 향상될 수 있다.
반면, SF6/O2를 이용하여 금속층을 제거하고 채널을 형성하는 경우 F 원자 일부가 산화물 반도체의 산소 원자와 결합하여, 산화물 반도체의 채널 부분에서 산소 원자의 농도는 감소될 수 있으며, 이 경우, 산화물 반도체의 특성이 저감될 수 있다. 예를 들어, 도 15의 산소 원자의 농도는 도 14의 산소 원자의 농도가 작은 것을 알 수 있다. 하지만, SF6/O2를 이용하여 채널을 형성한 경우라도, SF6/O2를 사용한 후에 Cl2/O2를 이용하여 채널 부분을 처리하는 경우, 산화물 반도체의 특성이 향상될 수 있다. 이때, Cl2/O2를 이용하여 채널 부분을 처리할 때, 채널 부분은 과식각될 수도 있고, 과식각되지 않을 수도 있다.
산화물 반도체(154) 위에는 데이터선(171, 179)과 드레인 전극(drain electrode)(175)이 위치한다. 산화물 반도체(154)와 데이터선(171, 179) 사이에는 불순물이 도포된 저항성 접촉층이 위치하지 않을 수 있다. 데이터선(171)은 데이터 전압을 전달하며 대략 열 방향으로 뻗어 게이트선(121)과 교차한다. 데이터선(171)은 데이터선(171)의 끝부분(179)을 포함하며, 게이트 전극(124) 위에서 U 자형으로 굽은 소스 전극(173)을 포함한다. 이외에도 소스 전극(173)의 모양은 다양하게 변형될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있으며, 가는 부분(narrow portion)과 확장부(wide portion)(177)를 포함한다. 가는 부분은 소스 전극(173)으로 둘러싸인 끝 부분을 포함하며, 확장부(177)는 거의 사각형이고 유지 전극(137)과 중첩한다. 드레인 전극(175)의 확장부(177)는 유지 전극(137)과 거의 동일한 면적을 차지할 수 있다.
데이터선(171, 179), 소스 전극(173) 및 드레인 전극(175, 177)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리망간(CuMn)과 같은 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 예를 들어, 몰리브덴 합금으로 Mo-Nb, Mo-Ti가 있다. 또는 데이터선(171, 179) 및 드레인 전극(175, 177)은 ITO, IZO, AZO 등의 투명성 도전 물질로 만들어질 수도 있다. 데이터선(171, 179), 소스 전극(173) 및 드레인 전극(175, 177)은 두 개 이상의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 예를 들어, Mo/Al/Mo, Mo/Al, Mo/Cu, CuMn/Cu, Ti/Cu 등이 있다. SF6/O2, Cl2/O2 또는 이들의 혼합물을 이용하여 건식 식각을 진행할 때, 데이터선(171, 179), 소스 전극(173) 및 드레인 전극(175, 177)은 Mo를 포함하는 경우, 박막 트랜지스터의 특성이 더욱 균일하게 유지될 수 있다.
한편, 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 산화물 반도체(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 위치한다. 드레인 전극(175)은 화소 전극(191)과 연결되어 구동 전압을 인가할 수 있다.
산화물 반도체(154) 및 데이터선(171, 179)과 드레인 전극(175, 177)은 실질적으로 동일한 평면 모양을 가질 수 있다. 다만, 데이터선(171, 179), 소스 전극(173) 및 드레인 전극(175, 177)은 박막 트랜지스터의 채널을 덮고 있지 않다. 산화물 반도체(154) 및 데이터선(171, 179)과 드레인 전극(177)을 각각 포함하는 3 개의 층이 차례로 전면에 도포된 후, 1 매의 마스크를 이용하여 패터닝될 수 있다. 그러나, 산화물 반도체(154)와 데이터선(171, 179)이 각각 1 매의 마스크를 사용하여 형성될 수도 있다.
데이터선(171, 179)과 드레인 전극(175) 위에는 질화규소(SiNx), 산화규소(SiOx), SiON 등을 포함하는 보호막(180)이 위치한다. 보호막(180)은 유기 절연 물질을 포함할 수 있다. 보호막(180)은 다중막으로 형성될 수도 있다. 예를 들어, 보호막(180)의 하부는 SiOx, 상부는 SiNx일 수 있으며, 또는 하부는 SiOx, 상부는 SiON일 수 있다. 산화물 반도체(154)와 접촉하는 보호막(180)이 산화물을 포함하는 경우, 채널층의 열화를 방지할 수 있다. 보호막(180)은 드레인 전극(177) 노출하는 접촉 구멍(185)를 포함하고, 또한 데이터선의 끝부분(179)을 노출하는 접촉 구멍(182)를 포함한다. 접촉 구멍(185)를 통하여 화소 전극(191)과 드레인 전극(177)이 연결되어 있다. 접촉 구멍(182)를 통하여 연결 부재(82)와 데이터선의 끝부분(179)이 연결되어 있다.
보호막(180) 위에 화소 전극(191)이 위치한다. 화소 전극(191)은 ITO, IZO 등을 포함하는 투명한 도전성 산화물을 포함할 수 있다. 연결 부재(81, 82)는 게이트선의 끝부분(129) 위 또는 데이터선의 끝부분(179) 위에 위치한다. 연결 부재(81, 82)는 화소 전극(191)과 동일한 재료를 포함할 수 있다.
박막 트랜지스터가 위치하는 제1 표시판(100)과 제1 표시판(100)에 대향하는 제2 표시판(200) 사이에 액정층(3)이 위치한다. 액정층(3)은 양(+) 또는 음(-)의 유전율 이방성을 가질 수 있으며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 제1 표시판(100)과 제2 표시판(200)의 표면에 대하여 거의 수평 또는 수직을 이루도록 배향될 수 있다.
제1 표시판(100)과 제2 표시판(200)의 안쪽 면에는 배향막(alignment layer)(도시하지 않음)이 위치할 수 있으며 이들은 수직 또는 수평 배향막일 수 있다. 제1 표시판(100)과 제2 표시판(200)의 바깥쪽 면에는 편광판(도시하지 않음)이 구비될 수 있다.
제2 기판(210) 위에는 차광 부재(220)가 위치한다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며, 빛샘 등을 방지할 수 있다.
차광 부재(220) 위에는 색필터(230)가 위치한다. 색필터(230)는 인접한 데이터선(171) 사이에 띠 형태로 위치할 수 있다. 색필터(230)는 적색, 녹색 또는 청색을 나타내는 안료, 감광성 유기물을 포함할 수 있다.
색필터(230) 위에는 공통 전극(270)이 위치한다. 공통 전극(270)은 ITO, IZO 등을 포함하는 투명한 도전성 산화물을 포함할 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 박막 트랜지스터의 드레인 전극(175)과 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 제2 표시판(200)의 공통 전극(270)과 함께 전기장을 생성함으로써 화소 전극(191)과 공통 전극(270) 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층(3)을 통과하는 빛의 휘도가 달라진다.
화소 전극(191)과 공통 전극(270)은 액정 축전기(liquid crystal capacitor)를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
화소 전극(191) 및 이에 연결된 드레인 전극(175)은 유지 전극(137) 및 유지 전극선(131)과 중첩하여 유지 축전기(storage capacitor)를 이룬다.
그러면, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 대하여 도 3 내지 도 6을 참고하여 상세하게 설명한다. 다만 도 1 내지 도 2의 박막 트랜지스터 표시판과 중복되는 설명은 생략한다.
도 3 내지 도 6은 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법의 일부를 보여주는 박막 트랜지스터 표시판의 단면도이다.
기판(110) 위에 게이트선(121, 129), 게이트 전극(124), 유지 전극선(131) 및 유지 전극(137)을 형성한다.
도 3에 도시된 것처럼, 게이트선(121)과 유지 전극선(131) 위에 게이트 절연막(140), 반도체층(150), 데이터 금속층(170)을 차례로 기판(110)의 전면에 형성한다.
데이터 금속층(170) 위에 감광막(50)을 도포한 후, 마스크를 이용한 사진 공정을 통하여 감광막(50)을 패터닝한다. 감광막(50)은 위치에 따라 두께가 다르며, 홈(53)을 포함한다. 홈(53)은 박막 트랜지스터의 채널이 형성될 부분이다.
위치에 따라 감광막(50)의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 예를 들면 광마스크에 투광 영역(light transmitting area) 및 차광 영역(light blocking area) 외에 반투명 영역(translucent area)을 두는 방법이 있다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작을 수 있다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 방법이 있 다. 즉, 투광 영역과 차광 영역만을 지닌 통상의 노광 마스크로 리플로우 가능한 감광막을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성하는 것이다.
도 4에 도시된 것처럼, 식각 공정을 통하여 반도체층(150)과 데이터금속층(170)을 식각하여, 산화물 반도체(154) 및 데이터선(171, 179)을 형성한다. 예를 들어, 식각액(etchant)를 이용하는 습식 식각 공정이 이용될 수 있다. 산화물 반도체(154) 및 데이터선(171, 179)의 평면 모양은 실질적으로 동일할 수 있다.
에치백(etch back) 공정을 이용하여 감광막(50) 전체를 균일한 두께로 식각한다. 이때, 박막 트랜지스터의 채널이 형성될 부분에 위치한 감광막(50)은 제거되어 데이터 금속층(170)을 노출한다.
도 5에 도시된 것처럼, 식각 공정을 통하여 박막 트랜지스터의 채널이 형성될 부분에 위치한 데이터 금속층(170)을 제거하며, 이에 따라 소스 전극(173)과 드레인 전극(175)을 형성하고, 산화물 반도체(154) 일부를 제거한다. 즉, 산화물 반도체(154)의 채널부 중 일부가 제거된다. 하지만, 산화물 반도체(154)의 채널부는 제거되지 않을 수도 있다.
식각 공정으로는 SF6/O2, Cl2/O2 등을 이용하는 건식 식각 공정이 이용될 수 있다. 이때, 이러한 건식 식각 공정의 마무리는 Cl2/O2가 이용되는 것이 좋으며, 이 경우 반도체 표면 전체에 걸쳐서 박막 트랜지스터의 특성이 균일하게 나타날 수 있다. 예를 들어, 채널부를 형성하기 위해 Cl2/O2 만으로 건식 식각 공정을 진행할 수도 있으며, SF6/O2 또는 SF6/O2와 Cl2/O2의 혼합물 등을 먼저 이용한 후에 Cl2/O2를 이용하여 건식 식각 공정을 마무리할 수도 있다. 또한 Cl2/O2를 이용하여 건식 식각 공정을 진행하기 전에, 2 단계 이상으로 나누어 건식 식각 공정을 진행할 수 있다. 예를 들어, SF6/O2와 Cl2/O2를 함께 사용하여 제1 식각 단계를 진행하고, 이어서 SF6/O2만으로 제2 식각 단계를 진행할 수 있다.
SF6/O2를 사용한 후 Cl2/O2를 사용하는 경우, Cl2/O2에 의한 산화물 반도체(154)의 식각에 의해 산화물 반도체(154)에 포획(trap)된 F 원자가 제거될 수 있으며, 이 경우 반도체 표면 전체에 걸쳐서 박막 트랜지스터의 특성이 균일하게 나타날 수 있다.
산화물 반도체(154)의 채널부가 식각되는 경우, 과식각 단계 전까지 SF6/O2, Cl2/O2 또는 이들의 혼합물을 이용하여 연속된 하나의 단계로 식각이 진행될 수 있다. 또는 과식각이 발생하기 전까지를 2 단계 이상으로 나누어 건식 식각 공정을 진행할 수 있다. 예를 들어, SF6/O2와 Cl2/O2를 함께 사용하여 제1 식각 단계를 진행하고, 이어서 SF6/O2만으로 제2 식각 단계를 진행할 수 있다. 과식각 단계에서는 Cl2/O2를 이용하여 하나의 연속된 단계로 산화물 반도체(154)를 식각할 수 있다. 또는 과식각 단계를 2 단계 이상으로 나누어 산화물 반도체(154)를 식각할 수 있다. 예를 들어, SF6/O2, Cl2/O2 또는 이들의 혼합물을 이용하여 제1 과식각 단계를 진행하고, 이어서 Cl2/O2를 이용하여 제2 과식각 단계를 진행할 수 있다. 이외에도 과식각 이전 단계와 과식각 단계 모두 Cl2/O2만을 이용하여 연속된 하나의 단계로 건식 식각을 진행할 수도 있다. 또는 과식각 이전 단계부터 제1 과식각 단계까지 SF6/O2만을 이용하여 연속된 하나의 단계로 건식 식각을 진행하고, 이어서 Cl2/O2를 이용하여 제2 과식각 단계를 진행할 수 있다. 예를 들어, 과식각 이전 단계와 제1 과식각 단계는 SF6/O2를 이용하여 연속한 하나의 단계로 약 140 초 동안 식각을 진행한다. 다음, Cl2/O2를 약 30 초 동안 제2 과식각 단계를 진행하면, XIZO가 대략 50 옹스트롬 식각된다. 이때, 남아 있는 산화물 반도체의 두께는 대략 300-350 옹스트롬이다.
SF6/O2, Cl2/O2를 사용했을 때의 데이터 금속층(170)의 식각속도와 반도체층(150)의 식각속도의 비율을 이용하여 적절하게 식각 공정이 설계될 수 있다. 일반적으로 SF6/O2, Cl2/O2를 각각에 대하여 데이터 금속층(170)과 반도체층(150)의 식각속도(etch rate)가 다르다. 예를 들어, 데이터 금속층(170)이 Mo이고, 반도체층(150)이 XIZO(X는 하프늄, I는 인듐, Z는 아연, O는 산소)이라고 하고, SF6/O2를 사용한다면 데이터 금속층(170)의 식각속도와 반도체층(150)의 식각속도의 비율은 대략 70:1 이며, Cl2/O2를 사용한다면 데이터 금속층(170)의 식각속도와 반도체층(150)의 식각속도의 비율은 대략 27:1이다. 상기 반도체층(150)으로 GIZO(G는 갈륨, I는 인듐, Z는 아연, O는 산소)를 사용하는 경우도 XIZO의 경우와 마찬가지 결과를 나타낸다.
도 6에 도시된 것처럼, 데이터선(171, 179), 소스 전극(173), 드레인 전극(175) 위에 접촉 구멍(182, 185)을 포함하는 보호막(180)을 형성한다.
그러면, 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 도 7을 참고하여 상세하게 설명한다. 다만 도 1 내지 도 2의 박막 트랜지스터 표시판과 중복되는 설명은 생략한다.
도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
게이트 전극(124p, 124q), 유지 전극선(131p, 131q), 유지 전극(137p, 137q)이 이중막으로 형성되어 있다. 즉, 기판 위에 위치하는 게이트 금속 층이 이중으로 도포된 후, 사진 식각 공정에 의해 식각되어, 게이트 금속층이 패터닝된다. 예를 들어, 게이트 금속층의 아래 층은 Ti, 위 층은 Cu로 형성될 수 있다.
게이트 전극(124p, 124q), 유지 전극선(131p, 131q), 유지 전극(137p, 137q) 위에 게이트 절연막(140p, 140q)이 이중막으로 형성되어 있다. 예를 들어, 아래 층은 SiNx, 위 층은 SiOx로 형성될 수 있다. 게이트 절연막에서 산화물 반도체와 인접한 부위는 산화물로 형성하는 것이 채널층의 특성 열화를 방지하기 위해서 필요하다. 또는 상기 게이트 절연막은 SiON 단일층으로서 위 부분의 산소 농도가 아래 부분보다 높게 형성될 수도 있다. 또는 상기 게이트 절연막은 위 층이 SiOx, 아래 층이 SiON으로 형성될 수도 있다.
게이트 절연막(140p, 140q) 위에 산화물 반도체(154)가 형성되어 있다. 예를 들어, 산화물 반도체(154)는 XIZO일 수 있다.
산화물 반도체(154) 위에 데이터선(171p, 171q, 171r, 179p, 179q, 179r), 소스 전극(173p, 173q, 173r), 드레인 전극(175p, 175q, 175q, 177p, 177q, 177r)이 삼중막으로 형성되어 있다. 예를 들어, 삼중막은 Mo, Al, Mo가 차례대로 위치할 수 있다. 또는 상기 데이터선, 소스 전극 및 드레인 전극은 Ti/Cu나 CuMn/Cu의 이중막으로 형성될 수 있다.
데이터선(171p, 171q, 171r, 179p, 179q, 179r), 소스 전극(173p, 173q, 173r), 드레인 전극(175p, 175q, 175q, 177p, 177q, 177r) 위에 보호막(180p, 180q)이 이중막으로 형성되어 있다. 예를 들어, 아래 층은 SiOx, 위 층은 SiNx로 형성될 수 있다. 보호층에서 상기 산화물 반도체와 인접한 부위는 산화물로 형성하는 것이 채널층의 특성 열화를 방지하기 위해서 필요하다. 또는 상기 보호막은 SiON 단일층으로서 아래 부분의 산소 농도가 위 부분보다 높게 형성될 수도 있다. 또는 상기 보호막은 아래 층이 SiOx, 위 층이 SiON으로 형성될 수도 있다.
그러면, 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 도 8을 참고하여 상세하게 설명한다. 다만 도 1 내지 도 2의 박막 트랜지스터 표시판과 중복되는 설명은 생략한다.
도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
차광 부재(220)와 색필터(320)가 제2 표시판(200)에 위치하지 않고, 제1 표 시판(100)에 위치한다. 즉, 하부막(180p) 위에 차광 부재(220)가 위치하고, 차광 부재(220) 위에 색필터(230)이 위치하며, 색필터(230) 위에 상부막(180q)이 위치한다.
이외에도, 차광 부재(220)와 색필터(230) 중 어느 하나는 제1 표시판(100)에 위치하고, 다른 하나는 제2 표시판(200)에 위치할 수 있다.
이하, 실시예를 들어 본 발명에 대해서 더욱 상세하게 설명할 것이나, 하기의 실시예는 본 발명의 실시예일뿐 본 발명이 하기 실시예에 한정되는 것은 아니다.
박막 트랜지스터 특성 측정
약 400 옹스트롬 두께의 산화물 반도체로 XIZO를 이용하고 약 3000 옹스트롬 두께의 데이터 금속으로 Mo를 이용하여 박막 트랜지스터 표시판을 제조한다. 도 9는 박막 트랜지스터의 반도체의 일부를 나타내는 평면으로서, 1번 내지 9 번 위치 각각에서 박막 트랜지스터의 전류와 전압의 관계를 측정한다.
도 10은 약 30 초 동안 Cl2/O2 건식 식각 공정을 이용하여 제조된 박막 트랜지스터 표시판의 전류와 전압의 관계를 나타내는 그래프이다. 도 11 은 약 30 초 동안 SF6/O2 건식 식각 공정을 이용하여 제조된 박막 트랜지스터 표시판의 전류와 전압의 관계를 나타내는 그래프이다.
도 10은 박막 트랜지스터 특성이 반도체에서 균일하게 나타내는 것을 보여준다. 하지만 도 11은 박막 트랜지스터 특성이 반도체에서 균일하게 나타나지 않고, 일부 위치에서는 도체의 특성을 나타나고 있는 것을 보여 준다.
도 12는 약 45 초 동안 Cl2/O2를 이용한 산화물 반도체의 과식각에 의해 제조된 박막 트랜지스터 표시판의 전류와 전압의 관계를 나타내는 그래프이다. 과식각 이전 단계와 제1 과식각 단계는 SF6/O2를 이용하여 연속한 하나의 단계로 약 140 초 동안 식각을 진행한다. 다음, Cl2/O2를 약 45 초 동안 제2 과식각 단계를 진행하면, XIZO가 대략 75 옹스트롬 식각된다. 이때, 남아 있는 산화물 반도체의 두께는 대략 275-325 옹스트롬이며, 이 때, 박막 트랜지스터 특성이 반도체에서 균일하게 나타나지 않는 것을 보여 준다.
산화물 반도체의 원자 분석
기판 위에 XIZO를 형성한다. 다음 약 60 초 동안 Cl2/O2 또는 SF6/O2를 사용하여 XIZO를 식각한 후, 표면부터 대략 20 nm 두께의 XIZO를 추출한 후 깊이에 따른 원자의 함량 비율을 나타낸다.
도 13 은 기판 위에 XIZO를 형성한 후, XIZO를 식각하기 전에 XIZO의 깊이에 따른 원자 농도를 나타낸다. 도 14는 기판 위에 형성된 XIZO를 약 60 초 동안 Cl2/O2로 처리한 경우, XIZO의 깊이에 따른 원자 농도를 나타낸다. 도 15는 기판 위에 형성된 XIZO를 약 60 초 동안 SF6/O2로 처리한 경우, XIZO의 깊이에 따른 원자 농도를 나타낸다.
도 13 내지 도 15에서, 스퍼터 시간(sputter time)이 대략 4 초일 때, XIZO의 표면으로부터 8 nm 깊이의 위치에 해당한다. 도 13 과 도 15를 비교할 때, 도 15는 XIZO에 상당한 양의 F 원자가 포함되어 있음을 나타낸다. 도 13 과 도 14를 비교할 때, 도 14는 XIZO에 미량의 Cl 원자가 포함되어 있음을 나타낸다.
또한, 산화물 반도체(154)의 표면 근처에서, 도 14에서 X의 함량비는 도 13 및 도 15에서 X의 함량비보다 큰 것을 알 수 있으며, 도 14에서 In 또는 Zn의 함량비는 도 13 및 도 15에서 In 또는 Zn의 함량비보다 작은 것을 알 수 있다. 이는 Cl2/O2를 이용하여 산화물 반도체(154)의 건식 식각을 진행할 때, 산화물 반도체(154)에서 아연 또는 인듐은 Cl 원자와 결합되어 InClx 또는 ZnClx의 형태로 휘발될 수 있고, X는 산소 원자와의 결합력이 강하므로 휘발되지 않을 수 있기 때문이다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 박막 트랜지스터 표시판의 배치도이다.
도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 자른 단면도이다.
도 3 내지 도 6은 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법의 일부를 보여주는 박막 트랜지스터 표시판의 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
도 9는 박막 트랜지스터의 반도체의 일부를 나타내는 평면도이다.
도 10 내지 도 12는 공정 조건에 따라 박막 트랜지스터 표시판의 전류와 전압의 관계를 나타내는 그래프이다.
도 13 내지 도 15는 공정 조건에 따라 산화물 반도체의 깊이에 따른 원자 농도를 나타내는 그래프이다.
* 도면의 주요 부분에 대한 부호의 설명 *
50: 감광막 81, 82: 연결 부재
121, 129: 게이트선 124: 게이트 전극
154: 산화물 반도체 171, 179: 데이터선
173: 소스 전극 175: 드레인 전극
191: 화소 전극 220: 차광 부재
230: 색필터

Claims (27)

  1. 기판,
    상기 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 위치하는 게이트 절연막,
    상기 게이트 절연막 위에 위치하는 산화물 반도체,
    상기 산화물 반도체 위에 위치하고, 소스 전극을 포함하는 데이터선,
    상기 산화물 반도체 위에서 상기 소스 전극과 마주하는 드레인 전극, 그리고
    상기 데이터선 위에 위치하는 보호막
    을 포함하고, 상기 산화물 반도체에 Cl이 포함되어 있는 박막 트랜지스터 표시판.
  2. 제1항에 있어서,
    상기 산화물 반도체는 갈륨(Ga), 하프늄(Hf), 주석(Sn), 아연(Zn) 및 인듐(In)으로 이루어진 군으로부터 선택된 하나 이상의 원자를 포함하는 박막 트랜지스터 표시판.
  3. 제2항에 있어서,
    상기 산화물 반도체는 원자의 조성비(atom content ratio)가 다른 2개 이상의 영역을 포함하는 박막 트랜지스터 표시판.
  4. 제3항에 있어서,
    상기 산화물 반도체에서 상기 데이터선과 인접한 영역에서의 하프늄 또는 갈륨의 함량비는 상기 산화물 반도체에서 하프늄 또는 갈륨의 평균 함량비보다 높은 박막 트랜지스터 표시판.
  5. 제3항에 있어서,
    상기 산화물 반도체에서 상기 데이터선과 인접한 영역에서의 주석, 아연 또는 인듐의 함량비는 상기 산화물 반도체에서 주석, 아연 또는 인듐의 평균 함량비보다 낮은 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 데이터선, 상기 소스 전극 및 상기 드레인 전극은 Mo, Al, Cu, Ti, Mn 및 이들의 합금 중 적어도 하나를 포함하는 박막 트랜지스터 표시판.
  7. 제1항에서,
    상기 산화물 반도체는 제1 부분과 제 2 부분을 포함하고,
    상기 제1 부분은 상기 소스 전극과 상기 드레인 전극의 사이에 위치하고, 상기 제2 부분은 상기 소스 전극 또는 상기 드레인 전극과 중첩하고, 상기 제1 부분의 두께가 상기 제2 부분의 두께와 같거나 얇은 박막 트랜지스터 표시판.
  8. 제7항에서,
    상기 제1 부분의 두께와 상기 제2 부분의 두께의 차이는 150 옹스트롬 이하인 박막 트랜지스터 표시판.
  9. 제4항에서,
    상기 데이터선, 상기 소스 전극, 상기 드레인 전극의 평면 모양은 상기 제1 부분을 제외하는 상기 산화물 반도체의 평면 모양과 실질적으로 동일한 박막 트랜지스터 표시판.
  10. 제7항에서,
    상기 데이터선, 상기 소스 전극 및 상기 드레인 전극은 Mo, Al, Cu, Ti, Mn 및 이들의 합금 중 적어도 하나를 포함하는 박막 트랜지스터 표시판.
  11. 제10항에서,
    상기 데이터선, 상기 소스 전극 및 상기 드레인 전극은 상기 산화물 반도체와 접촉하는 박막 트랜지스터 표시판.
  12. 제11항에서,
    상기 데이터선, 상기 소스 전극 및 상기 드레인 전극은 이중막 또는 삼중막 인 박막 트랜지스터 표시판.
  13. 제12항에서,
    상기 게이트선 및 상기 게이트 전극은 이중막인 박막 트랜지스터 표시판.
  14. 제13항에서,
    상기 게이트 절연막은 이중막인 박막 트랜지스터 표시판.
  15. 제14항에서,
    상기 보호막은 이중막인 박막 트랜지스터 표시판.
  16. 제10항에서,
    상기 데이터선, 상기 소스 전극 및 상기 드레인 전극은 이중막 또는 삼중막인 박막 트랜지스터 표시판.
  17. 제10항에서,
    상기 게이트선 및 상기 게이트 전극은 이중막인 박막 트랜지스터 표시판.
  18. 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막, 산화물 반도체층, 데이터 금속층, 감광 막을 차례로 형성하는 단계,
    상기 감광막을 패터닝하는 단계, 그리고
    상기 산화물 반도체층과 상기 데이터 금속층을 패터닝하여 서로 이격되어 있는 소스 전극과 드레인 전극을 형성하는 단계
    를 포함하고, 상기 산화물 반도체층은 상기 소스 전극과 상기 드레인 전극 사이에 위치하는 제1 부분을 포함하고, 상기 제1 부분은 Cl 함유 기체에 의해 건식 식각되는 박막 트랜지스터 표시판의 제조 방법.
  19. 제18항에서,
    상기 제1 부분은 Cl 함유 기체와 산소 함유 기체에 의해 건식 식각되는 박막 트랜지스터 표시판의 제조 방법.
  20. 제18항에서,
    상기 데이터 금속층은 Mo, Al, Cu, Ti, Mn 및 이들의 합금 중 적어도 하나를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  21. 제18항에서,
    상기 산화물 반도체는 상기 소스 전극과 상기 드레인 전극과 중첩하는 제2 부분을 포함하고, 상기 제1 부분의 두께는 상기 제2 부분의 두께와 같거나 얇은 박막 트랜지스터 표시판의 제조 방법.
  22. 제21항에서,
    상기 제1 부분의 두께와 상기 제2 부분의 두께의 차이는 150 옹스트롬 이하인 박막 트랜지스터 표시판의 제조 방법.
  23. 제21항에서,
    상기 데이터 금속층은 Mo, Al, Cu, Ti, Mn 및 이들의 합금 중 적어도 하나를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  24. 제18항에서,
    상기 데이터 금속층은 F 함유 기체에 의해 건식 식각되는 박막 트랜지스터 표시판의 제조 방법.
  25. 제18항에서,
    상기 데이터 금속층은 상기 산화물 반도체층과 접촉하는 박막 트랜지스터 표시판의 제조 방법.
  26. 제18항에서,
    상기 데이터 금속층은 이중막 또는 삼중막인 박막 트랜지스터 표시판의 제조 방법.
  27. 제18항에서,
    상기 게이트선 및 상기 게이트 전극은 이중막인 박막 트랜지스터 표시판의 제조 방법.
KR1020090110404A 2009-11-16 2009-11-16 박막 트랜지스터 표시판 및 그 제조 방법 KR101597312B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090110404A KR101597312B1 (ko) 2009-11-16 2009-11-16 박막 트랜지스터 표시판 및 그 제조 방법
US12/818,047 US8470623B2 (en) 2009-11-16 2010-06-17 Thin film display panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090110404A KR101597312B1 (ko) 2009-11-16 2009-11-16 박막 트랜지스터 표시판 및 그 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020150117755A Division KR20150103352A (ko) 2015-08-21 2015-08-21 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
KR20110053739A true KR20110053739A (ko) 2011-05-24
KR101597312B1 KR101597312B1 (ko) 2016-02-25

Family

ID=44010628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090110404A KR101597312B1 (ko) 2009-11-16 2009-11-16 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8470623B2 (ko)
KR (1) KR101597312B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130015170A (ko) * 2011-08-02 2013-02-13 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20180136424A (ko) * 2018-12-17 2018-12-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101812683B1 (ko) * 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101819197B1 (ko) * 2010-02-05 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
JP6004308B2 (ja) * 2011-08-12 2016-10-05 Ｎｌｔテクノロジー株式会社 薄膜デバイス
US9653614B2 (en) * 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013134661A1 (en) * 2012-03-09 2013-09-12 Air Products And Chemicals, Inc. Barrier materials for display devices
KR20130105392A (ko) * 2012-03-14 2013-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130139438A (ko) 2012-06-05 2013-12-23 삼성디스플레이 주식회사 박막 트랜지스터 기판
US9136166B2 (en) * 2013-03-08 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and methods of making same
CN104078424B (zh) * 2014-06-30 2017-02-15 京东方科技集团股份有限公司 低温多晶硅tft阵列基板及其制备方法、显示装置
US10020354B2 (en) 2015-04-17 2018-07-10 Apple Inc. Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors
CN108121098B (zh) * 2017-12-19 2019-08-06 友达光电股份有限公司 金属结构及其制作方法与应用的显示面板
JP7398860B2 (ja) * 2018-08-08 2023-12-15 株式会社ジャパンディスプレイ 薄膜トランジスタの製造方法
KR20200089789A (ko) * 2019-01-17 2020-07-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2021163940A1 (zh) * 2020-02-19 2021-08-26 京东方科技集团股份有限公司 阵列基板、其制作方法、显示面板及显示装置
KR20220086722A (ko) * 2020-12-15 2022-06-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
JP2022130162A (ja) * 2021-02-25 2022-09-06 株式会社デンソー 窒化物半導体装置とその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912506A (en) * 1996-10-15 1999-06-15 International Business Machines Corporation Multi-layer metal sandwich with taper and reduced etch bias and method for forming same
KR20080048936A (ko) * 2006-11-29 2008-06-03 삼성전자주식회사 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
KR20080104860A (ko) * 2007-05-29 2008-12-03 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20100105163A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI232991B (en) * 2002-11-15 2005-05-21 Nec Lcd Technologies Ltd Method for manufacturing an LCD device
KR101192750B1 (ko) * 2005-12-30 2012-10-18 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
KR101345378B1 (ko) * 2007-05-17 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912506A (en) * 1996-10-15 1999-06-15 International Business Machines Corporation Multi-layer metal sandwich with taper and reduced etch bias and method for forming same
KR20080048936A (ko) * 2006-11-29 2008-06-03 삼성전자주식회사 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
KR20080104860A (ko) * 2007-05-29 2008-12-03 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20100105163A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130015170A (ko) * 2011-08-02 2013-02-13 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9837446B2 (en) 2011-08-02 2017-12-05 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR20180136424A (ko) * 2018-12-17 2018-12-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
KR101597312B1 (ko) 2016-02-25
US20110114940A1 (en) 2011-05-19
US8470623B2 (en) 2013-06-25

Similar Documents

Publication Publication Date Title
KR101597312B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8558984B2 (en) Liquid crystal display and method of fabricating the same to have TFT's with pixel electrodes integrally extending from one of the source/drain electrodes
US10276593B2 (en) Active matrix substrate and method for manufacturing same, display device using active matrix substrate
US7960730B2 (en) Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US8927993B2 (en) Array substrate for fringe field switching mode liquid crystal display and method of manufacturing the same
KR20070075808A (ko) 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판
KR20110124530A (ko) 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
JP6501514B2 (ja) 薄膜トランジスタ基板およびその製造方法
US9786694B2 (en) Display device and manufacturing method thereof
KR20140031671A (ko) 박막 트랜지스터 및 그 제조 방법
KR20170087568A (ko) 액정 표시 장치 및 이의 제조 방법
TWI384626B (zh) 用於顯示裝置之陣列基板及其製造方法
KR102338190B1 (ko) 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치 및 그 제조 방법
US20190198679A1 (en) Thin film transistor substrate, liquid crystal display device including same, and method for producing thin film transistor substrate
KR20150141452A (ko) 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법
JP6120794B2 (ja) 薄膜トランジスタ基板およびその製造方法
US9798201B2 (en) Liquid crystal display device and method of manufacturing the same
KR102370474B1 (ko) 표시 장치 및 이의 제조 방법
JP2020031107A (ja) 薄膜トランジスタ、薄膜トランジスタ基板及びその製造方法
KR20140014447A (ko) 어레이 기판 및 그 제조방법
KR102035004B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR20150103352A (ko) 박막 트랜지스터 표시판
KR20080022829A (ko) 박막트랜지스터 기판의 제조방법
US20130112970A1 (en) Thin film transistor substrate and fabrication method for the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 5