KR20110124530A - 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판 - Google Patents

산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20110124530A
KR20110124530A KR1020100043960A KR20100043960A KR20110124530A KR 20110124530 A KR20110124530 A KR 20110124530A KR 1020100043960 A KR1020100043960 A KR 1020100043960A KR 20100043960 A KR20100043960 A KR 20100043960A KR 20110124530 A KR20110124530 A KR 20110124530A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
electrode
thin film
film transistor
zinc
Prior art date
Application number
KR1020100043960A
Other languages
English (en)
Inventor
이제훈
김주한
안병두
김상욱
박재우
김창정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100043960A priority Critical patent/KR20110124530A/ko
Priority to US13/103,593 priority patent/US20120112181A1/en
Publication of KR20110124530A publication Critical patent/KR20110124530A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Abstract

(A) 아연(Zn) 및 주석(Sn) 중에서 어느 하나 이상의 원소, 그리고 (B) 비소(As), 안티몬(Sb), 크롬(Cr), 세륨(Ce), 탄탈륨(Ta), 네오디뮴(Nd), 니오븀(Nb), 스칸듐(Sc), 이트륨(Y) 및 하프늄(Hf) 중에서 어느 하나 이상의 원소를 포함하는 산화물 반도체가 제공된다.

Description

산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판{OXIDE SEMICONDUCTOR, THIN FILM TRANSISTOR INCLUDING THE SAME AND THIN FILM TRANSISTOR DISPLAY PANEL INCLUDING THE SAME}
산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판이 제공된다.
액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display) 및 전기영동 표시 장치(electrophoretic display), 플라즈마 표시 장치(plasma display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기 광학(electro-optical) 활성층을 포함한다. 액정 표시 장치는 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치는 전기 광학 활성층으로 유기 발광층을 포함한다. 한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기 광학 활성층은 이러한 전기 신호를 광학 신호로 변환함으로써 영상을 표시한다.
평판 표시 장치에는 박막 트랜지스터가 형성되는 표시판이 포함될 수 있다. 박막 트랜지스터 표시판에는 여러 층의 전극, 반도체 등이 패터닝되며, 일반적으로 패터닝 공정에 마스크(mask)를 이용한다.
한편, 반도체는 박막 트랜지스터의 특성을 결정하는 중요한 요소이다. 이러한 반도체는 비정질 실리콘(amorphous silicon)이 많이 사용되고 있지만, 전하 이동도가 낮기 때문에, 고성능 박막 트랜지스터를 제조하는데 한계가 있다. 또한, 다결정 실리콘(polysilicon)을 사용하는 경우, 전하 이동도가 높아 고성능 박막 트랜지스터의 제조가 용이하지만, 원가가 비싸고 균일도가 낮아 대형의 박막 트랜지스터 표시판을 제조하는데 한계가 있다.
이에 따라, 비정질 실리콘보다 전자 이동도가 높고 전류의ON/OFF 비율이 높으면서, 다결정 실리콘보다 원가가 저렴하고 균일도가 높은 산화물 반도체(oxide semiconductor)를 이용하는 박막 트랜지스터에 대한 연구가 진행되고 있다.
산화물 반도체로 인듐 산화물(InOx), 갈륨 산화물(GaOx) 및 아연 산화물(ZnOx)를 포함하는 GIZO(Ga-In-Zn oxide)에 대한 연구가 진행되고 있다. 하지만, 인듐과 갈륨의 원가는 아연과 주석에 비하여 매우 비싸다.
본 발명에 따른 한 실시예는 원가를 저렴하게 하기 위한 것이다.
본 발명에 따른 한 실시예는 우수한 박막 트랜지스터 특성을 갖도록 하는 것이다.
상기 과제 이외에도 구체적으로 언급되지 않은 다른 과제를 달성하는 데 사용될 수 있다.
본 발명의 한 실시예에 따른 산화물 반도체는 (A) 아연(Zn) 및 주석(Sn) 중에서 어느 하나 이상의 원소, 그리고 (B) 비소(As), 안티몬(Sb), 크롬(Cr), 세륨(Ce), 탄탈륨(Ta), 네오디뮴(Nd), 니오븀(Nb), 스칸듐(Sc), 이트륨(Y) 및 하프늄(Hf) 중에서어느 하나 이상의 원소를 포함할 수 있고, (B)/((A)+(B))의 원자 농도비(atomic concentration ratio)는 0.01 내지 20이고, 상기 (B)의 산화물 형성 자유 에너지(oxide formation Gibbs free energy)는 -260 Kcal/mol 이상 -80 이하일 수 있다.
상기 산화물 반도체는 인듐(In) 및 갈륨(Ga)을 포함하지 않을 수 있다. 상기 (A)는 아연 및 주석을 모두 포함하고, 상기 주석에 대한 상기 아연의 원자 농도비는 1/3 내지 3일 수 있다.
본 발명의 한 실시예에 따른 산화물 반도체는 (A) 아연-주석 산화물, 그리고 (B) 비소(As) 및 안티몬(Sb) 중에서 어느 하나 이상의 원소를 포함할 수 있다.
상기 주석 대한 상기 아연의 원자 농도비는 1/3 내지 3일 수 있다. (B)/((A)+(B))의 원자 농도비는 0.01 내지 20일 수 있다. 상기 산화물 반도체는 (C) 크롬(Cr), 세륨(Ce), 탄탈륨(Ta), 네오디뮴(Nd), 니오븀(Nb), 스칸듐(Sc), 이트륨(Y) 및 하프늄(Hf) 중에서어느 하나 이상의 원소를 더 포함할 수 있다. ((B)+(C))/((A)+(B)+(C))의 원자 농도비는 0.01 내지 20일 수 있다. 상기 산화물 반도체는 (A)와 (B)만을 포함할 수 있다.
본 발명의 한 실시예에 따른 산화물 반도체는 (A) 아연 산화물, 그리고 (B) 비소(As), 안티몬(Sb), 크롬(Cr), 세륨(Ce), 네오디뮴(Nd), 니오븀(Nb), 스칸듐(Sc) 및 하프늄(Hf) 중에서 어느 하나 이상의 원소를 포함할 수 있다.
(B)/((A)+(B))의 원자 농도비는 0.01 내지 20일 수 있다. 상기 산화물 반도체는 (C) 탄탈륨(Ta) 및 이트륨(Y) 중에서 어느 하나 이상의 원소를 더 포함할 수 있다. ((B)+(C))/((A)+(B)+(C))의 원자 농도비는 0.01 내지 20일 수 있다. 상기 산화물 반도체는 (A)와 (B)만을 포함할 수 있다.
본 발명의 한 실시예에 따른 산화물 반도체는 (A) 주석 산화물, 그리고 (B) 비소(As), 안티몬(Sb), 크롬(Cr), 세륨(Ce), 탄탈륨(Ta), 네오디뮴(Nd), 니오븀(Nb), 스칸듐(Sc), 이트륨(Y) 및 하프늄(Hf) 중에서 어느 하나 이상의 원소를 포함할 수 있다.
(B)/((A)+(B))의 원자 농도비는 0.01 내지 20일 수 있다. 상기 산화물 반도체는 (A)와 (B)만을 포함할 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터는 게이트 전극, 소스 전극, 상기 소스 전극과 동일한 층에 위치하는 드레인 전극, 상기 게이트 전극과 상기 소스 전극의 사이에 위치하는 산화물 반도체, 그리고 상기 게이트 전극과 상기 소스 전극의 사이에 위치하는 게이트 절연막을 포함할 수 있다.
상기 산화물 반도체는 (A) 아연(Zn) 및 주석(Sn) 중에서 어느 하나 이상의 원소, 그리고 (B) 비소(As), 안티몬(Sb), 크롬(Cr), 세륨(Ce), 탄탈륨(Ta), 네오디뮴(Nd), 니오븀(Nb), 스칸듐(Sc), 이트륨(Y) 및 하프늄(Hf) 중에서어느 하나 이상의 원소를 포함할 수 있다.
상기 게이트 전극은 상기 산화물 반도체의 아래에 위치하고, 상기 소스 전극은 상기 산화물 반도체의 위에 위치할 수 있다.
상기 게이트 전극은 상기 산화물 반도체의 위에 위치하고, 상기 소스 전극은 상기 산화물 반도체의 아래에 위치할 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하는 산화물 반도체, 상기 산화물 반도체 위에 위치하고, 소스 전극을 포함하는 데이터선, 상기 산화물 반도체 위에서 상기 소스 전극과 마주하는 드레인 전극, 그리고 상기데이터선 위에 위치하는 보호막을 포함할 수 있다.
상기 산화물 반도체는 (A) 아연(Zn) 및 주석(Sn) 중에서 어느 하나 이상의 원소, 그리고 (B) 비소(As), 안티몬(Sb), 크롬(Cr), 세륨(Ce), 탄탈륨(Ta), 네오디뮴(Nd), 니오븀(Nb), 스칸듐(Sc), 이트륨(Y) 및 하프늄(Hf) 중에서 어느 하나 이상의 원소를 포함할 수 있다.
상기 데이터선, 상기 소스 전극 및 상기 드레인 전극은 상기 산화물 반도체와 접촉할 수 있다.
상기 데이터선, 상기 소스 전극 및 상기 드레인 전극은 이중막 또는 삼중막일 수 있다.
상기 게이트선 및 상기 게이트 전극은 이중막일 수 있다.
상기 게이트 절연막은 이중막일 수 있다.
본 발명에 따른 한 실시예는 원가를 저렴하게 할 수 있고, 우수한 박막 트랜지스터 특성을 갖도록 할 수 있다.
도 1은 본 발명의 한 실시예에 박막 트랜지스터의 단면도이다.
도 2는 본 발명의 다른 실시예에 박막 트랜지스터의 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 평면도이다.
도 4는 도 3의 박막 트랜지스터 표시판을 II-II 선을 따라 자른 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대해 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 도면부호가 사용되었다. 또한 널리 알려져 있는 공지기술의 경우 그 구체적인 설명은 생략한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 한편, 어떤부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 반대로 층, 막, 영역, 판 등의부분이 다른 부분 "아래에" 있다고 할 때, 이는 다른 부분 "바로 아래에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 한편, 어떤부분이 다른 부분 "바로 아래에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면, 본 발명의 실시예에 따른 산화물 반도체에 대하여 상세하게 설명한다.
산화물 반도체는 아연(Zn) 및 주석(Sn) 중에서 어느 하나 이상의 원소를 포함한다. 여기서, 산화물 반도체는 아연 산화물, 주석 산화물, 아연-주석 산화물을 포함할 수 있다. 산화물 반도체는 인듐(In) 및 갈륨(Ga)을 포함하지 않거나, 미량 포함할 수 있다. 아연과 주석은 인듐 및 갈륨에 비하여 원가가 매우 저렴하므로, 산화물 반도체의 원가가 저렴해질 수 있다. 예를 들어, 인듐과 갈륨의 원가는 각각 대략 918 k$/ton, 443 k$/ton이며, 아연과 주석의 원가가 각각 대략 3.5 k$/ton, 12.5 k$/ton이다.
아연과 주석을 모두 포함하는 경우, 주석에 대한 아연의 원자 농도비(atomic concentration ratio)는 대략 1/3 내지 3일 수 있다. 주석에 대한 아연의 원자 농도비가 1/3보다 크고 3보다 작을 경우, 산화물 반도체의 식각 속도가 최적으로 유지될 수 있다. 또한, 주석의 산화물 형성 자유 에너지(oxide formation Gibbs free energy)는 아연, 인듐 및 갈륨보다 그 크기가 크기 때문에, 주석-아연 산화물 반도체의 경우, 산소 결여(oxygen vacancy)의 발생을 줄일 수 있고, 이에 따라 산화물 반도체의 안정성과 산화물 반도체를 포함하는 박막 트랜지스터의 특성이 개선될 수 있다. 여기서 산화물 형성 자유 에너지의 크기(절대값)가 클수록, 해당 원소와 산소와의 결합력이 크다는 것을 의미한다. 또한 산화물 반도체는 금속과 산소의 결합으로 이루어지는데, 산화물 반도체로부터 산소가 빠져 나간 것을 산소 결여라고 하며, 산소 결여 발생시 캐리어(carrier) 역할을 하는 전자 2 개가 발생될 수 있다. 또한, 산소 결여 발생시 산화물 반도체의 상태 밀도(density of state, DOS)가 증가할 수 있다. 여기서 상태 밀도는 임의의 에너지 영역에서 전자가 차지할 수 있는상태들의 밀도를 의미한다. 결국, 산화물 반도체를 구성하는 금속 원소들의 산화물 형성 자유 에너지의 크기가 크면, 산소 결여 발생을 감소시킬 수 있고, 이에 따라 산화물 반도체의 안정성이 향상될 수 있다.
산화물 반도체는 아연 또는 주석 외에 산화물 형성 자유 에너지의 크기가 소정의 값 이상을 갖는 다른 원소를 하나 이상 추가로 더 포함할 수 있다. 예를 들어, 다른 원소로는 비소(As), 안티몬(Sb), 크롬(Cr), 세륨(Ce), 탄탈륨(Ta), 네오디뮴(Nd), 니오븀(Nb), 스칸듐(Sc), 이트륨(Y), 하프늄(Hf)이 있다. 이러한 원소들이 산화물 반도체에 포함되는 경우, 산화물 반도체에 산소 결여 발생이 감소될 수 있으므로, 산화물 반도체의 안정성 또는 산화물 반도체를 포함하는 박막 트랜지스터의 특성이 개선될 수 있다. 다른 원소들의 산화물 형성 자유 에너지는 대략 -260 Kcal/mol 이상 대략 -80 이하일 수 있으며, 대략 -260 Kcal/mol 이상 -80 이하일 때, 산화물 반도체의 안정성이 최적화될 수 있다. 산화물 반도체의 전체 금속 원소에 대한 다른 원소의 원자 농도비는 대략 0.01 내지 20일 수 있으며, 대략 0.01 이상이고 20 이하일 때 산화물 반도체의 전하 이동도와 안정성이 최적화될 수 있다.
각 금속 원소에 대한 산화물 형성 자유 에너지를 정리하면, 아래 표 1과 같다. 여기서 산화물 형성 자유 에너지는 섭씨 100도에서 각 금속 1 몰당 산소와의 반응 에너지를 계산한다.
Bond type ΔGf (Kcal/mol)
Zn-O -84
Sn-O -138
As-O -110
Sb-O -116
Cr-O -136
Ce-O -214
Ta-O -224
Nd-O -226
Nb-O -227
Sc-O -228
Y-O -228
Hf-O -257
또한, 산화물 반도체는 아연-주석 산화물 및 비소만을 포함하거나, 아연-주석 산화물 및 안티몬 만을 포함할 수 있으며, 이 경우 인듐과 갈륨은 포함하지 않을 수 있다. 또는 산화물 반도체는 비소, 안티몬, 크롬, 세륨, 네오디뮴, 니오븀, 스칸듐 및 하프늄 중에서 어느 하나와 아연 산화물만을 포함할 수 있으며, 이 경우 주석, 인듐 및 갈륨은 포함하지 않을 수 있다. 또는 산화물 반도체는 비소, 안티몬, 크롬, 세륨, 탄탈륨, 네오디뮴, 니오븀, 스칸듐, 이트륨 및 하프늄 중에서 어느 하나와 주석만을 포함할 수 있으며, 이 경우 아연, 인듐 및 갈륨은 포함하지 않을 수 있다.
그러면, 본 발명의 실시예에 따른 박막 트랜지스터에 대하여 도 1을 참고하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 박막 트랜지스터의 단면도이다.
제1 기판(110)을 준비한다. 기판(110)은 절연성일 수 있으며, 플라스틱, 유리 등을 포함할 수 있다.
제1 기판(110) 위에 게이트 전극(124)이 위치한다. 게이트 전극(124)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu), 구리망간(CuMn)과 같은 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 등을 포함할 수 있다. 또는 게이트 전극(124)은ITO(indium tin oxide), IZO (indium zinc oxide), AZO(aluminium doped ZnO)등의 투명성 도전 물질을 포함할 수도 있다. 게이트 전극(124)는 두 개 이상의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다.
게이트 전극(124) 위에 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 질화규소(SiNx), 산화규소(SiOx), SiON(silicon oxynitride), 유기 절연 물질 등을 포함할 수 있다. 게이트 절연막(140)은 두 개 이상의 절연막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 예를 들어, 게이트 절연막(140)의 상층부는 SiOx, 하층부는 SiNx일 수 있으며, 또는 상층부는 SiOx, 하층부는 SiON일 수 있다. 산화물 반도체(154)와 접촉하는 게이트 절연막(140)이 산화물을 포함하는 경우, 채널층의 열화를 방지할 수 있다.
게이트 절연막(140) 위에 산화물 반도체(154)가 위치한다. 산화물 반도체(154)는 아연 및 주석 중에서 어느 하나 이상의 원소를 포함하고, 비소, 안티몬, 크롬, 세륨, 탄탈륨, 네오디뮴, 니오븀, 스칸듐, 이트륨 및 하프늄 중에서 어느 하나 이상을 포함한다. 여기서, 산화물 반도체(154)는 아연 산화물, 주석 산화물, 아연-주석 산화물을 포함할 수 있다. 산화물 반도체(154)는 인듐과 갈륨을 포함하지 않을 수 있거나, 미량 포함할 수 있다. 따라서, 산화물 반도체(154)는 저렴한 금속 원소를 포함하고 안정성이 개선될 수 있으며, 산화물 반도체(154)를 포함하는 박막 트랜지스터의 특성이 개선될 수 있다. 나아가, 산화물 반도체(154)는 아연, 주석 및 비소를 포함하거나, 아연, 주석 및 안티몬을 포함할 수 있으며, 이 경우 인듐과 갈륨은 포함하지 않을 수 있다. 또는 산화물 반도체(154)는 비소, 안티몬, 크롬, 세륨, 네오디뮴, 니오븀, 스칸듐 및 하프늄 중에서 어느 하나와 아연을 포함할 수 있으며, 이 경우 주석, 인듐 및 갈륨은 포함하지 않을 수 있다. 또는 산화물 반도체(154)는 비소, 안티몬, 크롬, 세륨, 탄탈륨, 네오디뮴, 니오븀, 스칸듐, 이트륨 및 하프늄 중에서 어느 하나와 주석을 포함할 수 있으며, 이 경우 아연, 인듐 및 갈륨은 포함하지 않을 수 있다.
산화물 반도체(154) 위에 소스 전극(173)과 드레인 전극(175)이 위치한다. 산화물 반도체(154)와 소스 전극(173)의 사이와 산화물 반도체(154)와 드레인 전극(175)의 사이에는 불순물이 도포된 저항성 접촉층이 위치하지 않을 수 있다.
소스 전극(173) 및 드레인 전극(175)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리망간(CuMn)과 같은 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 등을 포함할 수 있다. 예를 들어, 몰리브덴 합금으로 Mo-Nb, Mo-Ti가 있다. 또는 소스 전극(173) 및 드레인 전극(175)은 ITO, IZO, AZO 등의 투명성 도전 물질을 포함할 수 있다. 소스 전극(173) 및 드레인 전극(175)은 두 개 이상의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 예를 들어, Mo/Al/Mo, Mo/Al, Mo/Cu, CuMn/Cu, Ti/Cu 등이 있다.
한편, 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 산화물 반도체(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 위치한다.
산화물 반도체(154)와 소스 전극(173) 및 드레인 전극(175)은 채널 부분을 제외하고 실질적으로 동일한 평면 모양을 가질 수 있다. 산화물 반도체(154), 게이트 절연막(140) 및 소스 전극(173)과 드레인 전극(177)을 각각 포함하는 3 개의 층이 차례로 전면에 도포된 후, 1 매의 마스크를 이용하여 패터닝될 수 있다. 그러나, 산화물 반도체(154)와 소스 전극(173)은 각각 1 매의 마스크를 사용하여 형성될 수도 있다.
그러면, 본 발명의 실시예에 따른 박막 트랜지스터에 대하여 도 2를 참고하여 상세하게 설명한다. 전술한 도 1의 박막 트랜지스터와 중복되는 설명은 생략한다.
도 2는 본 발명의 다른 실시예에 박막 트랜지스터의 단면도이다.
도 2의 박막 트랜지스터는 게이트 전극(124)이 산화물 반도체(154) 위에 위치하고, 소스 전극(173)과 드레인 전극(175)이 산화물 반도체(154) 아래에 위치하는 것이 도 1의 박막 트랜지스터와의 차이점이다. 각 구성 요소의 재료, 다중막 구조, 산화물 반도체 등에 대한 설명은 도 1의 박막 트랜지스터의 설명이 그대로 적용될 수 있다.
그러면, 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 도 3 및 도 4를 참고하여 상세하게 설명한다. 이하에서는 액정 표시 장치에 이용되는 박막 트랜지스터 표시판을 예로 들어 설명한다. 하지만, 박막 트랜지스터 표시판은 유기 발광 표시 장치 등의 평판 표시 장치에 응용될 수 있다.
도 3은 본 발명의 한 실시예에 박막 트랜지스터 표시판의 배치도이며, 도 4는 도 3의 박막 트랜지스터 표시판을 II-II 선을 따라 자른 단면도이다.
유리, 플라스틱 등으로 만들어진 절연성 기판(110) 위에 게이트선(121, 129), 게이트 전극(124), 유지 전극선(storage electrode line)(131) 및 유지 전극(137)이 위치한다. 게이트선(121)은 게이트 신호를 전달하며, 대략 행 방향으로 뻗어 있고, 위로 돌출된 복수의 게이트 전극(124)을 포함하며, 게이트 선(121)의 끝부분(129)을 포함한다. 그러나, 게이트 전극의 끝부분(129)은 생략될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 실질적으로 평행하게 뻗어 있으며, 대략 사각형인 유지 전극(137)을 포함한다. 이때, 유지 전극선(131)과 유지 전극(137)의 모양과 배치는 다양하게 변형될 수 있다. 그러나, 유지 전극선(131)과 유지 전극(137)은 생략될 수 있다.
게이트선(121, 129) 및 유지 전극선(131)은 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속, 은이나 은 합금등 은 계열 금속, 구리, 구리망간과 같은 구리 합금 등 구리 계열 금속, 몰리브덴이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬, 탄탈륨 및 티타늄 따위로 만들어질 수 있다. 또는 게이트선(121, 129) 및 유지 전극선(131)는 ITO, IZO, AZO 등의 투명성 도전 물질로 만들어질 수도 있다. 게이트선(121, 129) 및 유지 전극선(131)은 두 개 이상의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다.
게이트선(121) 및 유지 전극선(131) 위에는 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 질화규소, 산화규소, SiON, 유기 절연 물질 등을 포함할 수 있다. 게이트 절연막(140)은 두 개 이상의 절연막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 예를 들어, 게이트 절연막(140)의 상층부는 SiOx, 하층부는 SiNx일 수 있으며, 또는 상층부는 SiOx, 하층부는 SiON일 수 있다. 산화물 반도체(154)와 접촉하는 게이트 절연막(140)이 산화물을 포함하는 경우, 채널층의 열화를 방지할 수 있다.
게이트 절연막(140) 위에는 산화물 반도체(154)가 위치한다. 산화물 반도체(154)는 아연 및 주석 중에서 어느 하나 이상의 원소를 포함하고, 비소, 안티몬, 크롬, 세륨, 탄탈륨, 네오디뮴, 니오븀, 스칸듐, 이트륨 및 하프늄 중에서 어느 하나 이상을 포함한다. 산화물 반도체(154)는 인듐과 갈륨을 포함하지 않을 수 있거나, 미량 포함할 수 있다. 따라서, 산화물 반도체(154)는 저렴한 금속 원소를 포함하고 안정성이 개선될 수 있으며, 산화물 반도체(154)를 포함하는 박막 트랜지스터의 특성이 개선될 수 있다. 나아가, 산화물 반도체(154)는 아연, 주석 및 비소를 포함하거나, 아연, 주석 및 안티몬을 포함할 수 있으며, 이 경우 인듐과 갈륨은 포함하지 않을 수 있다. 또는 산화물 반도체(154)는 비소, 안티몬, 크롬, 세륨, 네오디뮴, 니오븀, 스칸듐 및 하프늄 중에서 어느 하나와 아연을 포함할 수 있으며, 이 경우 주석, 인듐 및 갈륨은 포함하지 않을 수 있다. 또는 산화물 반도체(154)는 비소, 안티몬, 크롬, 세륨, 탄탈륨, 네오디뮴, 니오븀, 스칸듐, 이트륨 및 하프늄 중에서 어느 하나와 주석을 포함할 수 있으며, 이 경우 아연, 인듐 및 갈륨은 포함하지 않을 수 있다.
산화물 반도체(154)의 채널 부분은 깊이 방향으로 과식각(overetch)될 수 있다. 예를 들어, 산화물 반도체(154)의 채널 부분에서 과식각되는 두께는 대략 50-150 옹스트롬(angstrom)일 수 있다. 그러나 산화물 반도체(154)의 채널부분은 과식각되지 않을 수도 있다. 산화물 반도체(154)의 채널은 박막 트랜지스터의 특성을 유지하기 위하여 적어도 소정 두께를 갖는 것이 좋다. 예를 들어, 산화물 반도체(154)의 채널부분의 두께는 대략 300 옹스트롬 이상일 수 있다.
산화물 반도체(154) 위에는 데이터선(171, 179)과 드레인 전극(drain electrode)(175)이 위치한다. 산화물 반도체(154)와 데이터선(171, 179) 사이에는 불순물이 도포된 저항성 접촉층이 위치하지 않을 수 있다. 데이터선(171)은 데이터 전압을 전달하며 대략 열 방향으로 뻗어 게이트선(121)과 교차한다. 데이터선(171)은 데이터선(171)의 끝부분(179)을 포함하며, 게이트 전극(124) 위에서 U 자형으로 굽은 소스 전극(173)을 포함한다. 이외에도 소스 전극(173)의 모양은 다양하게 변형될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있으며, 가는 부분(narrow portion)과 확장부(wide portion)(177)를 포함한다. 가는 부분은 소스 전극(173)으로 둘러싸인 끝 부분을 포함하며, 확장부(177)는 거의 사각형이고 유지 전극(137)과 중첩한다. 드레인 전극(175)의 확장부(177)는 유지 전극(137)과 거의 동일한 면적을 차지할 수 있다.
데이터선(171, 179), 소스 전극(173) 및 드레인 전극(175, 177)은 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속, 은이나 은 합금 등 은 계열금속, 구리나 구리망간과 같은 구리 합금 등 구리 계열 금속, 몰리브덴이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬, 탄탈륨 및 티타늄 따위로 만들어질 수 있다. 예를 들어, 몰리브덴 합금으로 Mo-Nb, Mo-Ti가 있다. 또는 데이터선(171, 179), 소스 전극(173) 및 드레인 전극(175, 177)은 ITO, IZO, AZO 등의 투명성 도전 물질로 만들어질 수도 있다. 데이터선(171, 179), 소스전극(173) 및 드레인 전극(175, 177)은 두 개 이상의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 예를들어, Mo/Al/Mo, Mo/Al, Mo/Cu, CuMn/Cu, Ti/Cu 등이 있다.
한편, 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 산화물 반도체(154)와 함께 박막 트랜지스터를 이루며, 박막 트랜지스터의 채널은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 위치한다. 드레인 전극(175)은 화소 전극(191)과 연결되어 구동 전압을 인가할 수 있다.
산화물 반도체(154) 및 데이터선(171, 179)과 드레인 전극(175, 177)은 실질적으로 동일한 평면 모양을 가질 수 있다. 다만, 데이터선(171, 179), 소스 전극(173) 및 드레인 전극(175, 177)은 박막 트랜지스터의 채널을 덮고 있지 않다. 게이트 절연막(140), 산화물 반도체(154) 및 데이터선(171, 179)과 드레인 전극(177)을 각각 포함하는 3 개의 층이 차례로 전면에 도포된 후, 1 매의 마스크를 이용하여 패터닝될 수 있다. 그러나, 산화물 반도체(154)와 데이터선(171, 179)이 각각 1 매의 마스크를 사용하여 형성될 수도 있다.
데이터선(171, 179)과 드레인 전극(175) 위에는 질화규소, 산화규소, SiON 등을 포함하는 보호막(180)이 위치한다. 보호막(180)은 유기 절연 물질을 포함할 수 있다. 보호막(180)은 다중막으로 형성될 수도 있다. 예를 들어, 보호막(180)의 하부는 SiOx, 상부는 SiNx일 수 있으며, 또는 하부는 SiOx, 상부는 SiON일 수 있다. 산화물 반도체(154)와 접촉하는 보호막(180)이 산화물을 포함하는 경우, 채널층의 열화를 방지할 수 있다. 보호막(180)은 드레인 전극(177) 노출하는 접촉 구멍(185)를 포함하고, 또한 데이터선의 끝부분(179)을 노출하는 접촉 구멍(182)를 포함한다. 접촉 구멍(185)를 통하여 화소 전극(191)과 드레인 전극(177)이 연결되어 있다. 접촉 구멍(182)를 통하여 연결 부재(82)와 데이터선의 끝부분(179)이 연결되어 있다.
보호막(180) 위에 화소 전극(191)이 위치한다. 화소 전극(191)은 ITO, IZO 등을 포함하는 투명한 도전성 산화물을 포함할 수 있다. 연결 부재(81, 82)는 게이트선의 끝부분(129) 위 또는데이터선의 끝부분(179) 위에 위치한다. 연결 부재(81, 82)는 화소전극(191)과 동일한 재료를 포함할 수 있다.
그러면, 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 도 5를 참고하여 상세하게 설명한다. 다만 도 3 내지도 4의 박막 트랜지스터 표시판과 중복되는 설명은 생략한다.
도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
게이트 전극(124p, 124q), 유지 전극선(131p, 131q), 유지 전극(137p, 137q)이 이중막으로 형성되어 있다. 즉, 기판 위에 위치하는 게이트 금속 층이 이중으로 도포된 후, 사진 식각 공정에 의해 식각되어, 게이트 금속층이 패터닝된다. 예를 들어, 게이트 금속층의 아래 층은 Ti, 위 층은 Cu로 형성될 수 있다.
게이트 전극(124p, 124q), 유지 전극선(131p, 131q), 유지 전극(137p, 137q) 위에 게이트 절연막(140p, 140q)이 이중막으로 형성되어 있다. 예를 들어, 아래 층은 SiNx, 위 층은 SiOx로 형성될 수 있다. 게이트 절연막에서 산화물 반도체와 인접한 부위는 산화물로 형성하는 것이 채널층의 특성 열화를 방지하기 위해서 필요하다. 또는 상기 게이트 절연막은 SiON 단일층으로서 위 부분의 산소 농도가 아래 부분보다 높게 형성될 수도 있다. 또는 상기 게이트 절연막은 위 층이SiOx, 아래 층이 SiON으로 형성될 수도 있다.
게이트 절연막(140p, 140q) 위에 산화물 반도체(154)가 형성되어 있다. 산화물 반도체(154)는 전술한 도 3 내지 도 4의 설명이 동일하게 적용될 수 있다.
산화물 반도체(154) 위에 데이터선(171p, 171q, 171r, 179p, 179q, 179r), 소스전극(173p, 173q, 173r), 드레인 전극(175p, 175q, 175q, 177p, 177q, 177r)이 삼중막으로 형성되어 있다. 예를 들어, 삼중막은 Mo, Al, Mo가 차례대로 위치할 수 있다. 또는 상기 데이터선, 소스 전극 및 드레인 전극은 Ti/Cu나 CuMn/Cu의 이중막으로 형성될 수 있다.
데이터선(171p, 171q, 171r, 179p, 179q, 179r), 소스 전극(173p, 173q, 173r), 드레인 전극(175p, 175q, 175q, 177p, 177q, 177r) 위에 보호막(180p, 180q)이 이중막으로 형성되어 있다. 예를 들어, 아래 층은 SiOx, 위 층은SiNx로 형성될 수 있다. 보호층에서 상기 산화물 반도체와 인접한 부위는 산화물로 형성하는 것이 채널층의 특성 열화를 방지하기 위해서 필요하다. 또는 상기 보호막은 SiON 단일층으로서 아래 부분의 산소 농도가 위 부분보다 높게 형성될 수도 있다. 또는 상기 보호막은 아래 층이 SiOx, 위 층이 SiON으로 형성될 수도 있다.
박막 트랜지스터가 위치하는 제1 표시판(100)과 제1 표시판(100)에 대향하는 제2 표시판(200) 사이에 액정층(3)이 위치한다. 액정층(3)은 양(+) 또는 음(-)의 유전율 이방성을 가질 수 있으며, 액정층(3)의 액정 분자는 전기장이 없는상태에서 그 장축이 제1 표시판(100)과 제2 표시판(200)의 표면에 대하여 거의 수평 또는 수직을 이루도록 배향될 수 있다.
제1 표시판(100)과 제2 표시판(200)의 안쪽 면에는 배향막(alignment layer)(도시하지 않음)이 위치할 수 있으며 이들은 수직 또는 수평 배향막일 수 있다. 제1 표시판(100)과 제2 표시판(200)의 바깥쪽 면에는 편광판(도시하지 않음)이 구비될 수 있다.
제2 기판(210) 위에는 차광 부재(220)가 위치한다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며, 빛샘 등을 방지할 수 있다.
차광 부재(220) 위에는 색필터(230)가 위치한다. 색필터(230)는 인접한 데이터선(171) 사이에 띠 형태로 위치할 수 있다. 색필터(230)는 적색, 녹색 또는 청색을 나타내는 안료, 감 광성 유기물을 포함할 수 있다.
색필터(230) 위에는 공통 전극(270)이 위치한다. 공통 전극(270)은 ITO, IZO 등을 포함하는 투명한 도전성 산화물을 포함할 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 박막 트랜지스터의 드레인 전극(175)과 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 제2 표시판(200)의 공통전극(270)과 함께 전기장을 생성함으로써 화소 전극(191)과 공통 전극(270) 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층(3)을 통과하는 빛의 휘도가 달라진다.
화소 전극(191)과 공통 전극(270)은 액정 축전기(liquid crystal capacitor)를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
화소 전극(191) 및 이에 연결된 드레인 전극(175)은 유지 전극(137) 및 유지 전극선(131)과 중첩하여 유지 축전기(storage capacitor)를 이룬다.
그러면, 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 도 6을 참고하여 상세하게 설명한다. 다만 도 3 내지도 4의 박막 트랜지스터 표시판 및 도 5의 액정 표시 장치와 중복되는 설명은 생략한다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
차광 부재(220)와 색필터(320)가 제2 표시판(200)에 위치하지 않고, 제1 표시판(100)에 위치한다. 즉, 하부막(180p) 위에 차광 부재(220)가 위치하고, 차광 부재(220) 위에 색필터(230)이 위치하며, 색필터(230) 위에 상부막(180q)이 위치한다.
이외에도, 차광 부재(220)와 색필터(230) 중 어느 하나는 제1 표시판(100)에 위치하고, 다른 하나는 제2 표시판(200)에 위치할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량형태 또한 본 발명의 권리범위에 속하는 것이다.
121, 129: 게이트선 124: 게이트 전극
154: 산화물 반도체 171, 179: 데이터선
173: 소스 전극 175: 드레인 전극
191: 화소 전극 220: 차광 부재
230: 색필터

Claims (25)

  1. (A) 아연(Zn) 및 주석(Sn) 중에서 어느 하나 이상의 원소, 그리고
    (B) 비소(As), 안티몬(Sb), 크롬(Cr), 세륨(Ce), 탄탈륨(Ta), 네오디뮴(Nd), 니오븀(Nb), 스칸듐(Sc), 이트륨(Y) 및 하프늄(Hf) 중에서 어느 하나 이상의 원소
    를 포함하고,
    (B)/((A)+(B))의 원자 농도비(atomic concentration ratio)는 0.01 내지 20이고,
    상기 (B)의 산화물 형성 자유 에너지(oxide formation Gibbs free energy)는 -260 Kcal/mol 이상 -80 이하인 산화물 반도체.
  2. 제1항에서,
    상기 산화물 반도체는 인듐(In) 및 갈륨(Ga)을 포함하지 않는 것인 산화물 반도체.
  3. 제1항에서,
    상기 (A)는 아연 및 주석을 모두 포함하고, 상기 주석에 대한 상기 아연의 원자 농도비는 1/3 내지 3인 산화물 반도체.
  4. (A) 아연-주석 산화물, 그리고
    (B) 비소(As) 및 안티몬(Sb) 중에서 어느 하나 이상의 원소
    를 포함하는 산화물 반도체.
  5. 제4항에서,
    상기 주석 대한 상기 아연의 원자 농도비는 1/3 내지 3인 산화물 반도체.
  6. 제5항에서,
    (B)/((A)+(B))의 원자 농도비는 0.01 내지 20인 산화물 반도체.
  7. 제4항에서,
    (C) 크롬(Cr), 세륨(Ce), 탄탈륨(Ta), 네오디뮴(Nd), 니오븀(Nb), 스칸듐(Sc), 이트륨(Y) 및 하프늄(Hf) 중에서어느 하나 이상의 원소를 더 포함하는 산화물 반도체
  8. 제7항에서,
    ((B)+(C))/((A)+(B)+(C))의 원자 농도비는 0.01 내지 20인 산화물 반도체.
  9. 제4항에서,
    상기 산화물 반도체는 (A)와 (B)만을 포함하는 산화물 반도체.
  10. (A) 아연 산화물, 그리고
    (B) 비소(As), 안티몬(Sb), 크롬(Cr), 세륨(Ce), 네오디뮴(Nd), 니오븀(Nb), 스칸듐(Sc) 및 하프늄(Hf) 중에서 어느 하나 이상의 원소
    를 포함하는 산화물 반도체.
  11. 제10항에서,
    (B)/((A)+(B))의 원자 농도비는 0.01 내지 20인 산화물 반도체.
  12. 제10항에서,
    (C) 탄탈륨(Ta) 및 이트륨(Y) 중에서 어느 하나 이상의 원소를 더 포함하는 산화물 반도체
  13. 제12항에서,
    ((B)+(C))/((A)+(B)+(C))의 원자 농도비는 0.01 내지 20인 산화물 반도체.
  14. 제10항에서,
    상기 산화물 반도체는 (A)와 (B)만을 포함하는 산화물 반도체.
  15. (A) 주석 산화물, 그리고
    (B) 비소(As), 안티몬(Sb), 크롬(Cr), 세륨(Ce), 탄탈륨(Ta), 네오디뮴(Nd), 니오븀(Nb), 스칸듐(Sc), 이트륨(Y) 및 하프늄(Hf) 중에서 어느 하나 이상의 원소
    를 포함하는 산화물 반도체.
  16. 제15항에서,
    (B)/((A)+(B))의 원자 농도비는 0.01 내지 20인 산화물 반도체.
  17. 제15항에서,
    상기 산화물 반도체는 (A)와 (B)만을 포함하는 산화물 반도체.
  18. 게이트 전극,
    소스 전극,
    상기 소스 전극과 동일한 층에 위치하는 드레인 전극,
    상기 게이트 전극과 상기 소스 전극의 사이에 위치하는 산화물 반도체, 그리고
    상기 게이트 전극과 상기 소스 전극의 사이에 위치하는 게이트 절연막
    을 포함하고,
    상기 산화물 반도체는
    (A) 아연(Zn) 및 주석(Sn) 중에서 어느 하나 이상의 원소, 그리고
    (B) 비소(As), 안티몬(Sb), 크롬(Cr), 세륨(Ce), 탄탈륨(Ta), 네오디뮴(Nd), 니오븀(Nb), 스칸듐(Sc), 이트륨(Y) 및 하프늄(Hf) 중에서 어느 하나 이상의 원소
    를 포함하는 박막 트랜지스터.
  19. 제18항에서,
    상기 게이트 전극은 상기 산화물 반도체의 아래에 위치하고, 상기 소스 전극은 상기 산화물 반도체의 위에 위치하는 박막 트랜지스터.
  20. 제18항에서,
    상기 게이트 전극은 상기 산화물 반도체의 위에 위치하고, 상기 소스 전극은 상기 산화물 반도체의 아래에 위치하는 박막 트랜지스터.
  21. 기판,
    상기 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 위치하는 게이트 절연막,
    상기 게이트 절연막 위에 위치하는 산화물 반도체,
    상기 산화물 반도체 위에 위치하고, 소스 전극을 포함하는 데이터선,
    상기 산화물 반도체 위에서 상기 소스 전극과 마주하는 드레인 전극, 그리고
    상기 데이터선 위에 위치하는 보호막
    을 포함하고,
    상기 산화물 반도체는
    (A) 아연(Zn) 및 주석(Sn) 중에서 어느 하나 이상의 원소, 그리고
    (B) 비소(As), 안티몬(Sb), 크롬(Cr), 세륨(Ce), 탄탈륨(Ta), 네오디뮴(Nd), 니오븀(Nb), 스칸듐(Sc), 이트륨(Y) 및 하프늄(Hf) 중에서 어느 하나 이상의 원소
    를 포함하는박막 트랜지스터 표시판.
  22. 제21항에서,
    상기 데이터선, 상기 소스 전극 및 상기 드레인 전극은 상기 산화물 반도체와 접촉하는 박막 트랜지스터 표시판.
  23. 제21항에서,
    상기 데이터선, 상기 소스 전극 및 상기 드레인 전극은 이중막 또는 삼중막인 박막 트랜지스터 표시판.
  24. 제21항에서,
    상기 게이트선 및 상기 게이트 전극은 이중막인 박막 트랜지스터 표시판.
  25. 제21항에서,
    상기 게이트 절연막은 이중막인 박막 트랜지스터 표시판.
KR1020100043960A 2010-05-11 2010-05-11 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판 KR20110124530A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100043960A KR20110124530A (ko) 2010-05-11 2010-05-11 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
US13/103,593 US20120112181A1 (en) 2010-05-11 2011-05-09 Oxide semiconductor, thin film transistor including the same and thin film transistor display panel including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100043960A KR20110124530A (ko) 2010-05-11 2010-05-11 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판

Publications (1)

Publication Number Publication Date
KR20110124530A true KR20110124530A (ko) 2011-11-17

Family

ID=45394261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100043960A KR20110124530A (ko) 2010-05-11 2010-05-11 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판

Country Status (2)

Country Link
US (1) US20120112181A1 (ko)
KR (1) KR20110124530A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686426B2 (en) 2012-04-02 2014-04-01 Samsung Display Co., Ltd. Thin film transistor having plural semiconductive oxides, thin film transistor array panel and display device including the same, and manufacturing method of thin film transistor
US8743307B2 (en) 2011-11-04 2014-06-03 Samsung Display Co, Ltd. Display device
US8957415B2 (en) 2012-05-21 2015-02-17 Samsung Display Co., Ltd. Thin film transistor and thin film transistor array panel including the same
US9190523B2 (en) 2011-09-22 2015-11-17 Samsung Display Co., Ltd. Oxide semiconductor, thin film transistor including the same, and thin film transistor array panel including the same
US9276078B2 (en) 2013-01-15 2016-03-01 Samsung Display Co., Ltd. Thin film transistor and display substrate having the same
US9299474B2 (en) 2010-07-30 2016-03-29 Samsung Display Co., Ltd. Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR20200012030A (ko) * 2015-09-15 2020-02-04 가부시키가이샤 리코 n형 산화물 반도체막 형성용 도포액, n형 산화물 반도체막의 제조 방법 및 전계 효과형 트랜지스터의 제조 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994019B2 (en) * 2011-08-05 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102017204B1 (ko) * 2012-11-01 2019-09-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20140132878A (ko) * 2013-05-08 2014-11-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20150011219A (ko) * 2013-07-22 2015-01-30 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 기판
US20160204126A1 (en) * 2013-08-27 2016-07-14 Joled Inc. Thin-film transistor substrate and method for fabricating the same
US9991392B2 (en) * 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20200089789A (ko) * 2019-01-17 2020-07-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006009783A2 (en) * 2004-06-17 2006-01-26 On International, Inc. Low dielectric constant zinc oxide
JP5522889B2 (ja) * 2007-05-11 2014-06-18 出光興産株式会社 In−Ga−Zn−Sn系酸化物焼結体、及び物理成膜用ターゲット
JP2009123957A (ja) * 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
JP5202094B2 (ja) * 2008-05-12 2013-06-05 キヤノン株式会社 半導体装置
JP4909323B2 (ja) * 2008-07-25 2012-04-04 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299474B2 (en) 2010-07-30 2016-03-29 Samsung Display Co., Ltd. Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
US9190523B2 (en) 2011-09-22 2015-11-17 Samsung Display Co., Ltd. Oxide semiconductor, thin film transistor including the same, and thin film transistor array panel including the same
US8743307B2 (en) 2011-11-04 2014-06-03 Samsung Display Co, Ltd. Display device
US8686426B2 (en) 2012-04-02 2014-04-01 Samsung Display Co., Ltd. Thin film transistor having plural semiconductive oxides, thin film transistor array panel and display device including the same, and manufacturing method of thin film transistor
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
US8957415B2 (en) 2012-05-21 2015-02-17 Samsung Display Co., Ltd. Thin film transistor and thin film transistor array panel including the same
US9276078B2 (en) 2013-01-15 2016-03-01 Samsung Display Co., Ltd. Thin film transistor and display substrate having the same
US9859435B2 (en) 2013-01-15 2018-01-02 Samsung Display Co., Ltd. Thin film transistor and display substrate having the same
US11195955B2 (en) 2013-01-15 2021-12-07 Samsung Display Co., Ltd. Thin film transistor and display substrate having the same
US11769834B2 (en) 2013-01-15 2023-09-26 Samsung Display Co., Ltd. Thin film transistor and display substrate having the same
KR20200012030A (ko) * 2015-09-15 2020-02-04 가부시키가이샤 리코 n형 산화물 반도체막 형성용 도포액, n형 산화물 반도체막의 제조 방법 및 전계 효과형 트랜지스터의 제조 방법

Also Published As

Publication number Publication date
US20120112181A1 (en) 2012-05-10

Similar Documents

Publication Publication Date Title
KR20110124530A (ko) 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
US9484363B2 (en) Liquid crystal display and method of manufacturing the same
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US8878181B2 (en) Oxide thin film transistor and method of fabricating the same
KR101814315B1 (ko) 박막 트랜지스터 및 그 제조 방법, 어레이 기판, 및 디스플레이 디바이스
JP6124668B2 (ja) 薄膜トランジスタ基板およびその製造方法
JP2013214701A (ja) 半導体装置、薄膜トランジスタアレイパネル及びこれを含む表示装置、並びに薄膜トランジスタの製造方法
KR20110093113A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20150060205A (ko) 산화물 박막트랜지스터 및 그 제조방법
JP2008003319A (ja) Tftアレイ基板及びその製造方法
JP6501514B2 (ja) 薄膜トランジスタ基板およびその製造方法
JP6208418B2 (ja) 酸化物半導体、これを含む薄膜トランジスタ、及び薄膜トランジスタ表示板
JP6103854B2 (ja) 薄膜トランジスタ基板
KR20160128518A (ko) 표시장치 및 그 제조방법
KR102004398B1 (ko) 표시 장치 및 그 제조 방법
JP6025595B2 (ja) 薄膜トランジスタの製造方法
US8743307B2 (en) Display device
KR101616368B1 (ko) 산화물 박막 트랜지스터의 제조방법
JP6120794B2 (ja) 薄膜トランジスタ基板およびその製造方法
KR20130129674A (ko) 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 표시판
JP6180200B2 (ja) アクティブマトリクス基板およびその製造方法
KR102201110B1 (ko) 표시 장치
JP6671155B2 (ja) 薄膜トランジスタ基板
KR20190020313A (ko) 표시 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application