KR20200089789A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200089789A
KR20200089789A KR1020190006374A KR20190006374A KR20200089789A KR 20200089789 A KR20200089789 A KR 20200089789A KR 1020190006374 A KR1020190006374 A KR 1020190006374A KR 20190006374 A KR20190006374 A KR 20190006374A KR 20200089789 A KR20200089789 A KR 20200089789A
Authority
KR
South Korea
Prior art keywords
layer
tinx
gate line
aluminum
display device
Prior art date
Application number
KR1020190006374A
Other languages
English (en)
Inventor
이동민
손상우
송도근
신상원
신현억
양수경
고경수
김상갑
이준걸
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190006374A priority Critical patent/KR20200089789A/ko
Priority to JP2019065924A priority patent/JP7294851B2/ja
Priority to US16/704,437 priority patent/US11793044B2/en
Priority to CN202010051417.6A priority patent/CN111446275A/zh
Publication of KR20200089789A publication Critical patent/KR20200089789A/ko
Priority to US18/462,522 priority patent/US20230422566A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/3211—
    • H01L51/0021—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L2251/30—
    • H01L2251/558—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하는 게이트선, 상기 게이트선의 일부를 포함하는 트랜지스터, 상기 트랜지스터와 연결된 발광 소자를 포함하고, 상기 게이트선은 알루미늄 또는 알루미늄 합금을 포함하는 제1층, 질화 티타늄을 포함하는 제2층, 금속성 질화 티타늄을 포함하는 제3층을 포함하고, 상기 금속성 질화 티타늄의 N/Ti 몰비는 0.2 내지 0.75이다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICES AND MANUFACTURING METHOD THEREOF}
본 개시는 표시 장치 및 이의 제조 방법에 관한 것으로서, 보다 구체적으로 금속성 TiNx로 캐핑된 알루미늄 배선을 포함하는 표시 장치 및 이의 제조 방법에 관한 것이다.
능동 구동형 발광 표시 장치는, 양극(정공 주입 전극), 발광층, 음극(전자 주입 전극)을 구비한 발광 소자(light emitting diode)와, 이 발광 소자를 구동하는 박막 트랜지스터를 구비한다. 양극으로부터 주입된 정공과 음극으로부터 주입된 전자가 유기 발광층 내에서 결합하여 생성된 여기자(exciton)가 여기 상태로부터 기저 상태로 떨어질 때 발생하는 에너지에 의해 발광이 이루어진다. 이러한 발광을 이용하여 표시 장치에서 표시가 이루어진다. 표시 장치는 게이트선 및 데이터선과 같은 구동 배선을 포함한다. 이러한 구동 배선은 다층 구조일 수 있으며, 각 층마다 다른 물질을 포함할 수 있다.
실시예들은 배선의 힐락, 계면에서의 확산 및 세정 공정에서 언더컷을 방지하고 제조 공정 중 파티클 발생을 감소시킨 표시 장치 및 이의 제조 방법을 제공하기 위한 것이다.
본 발명의 일 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하는 게이트선, 상기 게이트선의 일부를 포함하는 트랜지스터, 상기 트랜지스터와 연결된 발광 소자를 포함하고, 상기 게이트선은 알루미늄 또는 알루미늄 합금을 포함하는 제1층, 질화 티타늄을 포함하는 제2층, 금속성 질화 티타늄을 포함하는 제3층을 포함하고, 상기 금속성 질화 티타늄의 N/Ti 몰비는 0.2 내지 0.75이다.
상기 제2층의 질화 티타늄의 N/Ti 몰비는 0.8 내지 1.2일 수 있다.
상기 제1층의 알루미늄 합금은 Ni, La, Nd 및 Ge 중 적어도 하나 이상을 포함할 수 있다.
상기 알루미늄 합금 중 알루미늄이 아닌 물질의 함량은 1 몰% 미만일 수 있다.
상기 제2층의 두께는 50Å 내지 400Å일 수 있다.
상기 제3층의 두께는 200Å 내지 1200Å일 수 있다.
상기 제1층이 상기 제3층보다 상기 기판에 가깝게 위치할 수 있다.
상기 제3층에 포함된 티타늄의 함량이 상기 제2층에 포함된 티타늄의 함량보다 더 클 수 있다.
상기 게이트선은 티타늄 단일물질로 이루어진 층을 포함하지 않을 수 있다.
본 발명의 다른 일 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하는 게이트선, 상기 게이트선의 일부를 포함하는 트랜지스터, 상기 트랜지스터와 연결된 발광 소자를 포함하고, 상기 게이트선은 알루미늄 또는 알루미늄 합금을 포함하는 제1층, 금속성 질화 티타늄을 포함하는 제3층을 포함하고, 상기 금속성 질화 티타늄의 N/Ti 몰비는 0.2 내지 0.75이다.
상기 제3층의 두께는 200Å 내지 1200Å일 수 있다.
상기 제1층의 알루미늄 합금은 Ni, La, Nd 및 Ge 중 적어도 하나 이상을 포함하고, 상기 알루미늄 합금 중 알루미늄이 아닌 물질의 함량은 1 몰% 미만일 수 있다.
본 발명의 다른 일 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하는 게이트선. 상기 게이트선과 절연되어 위치하는 데이터선, 상기 게이트선 및 데이터선의 일부를 포함하는 트랜지스터, 상기 트랜지스터와 연결된 발광 소자를 포함하고, 상기 게이트선 및 데이터선 중 하나 이상은 알루미늄 또는 알루미늄 합금을 포함하는 제1층, 질화 티타늄을 포함하는 제2층, 금속성 질화 티타늄을 포함하는 제3층을 포함하고, 상기 금속성 질화 티타늄의 N/Ti 몰비는 0.2 내지 0.75이고, 상기 제3층에 포함된 티타늄의 함량이 상기 제2층에 포함된 티타늄의 함량보다 더 크다.
상기 제2층의 질화 티타늄의 N/Ti 몰비는 0.8 내지 1.2일 수 있다.
상기 제1층의 알루미늄 합금은 Ni, La, Nd 및 Ge 중 적어도 하나 이상을 포함하고, 상기 알루미늄 합금 중 알루미늄이 아닌 물질의 함량은 1 몰% 미만일 수 있다.
상기 제2층의 두께는 50Å 내지 400Å일 수 있다.
상기 제3층의 두께는 200Å 내지 1200Å일 수 있다.
상기 제1층이 상기 제3층보다 상기 기판에 가깝게 위치할 수 있다.
상기 게이트선 또는 데이터선 중 하나 이상은 티타늄 단일물질로 이루어진 층을 포함하지 않을 수 있다.
본 발명의 다른 일 실시예에 따른 표시 장치는 알루미늄 또는 알루미늄 합금을 증착하여 제1층을 형성하는 단계, 챔버 내에 N2를 공급하면서 Ti 타겟을 이용하여 TiNx를 포함하는 제2층을 형성하는 단계, 챔버 내에 N2를 공급하면서 Ti 타겟을 이용하여 금속성 TiNx를 포함하는 제3층을 형성하는 단계를 포함하고, 상기 제3층을 형성하는 단계에서 N2의 공급 유량은 10 sccm 내지 45 sccm이다.
상기 제2층을 형성하는 단계에서 N2의 공급 유량은 60 sccm 이상일 수 있다.
상기 제2층을 형성하는 단계에서, N/Ti의 몰비가 0.8 내지 1.2인 TiNx가 형성될 수 있다.
상기 제3층을 형성하는 단계에서 N/Ti의 몰비가 0.2 내지 0.75인 TiNx가 형성될 수 있다.
상기 제2층을 형성하는 단계와 상기 제3층을 형성하는 단계는 연속적으로 이루어질 수 있다.
실시예들에 따르면, 배선의 힐락, 계면에서의 확산 및 세정 공정에서 언더컷을 방지하고 제조 공정 중 파티클 발생을 감소시킨 표시 장치 및 이의 제조 방법을 제공한다.
도 1은 본 실시예에 따른 표시 장치에서 게이트선의 단면을 간략히 도시한 것이다.
도 2는 알루미늄 표면에 힐락이 발생한 이미지이다.
도 3은 Al/Ti 구조의 배선에 대하여 열처리 전후의 저항을 비교한 것이다.
도 4는 Ti/Al/Ti 구조의 배선 단면을 도시한 것이다.
도 5는 배선의 영역별로 Ti 및 Al등의 함량을 도시한 것이다.
도 6은 Al/Ti 구조의 배선에 대하여 HF를 이용한 세정 공정 후 이미지이다.
도 7은 Al/TiNx 구조의 배선에 대하여 HF를 이용한 세정 공정 후 이미지이다.
도 8은 누적 매수 증가에 따른 챔버 내의 파티클 수를 도시한 것이다.
도 9는 파티클에 의한 불량을 도시한 것이다.
도 10은 Al/Ti 구조를 갖는 배선에 HF 세정 공정을 진행한 후 단면을 도시한 것이다.
도 11 내지 도 13은 Al/ 금속성 TiNx 구조를 갖는 배선에 대하여 HF 세정 공정을 진행한 후 단면을 도시한 것이다.
도 14는 금속성 TiNx 형성 과정에서 챔버 내의 N2 Gas 함량에 따른 TiNx의 특성을 도시한 것이다.
도 15는 Ti 단독으로 증착하는 경우(Ti), TiNx층을 증착하는 경우(TiNx), 그리고 금속성 TiNx를 증착하는 경우(metallic-TiNx)의 누적 매수에 따른 파티클 수를 나타낸 것이다.
도 16은 Al(Al)/ TiNx(TN)/ 금속성 TiNx(mTN) 구조를 갖는 배선에서 각 층의 두께 및 N의 함량을 다르게 하여 면저항을 측정한 결과를 도시한 것이다.
도 17은 Al/TiN 구조를 갖는 배선 및 Al/Ti 구조의 배선에서 세정 횟수에 따른 면저항을 도시한 것이다.
도 18은 본 발명의 다른 일 실시예에 따른 게이트선을 도시한 것이다.
도 19는 본 발명의 다른 일 실시예에 따른 표시 장치의 데이터선을 도시한 것이다.
도 20은 본 발명의 다른 일 실시예에 따른 표시 장치의 데이터선을 도시한 것이다.
도 21은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 22는 도 21의 XXII-XXII'선을 따라 잘라 도시한 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
본 발명은 게이트선 또는 데이터선이 알루미늄 또는 알루미늄 합금인 제1층/ N-rich한 TiNx를 포함하는 제2층/ Ti-rich한 금속성 TiNx를 포함하는 제3층의 구조, 또는 알루미늄 또는 알루미늄 합금인 제1층/ Ti-rich한 금속성 TiNx를 포함하는 제2층의 구조를 갖는 표시 장치 및 이의 제조 방법에 대한 것이다.
그러면 이하에서 도면을 참고로 하여 본 발명의 일 실시예에 따른 표시 장치에 대하여 설명한다.
도 1은 본 실시예에 따른 표시 장치에서 게이트선(121)만을 도시한 것이다. 도 1을 참고로 하면 본 실시예에 따른 게이트선(121)은 제1층(121a), 제2층(121b) 및 제3층(121c)을 포함한다. 제1층(121a)은 제3층(121c)보다 기판에 가깝에 위치한다.
제1층(121a)은 알루미늄 또는 알루미늄 합금일 수 있다. 본 실시예에 따른 표시 장치는 500 ppi 이상의 고해상도를 갖는 표시 장치일 수 있다. 이러한 고해상도의 표시 장치의 경우, scan delay를 감소시키는 것이 중요하다. 몰리브덴을 포함하는 게이트선의 경우 저항이 약 0.55Ω/sq로, 알루미늄의 저항인 0.15Ω/sq에 비하여 높다. 이렇게 게이트선(121)이 몰리브덴을 포함하는 경우 scan full swing이 불가능하며, 표시 장치에서 가로줄이 시인되고 및 랜덤 얼룩이 증가하게 된다. 그러나 본 실시예에 따른 게이트선(121)은 몰리브덴 대신에 저항이 낮은 알루미늄 또는 알루미늄 합금을 포함하는 바, scan full swing이 가능하고, 얼룩 보상 시간을 확보할 수 있다. 따라서 표시 품질을 개선할 수 있다.
제1층(121a)은 알루미늄 또는 알루미늄 합금일 수 있다. 알루미늄 합금은, 알루미늄에 Ni, La, Nd 및 Ge 중 적어도 하나 이상을 포함할 수 있다. 다만, 알루미늄 합금 중 알루미늄이 아닌 물질의 함량은 1 몰% 이하일 수 있다.
이렇게 제1층(121a)이 알루미늄 합금을 포함하는 경우 알루미늄만을 포함하는 경우에 비하여 힐락이 발생하는 것을 방지할 수 있다.
알루미늄으로 게이트선을 형성하는 경우 후속 어닐링 과정에서 힐락이 발생할 수 있다. 어닐링은 약 400도씨 내지 약 580도씨에서 진행되는데 이러한 가열에 의해 알루미늄 표면에 복수개의 돌기(=힐락)이 형성된다. 도 2는 알루미늄 표면에 힐락이 발생한 이미지이다. 그러나 알루미늄 합금을 사용하는 경우 게이트선의 내열성이 증가하게 되고, 힐락 발생을 방지할 수 있다. 다만 알루미늄 합금 중 알루미늄이 아닌 물질의 함량이 1몰% 초과인 경우 배선의 저항이 증가하는 바 바람직하지 않다.
제2층(121b)은 n-rich한 TiNx를 포함한다. 본 명세서에서 TiNx에 포함된 x는 1 내지 4일 수 있다. 본 실시예에서, 제2층(121b)의 TiNx의 N/Ti의 몰비는 0.8 내지 1.2일 수 있다. 즉, 제2층(121b)의 TiNx는 Ti에 비하여 N이 많이 포함되어 N-rich 한 특성을 갖는다. 제2층(121b)의 두께는 50Å 내지 400 Å 일 수 있다.
제2층(121b)은 알루미늄 또는 알루미늄 합금으로 이루어진 제1층(121a)을 캐핑하여 알루미늄의 힐락이 발생하는 것을 막는다. 다만 제2층(121b)이 Ti만을 포함하는 경우 알루미늄을 포함하는 제1층(121a)과 티타늄을 포함하는 제2층(121b)의 계면에서 확산이 발생하여 합금이 형성된다. 따라서 저항이 증가한다.
도 3은 Al/Ti 구조의 배선에 대하여 열처리 전후의 저항을 비교한 것이다. 도 3을 참고로 하면, 열처리 전에 비하여 열처리 후 배선의 저항이 현저하게 증가하는 것을 확인할 수 있다. 이는 알루미눔과 티타늄 계면에 알루미늄과 티타늄의 확산으로 인한 합금이 형성되었기 때문이다. 도 4는 Ti/Al/Ti 구조의 배선 단면을 도시한 것이다. 도 4에서 점선으로 도시한 부분은 계면에서 확산이 이루어진 부분이다. 즉, 도 4에서 확인할 수 있는 바와 같이, 알루미늄을 티타늄으로 캐핑하는 경우 경계면에서 확산이 일어난다.
도 5는 배선의 영역별로 Ti 및 Al등의 함량을 도시한 것이다. 도 5를 참고로 하면 알루미늄과 티타늄의 경계 영역(점선으로 도시한 부분)에서 확산이 일어나 함량비가 유사해지는 것을 확인할 수 있었다. 즉, 알루미늄으로 이루어진 제1층(121a)위에 티타늄으로 이루어진 제2층(121b)이 위치하는 경우, 알루미늄와 티타늄의 계면에서 확산이 일어나서 저항이 증가하는 것을 확인할 수 있다.
그러나 본 실시예에 따른 게이트선은 알루미늄으로 이루어진 제1층(121a) 위에 TiNx으로 이루어진 제2층(121b)이 위치한다. TiNx에서 N/Ti의 몰비는 0.8 내지 1.2일 수 있다. 즉 제2층(121b)은 N-rich한 TiNx를 포함한다. 따라서 TiNx와 Al 계면에서 티타늄과 알루미늄의 확산을 억제할 수 있다. 티타늄을 단독으로 포함하는 경우 금속인 티타늄과 금속인 알루미늄 사이의 확산이 발생하지만, 본 실시예의 경우 비금속인 N의 함량이 더 많은 TiNx를 포함하는바, 티타늄과 알루미늄의 계면에서의 확산을 억제할 수 있다.
또한 Al/Ti의 구조를 갖는 배선의 경우 세정공정에서 HF에 의해 Al/Ti 배선의 손상이 발생한다. 배선 형성 후 표면에 형성된 산화물 등을 제거하기 위하여 세정액을 이용한 세정 공정이 진행된다. 이러한 세정액은 HF를 포함하고 있다. 이러한 HF 세정액은 접촉 구멍에 의해 노출된 Ti/Al 배선 표면을 식각한다. 그러나 본 실시예에 따른 게이트선은 제2층(121b)으로 Ti 대신 TiN을 포함하는 바 세정공정에서 배선이 손상되는 것을 막을 수 있다.
도 6은 Al/Ti 구조의 배선에 대하여 HF를 이용한 세정 공정 후 이미지이다. 도 7은 Al/TiNx 구조의 배선에 대하여 HF를 이용한 세정 공정 후 이미지이다. 도 6 및 도 7에서 원형으로 표시된 것은 접촉 구멍이고, 접촉 구멍을 통해 배선의 상면이 노출되어 있다. 도 6을 참고로 하면, Al/Ti 구조의 배선의 경우 HF를 이용한 세정 공정 후 티타늄 및 알루미늄이 식각되어 손상되는 것을 확인할 수 있다. 도 6에서 손상된 부분은 얼룩덜룩하게 시인되었다. 그러나 도 7을 참고로 하는 경우 Al/TiNx 구조의 배선은 HF를 이용한 세정 공정 후에도 배선의 표면이 손상되지 않음을 확인할 수 있었다.
제2층(121b)의 두께는 50Å 내지 400 Å 일 수 있다. 제2층(121b)의 두께가 50 Å 미만인 경우 힐락 형성을 충분히 예방하지 못할 수 있으며, 제1층(121a)과 제2층(121b)의 경계에서 확산이 일어날수 있다. 또한 제2층(121b)의 두께가 400 Å 이상인 경우 생산성이 감소되어 바람직하지 않다.
다음, 제3층(121c)은 금속성 TiNx를 포함할 수 있다. 본 명세서에서, 금속성 TiNx는 Ti의 함량이 높아 금속과 같은 특성을 나타내는 물질을 가리킨다. 금속성 TiNx에서 N/Ti의 비율은 0.2 내지 0.75일 수 있다. 또는, 보다 구체적으로, 제3층(121c)에서 금속성 TiNx 중 N/Ti의 몰비는 0.2 내지 0.5일 수 있다. 제3층(121c)에서 티타늄의 함량이 질소의 함량보다 더 많을 수 있으며, 이 경우 금속성 TiNx는 금속 특성을 더 많이 나타낼 수 있다.
배선 형성을 위한 스퍼터링 공정에서 Ti 타겟을 이용하여 TiNx층을 형성한다. 이때 N은 비활성 기체 N2의 형태로 챔버 내부로 공급된다. 즉 Ti 타겟에서 튀어나온 Ti 원자들은 챔버 내부에 위치하는 N2와 충돌하여, TiNx 상태로 증착되게 된다. 이렇게 챔버 내부에 N2을 공급하는 경우, 배선의 제조 매수가 증가함에 따라 챔버 내부에 파티클이 많아지고 이는 불량을 유발할 수 있다.
도 8은 누적 매수 증가에 따른 챔버 내의 파티클 수를 도시한 것이다. 도 8을 참고로 하면, 누적 매수가 20을 넘어가는 경우 파티클의 수가 급격히 증가하는 것을 확인할 수 있다. 도 9는 이러한 파티클에 의한 불량을 나타낸 것이다. 도 9에 도시한 바와 같이 내부에 파티클이 일정 수 이상으로 존재하는 경우 파티클에 의해 다양한 형상의 불량이 나타나는 것을 확인할 수 있었다.
다시 도 8을 참고로 하면, 이러한 챔버 내의 파티클을 제거하기 위하여 N의 주입 없이 Ti만을 증착하는 Ti dummy 공정이 진행될 수 있다. 도 8을 참고하면 Ti dummy 공정 진행 후 챔버 내의 파티클이 감소하는 것(64 -> 13)을 확인할 수 있다. 그러나 제조 공정 중 Ti dummy 공정을 진행하는 경우 생산성이 저하되고 생산 효율이 저하되는 문제점이 있다.
그러나 본 실시예에 따른 게이트선은 TiNx를 포함하는 제2층(121b)위에 금속성 TiNx로 이루어진 제3층(121c)을 포함한다. 금속성 TiNx는 N/Ti의 비율이 0.2 내지 0.75로 Ti의 함량이 높아 금속의 특징을 나타낸다. 따라서, Ti 만을 증착하는 Ti dummy 공정을 생략할 수 있다. 즉 N-rich한 TiNx를 포함하는 제2층(121b)을 제조한 후 금속성 TiNx를 증착하는 경우, Ti dummy 공정과 유사하게 챔버 내의 파티클이 제거된다. Ti dummy 공정의 경우 공정 동안 생산이 중단되어 생산성이 저하되지만, Ti-rich한 금속성 TiNx를 증착하는 공정을 포함하는 경우 생산을 중단하지 않으면서 챔버 내의 파티클을 제거할 수 있다. 따라서 생산성 저하를 막을 수 있다.
또한, 금속성 TiNx를 포함하는 제3층(121c)을 포함하는 게이트선(121)은 HF 세정 공정에 의한 언더컷 발생을 막을 수 있다. 도 10은 Al/Ti 구조를 갖는 배선에 HF 세정 공정을 진행한 후 단면을 도시한 것이다. 도 11 내지 도 13은 Al/ 금속성 TiNx 구조를 갖는 배선에 대하여 HF 세정 공정을 진행한 후 단면을 도시한 것이다.
도 11 내지 도 13은 TiNx 중 N의 함량이 상이한 실시예로, TiNx 제조 과정에서 투입되는 N2 기체의 공급 유량을 각 이미지 하단에 기재하였다. N2 기채의 공급 유량이 클수록 TiNx에서 N의 함량이 높은 것을 의미한다.
도 10을 참고로 하면 Al/Ti 구조를 갖는 배선에 HF 세정 공정을 진행하게 되면 세정액에 의한 언더컷이 발생한다. 도 10에서 언더컷이 발생한 부분은 점선으로 도시하였다. 즉 접촉 구멍 내부로 세정액이 침투하고, 이러한 세정액은 접촉 구멍의 측면을 따라 침투하면서 Al/Ti 배선을 식각한다. 따라서 접촉 구멍이 아닌 부분에서도 배선이 식각되는 언더컷이 발생한다.
그러나 도 11 내지 도 13을 참고로 하면, 금속성 TiNx로 캐핑된 배선의 경우 언더컷이 나타나지 않음을 확인할 수 있었다.
도 11을 참고로 하면, 챔버 내에 N2가 10 sccm 유입된 경우 언더컷은 발생하지 않았으나 배선 표면에 HF에 의한 경미한 손상이 나타났다. 이는 도 11에서 울퉁불퉁한 표면으로 나타났다. 그러나 도 12 및 도 13을 참고로 하면, 챔버 내에 N2가 각각 20 sccm, 30 sccm 유입되는 경우 배선의 표면이 손상되지 않고 언더컷 또한 발생하지 않음을 확인할 수 있었다.
도 14는 금속성 TiNx 형성 과정에서 챔버 내의 N2 Gas 함량에 따른 TiNx의 특성을 도시한 것이다. 도 14의 가로축은 챔버내로 공급되는 N2 Gas의 함량이고, 오른쪽 세로축은 증착되는 TiNx막의 N/Ti 비율이다. 왼쪽 세로축은 초당 증착 속도 및 면저항을 나타낸 것이다.
도 14를 참고로 하면, N2 가스의 공급량이 10 sccm 내지 45 sccm일 때, N/Ti 몰비가 0.21 내지 0.76임을 확인할 수 있었다. 또한, N/Ti 몰비가 0.21 내지 0.76일때의 면저항이 일정한 수치를 나타냄을 확인할 수 있었다. 도 14에 음영으로 도시된 영역이 금속성 TiNx에 해당하는 영역이다. 즉 도 14에 음영으로 도시된 영역인 N/Ti의 몰비가 0.21 내지 0.76인 영역에서, TiNx가 금속의 특징을 나타내는 것을 확인할 수 있다.
도 15는 Ti 단독으로 증착하는 경우(Ti), TiNx층을 증착하는 경우(TiNx), 그리고 금속성 TiNx를 증착하는 경우(metallic-TiNx)의 누적 매수에 따른 파티클 수를 나타낸 것이다. 각 층은 1000Å씩 증착하였다. 도 15를 참고로 하면 Ti를 단독으로 증착하는 경우 누적 매수가 증가하더라도 파티클 수가 증가하지 않는 것을 확인할 수 있었다. 또한, TiNx를 증착하는 경우 누적 매수 증가에 따라 파티클 수가 급격하게 증가하는 것을 확인할 수 있었다. 그러나 금속성 TiNx의 경우 누적 매수가 증가하더라도 파티클 수가 급격하게 증가하지 않는 것을 확인할 수 있었다. 따라서, 기존 Ti dummy 증착 공정 대신에 금속성 TiNx를 증착하는 공정을 통해서도 챔버 내의 파티클을 안정적으로 제거할 수 있음을 확인할 수 있었다.
제3층(121c)의 두께는 200 Å 내지 1200 Å일 수 있다. 제3층(121c)의 두께가 200 Å 미만인 경우 HF 세정액으로부터 하부의 제2층(121b) 및 제1층(121a)을 충분하게 보호하지 못할 수 있다. 제3층(121c)의 두께가 1200Å 이상인 경우 생산성이 감소되어 바람직하지 않다.
도 16은 Al(Al)/ TiNx(TN)/ 금속성 TiNx(mTN) 구조를 갖는 배선에서 각 층의 두께 및 N의 함량을 다르게 하여 면저항을 측정한 결과를 도시한 것이다. 도 16에서 TN 뒤에 기재된 숫자는 TiNx층의 두께(Å)를 의미하며, mTN 뒤에 표시된 숫자는 N2의 주입량(sccm)을 나타낸다.
도 16을 참고로 하면 제3층(121c)인 금속성 TiNx의 N2 함량이 10 sccm인 경우 어닐링 전후의 면저항이 증가하는 것을 확인할 수 있었다. 그러나 금속성 TiNx 중 N2 함량이 30 sccm 이상인 경우 제2층(121b)의 두께와 상관없이 어닐링 후 면저항이 증가하지 않는 것을 확인할 수 있었다.
도 17은 Al/TiN 구조를 갖는 배선에서 세정 횟수에 따른 면저항을 도시한 것이다. 도 17에서 TiN 뒤에 기재된 숫자는 두께(Å)을 의미한다. 도 17을 참고로 하면, Al/Ti 구조에 비하여 Al/TiN구조가 세정 공정을 반복하더라도 면저항이 달라지지 않는 것을 확인할 수 있었다. 즉 세정 공정에 의한 배선의 손상을 방지할 수 있는 것을 확인할 수 있었다. 그러나 Al/Ti 구조는 세정 공정이 반복됨에 따라 면저항이 현저하게 증가하였다.
이상과 같이 본 실시예에 따른 표시 장치의 게이트선(121)은 알루미늄 또는 알루미늄 합금을 포함하는 제1층(121a), N-rich 한 TiNx를 포함하는 제2층(121b), Ti-rich한 금속성 TiNx를 포함하는 제3층(121c)을 포함한다. 알루미늄 또는 알루미늄 합금을 포함하는 제1층(121a)에 의해 게이트선의 저항을 감소시켜 스캔 delay를 예방할 수 있고, 알루미늄 합금을 사용하는 경우 힐락 발생을 예방할 수 있다. 또한, N-rich 한 TiNx를 포함하는 제2층(121b)에 의해 알루미늄의 힐락 발생을 예방할 수 있고, 제1층(121a)과 제2층(121b)의 경계면에서의 알루미늄 및 티타늄 확산에 의한 저항 증가를 예방할 수 있다. 또한, 세정액에 의해 제1층(121a)이 손상되는 문제를 예방할 수 있다. 또한, Ti-rich한 금속성 TiNx를 포함하는 제3층(121c)에 의해 세정액에 의해 언더컷이 발생하던 문제를 예방할 수 있고, 배선 증착 과정에서 누적 매수가 증가하더라도 챔버 내의 파티클이 증가하지 않아 파티클에 의한 불량을 예방할 수 있다.
그러면 이하에서 본 발명의 다른 일 실시예에 따른 게이트선(121)에 대하여 설명한다. 도 18은 본 발명의 다른 일 실시예에 따른 게이트선(121)을 도시한 것이다. 도 18을 참고로 하면, 본 실시예에 따른 게이트선(121)은 알루미늄 또는 알루미늄 합금을 포함하는 제1층(121a) 및 Ti-rich한 금속성 TiNx를 포함하는 제3층(121c)을 포함한다. 즉 도 18의 실시예에 따른 게이트선은 도 1의 실시예에 따른 게이트선에서 제2층(121b)이 생략된 것을 제외하고 실질적으로 동일하다. 동일한 구성요소에 대하여 구체적인 설명은 생략하며, 도 1에 대한 설명이 준용된다.
즉, 본 실시예의 제1층(121a)에서 알루미늄 합금은, 알루미늄에 Ni, La, Nd, Ge 중 적어도 하나 이상을 포함할 수 있다. 다만, 알루미늄 합금 중 알루미늄이 아닌 물질의 함량은 1 몰% 이하일 수 있다. 또한, 제3층(121c)은 N/Ti의 비율이 0.2 내지 0.75인 금속성 TiNx를 포함하며 두께가 200Å 내지 1200Å일 수 있다. 이렇게 제2층(121b)을 포함하지 않더라도 제3층(121c)에 의해 힐락 형성을 방지할 수 있으며, 세정액에 의한 손상 및 언더컷을 방지할 수 있다. 본 실시예는 도 1의 실시예에 비하여 제조 공정이 간단하며 제2층(121b)을 포함하지 않는바, 제조시 챔버 내에서 파티클의 수를 보다 감소시킬 수 있다. 따라서, 파티클에 의한 불량을 예방할 수 있다.
이상에서는 게이트선(121)이 Al/ N-rich TiNx/ Ti-rich 금속성 TiNx의 3층 구조 또는 Al/ Ti-rich 금속성 TiNx의 2층 구조로 이루어진 경우를 설명하였으나 상기와 같은 적층 구조는 게이트선(121)에만 제한되는 것은 아니다. 즉 이러한 3층 구조 또는 2층 구조는 데이터선(171)에도 적용될 수 있다.
도 19는 본 발명의 다른 일 실시예에 따른 표시 장치의 데이터선(171)을 도시한 것이다. 도 19를 참고로 하면, 데이터선(171)은 알루미늄 또는 알루미늄 합금을 포함하는 제1층(171a), N-Rich한 TiNx를 포함하는 제2층(171b) 및 Ti-rich한 금속성 TiNx를 포함하는 제3층(171c)을 포함한다.
도 20은 다른 일 실시예에 따른 표시 장치의 데이터선(171)을 도시한 것이다. 도 20을 참고로 하면, 데이터선(171)은 알루미늄 또는 알루미늄 합금을 포함하는 제1층(171a), Ti-rich한 금속성 TiNx를 포함하는 제3층(171c)을 포함한다.
도 19 및 도 20에서, 데이터선(171)의 제1층(171a), 제2층(171b) 및 제3층(171c)에 대한 설명은 도 1에서 게이트선(121)의 제1층(121a), 제2층(121b) 및 제3층(121c)에 대한 설명과 동일하다. 동일한 내용에 대하여 구체적인 설명은 생략한다. 즉, 데이터선(171)의 제1층(171a)은 알루미늄 또는 알루미늄 합금을 포함할 수 있다. 알루미늄 합금은, 알루미늄에 Ni, La, Nd, Ge 중 적어도 하나 이상을 포함할 수 있으며, 알루미늄 합금 중 알루미늄이 아닌 물질의 함량은 1 몰% 이하일 수 있다. 제2층(171b)은 N/Ti의 몰비가 0.8 내지 1.2인 TiNx를 포함하며, 제2층(171b)의 두께는 50Å 내지 400 Å 일 수 있다. 제3층(171c)은 N/Ti의 비율이 0.2 내지 0.75인 금속성 TiNx를 포함하며 두께가 200Å 내지 1200Å일 수 있다.
이러한 도 19 또는 도 20의 구조를 갖는 데이터선(171)의 효과 또한 앞서 설명한 바와 동일하다. 즉, 알루미늄 또는 알루미늄 합금을 포함하는 제1층(171a)에 의해 데이터선의 저항을 감소시켜 신호 delay를 예방할 수 있다. 또한, N-rich 한 TiNx를 포함하는 제2층(171b)에 의해 알루미늄의 힐락 발생을 예방할 수 있고, 제1층(171a)과 제2층(171b)의 경계면에서의 확산 및 이로 인한 저항 증가를 방지할 수 있다. 또한, T-rich한 금속성 TiNx를 포함하는 제3층(171c)에 의해 세정액에 의해 언더컷이 발생하던 문제를 예방할 수 있고, 배선 증착 과정에서 누적 매수가 증가하더라도 챔버 내의 파티클이 증가하지 않아 파티클에 의한 불량을 예방할 수 있다.
그러면 이하에서 본 발명 일 실시예에 따른 게이트선(121)의 제조 방법에 대하여 설명한다.
본 실시예에 따른 게이트선(121)의 제조 방법은 알루미늄 또는 알루미늄 합금인 제1층을 형성하는 단계, 챔버 내에 N2를 공급하면서 Ti 타겟을 이용하여 TiNx를 포함하는 제2층을 형성하는 단계, 및 챔버 내에 N2를 공급하면서 Ti 타겟을 이용하여 금속성 TiNx를 포함하는 제3층을 형성하는 단계를 포함한다. 상기 제2층을 형성하는 단계에서, N2의 공급 유량은 60 sccm 이상일 수 있다. 또한, 상기 제3층을 형성하는 단계에서, N2의 공급 유량은 10 sccm 내지 45 sccm 일 수 있다.
상기 제2층을 형성하는 단계에서, N/Ti의 몰비가 0.8 내지 1.2인 N-rich TiNx층이 형성되고, 상기 제3층을 형성하는 단계에서 N/Ti의 비율이 0.2 내지 0.75인 금속성 Ti-rich TiNx층이 형성될 수 있다.
본 실시예에서, N-rich한 TiNx층과 Ti-rich한 TiNx층은 연속적인 공정으로 형성된다. N-rich한 TiNx층을 형성하는 과정에서 챔버 내로 N2 기체가 다량 유입되고, 이러한 N2 기체에 의해 챔버 내에 파티클이 증가할 수 있다. 그러나 본 실시예에 따른 게이트선의 제조 방법은 이후 Ti-rich한 TiNx층을 형성하는바 본 공정에서 챔버 내의 파티클의 수를 감소시킬 수 있다. 따라서 파티클에 의한 배선의 불량을 예방할 수 있으며, 파티클 수 감소를 위한 별도의 Ti-dummy 증착 공정이 요구되지 않는바 생산성을 증가시킬 수 있다.
그럼 이하에서, 본 발명의 일 실시예에 따른 게이트선(121) 또는 데이터선(171)이 적용된 표시 장치의 구체적인 구조에 대하여 도면을 참고로 하여 상세하게 설명한다. 다만 하기 구조는 일 예시일 뿐으로 본 발명이 이에 제한되는 것이 아니며, 본 발명은 게이트선(121) 및 데이터선(171)을 포함하는 발광 표시 장치라면 제한 없이 적용될 수 있다.
도 21은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다. 도 22는 도 21의 XXII-XXII’선을 따라 잘라 도시한 단면도이다.
도면에서는 표시 영역의 각 화소에 두 개의 박막 트랜지스터(thin film transistor, TFT)(T1, T2)와 하나의 축전 소자(C1)를 구비하는 2Tr-1Cap 구조의 능동 구동(activematrix, AM)형 발광 표시 장치를 도시하고 있으나, 본 발명 및 본 실시예가 이에 한정되는 것은 아니다.
따라서 발광 표시 장치는 하나의 화소에 셋 이상의 트랜지스터와 둘 이상의 축전 소자를 구비할 수 있으며, 별도의 배선이 더 형성되어 다양한 구조를 가질 수 있다. 여기서, 화소는 화상을 표시하는 최소 단위를 말하며, 표시 영역은 복수의 화소들을 통해 화상을 표시한다.
도 21 및 도 22를 참조하면, 본 실시예에 따른 발광 표시 장치는 기판(110)에 위치하는 복수의 화소 각각에 형성된 스위칭 박막 트랜지스터(T1), 구동 박막 트랜지스터(T2), 축전 소자(C1), 그리고 발광 소자(E1)를 포함한다. 기판(110)에는 일 방향을 따라 배치되는 게이트선(121)과, 게이트선(121)과 절연 교차되는 데이터선(171) 및 공통 전원선(172)이 위치한다. 여기서, 각 화소는 게이트선(121), 데이터선(171) 및 공통 전원선(172)을 경계로 정의될 수 있으나, 반드시 이에 한정되는 것은 아니다.
유기 발광 소자(E1)는, 제1 전극(191)과, 제1 전극(191) 상에 형성된 발광 소자층(370)과, 이 발광 소자층(370) 상에 형성된 제2 전극(270)을 포함한다.
여기서 제1 전극(191)이 정공 주입 전극인 양극이며, 제2 전극(270)이 전자 주입 전극인 음극이 된다. 그러나 본 발명이 이에 한정되는 것은 아니며, 발광 표시 장치의 구동 방법에 따라 제1 전극(191)이 음극이 되고, 제2 전극(270)이 양극이 될 수도 있다. 제1 전극(191)은 화소 전극일 수 있고, 제2 전극(270)은 공통 전극일 수 있다.
발광 소자층(370)은 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층 중 하나 이상을 포함할 수 있다. 이 중 발광층은 유기 발광층을 포함할 수 있으며, 주입된 정공과 전자가 결합하여 생성된 엑시톤(exciton)이 여기 상태로부터 기저 상태로 떨어질 때 발광이 이루어진다. 또는 발광층은 양자점을 포함할 수도 있다.
축전 소자(C1)는 층간 절연막(160)을 사이에 두고 배치된 한 쌍의 축전판(158, 178)을 포함한다. 여기서, 층간 절연막(160)은 유전체가 된다. 축전 소자(C1)에 축적된 전하와 한 쌍의 축전판(158, 178) 사이의 전압에 의해 축전 용량이 결정된다.
스위칭 박막 트랜지스터(T1)는, 스위칭 반도체층(151), 스위칭 게이트 전극(122), 스위칭 소스 전극(176), 및 스위칭 드레인 전극(177)을 포함한다. 구동 박막 트랜지스터(T2)는 구동 반도체층(155), 구동 게이트 전극(124), 구동 소스 전극(173) 및 구동 드레인 전극(175)을 포함한다.
스위칭 박막 트랜지스터(T1)는 발광시키고자 하는 화소를 선택하는 스위칭 소자로 사용된다. 스위칭 게이트 전극(122)은 게이트선(121)에 연결되고, 스위칭 소스 전극(176)은 데이터선(171)에 연결된다. 스위칭 드레인 전극(177)은 스위칭 소스 전극(176)으로부터 이격 배치되며 어느 한 축전판(158)과 연결된다.
구동 박막 트랜지스터(T2)는 선택된 화소 내의 유기 발광 소자(E1)의 발광 소자층(370)을 발광시키기 위한 구동 전원을 제1 전극(191)에 인가한다. 구동 게이트 전극(124)은 스위칭 드레인 전극(177)과 연결된 축전판(158)에 연결된다. 구동 소스 전극(173) 및 다른 한 축전판(178)은 각각 공통 전원선(172)에 연결된다.
구동 드레인 전극(175)이 접촉 구멍(185)을 통해 제1 전극(191)에 연결된다.
도 21과 함께 도 22를 참조하여, 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 좀더 상세하게 설명하면 다음과 같다.
기판(110)위에 버퍼층(111)이 위치한다. 기판(110)은 유리, 석영, 세라믹, 플라스틱 등으로 이루어질 수 있다. 버퍼층(111)은 실리콘 나이트라이드(SiNx), 실리콘옥사이드(SiO2), 실리콘옥시나이트라이드(SiOxNy) 등으로 이루어질 수 있으나 이에 제한되는 것은 아니다. 상기 x,y는 각각 1 내지 5일 수 있다.
버퍼층(111) 위에 구동 반도체층(155)이 형성된다. 구동 반도체층(155)은 다결정 실리콘막, 비정질 실리콘막 등의 다양한 반도체 물질로 이루어질 수 있다. 구동 반도체층(155)은 소스 영역(152), 채널 영역(153) 및 드레인 영역(154)을 포함할 수 있다.
구동 반도체층(155) 위에 실리콘나이트라이드 또는 실리콘옥사이드 등으로 이루어진 게이트 절연막(140)이 위치한다. 게이트 절연막(140) 위에 구동 게이트 전극(124) 및 제1 축전판(158)이 위치한다. 이때, 구동 게이트 전극(124)은 구동 반도체층(155)의 적어도 일부, 구체적으로 채널 영역(153)과 중첩하여 위치한다.
구동 게이트 전극(124)은 게이트선(121)과 동일 층에 위치하며 동일 물질을 포함한다. 게이트선(121)의 구조는 앞서 설명한 바와 같다. 동일한 구성요소에 대한 구체적인 설명은 생략한다. 즉 게이트선(121)은 도 1에 도시된 바와 같이 알루미늄 또는 알루미늄 합금을 포함하는 제1층(121a), N-rich 한 TiNx를 포함하는 제2층(121b), T-rich한 금속성 TiNx를 포함하는 제3층(121c)을 포함할 수 있다. 또는 게이트선(121)은 도 18에 도시된 바와 같이 알루미늄 또는 알루미늄 합금을 포함하는 제1층(121a) 및 T-rich한 금속성 TiNx를 포함하는 제3층(121c)을 포함할 수 있다.
게이트 절연막(140) 상에는 구동 게이트 전극(124)을 덮는 층간 절연막 (160)이 위치한다. 층간 절연막(160)은 게이트 절연막(140)과 마찬가지로 실리콘나이트라이드 또는 실리콘옥사이드 등으로 형성될 수 있다. 게이트 절연막(140)과 층간 절연막(160)은 구동 반도체층(155)의 소스 영역(152) 및 드레인 영역(154)을 드러내는 제1 접촉 구멍(163) 및 제2 접촉 구멍(165)을 갖는다.
층간 절연막 (160) 위에 구동 소스 전극(173) 및 구동 드레인 전극(175), 데이터선(171), 공통 전원선(172), 제2 축전판(178)이 위치한다. 구동 소스 전극(173) 및 구동 드레인 전극(175)은 각각 제1 접촉 구멍(163) 및 제2 접촉 구멍(165)을 통해 구동 반도체층(155)의 소스 영역(152) 및 드레인 영역(154)과 연결된다. 구동 소스 전극(173) 및 구동 드레인 전극(175)은 데이터선(171)과 동일 층에 위치하며 동일 물질을 포함한다. 데이터선(171)의 구조는 앞서 설명한 바와 같다. 동일한 구성요소에 대한 구체적인 설명은 생략한다. 즉 데이터선(171)은 도 19에 도시된 바와 같이 알루미늄 또는 알루미늄 합금을 포함하는 제1층(171a), N-rich 한 TiNx를 포함하는 제2층(171b), T-rich한 금속성 TiNx를 포함하는 제3층(171c)을 포함하는 삼중층일 수 있다. 또는 데이터선(171)은 도 20에 도시된 바와 같이 알루미늄 또는 알루미늄 합금을 포함하는 제1층(171a) 및 T-rich한 금속성 TiNx를 포함하는 제3층(171c)을 포함하는 이중층일 수 있다.
층간 절연막(160) 상에는 구동 소스 전극(173), 구동 드레인 전극(175)을 덮는 절연막(180)이 위치한다. 절연막(180)은 폴리아크릴계, 폴리이미드계 등과 같은 유기물을 포함할 수 있다.
절연막(180)은 접촉 구멍(185)을 갖는다. 제1 전극(191)은 절연막 (180)상에 위치한다. 제1 전극(191)은 화소 전극일 수 있다. 제1 전극(191)은 접촉 구멍(185)을 통하여 구동 드레인 전극(175)과 연결되어 있다.
격벽(380)은 절연막(180) 상에 위치한다. 제1 전극(191)과 중첩하여 발광 소자층(370)이 위치하고, 발광 소자층(370)과 중첩하도록 제2 전극(270)이 위치한다. 발광 소자층(370)은 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층 중 하나 이상을 포함할 수 있다. 제2 전극(270)은 공통 전극일 수 있다. 발광 소자(E1)는 제1 전극(191), 발광 소자층(370) 및 제2 전극(270)을 포함한다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (24)

  1. 기판;
    상기 기판 위에 위치하는 게이트선;
    상기 게이트선의 일부를 포함하는 트랜지스터;
    상기 트랜지스터와 연결된 발광 소자를 포함하고,
    상기 게이트선은
    알루미늄 또는 알루미늄 합금을 포함하는 제1층;
    질화 티타늄을 포함하는 제2층;
    금속성 질화 티타늄을 포함하는 제3층을 포함하고,
    상기 금속성 질화 티타늄의 N/Ti 몰비는 0.2 내지 0.75인 표시 장치.
  2. 제1항에서,
    상기 제2층의 질화 티타늄의 N/Ti 몰비는 0.8 내지 1.2인 표시 장치.
  3. 제1항에서,
    상기 제1층의 알루미늄 합금은 Ni, La, Nd 및 Ge 중 적어도 하나 이상을 포함하는 표시 장치.
  4. 제3항에서,
    상기 알루미늄 합금 중 알루미늄이 아닌 물질의 함량은 1 몰% 미만인 표시 장치.
  5. 제1항에서,
    상기 제2층의 두께는 50Å 내지 400Å인 표시 장치.
  6. 제1항에서,
    상기 제3층의 두께는 200Å 내지 1200Å인 표시 장치.
  7. 제1항에서,
    상기 제1층이 상기 제3층보다 상기 기판에 가깝게 위치하는 표시 장치.
  8. 제1항에서,
    상기 제3층에 포함된 티타늄의 함량이 상기 제2층에 포함된 티타늄의 함량보다 더 큰 표시 장치.
  9. 제1항에서,
    상기 게이트선은 티타늄 단일물질로 이루어진 층을 포함하지 않는 표시 장치.
  10. 기판;
    상기 기판 위에 위치하는 게이트선;
    상기 게이트선의 일부를 포함하는 트랜지스터;
    상기 트랜지스터와 연결된 발광 소자를 포함하고,
    상기 게이트선은
    알루미늄 또는 알루미늄 합금을 포함하는 제1층;
    금속성 질화 티타늄을 포함하는 제3층을 포함하고,
    상기 금속성 질화 티타늄의 N/Ti 몰비는 0.2 내지 0.75인 표시 장치.
  11. 제10항에서,
    상기 제3층의 두께는 200Å 내지 1200Å 인 표시 장치.
  12. 제10항에서,
    상기 제1층의 알루미늄 합금은 Ni, La, Nd 및 Ge 중 적어도 하나 이상을 포함하고,
    상기 알루미늄 합금 중 알루미늄이 아닌 물질의 함량은 1 몰% 미만인 표시 장치.
  13. 기판;
    상기 기판 위에 위치하는 게이트선;
    상기 게이트선과 절연되어 위치하는 데이터선;
    상기 게이트선 및 데이터선의 일부를 포함하는 트랜지스터;
    상기 트랜지스터와 연결된 발광 소자를 포함하고,
    상기 게이트선 및 데이터선 중 하나 이상은
    알루미늄 또는 알루미늄 합금을 포함하는 제1층;
    질화 티타늄을 포함하는 제2층;
    금속성 질화 티타늄을 포함하는 제3층을 포함하고,
    상기 금속성 질화 티타늄의 N/Ti 몰비는 0.2 내지 0.75이고,
    상기 제3층에 포함된 티타늄의 함량이 상기 제2층에 포함된 티타늄의 함량보다 더 큰 표시 장치.
  14. 제13항에서,
    상기 제2층의 질화 티타늄의 N/Ti 몰비는 0.8 내지 1.2인 표시 장치.
  15. 제13항에서,
    상기 제1층의 알루미늄 합금은 Ni, La, Nd 및 Ge 중 적어도 하나 이상을 포함하고,
    상기 알루미늄 합금 중 알루미늄이 아닌 물질의 함량은 1 몰% 미만인 표시 장치.
  16. 제13항에서,
    상기 제2층의 두께는 50Å 내지 400Å인 표시 장치.
  17. 제13항에서,
    상기 제3층의 두께는 200Å 내지 1200Å 인 표시 장치.
  18. 제13항에서,
    상기 제1층이 상기 제3층보다 상기 기판에 가깝게 위치하는 표시 장치.
  19. 제13항에서,
    상기 게이트선 또는 데이터선 중 하나 이상은 티타늄 단일물질로 이루어진 층을 포함하지 않는 표시 장치.
  20. 알루미늄 또는 알루미늄 합금을 증착하여 제1층을 형성하는 단계:
    챔버 내에 N2를 공급하면서 Ti 타겟을 이용하여 TiNx를 포함하는 제2층을 형성하는 단계;
    챔버 내에 N2를 공급하면서 Ti 타겟을 이용하여 금속성 TiNx를 포함하는 제3층을 형성하는 단계를 포함하고,
    상기 제3층을 형성하는 단계에서 N2의 공급 유량은 10 sccm 내지 45 sccm인 표시 장치의 제조 방법.
  21. 제20항에서,
    상기 제2층을 형성하는 단계에서 N2의 공급 유량은 60 sccm 이상인 표시 장치의 제조 방법.
  22. 제20항에서,
    상기 제2층을 형성하는 단계에서, N/Ti의 몰비가 0.8 내지 1.2인 TiNx가 형성되는 표시 장치의 제조 방법.
  23. 제20항에서,
    상기 제3층을 형성하는 단계에서 N/Ti의 몰비가 0.2 내지 0.75인 TiNx가 형성되는 표시 장치의 제조 방법.
  24. 제20항에서,
    상기 제2층을 형성하는 단계와 상기 제3층을 형성하는 단계는 연속적으로 이루어지는 표시 장치의 제조 방법.
KR1020190006374A 2019-01-17 2019-01-17 표시 장치 및 이의 제조 방법 KR20200089789A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190006374A KR20200089789A (ko) 2019-01-17 2019-01-17 표시 장치 및 이의 제조 방법
JP2019065924A JP7294851B2 (ja) 2019-01-17 2019-03-29 表示装置およびその製造方法
US16/704,437 US11793044B2 (en) 2019-01-17 2019-12-05 Display device and manufacturing method thereof
CN202010051417.6A CN111446275A (zh) 2019-01-17 2020-01-17 显示装置
US18/462,522 US20230422566A1 (en) 2019-01-17 2023-09-07 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190006374A KR20200089789A (ko) 2019-01-17 2019-01-17 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20200089789A true KR20200089789A (ko) 2020-07-28

Family

ID=71608658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190006374A KR20200089789A (ko) 2019-01-17 2019-01-17 표시 장치 및 이의 제조 방법

Country Status (4)

Country Link
US (2) US11793044B2 (ko)
JP (1) JP7294851B2 (ko)
KR (1) KR20200089789A (ko)
CN (1) CN111446275A (ko)

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5412100Y2 (ko) 1974-11-26 1979-05-29
JP3343620B2 (ja) * 1992-04-09 2002-11-11 アネルバ株式会社 マグネトロンスパッタリングによる薄膜形成方法および装置
KR100400280B1 (ko) * 1996-06-27 2003-12-24 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
TW460597B (en) 1997-03-27 2001-10-21 Applied Materials Inc A barrier layer structure for use in semiconductors and a method of producing an aluminum-comprising layer having a 111 crystal orientation
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
KR100669688B1 (ko) 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101168728B1 (ko) * 2005-07-15 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR101168729B1 (ko) * 2005-08-16 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR100720142B1 (ko) * 2005-11-25 2007-05-18 삼성전자주식회사 표시 장치와 표시장치의 제조방법
KR20080070327A (ko) * 2007-01-26 2008-07-30 삼성전자주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
JP2009200355A (ja) * 2008-02-22 2009-09-03 Sharp Corp Ｔｆｔ基板、ｔｆｔ基板の製造方法、及び液晶表示装置
KR101458907B1 (ko) * 2008-04-18 2014-11-10 삼성디스플레이 주식회사 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
KR20100075195A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101597312B1 (ko) * 2009-11-16 2016-02-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20110124530A (ko) * 2010-05-11 2011-11-17 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
KR101776044B1 (ko) * 2010-11-02 2017-09-20 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
KR20120077470A (ko) * 2010-12-30 2012-07-10 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5176217B2 (ja) 2011-06-02 2013-04-03 Ｎｌｔテクノロジー株式会社 アクティブマトリクス型液晶表示装置
KR101806405B1 (ko) * 2011-06-29 2017-12-08 삼성디스플레이 주식회사 평판 표시 장치용 백 플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
US8766379B2 (en) * 2011-09-22 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer scavenging metal gate stack for ultra-thin interfacial dielectric layer
KR20130126240A (ko) * 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101913434B1 (ko) * 2012-06-29 2018-10-30 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR101967600B1 (ko) * 2012-11-09 2019-04-10 엘지디스플레이 주식회사 플렉서블 유기전계발광소자 및 그 제조방법
KR101994227B1 (ko) * 2012-12-07 2019-09-30 엘지디스플레이 주식회사 유기전계 발광소자 및 그 제조방법
KR101986144B1 (ko) * 2012-12-28 2019-06-05 에스케이하이닉스 주식회사 고유전층과 금속게이트를 갖는 반도체장치 및 그 제조 방법
KR102044971B1 (ko) * 2013-02-12 2019-11-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101656307B1 (ko) * 2013-03-25 2016-09-12 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR20140143545A (ko) * 2013-06-07 2014-12-17 삼성디스플레이 주식회사 발광소자, 이를 포함하는 유기발광 표시장치 및 그 제조방법
KR102276146B1 (ko) * 2013-09-10 2021-07-13 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR102141557B1 (ko) * 2013-12-26 2020-08-05 엘지디스플레이 주식회사 어레이 기판
EP2960280A1 (en) * 2014-06-26 2015-12-30 E.T.C. S.r.l. Photocrosslinkable compositions, patterned high k thin film dielectrics and related devices
US10181573B2 (en) * 2014-07-11 2019-01-15 Lg Display Co., Ltd. Organic light-emitting diode display device and method of fabricating the same
KR102247015B1 (ko) 2014-10-14 2021-05-03 삼성전자주식회사 캐패시터를 포함하는 반도체 장치 및 그의 제조 방법
KR102304991B1 (ko) * 2015-04-21 2021-09-28 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법, 박막트랜지스터 어레이 기판을 구비한 표시장치
US10032880B2 (en) * 2016-10-10 2018-07-24 Semiconductor Components Industries, Llc Method for forming ohmic contacts
KR20180061850A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
KR102656795B1 (ko) * 2016-11-30 2024-04-11 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
KR102611794B1 (ko) * 2016-11-30 2023-12-07 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
KR20180064704A (ko) * 2016-12-06 2018-06-15 엘지디스플레이 주식회사 유기발광 표시장치
KR20180065735A (ko) * 2016-12-08 2018-06-18 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치와 그의 제조방법
KR20180078669A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치와 그의 제조방법
KR102281226B1 (ko) * 2017-07-18 2021-07-22 엘지디스플레이 주식회사 표시장치
KR102413716B1 (ko) * 2017-09-25 2022-06-28 삼성디스플레이 주식회사 표시패널
KR20190043194A (ko) * 2017-10-17 2019-04-26 삼성디스플레이 주식회사 금속 배선 및 이를 포함하는 박막 트랜지스터
US10283565B1 (en) * 2017-12-21 2019-05-07 International Business Machines Corporation Resistive memory with a plurality of resistive random access memory cells each comprising a transistor and a resistive element
KR20190083027A (ko) * 2018-01-02 2019-07-11 삼성디스플레이 주식회사 표시패널 및 그 제조방법
KR20200072890A (ko) * 2018-12-13 2020-06-23 엘지디스플레이 주식회사 플렉서블 유기발광표시장치

Also Published As

Publication number Publication date
US20200235196A1 (en) 2020-07-23
JP2020115201A (ja) 2020-07-30
CN111446275A (zh) 2020-07-24
JP7294851B2 (ja) 2023-06-20
US20230422566A1 (en) 2023-12-28
US11793044B2 (en) 2023-10-17

Similar Documents

Publication Publication Date Title
US10971574B2 (en) Display device
US7364939B2 (en) Active matrix display device
JP4004709B2 (ja) 有機エレクトロルミネッセンス表示パネル及びその製造方法
US11963381B2 (en) Display substrate and display panel with barrier separated from pixel
US10304914B2 (en) Display device with trench passing through partition wall
US10276723B2 (en) Flexible display
KR102278160B1 (ko) 유기전계발광표시장치 및 그 리페어 방법
KR102637849B1 (ko) 도전 패턴, 이를 포함하는 표시장치 및 도전 패턴의 제조 방법
CN108011049B (zh) 具有修复区的有机发光显示装置
JP2015173078A (ja) 有機ｅｌ表示装置と有機ｅｌ表示装置の製造方法
CN101188887A (zh) 有机el显示装置
KR20100100358A (ko) 유기발광다이오드 표시장치와 그의 제조방법
CN102738171A (zh) 显示面板及其制造方法
WO2021196372A1 (zh) 一种显示面板及其制备方法
JP2009176495A (ja) 有機ｅｌ装置、有機ｅｌ装置の製造方法、電子機器
US8368056B2 (en) Organic light emitting diode display and method for manufacturing the same
US20120270392A1 (en) Fabricating method of active device array substrate
KR20100133725A (ko) 유기발광다이오드 표시장치와 그의 제조방법
US11871628B2 (en) Method of manufacturing conductive line for display device including the same
KR20200089789A (ko) 표시 장치 및 이의 제조 방법
US11588129B2 (en) Organic light-emitting diode display device and manufacturing method thereof
US8288182B2 (en) Method for manufacturing thin film transistor and display device
CN114242757A (zh) Oled显示面板及其制备方法和显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal