KR20130126240A - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20130126240A
KR20130126240A KR1020120050177A KR20120050177A KR20130126240A KR 20130126240 A KR20130126240 A KR 20130126240A KR 1020120050177 A KR1020120050177 A KR 1020120050177A KR 20120050177 A KR20120050177 A KR 20120050177A KR 20130126240 A KR20130126240 A KR 20130126240A
Authority
KR
South Korea
Prior art keywords
zinc oxide
oxide
barrier layer
izo
indium
Prior art date
Application number
KR1020120050177A
Other languages
English (en)
Inventor
박재우
김도현
최영주
이동훈
조성행
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=49547957&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20130126240(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120050177A priority Critical patent/KR20130126240A/ko
Priority to US13/660,362 priority patent/US9099438B2/en
Publication of KR20130126240A publication Critical patent/KR20130126240A/ko
Priority to US14/795,431 priority patent/US9245906B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

박막 트랜지스터 표시판을 제공한다. 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선, 상기 기판 위에 위치하는 산화물 반도체로 형성된 반도체층 그리고 상기 기판 위에 위치하고, 상기 게이트선과 교차하는 데이터선, 상기 데이터선에 연결되어 있는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극을 포함하는 데이터 배선층을 포함하고, 상기 데이터 배선층은 배리어층, 상기 배리어층 위에 위치하는 주배선층을 포함하고, 상기 주배선층은 구리 또는 구리합금을 포함하고, 상기 배리어층은 금속 산화물을 포함한다.

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR ARRAY PANEL}
본 발명은 박막 트랜지스터 표시판에 관한 것이다.
일반적으로 액정 표시 장치나 유기 발광 표시 장치 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가 받고, 전기 광학 활성층은 이 전기 신호를 광학 신호를 변환함으로써 영상이 표시된다.
평판 표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line) 등의 신호선이 평판 표시 장치에 구비된다.
한편, 표시 장치의 면적이 커짐에 따라, 고속 구동을 실현하기 위해 산화물 반도체 기술이 연구되고 있고, 신호선의 저항을 감소시키기 방법이 연구되고 있다. 특히, 신호선의 저항을 감소시키기 위해 주배선층을 구리 또는 구리 합금 등의 물질로 형성할 수 있는데, 이 때 산화물 반도체로 형성된 반도체층으로 구리 등의 물질이 확산되는 것을 방지하기 위한 배리어층이 연구되고 있다.
본 발명이 해결하고자 하는 과제는 주배선층과 반도체층 사이에 개재되는 배리어층을 포함하는 박막 트랜지스터 표시판을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 주배선층과 보호막 사이에 개재되는 캐핑층을 포함하는 박막 트랜지스터 표시판을 제공하는데 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선, 상기 기판 위에 위치하는 산화물 반도체로 형성된 반도체층 그리고 상기 기판 위에 위치하고, 상기 게이트선과 교차하는 데이터선, 상기 데이터선에 연결되어 있는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극을 포함하는 데이터 배선층을 포함하고, 상기 데이터 배선층은 배리어층, 상기 배리어층 위에 위치하는 주배선층을 포함하고, 상기 주배선층은 구리 또는 구리합금을 포함하고, 상기 배리어층은 금속 산화물을 포함하고, 상기 금속 산화물은 아연을 포함한다.
상기 배리어층은 인듐-아연 산화물(IZO), 갈륨-아연 산화물(GZO) 및, 알루미늄-아연 산화물(AZO) 중에 하나를 포함할 수 있다.
상기 배리어층은 갈륨-아연 산화물(GZO)를 포함하고, 갈륨-아연 산화물(GZO)에 포함된 Ga2O3의 함량은 2.5mol%(5.6wt% or 4.9at%) 내지 10mol%(20.4wt% or 18.2at%)일 수 있다.
상기 배리어층은 인듐-아연 산화물(IZO)를 포함하고, 인듐-아연 산화물(IZO)에 포함된 In2O3의 함량은 2.5 wt%(0.75mol% or 1.5at%) 내지 90wt%(72.5mol% or 84.1at%)일 수 있다.
상기 배리어층은 인듐-아연 산화물(IZO)를 포함하고, 인듐-아연 산화물(IZO)에 포함된 인듐 산화물(In2O3)의 함량이 65wt%(35.3mol% or 52.1at%) 이하인 경우 상기 배리어층은 다결정 상태일 수 있다.
상기 배리어층은 인듐-아연 산화물(IZO)를 포함하고, 인듐-아연 산화물(IZO)에 포함된 인듐 산화물(In2O3)의 함량은 15wt%(4.9mol% or 9.4at%) 내지 65wt%(35.3mol% or 52.1at%)일 수 있다.
상기 배리어층은 인듐-아연 산화물(IZO)를 포함하고, 인듐-아연 산화물(IZO)에 포함된 인듐 산화물(In2O3)의 함량은 20wt%(6.8mol% or 12.8at%) 내지 40wt%(16.4mol% or 28.1at%)일 수 있다.
상기 배리어층은 인듐-아연 산화물(IZO)를 포함하고, 인듐-아연 산화물을 포함하는 상기 배리어층의 두께가 100nm 이하인 경우 10Å 내지 2000Å 평균 그레인 크기의 결정성을 가질 수 있다.
상기 배리어층은 알루미늄-아연 산화물(AZO)를 포함하고, 알루미늄-아연 산화물(AZO)에 포함된 Al2O3의 함량은 2.5mol% 내지 50mol%일 수 있다.
상기 데이터 배선층은 상기 주배선층 위에 위치하는 캐핑층을 더 포함할 수 있다.
상기 캐핑층은 구리 합금 또는 금속 산화물로 형성될 수 있다.
상기 캐핑층은 인듐-아연 산화물(IZO), 갈륨-아연 산화물(GZO) 및, 알루미늄-아연 산화물(AZO) 중에 하나를 포함할 수 있다.
상기 캐핑층은 갈륨-아연 산화물(GZO)를 포함하고, 갈륨-아연 산화물(GZO)에 포함된 Ga2O3의 함량은 2.5mol%(5.6wt% or 4.9at%) 내지 10mol%(20.4wt% or 18.2at%)일 수 있다.
상기 캐핑층은 인듐-아연 산화물(IZO)를 포함하고, 인듐-아연 산화물(IZO)에 포함된 인듐 산화물(In2O3)의 함량은 20 wt%(6.8mol% or 12.8at%) 내지 40wt%(16.4mol% or 28.1at%)일 수 있다.
상기 캐핑층은 알루미늄-아연 산화물(AZO)를 포함하고, 알루미늄-아연 산화물(AZO)에 포함된 Al2O3의 함량은 2.5mol% 내지 50mol%일 수 있다.
상기 배리어층은 전도성을 가질 수 있다.
상기 반도체층은 채널 부분을 제외하고 상기 소스 전극, 상기 드레인 전극 및 상기 데이터선과 동일한 평면 모양을 가질 수 있다.
상기 배리어층과 상기 주배선층이 직접 접촉할 수 있다.
상기 배리어층은 상기 주배선층과 상기 반도체층 사이에 위치할 수 있다.
상기 배리어층의 식각률은 25Å/s 내지 110Å/s 일 수 있다.
이와 같이 본 발명의 일 실시예에 따르면, 배리어층을 금속 산화물로 형성함으로써 주배선층의 산화로 인한 박막 트랜지스터 특성 저하를 방지하고, 배리어층에 포함되는 산화물의 함량을 조절함으로써 언더컷을 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이다.
도 2는 도 1의 II-II선을 따라 잘라 나타내는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 배리어층에서 갈륨 산화물(Ga2O3) 함량에 따른 식각률 및 식각 프로파일을 나타내는 사진이다.
도 4는 본 발명의 비교예에서 배리어층의 언더컷을 나타내는 사진이다.
도 5는 본 발명의 일 실시예에서 배리어층의 언더컷을 나타내는 사진이다.
도 6은 본 발명의 일 실시예에 따른 배리어층에서 인듐 산화물(In2O3) 함량에 따른 식각률을 나타내는 그래프이다.
도 7 및 도 8은 본 발명의 일 실시예에 따른 배리어층에서 인듐 산화물(In2O3) 함량에 따른 식각률 및 식각 프로파일을 나타내는 그래프이다.
도 9는 본 발명의 일 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이다. 도 2는 도 1의 II-II선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 박막 트랜지스터 표시판(100)은 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 형성된 복수의 게이트선(121)을 포함한다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 게이트선(121)으로부터 돌출한 복수의 게이트 전극(124)을 포함한다.
게이트선(121) 및 게이트 전극(124)은 제1층(121p, 124p), 제2층(121q, 124q), 및 제3층(121r, 124r)으로 이루어진 삼중막 구조를 가질 수 있다. 제1층(121p, 124p), 제2층(121q, 124q), 및 제3층(121r, 124r)은 각각 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 망간(Mn) 등으로 이루어질 수 있다.
또한, 제1층(121p, 124p), 제2층(121q, 124q), 및 제3층(121r, 124r)은 서로 물리적 성질이 다른 막들이 조합되어 형성될 수 있다. 본 실시예에서는 게이트선(121) 및 게이트 전극(124)이 삼중막으로 형성되는 것으로 설명하였으나, 여기에 한정되지 않고 단일막 또는 이중막 형태로 형성될 수 있다.
게이트선(121) 위에는 산화 규소 또는 질화 규소 따위의 절연 물질로 만들어진 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 제1 절연막(140a) 및 제2 절연막(140b)을 포함할 수 있다. 제1 절연막(140a)은 대략 4000Å 두께의 질화 규소(SiNx)로 형성될 수 있고, 제2 절연막은 대략 500Å 두께의 산화 규소(SiO2)로 형성될 수 있다. 다른 실시예로 제1 절연막(140a)은 산질화 규소(SiON)이고, 제2 절연막(140b)은 산화 규소(SiO2)로 형성될 수 있다. 본 실시예에서는 게이트 절연막(140a, 140b)이 이중막 형태로 형성되는 것으로 설명하였으나, 단일막 형태 등으로 형성될 수도 있다.
게이트 절연막(140) 위에는 산화물 반도체로 형성된 복수의 반도체층(151)이 형성되어 있다. 반도체층(151)은 주로 세로 방향으로 뻗으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection; 154)를 포함한다.
반도체층(151)은 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함한다. 특히, 본 실시예에서 반도체층(151)은 인듐-갈륨-아연 산화물일 수 있다.
반도체층(151) 및 게이트 절연막(140) 위에는 복수의 데이터선(171), 데이터선(171)에 연결된 복수의 소스 전극(173) 및 복수의 드레인 전극(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 소스 전극(173)은 데이터선(171)으로부터 뻗어 나와 게이트 전극(124)과 중첩하고 대체적으로 U자 형상을 가질 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 소스 전극(173)의 U자 형상의 가운데에서 상부를 향하여 연장되어 있다.
데이터선(171), 소스 전극(173) 및 드레인 전극(175)은 배리어층(171p, 173p, 175p), 주배선층(171p, 173q, 175r) 및 캐핑층(171r, 173r, 175r)의 삼중막 구조를 가진다. 배리어층(171p, 173p, 175p)은 금속 산화물로 이루어져 있고, 주배선층(171q, 173q, 175q)은 구리 또는 구리 합금으로 형성되어 있으며, 캐핑층(171r, 173r, 175r)은 구리 합금 또는 금속 산화물로 이루어져 있다.
구체적으로, 배리어층(171p, 173p, 175p)은 인듐-아연 산화물, 갈륨-아연 산화물 및 알루미늄-아연 산화물 중 하나로 형성되고, 캐핑층(171r, 173r, 175r)은 구리-망간 합금, 인듐-아연 산화물, 갈륨-아연 산화물 및 알루미늄-아연 산화물 중 하나로 형성될 수 있다.
이하, 본 실시예에 따른 배리어층(171p, 173p, 175p) 및 캐핑층(171r, 173r, 175r)에 대해 자세히 설명하기로 한다.
배리어층(171p, 173p, 175p)이 갈륨-아연 산화물(GZO)로 형성된 경우에는 전체의 갈륨-아연 산화물(GZO)에서 갈륨 산화물(Ga2O3)의 함량은 2.5mol% 내지 10mol% 일 수 있다.
배리어층(171p, 173p, 175p)이 인듐-아연 산화물(IZO)로 형성된 경우에는 전체의 인듐-아연 산화물(IZO)에서 인듐 산화물(In2O3)의 함량은 2.5 wt%(0.75mol% or 1.5at%) 내지 90wt%(72.5mol% or 84.1at%)일 수 있다. 인듐 산화물의 함량이 2.5wt% 이하인 경우에는 언더컷이 심하게 발생하여 확산 방지막의 역할을 하기 어렵다. 따라서, 인듐 산화물의 함량 하한인 2.5wt%는 산화물 반도체 박막과 구리 등의 박막 사이에서 확산 방지막으로 사용하기 위한 최소값이 될 수 있다. 그리고, 인듐 산화물 함량의 상한인 90wt%는 테일링(tailing) 현상이 어느 정도 발생하여도 수용 가능한 범위의 최대값이 될 수 있다. 인듐 산화물 함량이 90wt%를 초과하면, 채널부의 패터닝이 잘 안되기 때문에 채널부 경계가 쇼트될 수 있기 때문이다.
여기서, 인듐 산화물 함량이 65wt%이하인 조성비에서는 배리어층(171p, 173p, 175p)이 다결정 상태가 될 수 있다. 다결정 상태인 조건을 상한으로 설정할 때 본 발명의 다른 실시예로써 인듐 산화물 함량은 2.5wt%(0.75mol% or 1.5at%) 내지 65wt%(35.3mol% or 52.1at%)일 수 있다.
좀 더 바람직하게는 인듐 산화물 함량이 20 wt%(6.8mol% or 12.8at%) 내지 40wt%(16.4mol% or 28.1at%) 일 수 있다. 이러한 인듐 산화물의 좀 더 바람직한 범위에 대해서는 이후 도 6에서 설명하기로 한다.
배리어층을 인듐-아연 산화물로 그 두께가 100nm이하가 되도록 형성하는 경우에 그 박막의 결정성에 대해 XRD 측정시 FWHM(Full width at half maxium) 추출법으로 확인하면, 10Å 내지 2000Å 정도의 평균 그레인 크기의 결정성을 가질 수 있다.
배리어층(171p, 173p, 175p)이 알루미늄-아연 산화물(AZO)로 형성된 경우에는 전체의 알루미늄-아연 산화물(AZO)에서 알루미늄 산화물(Al2O3)의 함량은 2.5mol% 내지 50mol% 일 수 있다.
본 실시예에서는 배리어층(171p, 173p, 175p)의 함량을 조절하여 주배선층(171q, 173q, 175q)을 형성하는 구리 또는 구리 합금 대비하여 배리어층(171p, 173p, 175p)의 식각률을 감소시킴으로써 배리어층(171p, 173p, 175p)의 식각 프로파일을 개선할 수 있다. 구체적으로, 배리어층(171p, 173p, 175p)을 형성하는 전체 금속 산화물 가운데 갈륨 산화물 또는 인듐 산화물 또는 알루미늄 산화물의 함량을 증가시켜 배리어층(171p, 173p, 175p)의 식각률을 감소시키고, 이에 따라 배리어층(171p, 173p, 175p)의 언더컷을 최소화할 수 있다.
캐핑층(171r, 173r, 175r)도 인듐-아연 산화물, 갈륨-아연 산화물 및 알루미늄-아연 산화물 중 하나로 형성되는 경우에, 앞에서 설명한 배리어층(171p, 173p, 175p)과 동일한 조성 범위에서 선택되어 박막 트랜지스터의 특성을 향상시킬 수 있다. 캐핑층(171r, 173r, 175r)을 기존의 구리 망간 물질 대신에 금속 산화물로 형성함에 따라 박막 트랜지스터 특성을 나타내는 전압-전류 그래프에서 문턱 전압 이후의 기울기(Threshold Slope; S.S)값이 감소한다. 따라서, 박막 트랜지스터의 특성이 개선될 수 있다.
본 실시예와 달리, 캐핑층(171r, 173r, 175r)은 생략되어 데이터선(171) 및 드레인 전극(175)은 배리어층(171p, 173p, 175p)과 주배선층(171p, 173q, 175r)의 이중막으로 형성될 수 있다.
산화물 반도체층(151)의 돌출부(154)에는 소스 전극(173)과 드레인 전극(175) 사이에 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다. 산화물 반도체층(151)은 돌출부(154)의 노출된 부분을 제외하고 데이터선(171) 및 드레인 전극(175)과 실질적으로 동일한 평면 패턴을 가질 수 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 산화물 반도체층(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체층의 돌출부(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화 규소나 산화 규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다.
본 실시예에서 보호막(180)은 하부 보호막(180a)과 상부 보호막(180b)을 포함할 수 있다. 하부 보호막(180a)은 산화 규소로 형성되고, 상부 보호막(180b)은 질화 규소로 형성될 수 있다.
산화 규소로 형성된 보호막 증착시 구리로 형성된 주배선층(171q, 173q, 175q)이 보호막(180)과 직접 접촉하여 생성되는 구리 산화물(CuOx)로 인해 리프팅(lifting)이 발생하거나, 보호막(180)에 하기 설명하는 접촉 구멍(185)을 형성할 때 부식이 일어날 수 있다. 하지만, 본 실시예에 따르면, 보호막(180) 하부에 캐핑층(171r, 173r, 175r)이 위치함으로써 데이터선(171)과 드레인 전극(175)의 리프팅(lifting) 및 부식을 방지할 수 있다. 추가적으로, 앞에서 설명한 바와 같이 캐핑층(171r, 173r, 175r)의 함량을 조절함으로써 캐핑층(171r, 173r, 175r)의 언더컷을 최소화하여 식각 프로파일을 개선할 수 있다. 이에 따라 박막 트랜지스터의 특성을 향상시킬 수 있다.
보호막(180)에는 드레인 전극(175)의 일단을 드러내는 복수의 접촉 구멍(185)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극 (191)이 형성되어 있다. 화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
화소 전극(191)은 ITO 또는 IZO 따위의 투명 도전체로 만들어질 수 있다.
이하에서는 본 발명의 실시예에 따른 배리어층을 형성하는 금속 산화물의 함량에 대해 자세히 설명하기로 한다.
도 3은 본 발명의 한 실시예에 따른 배리어층에서 갈륨 산화물(Ga2O3)함량에 따른 식각률 및 식각 프로파일을 나타내는 사진이다.
도 3을 참고하면, 도 1 및 도 2에 따른 실시예에서 배리어층을 갈륨-아연 산화물로 형성하고, 여기서 갈륨-아연 산화물 내에 포함된 갈륨 산화물(Ga2O3)의 함량을 점점 증가시키면서 배리어층의 식각 속도 및 식각 프로파일을 보여준다.
우선, 갈륨 산화물의 함량이 2.3wt%인 경우에는 식각 속도가 약 613Å/s로 매우 크며, 식각 프로파일도 배리어층의 언더컷이 심하게 형성된 모습을 나타낸다. 갈륨 산화물의 함량이 5.6wt%(2.5mol%), 8.8wt%, 11.8wt%(5.0mol%)로 점점 증가함에 따라 배리어층의 식각 속도는 감소하고, 언더컷 현상이 줄어든다.
본 발명의 일 실시예에 따른 배리어층은 갈륨-아연 산화물로 형성된 경우에 배리어층에 포함된 갈륨 산화물의 함량은 2.5mol% (5.6wt%) 내지 10mol%인 것이 바람직하다. 갈륨 산화물의 함량이 2.5mol% (5.6wt%) 보다 작은 경우에는 언더컷이 심하게 발생하며, 10mol% 보다 큰 경우에는 배리어층의 테일링(tailing) 현상이 심하게 발생하여 채널이 쇼트될 가능성이 높아진다.
도 4는 본 발명의 비교예에서 배리어층의 언더컷을 나타내는 사진이다. 도 5는 본 발명의 한 실시예에서 배리어층의 언더컷을 나타내는 사진이다.
도 4 및 도 5를 참고하면, 갈륨-아연 산화물로 형성된 배리어층에 포함된 갈륨 산화물(Ga2O3)의 함량이 5.6wt% (2.5mol%) 일 때, 배리어층의 언더컷이 0.1um 가량 발생하였고, 배리어층에 포함된 갈륨 산화물(Ga2O3)의 함량이 11.8wt% (5.0mol%) 일 때, 배리어층의 언더컷이 0.06um 가량 발생하였다. 따라서, 비교예 대비하여 본 발명의 실시예에서 언더컷이 40% 가량 감소하였고, 식각 프로파일도 개선됨을 확인할 수 있었다.
도 6은 본 발명의 한 실시예에 따른 배리어층에서 인듐 산화물(In2O3)함량에 따른 식각률을 나타내는 그래프이다.
도 6을 참고하면, 도 1 및 도 2에 따른 실시예에서 배리어층을 인듐-아연 산화물로 형성하고, 여기서 인듐-아연 산화물 내에 포함된 인듐 산화물(In2O3)의 함량을 점점 증가시키면서 배리어층의 식각 속도를 보여준다.
인듐 산화물(In2O3)의 함량이 증가함에 따라 식각 속도(Etch Rate)가 점점 감소한다. 식각 속도가 110Å/s 보다 크면 배리어층의 언더컷이 발생하는 경향을 나타내고, 25Å/s 보다 작으면 테일링 현상이 발생하는 경향을 나타낸다.
식각 속도 110Å/s 에 대응하는 인듐 산화물의 함량은 20wt%이나, 식각액이 변경되는 것 등과 같이 식각 조건의 변경에 따라 발생할 수 있는 오차를 고려할 때, 인듐 산화물 함량의 하한을 15wt%로 설정할 수 있고, 다결정상태를 가질 수 있는 조건을 상한으로 하여 인듐 산화물 함량의 상한을 65wt%로 설정할 수 있다. 따라서, 본 발명의 일 실시예에 따른 배리어층이 인듐-아연 산화물로 형성된 경우에 배리어층에 포함된 인듐 산화물의 함량은 15wt%(4.9mol% or 9.4at%) 내지 65wt%(35.3mol% or 52.1at%)인 것이 바람직하고, 앞에서 언급한 식각 속도의 경계에 대응하는 20wt%(6.8mol% or 12.8at%) 내지 40wt%(16.4mol% or 28.1at%)의 범위를 좀 더 바람직한 범위로 설정할 수 있다.
도 7 및 도 8은 본 발명의 한 실시예에 따른 배리어층에서 인듐 산화물(In2O3) 함량에 따른 식각률 및 식각 프로파일을 나타내는 그래프이다.
도 7 및 도 8을 참고하면, 인듐 산화물(In2O3)의 함량이 10wt% 일 때, 배리어층의 언더컷이 많이 나타나는 것을 확인하였고, 인듐 산화물(In2O3)의 함량이 증가하면서 배리어층의 언더컷이 감소하는 것을 확인할 수 있다. 하지만, 인듐 산화물(In2O3)의 함량이 너무 커져 식각률이 감소하면 테일링 현상이 나타날 수 있다.
앞에서 살펴본 것처럼, 구리 또는 구리 합금으로 형성된 주배선층 하단에 있는 배리어층의 언더컷이 발생하면 주배선층이 산화됨에 따라 보이드(void)가 많이 생성되어 채널부가 오염될 수 있다. 구체적으로, 구리를 포함하는 물질로 형성된 소스 전극 및 드레인 전극의 가장자리 부분이 이와 맞닿아 있는 산화 규소막으로 인해 산화되어 박막 트랜지스터의 채널 특성을 나쁘게 할 수 있는데, 이러한 문제는 배리어층을 금속 산화물로 형성함으로써 해소될 수 있다.
캐핑층의 경우도 기존에 구리 망간 물질을 사용했을 때에 이웃하는 산화 규소로 형성된 보호막에 의해 산화가 되어 박막 트랜지스터의 특성에 영향을 미치는 문제를 캐핑층을 금속 산화물로 형성함으로써 해소할 수 있다. 또한, 캐핑층에 포함되는 산화물의 함량을 조절함으로써 식각 프로파일을 개선할 수 있다.
배리어층은 구리확산을 방지하는 역할을 하면서 오믹 콘택 역할을 할 수 있다. 따라서, 배리어층은 채널을 형성하는 반도체층과 같은 산화물 반도체로 형성하지 않는 것이 바람직하다.
지금까지 인듐, 아연, 주석을 포함하는 산화물 반도체로 형성된 반도체층을 갖는 박막 트랜지스터 표시판에 대해 설명하였다. 이하에서는 도 9를 참고하여, 본 실시예에 따른 박막 트랜지스터 표시판(100)을 포함하는 일례로 액정 표시 장치에 대해 설명하기로 한다.
도 9는 본 발명의 일 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
도 9를 참고하면, 제1 기판(110)과 마주하는 위치에 제2 기판(210)이 배치되어 있다. 제2 기판(210)은 투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판일 수 있다. 제2 기판(210) 위에 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스라고도 하며 빛샘을 막아준다.
제2 기판(210) 및 차광 부재(220) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극(191) 열을 따라서 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 하지만, 적색, 녹색, 및 청색의 삼원색에 제한되지 않고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 중 하나를 표시할 수도 있다.
앞에서 차광 부재(220)와 색필터(230)가 대향 표시판(200)에 형성되는 것으로 설명했으나, 차광 부재(220)와 색필터(230) 중 적어도 하나는 박막 트랜지스터 표시판(100) 위에 형성될 수도 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(250)이 형성되어 있다. 덮개막(250)은 절연 물질로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.
덮개막(250) 위에는 공통 전극(270)이 형성되어 있다.
데이터 전압이 인가된 화소 전극(191)은 공통 전압을 인가 받는 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(3)의 액정 분자(31)의 방향을 결정한다. 화소 전극(191)과 공통 전극(270)은 축전기를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극선(도시하지 않음)과 중첩하여 유지 축전기(storage capacitor)를 이룰 수 있고, 이를 통해 액정 축전기의 전압 유지 능력을 강화할 수 있다.
앞에서 액정 표시 장치에 본 실시예에 따른 박막 트랜지스터 표시판을 적용하는 경우에 대해 설명하였으나, 본 실시예는 유기 발광 표시 장치 및 기타 박막 트랜지스터를 사용하여 스위칭 동작을 하는 표시 장치에 광범위하게 적용될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
121 게이트선 124 게이트 전극
154 반도체층 171 데이터선
173 소스 전극 175 드레인 전극
191 화소 전극

Claims (20)

  1. 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선,
    상기 기판 위에 위치하는 산화물 반도체로 형성된 반도체층 그리고
    상기 기판 위에 위치하고, 상기 게이트선과 교차하는 데이터선, 상기 데이터선에 연결되어 있는 소스 전극 및 상기 소스 전극과 마주보는 드레인 전극을 포함하는 데이터 배선층을 포함하고,
    상기 데이터 배선층은 배리어층, 상기 배리어층 위에 위치하는 주배선층을 포함하고,
    상기 주배선층은 구리 또는 구리합금을 포함하고, 상기 배리어층은 금속 산화물을 포함하고,
    상기 금속 산화물은 아연을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 배리어층은 인듐-아연 산화물(IZO), 갈륨-아연 산화물(GZO) 및, 알루미늄-아연 산화물(AZO) 중에 하나를 포함하는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 배리어층은 갈륨-아연 산화물(GZO)를 포함하고, 갈륨-아연 산화물(GZO)에 포함된 갈륨 산화물(Ga2O3)의 함량은 2.5mol% 내지 10mol%인 박막 트랜지스터 표시판.
  4. 제2항에서,
    상기 배리어층은 인듐-아연 산화물(IZO)를 포함하고, 인듐-아연 산화물(IZO)에 포함된 인듐 산화물(In2O3)의 함량은 2.5 wt% 내지 90wt%인 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 배리어층은 인듐-아연 산화물(IZO)를 포함하고, 인듐-아연 산화물(IZO)에 포함된 인듐 산화물(In2O3)의 함량이 65wt% 이하인 경우 상기 배리어층은 다결정 상태인 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 배리어층은 인듐-아연 산화물(IZO)를 포함하고, 인듐-아연 산화물(IZO)에 포함된 인듐 산화물(In2O3)의 함량은 15wt% 내지 65wt%인 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 배리어층은 인듐-아연 산화물(IZO)를 포함하고, 인듐-아연 산화물(IZO)에 포함된 인듐 산화물(In2O3)의 함량은 20wt% 내지 40wt%인 박막 트랜지스터 표시판.
  8. 제2항에서,
    상기 배리어층은 인듐-아연 산화물(IZO)를 포함하고,
    인듐-아연 산화물을 포함하는 상기 배리어층의 두께가 100nm 이하인 경우 10Å 내지 2000Å 평균 그레인 크기의 결정성을 갖는 박막 트랜지스터 표시판.
  9. 제2항에서,
    상기 배리어층은 알루미늄-아연 산화물(AZO)를 포함하고, 알루미늄-아연 산화물(AZO)에 포함된 알루미늄 산화물(Al2O3)의 함량은 2.5mol% 내지 50mol%인 박막 트랜지스터 표시판.
  10. 제1항에서,
    상기 데이터 배선층은 상기 주배선층 위에 위치하는 캐핑층을 더 포함하는 박막 트랜지스터 표시판.
  11. 제10항에서,
    상기 캐핑층은 구리 합금 또는 금속 산화물로 형성된 박막 트랜지스터 표시판.
  12. 제11항에서,
    상기 캐핑층은 인듐-아연 산화물(IZO), 갈륨-아연 산화물(GZO) 및, 알루미늄-아연 산화물(AZO) 중에 하나를 포함하는 박막 트랜지스터 표시판.
  13. 제12항에서,
    상기 캐핑층은 갈륨-아연 산화물(GZO)를 포함하고, 갈륨-아연 산화물(GZO)에 포함된 갈륨 산화물(Ga2O3)의 함량은 2.5mol% 내지 10mol%인 박막 트랜지스터 표시판.
  14. 제13항에서,
    상기 캐핑층은 인듐-아연 산화물(IZO)를 포함하고, 인듐-아연 산화물(IZO)에 포함된 인듐 산화물(In2O3)의 함량은 20 wt% 내지 40wt%인 박막 트랜지스터 표시판.
  15. 제12항에서,
    상기 캐핑층은 알루미늄-아연 산화물(AZO)를 포함하고, 알루미늄-아연 산화물(AZO)에 포함된 알루미늄 산화물(Al2O3)의 함량은 2.5mol% 내지 50mol%인 박막 트랜지스터 표시판.
  16. 제1항에서,
    상기 배리어층은 전도성을 갖는 박막 트랜지스터 표시판.
  17. 제1항에서,
    상기 반도체층은 채널 부분을 제외하고 상기 소스 전극, 상기 드레인 전극 및 상기 데이터선과 동일한 평면 모양을 갖는 박막 트랜지스터 표시판.
  18. 제1항에서,
    상기 배리어층과 상기 주배선층이 직접 접촉하는 박막 트랜지스터 표시판.
  19. 제1항에서,
    상기 배리어층은 상기 주배선층과 상기 반도체층 사이에 위치하는 박막 트랜지스터 표시판.
  20. 제1항에서,
    상기 배리어층의 식각률은 25Å/s 내지 110Å/s 인 박막 트랜지스터 표시판.
KR1020120050177A 2012-05-11 2012-05-11 박막 트랜지스터 표시판 KR20130126240A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120050177A KR20130126240A (ko) 2012-05-11 2012-05-11 박막 트랜지스터 표시판
US13/660,362 US9099438B2 (en) 2012-05-11 2012-10-25 Thin film transistor array panel
US14/795,431 US9245906B2 (en) 2012-05-11 2015-07-09 Thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120050177A KR20130126240A (ko) 2012-05-11 2012-05-11 박막 트랜지스터 표시판

Publications (1)

Publication Number Publication Date
KR20130126240A true KR20130126240A (ko) 2013-11-20

Family

ID=49547957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120050177A KR20130126240A (ko) 2012-05-11 2012-05-11 박막 트랜지스터 표시판

Country Status (2)

Country Link
US (2) US9099438B2 (ko)
KR (1) KR20130126240A (ko)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012994B2 (en) 2013-05-08 2015-04-21 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same
KR20150070855A (ko) * 2013-12-17 2015-06-25 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR20150083693A (ko) * 2014-01-10 2015-07-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20150083692A (ko) * 2014-01-10 2015-07-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20150084254A (ko) * 2014-01-13 2015-07-22 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 기판의 제조 방법
KR20150098699A (ko) * 2014-02-20 2015-08-31 삼성디스플레이 주식회사 박막트랜지스터 및 이를 이용한 표시기판
KR20150130640A (ko) * 2014-05-13 2015-11-24 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시기판 및 이의 제조방법
KR20160013431A (ko) * 2014-07-25 2016-02-04 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20160028074A (ko) * 2014-09-02 2016-03-11 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 패널
KR20160060216A (ko) * 2014-11-19 2016-05-30 삼성디스플레이 주식회사 박막트랜지스터 기판
KR20160070881A (ko) * 2014-12-10 2016-06-21 삼성디스플레이 주식회사 박막 트랜지스터
KR20160083995A (ko) * 2015-01-02 2016-07-13 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20160119314A (ko) * 2015-04-02 2016-10-13 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 액정 표시 장치 및 그 제조 방법
KR20170045423A (ko) * 2015-10-16 2017-04-27 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20170047690A (ko) * 2015-10-23 2017-05-08 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
KR20170113740A (ko) * 2016-03-24 2017-10-13 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 이의 제조 방법
US10283528B2 (en) 2015-04-10 2019-05-07 Samsung Display Co., Ltd. Thin film transistor array panel, liquid crystal display including the same, and manufacturing method thereof
KR20200063739A (ko) * 2018-11-28 2020-06-05 엘지디스플레이 주식회사 수직 구조 트랜지스터 및 전자장치
KR20210050505A (ko) * 2014-08-05 2021-05-07 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 박막 트랜지스터 기판을 포함하는 표시 장치

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI471946B (zh) * 2010-11-17 2015-02-01 Innolux Corp 薄膜電晶體
JP6327548B2 (ja) * 2013-11-26 2018-05-23 国立研究開発法人物質・材料研究機構 薄膜トランジスタ及びその製造方法
CN103715266A (zh) * 2013-12-25 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管、阵列基板的制造方法及显示器件
US20150187956A1 (en) * 2013-12-26 2015-07-02 Intermolecular Inc. IGZO Devices with Increased Drive Current and Methods for Forming the Same
CN103840011A (zh) * 2014-02-26 2014-06-04 华中科技大学 氧化锌基非晶氧化物半导体薄膜晶体管及其制造方法
CN103943637B (zh) * 2014-04-10 2016-08-31 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
KR20160017795A (ko) 2014-08-05 2016-02-17 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 박막 트랜지스터 기판을 포함하는 표시 장치
WO2016084699A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
KR20160087469A (ko) * 2015-01-13 2016-07-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104733542A (zh) 2015-03-24 2015-06-24 京东方科技集团股份有限公司 薄膜晶体管、薄膜晶体管的制备方法及阵列基板
KR20160129160A (ko) * 2015-04-29 2016-11-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104851894B (zh) * 2015-06-03 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
US9991398B2 (en) 2015-09-15 2018-06-05 Boe Technology Group Co., Ltd. Thin film transistor (TFT) array substrate and fabrication method thereof, and display device
CN106887436B (zh) * 2015-12-16 2019-10-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管阵列基板及其制备方法
US9576984B1 (en) * 2016-01-14 2017-02-21 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure
US9793409B2 (en) 2016-01-14 2017-10-17 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel
CN105633171A (zh) * 2016-03-22 2016-06-01 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示装置
CN107689391B (zh) * 2016-08-04 2020-09-08 鸿富锦精密工业（深圳）有限公司 薄膜晶体管基板及其制备方法
KR102553981B1 (ko) * 2016-08-16 2023-07-12 삼성디스플레이 주식회사 표시 장치용 백플레인 및 이의 제조 방법
CN106876476B (zh) * 2017-02-16 2020-04-17 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
CN108987418A (zh) * 2018-09-11 2018-12-11 惠科股份有限公司 阵列基板及其制备方法和显示器件
KR20200089789A (ko) * 2019-01-17 2020-07-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2020136505A (ja) * 2019-02-20 2020-08-31 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
US11810980B2 (en) * 2019-06-28 2023-11-07 Intel Corporation Channel formation for three dimensional transistors

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060023697A (ko) 2004-09-10 2006-03-15 삼성전자주식회사 박막트랜지스터 표시판 및 그 제조 방법
KR101054344B1 (ko) 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5000937B2 (ja) 2006-06-30 2012-08-15 三菱電機株式会社 半導体デバイスの製造方法
KR101257928B1 (ko) 2006-08-18 2013-04-24 엘지디스플레이 주식회사 박막 트랜지스터 및 그 제조방법
KR101257927B1 (ko) 2006-08-18 2013-04-24 엘지디스플레이 주식회사 박막 트랜지스터 및 그 제조방법
US20080296567A1 (en) * 2007-06-04 2008-12-04 Irving Lyn M Method of making thin film transistors comprising zinc-oxide-based semiconductor materials
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
WO2010053060A1 (en) 2008-11-07 2010-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2010123595A (ja) 2008-11-17 2010-06-03 Sony Corp 薄膜トランジスタおよび表示装置
CN103456794B (zh) 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101804589B1 (ko) 2009-12-11 2018-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR20120138074A (ko) 2011-06-14 2012-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
KR101913207B1 (ko) 2011-10-12 2018-11-01 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
KR20130050829A (ko) 2011-11-08 2013-05-16 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012994B2 (en) 2013-05-08 2015-04-21 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US9281322B2 (en) 2013-05-08 2016-03-08 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same
KR20150070855A (ko) * 2013-12-17 2015-06-25 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
US9515093B2 (en) 2014-01-10 2016-12-06 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same
KR20150083693A (ko) * 2014-01-10 2015-07-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20150083692A (ko) * 2014-01-10 2015-07-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US10032803B2 (en) 2014-01-10 2018-07-24 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same
KR20150084254A (ko) * 2014-01-13 2015-07-22 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 기판의 제조 방법
KR20150098699A (ko) * 2014-02-20 2015-08-31 삼성디스플레이 주식회사 박막트랜지스터 및 이를 이용한 표시기판
KR20150130640A (ko) * 2014-05-13 2015-11-24 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시기판 및 이의 제조방법
US9941143B2 (en) 2014-05-13 2018-04-10 Samsung Display Co., Ltd. Thin film transistor, display substrate having the same, and method of manufacturing the same
KR20160013431A (ko) * 2014-07-25 2016-02-04 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20210050505A (ko) * 2014-08-05 2021-05-07 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 박막 트랜지스터 기판을 포함하는 표시 장치
KR20160028074A (ko) * 2014-09-02 2016-03-11 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 패널
US10861949B2 (en) 2014-11-19 2020-12-08 Samsung Display Co., Ltd. Thin film transistor substrate
US11682705B2 (en) 2014-11-19 2023-06-20 Samsung Display Co., Ltd. Thin film transistor substrate
KR20160060216A (ko) * 2014-11-19 2016-05-30 삼성디스플레이 주식회사 박막트랜지스터 기판
US10134855B2 (en) 2014-11-19 2018-11-20 Samsung Display Co., Ltd. Thin film transistor substrate
KR20160070881A (ko) * 2014-12-10 2016-06-21 삼성디스플레이 주식회사 박막 트랜지스터
KR20160083995A (ko) * 2015-01-02 2016-07-13 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20160119314A (ko) * 2015-04-02 2016-10-13 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 액정 표시 장치 및 그 제조 방법
US10008518B2 (en) 2015-04-02 2018-06-26 Samsung Display Co., Ltd Thin film transistor array panel, liquid crystal display and manufacturing method thereof
US10283528B2 (en) 2015-04-10 2019-05-07 Samsung Display Co., Ltd. Thin film transistor array panel, liquid crystal display including the same, and manufacturing method thereof
KR20170045423A (ko) * 2015-10-16 2017-04-27 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20170047690A (ko) * 2015-10-23 2017-05-08 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
US10068925B2 (en) 2016-03-24 2018-09-04 Samsung Display Co., Ltd. Thin film transistor, thin film transistor panel, and method for manufacturing the same
KR20170113740A (ko) * 2016-03-24 2017-10-13 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 이의 제조 방법
KR20200063739A (ko) * 2018-11-28 2020-06-05 엘지디스플레이 주식회사 수직 구조 트랜지스터 및 전자장치

Also Published As

Publication number Publication date
US20150311234A1 (en) 2015-10-29
US9099438B2 (en) 2015-08-04
US9245906B2 (en) 2016-01-26
US20130299817A1 (en) 2013-11-14

Similar Documents

Publication Publication Date Title
KR20130126240A (ko) 박막 트랜지스터 표시판
KR101934978B1 (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판
KR102166898B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102281846B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102380647B1 (ko) 박막 트랜지스터 및 그 제조 방법
US9059046B2 (en) Thin film transistor, thin film transistor array panel, and method of manufacturing a thin film transistor array panel
KR102169684B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
TW201417268A (zh) 薄膜電晶體陣列面板及包含其之有機發光二極體顯示器
US9281322B2 (en) Thin film transistor array panel and method for manufacturing the same
KR20140083136A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9177971B2 (en) Thin film transistor array panel and method for manufacturing the same
WO2016104216A1 (ja) 半導体装置、表示装置および半導体装置の製造方法
KR102494732B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102004398B1 (ko) 표시 장치 및 그 제조 방법
JP6218923B2 (ja) 半導体装置およびその製造方法
WO2012169397A1 (ja) 薄膜トランジスタ、その製造方法、および表示素子
KR20130049620A (ko) 표시 장치
KR102338190B1 (ko) 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치 및 그 제조 방법
KR20160070881A (ko) 박막 트랜지스터
KR102201110B1 (ko) 표시 장치
KR101987800B1 (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
KR20210095825A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20150098699A (ko) 박막트랜지스터 및 이를 이용한 표시기판
KR20150111550A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20190020313A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application