CN108987418A - 阵列基板及其制备方法和显示器件 - Google Patents

阵列基板及其制备方法和显示器件 Download PDF

Info

Publication number
CN108987418A
CN108987418A CN201811054834.5A CN201811054834A CN108987418A CN 108987418 A CN108987418 A CN 108987418A CN 201811054834 A CN201811054834 A CN 201811054834A CN 108987418 A CN108987418 A CN 108987418A
Authority
CN
China
Prior art keywords
layer
source
drain electrode
buffer layer
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811054834.5A
Other languages
English (en)
Inventor
黄北洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN201811054834.5A priority Critical patent/CN108987418A/zh
Priority to US16/312,311 priority patent/US20200083259A1/en
Priority to PCT/CN2018/113397 priority patent/WO2020052024A1/zh
Publication of CN108987418A publication Critical patent/CN108987418A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属于显示技术领域,具体涉及一种阵列基板及其制备方法和显示器件。该阵列基板包括:基板;栅极,形成于所述基板上;栅极绝缘层,形成于所述基板上并覆盖所述栅极;有源层,形成于所述栅极绝缘层上;源漏极,形成于所述有源层上;钝化层,所述钝化层覆盖所述源漏极;其中,所述源漏极与所述钝化层之间设置有用于提高所述源漏极与所述钝化层之间的粘附性的缓冲层,且所述缓冲层包覆在所述源漏极表面。本发明增设有缓冲层的阵列基板具有很好的平整度和均一性,能改善显示面板的显示过程中存在气泡,以及出现亮点或暗点的显示不均等现象。

Description

阵列基板及其制备方法和显示器件
技术领域
本发明属于显示技术领域,具体涉及一种阵列基板及其制备方法和显示器件。
背景技术
随着显示科技的日渐进步,平板显示成为人们不可缺少的必备品之一。目前主流显示包括主动式液晶显示器(Active Matrix Liquid Crystal Display,AMLCD)和主动式有机发光二极管显示器(Active Matrix Organic Light Emitting Diode,AMOLED),两种显示方式以各自优势相互并存。
主动式液晶显示器包括主动阵列基板,彩色滤光片基板以及与位于两基板之间的液晶层所构成。主动式有机发光二极管显示器包括主动阵列基板和有机发光二极管层。两种显示方式均需要有稳定可靠的阵列基板。阵列基板包含一个或多个薄膜晶体管(Thin-film Transistor,TFT),随着人们对显示面板的分辨率以及显示品质的需求不断提升,所构成薄膜晶体管的导电层、绝缘层材料和制程方式相较于传统开始发生转变。如,从传统的Al/Mo开始转向Cu/Mo,Cu/Mo-Ti,ITO等,或氮化硅到氧化硅以及其它有机或无机绝缘材料。然而,随着材料的变化,导电层源漏极(Source/Drain)与钝化层(Passivation,PV)往往会产生粘附很差的情况,如此不仅降低成品良率,还会影响显示品质。如当Source/Drain为Cu导线,PV为氧化硅时,Source/Drain与氧化硅粘附力比较差,会出现气隆起,极大地降低了面板良率。
发明内容
本发明的目的在于克服现有技术的上述不足,提供一种阵列基板及其制备方法和显示器件,旨在解决现有薄膜晶体管组成的阵列基板中,源漏极与钝化层之间粘附性差的技术问题。
为实现上述发明目的,本发明采用的技术方案如下:
本发明一方面提供一种阵列基板,包括:
基板;
栅极,形成于所述基板上;
栅极绝缘层,形成于所述基板上并覆盖所述栅极;
有源层,形成于所述栅极绝缘层上;
源漏极,形成于所述有源层上;
钝化层,所述钝化层覆盖所述源漏极;
其中,所述源漏极与所述钝化层之间设置有用于提高所述源漏极与所述钝化层之间的粘附性的缓冲层,且所述缓冲层包覆在所述源漏极表面。
本发明提供的阵列基板中,在源漏极与钝化层之间增设一层缓冲层,该缓冲层包覆在源漏极表面,且对源漏极和钝化层同时具有很好的粘附性,这样可以提高源漏极与钝化层之间的粘附性,与现有技术相比,本发明增设有缓冲层的阵列基板具有很好的平整度和均一性,能改善显示面板的显示过程中存在气泡,以及出现亮点或暗点的显示不均等现象。
本发明另一方面提供一种阵列基板的制备方法,包括如下步骤:
提供基板;
在所述基板上制备栅极;
在所述栅极上制备栅极绝缘层;
在所述栅极绝缘层上制备有源层;
在所述有源层上制备源漏极;
在所述源漏极上制备缓冲层,在所述缓冲层上制备钝化层;
其中,所述缓冲层包覆在所述源漏极表面,且所述缓冲层用于提高所述源漏极与所述钝化层之间的粘附性。
本发明提供的阵列基板的制备方法,直接在源漏极与钝化层之间增设一层用于提高源漏极与钝化层之间的粘附性的缓冲层,该缓冲层包覆在源漏极表面将源漏极完全包裹,该制备过程不需要增加额外的光罩费用支出,因此,工艺简单,且成本低,而且最终制得的阵列基板,具有很好的平整度和均一性,能够显著改善显示面板的显示过程中存在气泡,以及出现亮点或暗点的显示不均等现象。
最后,本发明提供一种显示器件,所述显示器件包括本发明的上述阵列基板。
本发明提供的显示器件中设置有本发明特有的阵列基板,而该阵列基板具有很好的平整度和均一性,能改善显示面板的显示过程中存在气泡,以及出现亮点或暗点的显示不均等现象,因此具有该阵列基板的显示器件具有很好的显示效果。
附图说明
图1为现有阵列基板的源漏极和钝化层之间粘附性差引起的异常效果图:
图2为本发明实施例提供的阵列基板的源漏极和钝化层之间增加有缓冲层的结构图;
其中,图中各附图标记为:
1-基板;2-栅极;3-栅极绝缘层;4-有源层;5-源漏极;6-钝化层;7-缓冲层。
具体实施方式
为了使本发明要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
需要说明的是,当元件被称为“固定于”或“设置于”另一个元件,它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件,它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是,术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
一方面,本发明实施例提供了一种阵列基板,其结构如图2所示,包括:
基板1;
栅极2,形成于所述基板1上;
栅极绝缘层3,形成于所述基板1上并覆盖所述栅极2;
有源层4,形成于所述栅极绝缘层3上;
源漏极5,形成于所述有源层4上;
钝化层6,所述钝化层覆盖所述源漏极5;
其中,所述源漏极5与所述钝化层6之间设置有用于提高所述源漏极5与所述钝化层6之间的粘附性的缓冲层7,且所述缓冲层7包覆在所述源漏极5表面。
图1为现有阵列基板的结构示意图,其中,源漏极5(如Cu)与钝化层6(如氧化硅)之间粘附性差,出现气隆起:而本发明实施例提供的阵列基板中(如图2所示),在源漏极5与钝化层6之间增设一层缓冲层7,该缓冲层7包覆在源漏极5表面,且对源漏极5和钝化层6同时具有很好的粘附性,这样可以提高源漏极5与钝化层6之间的粘附性;因此,本发明实施例提供的增设有缓冲层7的阵列基板,具有很好的平整度和均一性,能改善显示面板的显示过程中存在气泡,以及出现亮点或暗点的显示不均等现象。
进一步地,本发明实施例提供的阵列基板中,所述缓冲层7由导电材料、半导体材料或绝缘材料中的任意一种组成,即该缓冲层7可以为导电材料组成的导电层,或可以为半导体材料组成的半导体层,也可以为绝缘材料组成的绝缘层。
优选地,所述缓冲层由导电材料组成,且所述导电材料为氧化铟锡(ITO)、含钼(Mo)合金或含钛(Ti)的合金。或者,所述缓冲层由半导体材料组成,且所述半导体材料为金属氧化物半导体材料,比如氧化锌,氧化锡,氧化铟,氧化钼等或者它们的混合物。或者,所述缓冲层由绝缘材料组成,且所述绝缘材料为有机绝缘材料或无机绝缘材料;其中,所述无机绝缘材料包括氮化硅、氮氧化硅和三氧化二铝中的至少一种(因要解决氧化硅材料组成的钝化层与铜材料组成的源漏极之间的粘附性不好的问题,此处缓冲层材料不包括氧化硅);所述有机绝缘材料为树脂,树脂包括各种天然树脂和人工树脂,如酚醛树脂、脲醛树脂、苯胺甲醛树脂、三聚氰胺甲醛树脂、甘油树脂、有机硅树脂、聚酯薄膜、不饱和聚酯树脂、环氧树脂等。
氧化硅材料组成的钝化层与铜材料组成的源漏极之间的粘附性不佳的原因为:氧化硅(SiOx)表面缺陷较少,悬空的Si-相对较小,因此较少的悬空Si-键与面心立方结构的Cu表面结合较小,容易出现粘附性不佳的状况。导体材料和半导体材料其连接方式为离子键,能与Cu表面接触良好;而有机材料如树脂由于特殊的热膨胀系数以及可能存在的范德华力,也能与Cu表面接触良好。因此,上述材料组成的缓冲层能增加钝化层与源漏极之间的粘附性。
在一具体的实施例中,该源漏极5为铜材料,源漏极5在有源层4的上方设有沟道,将源漏极5分为源极和漏极,分布在有源层4两侧。该钝化层6为氧化硅,而该缓冲层7则优选为ITO层,在铜表面增加氧化物导体ITO层,可以解决铜与氧化硅粘附性较差的问题;同时,源漏极5的金属导线(如Cu)的湿刻蚀线宽Loss较氧化物导电材料ITO大,因此,源漏极5的金属导线与ITO层(缓冲层7)可以采用同一道光罩的同时,ITO还可以覆盖在源漏极5的金属表面,形成为源漏极5的保护层。
进一步地,本发明实施例提供的阵列基板中,所述缓冲层7的厚度为10-200nm。在该厚度范围内,既可以增加源漏极5与钝化层6之间的粘附性,又不影响显示面板的显示性能,综合效果最佳。
另一方面,本发明实施例还提供了一种阵列基板的制备方法,包括如下步骤:
S01:提供基板1;
S02:在所述基板1上制备栅极2;
S03:在所述栅极2上制备栅极绝缘层3;
S04:在所述栅极绝缘层3上制备有源层4;
S05:在所述有源层4上制备源漏极5;
S06:在所述源漏极5上制备缓冲层7,在所述缓冲层7上制备钝化层6;
其中,所述缓冲层7包覆在所述源漏极5表面,且所述缓冲层7用于提高所述源漏极5与所述钝化层6之间的粘附性。
本发明实施例提供的阵列基板的制备方法,直接在源漏极5与钝化层6之间增设一层用于提高源漏极5与钝化层6之间的粘附性的缓冲层7,该缓冲层7包覆在源漏极5表面将源漏极完全包裹,该制备过程不需要增加额外的光罩费用支出,因此,工艺简单,且成本低,而且最终制得的阵列基板,具有很好的平整度和均一性,能够显著改善显示面板的显示过程中存在气泡,以及出现亮点或暗点的显示不均等现象。
进一步地,上述基板1为玻璃(Glass)基板,制备的栅极绝缘层3(GI)可以为氮化硅或氧化硅。制备的有源层4(Active Layer)为刻蚀阻挡型结构(ESL),具体可以为a-Si层。制备的缓冲层7则由导电材料、半导体材料或绝缘材料组成,而缓冲层的厚度为10-200nm。该制备方法中的缓冲层7在上文的阵列基板中已经详细阐述,在此不再重复说明。
最后,本发明实施例提供一种显示器件,所述显示器件包括本发明实施例的上述阵列基板。
本发明实施例提供的显示器件中设置有本发明特有的阵列基板,而该阵列基板具有很好的平整度和均一性,能改善显示面板的显示过程中存在气泡,以及出现亮点或暗点的显示不均等现象,因此具有该阵列基板的显示器件具有很好的显示效果。
进一步地,所述显示器件为液晶显示器件,优选为主动式液晶显示器件;或为有机发光二极管显示器件,优选为主动式有机发光二极管显示器件。即由本发明实施例的阵列基板,以及彩色滤光片基板和位于两基板之间的液晶层构成的主动式液晶显示器件,以及,由本发明实施例的阵列基板和有机发光二极管层组成的主动式有机发光二极管显示器件。
本发明先后进行过多次试验,现举一部分试验结果作为参考对发明进行进一步详细描述,下面结合具体实施例进行详细说明。
实施例1
图2为本实施例的多个薄膜晶体管组成的阵列基板的结构示意图,该阵列基板包括:玻璃材料的基板1;栅极2,形成于所述基板1上;栅极绝缘层3,形成于所述基板1上并覆盖所述栅极2;有源层4,形成于所述栅极绝缘层3上;铜材料组成的源漏极5,形成于所述有源层4上;氧化硅材料组成的钝化层6,所述钝化层覆盖所述源漏极5;其中,所述源漏极5与所述钝化层6之间设置有用于提高所述源漏极5与所述钝化层6之间的粘附性的、ITO材料组成的缓冲层7,且所述缓冲层7包覆在所述源漏极5表面。
该阵列基板的制程过程如下:
S11:提供玻璃材料的基板1(Glass);
S12:在所述基板1上制备栅极2(Gate);
S13:在所述栅极2上制备栅极绝缘层3(GI);
S14:在所述栅极绝缘层3上制备有源层4(Active Layer);
S15:在所述有源层4上制备源漏极5(Source/Drain,铜材料);
S16:在所述源漏极5上制备缓冲层7(ITO层),在所述缓冲层7上制备钝化层6(PV,氧化硅材料);
其中,该缓冲层7包覆在源漏极5表面,且缓冲层7用于提高源漏极5与钝化层6之间的粘附性,解决Cu与氧化硅粘附性较差的问题。
实施例2
图2为本实施例的多个薄膜晶体管组成的阵列基板的结构示意图,该阵列基板包括:玻璃材料的基板1;栅极2,形成于所述基板1上;栅极绝缘层3,形成于所述基板1上并覆盖所述栅极2;有源层4,形成于所述栅极绝缘层3上;铜材料组成的源漏极5,形成于所述有源层4上;氧化硅材料组成的钝化层6,所述钝化层覆盖所述源漏极5;其中,所述源漏极5与所述钝化层6之间设置有用于提高所述源漏极5与所述钝化层6之间的粘附性的、有机绝缘材料或无机绝缘材料组成的缓冲层7,且所述缓冲层7包覆在所述源漏极5表面。
其制程过程如下:
S21:提供玻璃材料的基板1(Glass);
S22:在所述基板1上制备栅极2(Gate);
S23:在所述栅极2上制备栅极绝缘层3(GI);
S24:在所述栅极绝缘层3上制备有源层4(Active Layer);
S25:在所述有源层4上制备源漏极5(Source/Drain,铜材料);
S26:在所述源漏极5上制备缓冲层7(有机绝缘层或无机绝缘层),在所述缓冲层7上制备钝化层6(PV,氧化硅材料);
其中,该缓冲层7包覆在源漏极5表面,且缓冲层7用于提高源漏极5与钝化层6之间的粘附性,解决Cu与氧化硅粘附性较差的问题。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种阵列基板,其特征在于,包括:
基板;
栅极,形成于所述基板上;
栅极绝缘层,形成于所述基板上并覆盖所述栅极;
有源层,形成于所述栅极绝缘层上;
源漏极,形成于所述有源层上;
钝化层,所述钝化层覆盖所述源漏极;
其中,所述源漏极与所述钝化层之间设置有用于提高所述源漏极与所述钝化层之间的粘附性的缓冲层,且所述缓冲层包覆在所述源漏极表面。
2.如权利要求1所述的阵列基板,其特征在于,所述缓冲层由导电材料组成,且所述导电材料为氧化铟锡、含钼合金或含钛合金含。
3.如权利要求1所述的阵列基板,其特征在于,所述缓冲层由半导体材料组成,且所述半导体材料为金属氧化物半导体材料。
4.如权利要求1所述的阵列基板,其特征在于,所述缓冲层由绝缘材料组成,且所述绝缘材料为有机绝缘材料或无机绝缘材料。
5.如权利要求4所述的阵列基板,其特征在于,所述有机绝缘材料为树脂;和/或
所述无机绝缘材料包括氮化硅、氮氧化硅和三氧化二铝中的至少一种。
6.如权利要求1-5任一项所述阵列基板,其特征在于,所述缓冲层的厚度为10-200nm。
7.一种阵列基板的制备方法,其特征在于,包括如下步骤:
提供基板;
在所述基板上制备栅极;
在所述栅极上制备栅极绝缘层;
在所述栅极绝缘层上制备有源层;
在所述有源层上制备源漏极;
在所述源漏极上制备缓冲层,在所述缓冲层上制备钝化层;
其中,所述缓冲层包覆在所述源漏极表面,且所述缓冲层用于提高所述源漏极与所述钝化层之间的粘附性。
8.如权利要求7所述的制备方法吗,其特征在于,所述缓冲层由导电材料、半导体材料或绝缘材料组成;和/或
所述缓冲层的厚度为10-200nm。
9.一种显示器件,其特征在于,所述显示器件包括如权利要求1-5任一项所述的阵列基板。
10.如权利要求9所述的显示器件,其特征在于,所述显示器件为液晶显示器件或有机发光二极管显示器件。
CN201811054834.5A 2018-09-11 2018-09-11 阵列基板及其制备方法和显示器件 Pending CN108987418A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811054834.5A CN108987418A (zh) 2018-09-11 2018-09-11 阵列基板及其制备方法和显示器件
US16/312,311 US20200083259A1 (en) 2018-09-11 2018-11-01 Array substrate, method for fabricating array substrate, and display
PCT/CN2018/113397 WO2020052024A1 (zh) 2018-09-11 2018-11-01 阵列基板及其制备方法和显示器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811054834.5A CN108987418A (zh) 2018-09-11 2018-09-11 阵列基板及其制备方法和显示器件

Publications (1)

Publication Number Publication Date
CN108987418A true CN108987418A (zh) 2018-12-11

Family

ID=64545444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811054834.5A Pending CN108987418A (zh) 2018-09-11 2018-09-11 阵列基板及其制备方法和显示器件

Country Status (2)

Country Link
CN (1) CN108987418A (zh)
WO (1) WO2020052024A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979946A (zh) * 2019-03-15 2019-07-05 惠科股份有限公司 一种阵列基板及其制造方法和显示面板
CN110120394A (zh) * 2019-04-04 2019-08-13 深圳市华星光电技术有限公司 显示面板及其制作方法
CN111048526A (zh) * 2019-11-27 2020-04-21 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091810A (zh) * 2014-06-30 2014-10-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105047671A (zh) * 2014-04-17 2015-11-11 乐金显示有限公司 用于显示装置的阵列基板及其制造方法
CN106653772A (zh) * 2016-12-30 2017-05-10 惠科股份有限公司 一种显示面板及制程
CN107910334A (zh) * 2017-11-06 2018-04-13 武汉华星光电半导体显示技术有限公司 显示面板及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130126240A (ko) * 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR102166898B1 (ko) * 2014-01-10 2020-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN105518845A (zh) * 2015-09-15 2016-04-20 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047671A (zh) * 2014-04-17 2015-11-11 乐金显示有限公司 用于显示装置的阵列基板及其制造方法
CN104091810A (zh) * 2014-06-30 2014-10-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN106653772A (zh) * 2016-12-30 2017-05-10 惠科股份有限公司 一种显示面板及制程
CN107910334A (zh) * 2017-11-06 2018-04-13 武汉华星光电半导体显示技术有限公司 显示面板及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979946A (zh) * 2019-03-15 2019-07-05 惠科股份有限公司 一种阵列基板及其制造方法和显示面板
WO2020187073A1 (zh) * 2019-03-15 2020-09-24 惠科股份有限公司 阵列基板及其制造方法和显示面板
CN110120394A (zh) * 2019-04-04 2019-08-13 深圳市华星光电技术有限公司 显示面板及其制作方法
CN111048526A (zh) * 2019-11-27 2020-04-21 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
WO2020052024A1 (zh) 2020-03-19

Similar Documents

Publication Publication Date Title
US10217774B2 (en) Thin film transistor and manufacturing method thereof, array substrate, and display device
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
EP2988335B1 (en) Method for manufacturing a thin film transistor
US11726377B2 (en) Display device including two types of transistors
CN109300915A (zh) 一种阵列基板、显示面板和显示装置
US9324735B2 (en) Array substrate and manufacturing method thereof, display panel and display device
CN108987418A (zh) 阵列基板及其制备方法和显示器件
US9917111B2 (en) Electrode lead-out structure, array substrate and display device
US9646997B2 (en) Array substrate, method for manufacturing the same and display device
TWI513002B (zh) 薄膜電晶體基板以及顯示器
WO2018040608A1 (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN103887245B (zh) 一种阵列基板的制造方法
CN103258827B (zh) 阵列基板及其制作方法、显示装置
US8748222B2 (en) Method for forming oxide thin film transistor
WO2021003871A1 (zh) 柔性阵列基板及柔性显示面板
US20220028986A1 (en) Display panel, display panel manufacturing method, and display device
US10114245B2 (en) Array substrate having metallic electrodes for light reflection and manufacturing method for array substrate having metallic electrodes for light reflection
US20170373101A1 (en) Ffs mode array substrate and manufacturing method thereof
US10115745B2 (en) TFT array substrate and method of forming the same
CN201637973U (zh) 阵列基板和液晶显示器
US10204940B2 (en) Array substrate, its manufacturing method thereof and a liquid crystal display panel
US20200083259A1 (en) Array substrate, method for fabricating array substrate, and display
US11145832B2 (en) Flexible base substrate, flexible display panel, and method for preparing the same
KR20180040678A (ko) 박막 트랜지스터 및 그 제조방법
CN203179888U (zh) 阵列基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181211

RJ01 Rejection of invention patent application after publication