KR20130050829A - 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법 - Google Patents

식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법 Download PDF

Info

Publication number
KR20130050829A
KR20130050829A KR1020110116085A KR20110116085A KR20130050829A KR 20130050829 A KR20130050829 A KR 20130050829A KR 1020110116085 A KR1020110116085 A KR 1020110116085A KR 20110116085 A KR20110116085 A KR 20110116085A KR 20130050829 A KR20130050829 A KR 20130050829A
Authority
KR
South Korea
Prior art keywords
weight
compound
containing compound
etchant
water
Prior art date
Application number
KR1020110116085A
Other languages
English (en)
Inventor
김봉균
박홍식
이왕우
박영우
최신일
김상우
이대우
조삼영
이기범
최정헌
Original Assignee
삼성디스플레이 주식회사
주식회사 동진쎄미켐
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 주식회사 동진쎄미켐 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110116085A priority Critical patent/KR20130050829A/ko
Priority to PCT/KR2012/005540 priority patent/WO2013069873A1/en
Priority to US13/547,783 priority patent/US20130115733A1/en
Priority to TW101136566A priority patent/TW201323660A/zh
Publication of KR20130050829A publication Critical patent/KR20130050829A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/10—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a boron compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

식각액 조성물을 제공한다. 본 발명의 한 실시예에 따른 식각액 조성물은 과산화이황산암모늄((NH4)2)S2O8; Ammonium persulfate), 아졸계 화합물, 수용성 아민 화합물, 술폰산 함유 화합물 및 질산염 함유 화합물 및 잔량의 물을 포함한다.

Description

식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법{ETCHANT COMPOSITION AND MANUFACTURING METHOD FOR THIN FILM TRANSISTOR USING THE SAME}
본 발명은 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법에 관한 것이다.
최근, 평판 디스플레이 산업이 고해상도, 대면적화, 3D 디스플레이를 구현할 것을 요구하면서 보다 빠른 응답 속도의 필요성이 대두되고 있다. 특히, TFT 구조의 채널부에서 전자의 이동 속도 증가가 요구되고 있다. 이에 따라 구리 등의 저저항 재료를 배선 형성에 사용되었고, 반도체층에서의 전자 이동 속도 증가를 위해 산화물 반도체를 이용하는 방법이 연구되고 있다.
산화물 반도체를 이용한 TFT는 우수한 특성과 더불어 간단한 구조와 공정으로 양산성 확보에 유리한 측면 때문에 많은 주목을 받고 있다. TFT-LCD의 경우에는 기존에 사용되고 있는 a-Si:H TFT에 비하여 빠른 이동도를 가진 산화물 TFT를 이용하여 고속 동작 패널을 구현할 수 있다.
이에 TFT의 채널부에 산화물을 적용하고, 식각함에 있어서 우수한 테이퍼 식각 프로파일을 조절하는 기술이 요구되고, 더욱이 산화물 박막 트랜지스터를 이용한 채널부를 형성하기 위해 반도체층의 선택적 식각이 필요하다.
본 발명이 해결하고자 하는 과제는 저저항 배선과 산화물 반도체로 형성된 반도체층을 일괄적으로 또는 선택적으로 식각할 수 있는 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법을 제공하는데 있다.
본 발명의 한 실시예에 다른 식각액 조성물은 과산화이황산암모늄((NH4)2)S2O8; Ammonium persulfate), 아졸계 화합물, 수용성 아민 화합물, 술폰산 함유 화합물 및 질산염 함유 화합물 및 잔량의 물을 포함한다.
상기 식각액 조성물은 불소 함유 화합물을 더 포함할 수 있다.
상기 불소 함유 화합물은 0.1중량% 내지 2중량%일 수 있다.
상기 과산화이황산암모늄은 0.1중량% 내지 25중량%일 수 있다.
상기 아졸계 화합물은 0.01중량% 내지 2중량% 일 수 있다.
상기 수용성 아민 화합물은 0.1중량% 내지 15중량% 일 수 있다.
상기 술폰산 함유 화합물은 0.1중량% 내지 5중량% 일 수 있다.
상기 질산염 함유 화합물은 0.1중량% 내지 5중량% 일 수 있다.
상기 수용성 아민 화합물은 술팜산(sulfamic acid) 및 이미노이아세트산(iminodiacetic acid) 중에서 적어도 하나를 포함할 수 있다.
상기 과산화이황산암모늄은 0.1중량% 내지 25중량%이고, 상기 아졸계 화합물은 0.01중량% 내지 2중량%이고, 상기 수용성 아민 화합물은 0.1중량% 내지 15중량%이고, 상기 술폰산 함유 화합물은 0.1중량% 내지 5중량%이며, 상기 질산염 함유 화합물은 0.1중량% 내지 5중량%일 수 있다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 제조 방법은 기판 위에 게이트 전극을 형성하는 단계, 상기 게이트 전극 위에 게이트 절연막, 반도체 물질층, 배리어 물질층 및 금속 배선 물질층을 형성하는 단계, 상기 금속 배선 물질층, 상기 배리어 물질층 및 상기 반도체 물질층을 패터닝하여 상기 게이트 전극 및 상기 게이트 전극의 주변 영역을 덮는 금속 배선 패턴부, 배리어 패턴부, 반도체층를 형성하는 단계 그리고 상기 금속 배선 패턴부와 상기 배리어 패턴부를 패터닝하여 상기 게이트 전극과 중첩하는 부분에 위치하는 상기 반도체층을 노출하는 단계를 포함하고, 상기 금속 배선 패턴부, 상기 배리어 패턴부, 상기 반도체층를 형성하는 단계는 제1 식각액을 사용하여 일괄 식각하는 것을 포함하고, 상기 반도체층을 노출하는 단계는 제2 식각액을 사용하여 일괄 식각하는 것을 포함하며, 상기 제1 식각액과 상기 제2 식각액은 서로 다른 조성을 갖는다
상기 반도체층은 산화물 반도체로 형성할 수 있다.
상기 금속 배선 물질층은 제1 금속막과 상기 제1 금속막 위에 위치하는 제2 금속막을 포함하고, 상기 제1 금속막은 구리를 포함하고, 상기 제2 금속막은 구리망간 합금을 포함할 수 있다.
상기 반도체층은 인듐갈륨아연산화물(IGZO)을 포함할 수 있다.
상기 배리어 물질층은 갈륨아연산화물(GZO)을 포함할 수 있다.
상기 제1 식각액은 과산화이황산암모늄((NH4)2)S2O8; Ammonium persulfate), 아졸계 화합물, 수용성 아민 화합물, 술폰산 함유 화합물, 질산염 함유 화합물, 불소 함유 화합물 및 잔량의 물을 포함할 수 있다.
상기 제2 식각액은 과산화이황산암모늄((NH4)2)S2O8; Ammonium persulfate), 아졸계 화합물, 수용성 아민 화합물, 술폰산 함유 화합물 및 질산염 함유 화합물 및 잔량의 물을 포함할 수 있다.
상기 제1 식각액 및 상기 제2 식각액에 포함되는 수용성 아민 화합물은 술팜산(sulfamic acid) 및 이미노이아세트산(iminodiacetic acid) 중에서 적어도 하나를 포함할 수 있다.
상기 과산화이황산암모늄은 0.1중량% 내지 25중량%이고, 상기 아졸계 화합물은 0.01중량% 내지 2중량%이고, 상기 수용성 아민 화합물은 0.1중량% 내지 15중량%이고, 상기 술폰산 함유 화합물은 0.1중량% 내지 5중량%이며, 상기 질산염 함유 화합물은 0.1중량% 내지 5중량%일 수 있다.
상기 게이트 전극과 중첩하는 부분에 위치하는 상기 반도체층을 노출하는 단계는 상기 게이트 전극을 중심으로 서로 마주보는 소스 전극 및 드레인 전극을 형성하는 것을 포함할 수 있다.
이와 같이 본 발명의 한 실시예에 따른 식각액 조성물은 금속막과 반도체층을 구성하는 산화물 반도체막을 선택적 또는 일괄적으로 식각할 수 있다.
도 1 내지 도 4는 본 발명의 한 실시예에 따른 식각액 조성물을 사용하여 금속막 및 반도체층을 식각하여 나타나는 전자주사현미경 사진이다.
도 5 내지 도 9는 비교예에 따른 식각액 조성물을 사용하여 금속막 및 반도체층을 식각하여 나타나는 전자주사현미경 사진이다.
도 10은 본 발명의 실시예 1에 따른 식각액 조성물의 상온 보관시 경과일에 따라 금속막을 식각하여 제조한 금속 패턴 및 포토 패턴의 측면부를 나타낸 주사전자현미경(SEM) 사진들이다.
도 11은 본 발명의 실시예 1에 따른 식각액 조성물이 구리(Cu) 이온에 의해 오염됨에 따라 금속막을 식각하여 제조한 금속 패턴 및 포토 패턴의 측면부를 나타낸 주사전자현미경 사진들이다.
도 12 내지 도 15는 본 발명의 다른 실시예에 따른 박막 트랜지스터 제조 방법을 나타내는 단면도들이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
본 발명의 실시예에 따른 식각액 조성물은 과산화이황산암모늄((NH4)2)S2O8; Ammonium persulfate), 아졸계 화합물, 수용성 아민 화합물, 술폰산 함유 화합물, 질산염 함유 화합물, 불소 함유 화합물 및 잔량의 물을 포함한다.
과산화이황산암모늄은 산화제로서 배선층을 식각하는 주성분으로 하기 화학식 (1)과 같은 반응에 의해 배선층을 식각하여 안정한 화합물을 형성한다. 본 실시예에서 배선층은 구리를 재료로 사용할 수 있다.
S2O8 -2 + 2Cu -> 2CuSO4 화학식 (1).
과산화이황산암모늄의 함량이 식각액 조성물 전체 중량에 대하여 약 0.1중량% 미만인 경우에는 식각액이 배선층을 식각할 수 없다. 과산화이황산암모늄의 함량이 약 25중량%를 초과하는 경우에는 식각액이 배선층을 지나치게 빠르게 식각함으로써 식각 시간을 조절하기 어렵다. 따라서, 본 실시예에서 과산화이황산암모늄의 함량은 식각액 조성물의 전체 중량에 대해서 약 0.1중량% 내지 약 25중량%인 것이 바람직하다. 특히, 과산화이황산암모늄의 함량은 식각액 조성물의 전체 중량에 대해서 약 5중량% 내지 약 20중량%인 것이 바람직하다.
아졸계 화합물은 질소 원자를 포함하고, 적어도 하나 이상의 비탄소 원자가 고리 내에 포함된 5원 헤테로 고리이다. 아졸계 화합물은 배선층에서 구리의 식각을 억제하여 구리막의 상부 및/또는 하부의 막질 사이의 식각 속도를 조절해줄 수 있다. 아졸계 화합물은 금속 배선의 CD skew를 줄일 수 있다.
아졸계 화합물의 구체적인 예로서는, 벤조트리아졸(benzotriazole), 아미노테트라졸(aminotetrazole), 아미노테트라졸 포타슘염(aminotetrazole potassium salt), 이미다졸(imidazole) 또는 피라졸(pyrazole) 등을 들 수 있다.
아졸계 화합물의 함량이 식각액 조성물 전체 중량에 대해서 약 0.01 중량％ 미만인 경우, 구리막과 하부막 사이의 식각 속도를 제어할 수 없고, 금속 패턴의 직진성이 매우 낮아진다. 아졸계 화합물의 함량이 약 2 중량％을 초과하는 경우에는, 아졸계 화합물에 의해서 오히려 식각액의 식각 능력이 저해된다. 따라서 아졸계 화합물의 함량은 식각액 조성물 전체 중량에 대해서 약 0.01 중량％ 내지 약 2 중량％인 것이 바람직하다
본 실시예에서 수용성 아민이란 암모니아(NH3)의 수소 원자를 탄화수소 잔기로 치환한 화합물 가운데 물에 녹는 형태를 갖는 화합물을 말하며, 식각액 내에서 산도 조절제 역할을 한다.
일반적으로　수용성 아민은 글리신(glycine), 이미노이아세트산 (iminodiacetic acid), 리신(lysine), 트레오닌(threonine), 세린(serine), 아스파라긴산(asparaginic acid), 파라히드록시페닐 글리신(parahydroxyphenyl glycine), 다이하이드록시에틸 글리신(dihydroxyethyl glycine), 알라닌(alanine), 안트라닐산(anthranilic acid), 트립토판(tryptophan), 술팜산(sulfamic acid), 사이클로헥실술팜산(cyclohexylsulfamic acid), 지방족 아민설폰산(aliphatic amine sulfonic acid), 타우린(taurine), 지방족 아민설핀산(aliphatic amine sulfinic acid), 아미노에탄설핀산(aminoethanesulfinic acid) 등으로 구성된 일군에서 선택된 하나일 수 있다. 이들은 각각 단독으로 또는 2 이상을 조합하여 이용할 수 있다. 바람직하게는, 수용성 아민으로서 술팜산(sulfamic acid) 및 이미노이아세트산(iminodiacetic acid) 를 이용할 수 있다.
수용성 아민의 함량이 식각액 조성물 전체 중량에 대해서 약 0.1 중량％ 미만인 경우 구리 이온에 의한 영향을 감소시키지 못하고, 약 15 중량％을 초과하는 경우에는 과산화이황산암모늄과 함께 금속막을 과도하게 빨리 식각하여 금속막이 식각된 결과물인 금속 패턴이 단락될 수 있다.
따라서 수용성 아민의 함량은 식각액 조성물 전체 중량에 대해서 약 0.1 중량％ 내지 약 15 중량％인 것이 바람직하다. 수용성 아민으로서 하나의 화합물이 단독으로 이용되는 경우, 수용성 아민의 함량이 약 0.1 중량％ 내지 약 15 중량％일 수 있다. 이와 달리, 수용성 아민으로서 적어도 2 이상의 화합물들이 혼합되어 이용되는 경우에는, 수용성 아민의 함량은 화합물들 함량의 합과 실질적으로 동일하고 화합물들 함량의 합이 약 0.1 중량％ 내지 약 15 중량％일 수 있다.
예를 들어, 본 실시예에서 수용성 아민은 약 0.05 중량％ 내지 약 10 중량％의 술팜산(sulfamic acid) 및 약 0.05 중량％ 내지 약 5 중량％의 이미노이아세트산(iminodiacetic acid)를 포함할 수 있다. 이에 따라, 술팜산(sulfamic acid) 및 이미노이아세트산(iminodiacetic acid) 의 함량의 합의 범위는 수용성 아민의 함량 범위와 실질적으로 동일할 수 있다.
본 실시예에서 질산염 함유 화합물이란 질산이온(NO3 -)를 함유하는 화합물로 본 조성의 식각액에서 식각조절제로 우수한 테이퍼 식각 프로파일을 만들어준다. 그 예로는 질산암모늄(NH4NO3), 질산칼슘(Ca(NO3)2), 질산아연(Zn(NO3)2), 질산나트륨(NaNO3), 질산알루미늄(Al(NO3)3), 질산바륨(Ba(NO3)2), 질산세륨(Ce(NO3)3), 질산구리(Cu(NO3)2), 질산철(Fe(NO3)3), 질산리튬(LiNO3), 질산마그네슘(Mg(NO3)2), 질산망간(Mn(NO3)2), 질산은(Ag3NO3), 질산칼륨(KNO3) 등으로 구성된 군에서 선택되는 것을 특징으로 하는 조성물이다.
질산염 함유 화합물이 0.1 중량 % 미만이면, 식각 조절제로서의 역할을 할 수 없으며, 5 중량 %를 초과하는 경우에는　식각속도를 저하시켜 양산공정 적용시 문제를 야기할 수 있다.
본 실시예에서 불소 함유 화합물은 구리 하부의 산화물 반도체막을 선택적으로 식각하는 주성분으로, 불소(Fluoride)를 포함하고 있는 화합물을 일컫는다. 그 예로는 불산(HF), 불화나트륨(NaF), 산성불화나트륨(NaHF2), 불화암모늄(NH4F), 산성불화암모늄(NH4HF2), 붕불화암모늄(NH4BF4), 불화칼륨(KF), 산성불화칼륨(KHF2), 불화알루미늄(AlF3) 및 불화붕소산(HBF4), 불화리튬(LiF4), 붕불화칼륨(KBF4), 불화칼슘(CaF2) 등을 들 수 있다.
불소 함유 화합물이 0 중량%(제거)시 박막 트랜지스터에서 소스 전극 및 드레인 전극을 구성하는 구리 단일막과 구리망간/구리(CuMn/Cu) 다층막 및 반도체층의 배리어 역할을 하는 갈륨아연산화물막(GZO막)을 식각 가능하며, 선택적으로 인듐갈륨아연산화물막(IGZO막)은 남기게 된다. 또한 0.1중량% 내지 2중량% 범위를 차지할 시 소스/드레인 전극을 구성하는 구리 단일막과 구리망간/구리(CuMn/Cu) 다층막 및 반도체층을 구성하는 갈륨아연산화물(GZO) 와 인듐갈륨아연산화물(IGZO) 막질 모두 식각 가능하다.
불소 함유 화합물이 0.1 중량% 미만이면, 반도체층 중 인듐갈륨아연산화물(IGZO)의 식각이 어려우며, 2 중량%를 초과하는 경우에는 하부의 절연막을 식각하여 불량을 초래하게 된다.
본 실시예에서 물은 명시적인 언급이 없더라도 전체 식각액에서 물을 제외한 기타 성분의 중량%의 합의 100%에 대한 잔량을 차지한다. 　본 실시예에 따른 식각액에 사용되는 물로는 반도체용 등급의 물 또는 초순수(Ultrapure water)를 사용하는 것이 바람직하다.
본 실시예에서 개시하는 식각액 또는 식각액 조성물의 범위에는 상기 나타낸 중량비의 범위 내에 포함된 식각액은 물론, 비록 조성이 그 중량비 범위의 수치 밖에 있거나, 앞에서 예시로서 보인 일부 성분의 치환이 있더라도 그 변화된 구성이 이 분야에서 통상의 지식을 가진 자에게 상기 식각액 조성과 실질적으로 균등한 것이 자명하다면 그러한 구성까지도 포함된다.
[ 실험예 ]
본 실시예에 따른 식각액 조성물 관련하여 실시예 1 내지 실시예 4 및 비교예 1 내지 비교예 5의 식각액을 아래 표 1과 같이 제조하여 그 식각 특성을 비교하였다.. 실시예 1 내지 실시예 4, 비교예 1 내지 비교예 5의 조성은 하기 표 1에 나타내었고, 모든 수치는 중량비(중량%)이다.
APS 아졸계화합물 수용성 아민 화합물1 수용성 아민 화합물2 술폰산 화합물 질산염 화합물 불화물
실시예1 12 0.5 10 4 4 4 0.9
실시예2 15 0.3 5 3 4 4 0.5
실시예3 8 0.3 10 5 3 5 0.5
실시예4 12 0.5 10 4 4 4 -
비교예1 12 2.5 10 4 4 4 0.9
비교예2 12 0.5 - - 4 4 0.9
비교예3 12 0.5 10 4 - 4 0.9
비교예4 12 0.5 10 4 4 - 0.9
비교예5 12 0.5 15 4 4 4 0.9
상기 표 1에서 APS는 과산화이황산암모늄을 나타내고, 수용성 아민 화합물 1은 술팜산(sulfamic acid)을, 수용성 아민 화합물 2는 이미노이아세트산(iminodiacetic acid)을 나타낸다.
구체적으로, 소스/드레인 전극 및 반도체층이 적층된 구조인 인듐갈륨아연산화물/갈륨아연산화물/구리/구리망간(IGZO/GZO/Cu/CuMn) 4중막을 시간 기준으로 100% 초과하여 식각한 과잉 식각(overetching) 실험을 통하여 각 실시예 및 비교예의 식각액의 식각 속도, CD Skew와 테이퍼 각을 평가하였다. 또, 전자주사현미경 사진으로 식각된 4중막의 측단면을 관찰하였다. 그 결과를 하기 표 2와 도 1 내지 도 9에 나타내었다.
구리식각 EPD(초) S/D CD Skew (um) S/D 테이퍼 각(°) IGZO막의 식각 여부
실시예1 29 0.849 50 O
실시예2 29 0.832 50 O
실시예3 29 0.820 60 O
실시예4 25 0.853 55 X
비교예1 34 0.462 53 O
비교예2 34 0.550 50 O
비교예3 33 0.609 50 O
비교예4 30 0.929 30 O
비교예5 26 1.090 35 O
EPD (End Point Detect)는 식각액에 의해 식각을 하고자 하는 막질까지 식각이 완료된 후 하부의 막이 식각액에 노출되는 상태를 말한다. EPD 값이 적을수록 왕성한 식각 능력을 가리킨다. 　CD Skew는 포토 레지스트 끝단과 금속막 끝단 사이의 거리를 가리키는데 단차가 발생하지 않고 고른 테이퍼 식각이 있으려면 이 거리는 적절한 범위에 있어야 한다.
S/D 배선(소스 전극/드레인 전극)의 경우 막질의 상단에 위치하며, 배선 폭이 역시 중요하다. 낮은 경사를 갖게 되면 경사면 하부의 넓이에 비해 경사가 길어지게 됨에 따라 메탈 상부의 배선폭이 좁아지게 되어 높은 경사를 이루는 것이 좋다
상기 표 2에서, S/D 라인 각각의 CD Skew는 약 0.7㎛ 내지 약 0.9㎛ 범위에 속하는 것이 바람직하다. 상기 표 2를 참조하면, 본 발명의 실시예 1 내지 4에 따른 식각액 조성물로 형성한 S/D 라인 각각의 CD Skew는 약 0.7㎛ 내지 약 0.9㎛ 범위 내에 속한다. 비교예 4, 5에 따른 식각액 조성물은 EPD가 빠르기는 하지만 이를 이용하여 형성한 S/D라인의 CD Skew는 지나치게 큰 값을 가지며, 낮은 경사를 이루어 배선 폭을 좁게 만들기 때문에 바람직하지 않다.
상기에서 검토한 바에 따르면, 본 발명의 실시예 1 내지 4에 따른 식각액 조성물을 이용하여 S/D 라인을 형성하는 경우가, 비교예 1 내지 5에　따른 식각액 조성물을 이용한 경우에 비해 상대적으로 우수한 식각 속도를 가지면서도 약 50° 내지 약 60°의 테이퍼 각을 갖도록 조절할 수 있음을 알 수 있다.
이러한 프로파일(profile)의 범위는 S/D의 배선 폭을 유지할 수 있는 높은 경사를 만들어 준다. 또한, CD Skew가 우수하기 때문에 S/D 라인을 포함하는 반도체층 패턴의 직진성이 우수하고 안정성이 좋은 것을 알 수 있다.
　상기 표 1의 실시예 4의 경우는 조성에서 불소 함유 화합물을 제거한 조성으로 최하부 IGZO막을 선택적으로 식각을 억제하여 반도체층에서의 채널부 역할을 가능케 한다.
　또한 본 발명의 실시예에 따른 식각액 조성물인 실시예 1을 제조하여 보관 안정성 및 처리매수에 대한 식각 성능을 검증하였다. 보관 안정성은 저온 10℃에서 9일간 진행하였고, 누적 경시는 시간당 구리(Cu) 이온을 500ppm씩 오염하여 12시간 동안 평가 하였다. 하기 표 3은 보관 안정성 평가 결과이며, 하기 표 4는 누적경시에 대한 식각 결과를 나타낸다.
Etch 특성 0일차 3일차 6일차 9일차
EPD 29 sec 29 sec 29 sec 29 sec
100% O/E CD Skew 0.820um 0.773um 0.837um 0.797um
Taper Angle 50° 52° 48° 50°
상기 표 3과 도 10에서 보이는 바와 같이 본 발명의 식각액 조성물은 초기 저온 보관 9일까지 식각 특성의 변화가 없어 초기와 같은 성능을 유지할 수 있는 장점이 있다.　
도 10은 본 발명의 실시예 1에 따른 식각액 조성물의 상온 보관시 경과일에 따라 금속막을 식각하여 제조한 금속 패턴 및 포토 패턴의 측면부를 나타낸 주사전자현미경(SEM) 사진들이다.
상기 표 3을 도 10와 함께 참조하면, 본 발명의 실시예 1에 따른 식각액 조성물은 적어도 약 9일까지는 식각 특성의 변화가 거의 없음을 알 수 있다. 그러나 저온 보관 약 9일까지는 식각 특성의 변화 없이 초기 성능을 유지할 수 있는 장점이 있다.
Etch 특성 0 ppm/0hr 2000ppm/4hr 4000ppm/8hr 6000ppm/12hr
EPD 29sec 29 sec 29 sec 29 sec
100% O/E CD Skew 0.826um 0.826um 0.843um 0.802um
Taper Angle 50° 50° 51° 52°
상기 표 4와 도 11은 본 발명의 실시예 1에 따른 식각액 조성물이 Cu 이온에 의해 오염됨에 따라 금속막을 식각하여 제조한 금속 패턴 및 포토 패턴의 측면부를 나타낸 주사전자현미경 사진들이다.
상기 표 4를 도 11과 함께 참조하면, 본 발명의 실시예 1에 따른 식각액 조성물은 구리 이온의 농도가 약 6,000 ppm까지는 식각 특성의 변화가 거의 없음을 알 수 있다. 즉, 반도체층 및 S/D 배선을 포함하는 인듐갈륨아연산화물/갈륨아연산화물/구리/구리망간(IGZO/GZO/Cu/CuMn) 다중막을 여러 번 식각하더라도 초기 식각 성능을 유지할 수 있는 장점이 있다.
이하에서는 앞에서 설명한 식각액 조성물을 이용하여 박막 트랜지스터를 제조하는 방법에 대해 설명하기로 한다.
도 12 내지 도 15는 본 발명의 다른 실시예에 따른 박막 트랜지스터 제조 방법을 나타내는 단면도들이다.
도 12를 참고하면 절연 기판(110) 위에 게이트 전극(124)을 형성하고, 게이트 전극(124)을 덮는 게이트 절연막(140)을 형성한다.
게이트 절연막(140) 위에 반도체 물질층(151p), 배리어 물질층(160p), 금속 배선 물질층(170p)을 형성한다. 여기서, 반도체 물질층(151p)은 인듐, 갈륨, 아연 및 주석 중에서 적어도 하나를 포함하는 산화물 또는 하프늄인듐아연산화물(HfIZO)로 형성한다. 그리고, 배리어 물질층(160p)은 갈륨아연 산화물(GZO) 또는 인듐아연산화물(IZO)로 형성할 수 있다.
금속 배선 물질층(170p)은 구리로 형성할 수 있으나, 이에 한정되지 않고, 구리를 포함하는 하부막과 구리망간 합금을 포함하는 상부막으로 이루어진 이중막 형태로 형성할 수 있다.
금속 배선 물질층(170p) 위에 포토 레지스트 패턴(PR)을 형성한다. 포토 레지스트 패턴(PR)은 게이트 전극(124)과 중첩하면서 게이트 전극(124)의 주변 영역을 덮고 있는 모양을 갖는다. 이 때, 게이트 전극(124)과 중첩하는 부분에서의 두께가 게이트 전극(124)의 주변 영역을 덮고 있는 부분의 두께보다 얇다. 포토 레지스터 패턴(PR) 두께가 얇게 형성된 부분은 이후 박막 트랜지스터의 채널부가 형성되는 위치에 대응한다.
도 13을 참고하면, 제1 식각액을 사용하여 금속 배선 물질층(170p), 배리어 물질층(160p), 반도체 물질층(151p)을 차례로 식각한다. 이 때, 게이트 전극(124) 주변 부분에 위치하는 금속 배선 물질층(170p), 배리어 물질층(160p), 반도체 물질층(151p)이 식각되어 게이트 절연막(140)을 노출하고, 게이트 전극(124)과 중첩하는 부분에 위치하는 포토 레지스트 패턴(PR)은 제거되어 금속 배선 물질층(170p)을 노출한다. 여기서, 게이트 전극(124) 및 게이트 전극 주변 부분을 덮는 금속 배선 패턴부(170), 배리어 패턴부(160) 및 반도체층(151)을 형성한다.
제1 식각액은 과산화이황산암모늄((NH4)2)S2O8; Ammonium persulfate), 아졸계 화합물, 수용성 아민 화합물, 술폰산 함유 화합물, 질산염 함유 화합물, 불소 함유 화합물 및 잔량의 물을 포함한다. 앞에서 설명한 본 발명의 한 실시예에 따른 식각액 조성물에 관한 내용은 제1 식각액에도 적용될 수 있다.
제1 식각액에 의한 식각이 완료되면 도 12에서의 포토 레지스트 패턴(PR)보다 높이가 낮은 포토 레지스트 패턴(PR’)이 형성된다.
도 14를 참고하면, 제2 식각액을 사용하여 도 13의 포토 레지스트 패턴(PR’) 사이에 노출되어 있는 금속 배선 패턴부(170)와 배리어 패턴부(160)을 차례로 식각한다. 금속 배선 패턴부(170)와 배리어 패턴부(160)을 차례로 식각하면, 게이트 전극(124)을 중심으로 서로 마주보는 소스 전극(173) 및 드레인 전극(175)이 형성되고, 소스 전극(173)과 반도체층(151) 사이 및 드레인 전극(175)과 반도체층(151) 사이에 각각 배리어층(163, 165)이 형성된다.
배리어층(163, 165)은 소스/드레인 전극(173, 175)에 포함된 구리 등의 성분이 박막 트랜지스터의 채널부로 확산되는 것을 방지할 수 있다.
제2 식각액은 과산화이황산암모늄((NH4)2)S2O8; Ammonium persulfate), 아졸계 화합물, 수용성 아민 화합물, 술폰산 함유 화합물, 질산염 함유 화합물 및 잔량의 물을 포함한다. 앞에서 설명한 본 발명의 한 실시예에 따른 식각액 조성물에 관한 내용은 제2 식각액에도 적용될 수 있다.
제2 식각액은 제1 식각액 대비하여 불소 함유 화합물이 생략되기 때문에 구리 단일막 또는 구리/구리망간의 다층막으로 형성된 금속 배선 패턴부(170)와 갈륨아연산화물(GZO)로 형성된 배리어 패턴부(160)를 식각할 수 있고, 선택적으로 인듐갈륨아연산화물(IGZO)로 형성된 반도체층(151)은 남기게 된다.
이처럼, 제2 식각액은 선택적으로 금속 배선 패턴부(170)와 배리어 패턴부(160)을 일괄 식각할 수 있기 때문에 종래와 같이 배리어층에 해당하는 막을 식각하기 위한 건식 식각 공정 등이 불필요하다. 따라서, 공정 시간 및 비용을 낮출 수 있고, 본 실시예에 따른 제1 식각액 및 제2 식각액은 과산화수소를 사용하지 않기 때문에 발열 현상이나 식각액의 안정성 저하, 고가의 안정화제 첨가와 같은 문제점을 줄일 수 있다.
도 15를 참고하면, 게이트 절연막(140), 소스 전극(173), 드레인 전극(175) 및 노출된 반도체층(151)을 덮으면서 보호막(180)을 형성한다. 보하막(180)은 산화 규소 또는 산화 질소로 형성될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110 절연 기판 124 게이트 전극
140 게이트 절연막 151 반도체층
163, 165 배리어층
173 소스 전극 175 드레인 전극

Claims (20)

  1. 과산화이황산암모늄((NH4)2)S2O8; Ammonium persulfate), 아졸계 화합물, 수용성 아민 화합물, 술폰산 함유 화합물 및 질산염 함유 화합물 및 잔량의 물을 포함하는 식각액 조성물.
  2. 제1항에서,
    불소 함유 화합물을 더 포함하는 식각액 조성물.
  3. 제2항에서,
    상기 불소 함유 화합물은 0.1중량% 내지 2중량%인 식각액 조성물.
  4. 제3항에서,
    상기 과산화이황산암모늄은 0.1중량% 내지 25중량%인 식각액 조성물.
  5. 제4항에서,
    상기 아졸계 화합물은 0.01중량% 내지 2중량%인 식각액 조성물.
  6. 제5항에서,
    상기 수용성 아민 화합물은 0.1중량% 내지 15중량%인 식각액 조성물.
  7. 제6항에서,
    상기 술폰산 함유 화합물은 0.1중량% 내지 5중량%인 식각액 조성물.
  8. 제7항에서,
    상기 질산염 함유 화합물은 0.1중량% 내지 5중량%인 식각액 조성물.
  9. 제1항에서,
    상기 수용성 아민 화합물은 술팜산(sulfamic acid) 및 이미노이아세트산(Iminodiacetic acid) 중에서 적어도 하나를 포함하는 식각액 조성물.
  10. 제1항에서,
    상기 과산화이황산암모늄은 0.1중량% 내지 25중량%이고, 상기 아졸계 화합물은 0.01중량% 내지 2중량%이고, 상기 수용성 아민 화합물은 0.1중량% 내지 15중량%이고, 상기 술폰산 함유 화합물은 0.1중량% 내지 5중량%이며, 상기 질산염 함유 화합물은 0.1중량% 내지 5중량%인 식각액 조성물.
  11. 기판 위에 게이트 전극을 형성하는 단계,
    상기 게이트 전극 위에 게이트 절연막, 반도체 물질층, 배리어 물질층 및 금속 배선 물질층을 형성하는 단계,
    상기 금속 배선 물질층, 상기 배리어 물질층 및 상기 반도체 물질층을 패터닝하여 상기 게이트 전극 및 상기 게이트 전극의 주변 영역을 덮는 금속 배선 패턴부, 배리어 패턴부, 반도체층를 형성하는 단계 그리고
    상기 금속 배선 패턴부와 상기 배리어 패턴부를 패터닝하여 상기 게이트 전극과 중첩하는 부분에 위치하는 상기 반도체층을 노출하는 단계를 포함하고,
    상기 금속 배선 패턴부, 상기 배리어 패턴부, 상기 반도체층를 형성하는 단계는 제1 식각액을 사용하여 일괄 식각하는 것을 포함하고, 상기 반도체층을 노출하는 단계는 제2 식각액을 사용하여 일괄 식각하는 것을 포함하며,
    상기 제1 식각액과 상기 제2 식각액은 서로 다른 조성을 갖는 박막 트랜지스터 제조 방법.
  12. 제11항에서,
    상기 반도체층은 산화물 반도체로 형성하는 박막 트랜지스터 제조 방법.
  13. 제12항에서,
    상기 금속 배선 물질층은 제1 금속막과 상기 제1 금속막 위에 위치하는 제2 금속막을 포함하고,
    상기 제1 금속막은 구리를 포함하고, 상기 제2 금속막은 구리망간 합금을 포함하는 박막 트랜지스터 제조 방법.
  14. 제11항에서,
    상기 반도체층은 인듐갈륨아연산화물(IGZO)을 포함하는 박막 트랜지스터 제조 방법.
  15. 제14항에서,
    상기 배리어 물질층은 갈륨아연산화물(GZO)을 포함하는 박막 트랜지스터 제조 방법.
  16. 제11항에서,
    상기 제1 식각액은 과산화이황산암모늄((NH4)2)S2O8; Ammonium persulfate), 아졸계 화합물, 수용성 아민 화합물, 술폰산 함유 화합물, 질산염 함유 화합물, 불소 함유 화합물 및 잔량의 물을 포함하는 박막 트랜지스터 제조 방법.
  17. 제16항에서,
    상기 제2 식각액은 과산화이황산암모늄((NH4)2)S2O8; Ammonium persulfate), 아졸계 화합물, 수용성 아민 화합물, 술폰산 함유 화합물 및 질산염 함유 화합물 및 잔량의 물을 포함하는 박막 트랜지스터 제조 방법.
  18. 제17항에서,
    상기 제1 식각액 및 상기 제2 식각액에 포함되는 수용성 아민 화합물은 술팜산(sulfamic acid) 및 이미노이아세트산(Iminodiacetic acid) 중에서 적어도 하나를 포함하는 박막 트랜지스터 제조 방법.
  19. 제18항에서,
    상기 과산화이황산암모늄은 0.1중량% 내지 25중량%이고, 상기 아졸계 화합물은 0.01중량% 내지 2중량%이고, 상기 수용성 아민 화합물은 0.1중량% 내지 15중량%이고, 상기 술폰산 함유 화합물은 0.1중량% 내지 5중량%이며, 상기 질산염 함유 화합물은 0.1중량% 내지 5중량%인 박막 트랜지스터 제조 방법.
  20. 제11항에서,
    상기 게이트 전극과 중첩하는 부분에 위치하는 상기 반도체층을 노출하는 단계는 상기 게이트 전극을 중심으로 서로 마주보는 소스 전극 및 드레인 전극을 형성하는 것을 포함하는 박막 트랜지스터 제조 방법.
KR1020110116085A 2011-11-08 2011-11-08 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법 KR20130050829A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110116085A KR20130050829A (ko) 2011-11-08 2011-11-08 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법
PCT/KR2012/005540 WO2013069873A1 (en) 2011-11-08 2012-07-12 Etchant composition and method for manufacturing thin film transistor using the same
US13/547,783 US20130115733A1 (en) 2011-11-08 2012-07-12 Etchant composition and method for manufacturing thin film transistor using the same
TW101136566A TW201323660A (zh) 2011-11-08 2012-10-03 蝕刻劑組合物及其用於製造薄膜電晶體之方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110116085A KR20130050829A (ko) 2011-11-08 2011-11-08 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법

Publications (1)

Publication Number Publication Date
KR20130050829A true KR20130050829A (ko) 2013-05-16

Family

ID=48223951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110116085A KR20130050829A (ko) 2011-11-08 2011-11-08 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법

Country Status (4)

Country Link
US (1) US20130115733A1 (ko)
KR (1) KR20130050829A (ko)
TW (1) TW201323660A (ko)
WO (1) WO2013069873A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150050278A (ko) 2013-10-31 2015-05-08 솔브레인 주식회사 질화티타늄막 및 텅스텐막의 적층체용 식각 조성물, 이를 이용한 식각 방법 및 이로부터 제조된 반도체 소자
KR101527117B1 (ko) * 2013-06-27 2015-06-09 삼성디스플레이 주식회사 식각액 조성물, 이를 이용한 금속 배선 제조 방법 및 박막 트랜지스터 기판 제조방법
US9099438B2 (en) 2012-05-11 2015-08-04 Samsung Display Co., Ltd. Thin film transistor array panel
WO2015160006A1 (ko) * 2014-04-16 2015-10-22 피에스테크놀러지(주) 은 또는 마그네슘용 식각 조성물

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130051239A (ko) * 2011-11-09 2013-05-20 삼성디스플레이 주식회사 식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
WO2015087466A1 (ja) * 2013-12-10 2015-06-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
US20180197974A1 (en) * 2015-07-10 2018-07-12 Sharp Kabushiki Kaisha Oxide semiconductor film etching method and semiconductor device manufacturing method
CN105047675B (zh) * 2015-08-06 2018-06-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294220B1 (en) * 1999-06-30 2001-09-25 Alpha Metals, Inc. Post-treatment for copper on printed circuit boards
EP1150341A4 (en) * 1998-12-28 2005-06-08 Hitachi Chemical Co Ltd MATERIALS FOR METAL POLLING LIQUID, METAL POLISHING LIQUID, THEIR PRODUCTION AND POLISHING METHOD
JP5559956B2 (ja) * 2007-03-15 2014-07-23 東進セミケム株式会社 薄膜トランジスタ液晶表示装置のエッチング液組成物
KR101520921B1 (ko) * 2008-11-07 2015-05-18 삼성디스플레이 주식회사 식각액 조성물, 이를 사용한 금속 패턴의 형성 방법 및 박막 트랜지스터 표시판의 제조 방법
KR101475313B1 (ko) * 2008-11-17 2014-12-23 엘지디스플레이 주식회사 어레이 기판의 제조방법
KR101578694B1 (ko) * 2009-06-02 2015-12-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099438B2 (en) 2012-05-11 2015-08-04 Samsung Display Co., Ltd. Thin film transistor array panel
KR101527117B1 (ko) * 2013-06-27 2015-06-09 삼성디스플레이 주식회사 식각액 조성물, 이를 이용한 금속 배선 제조 방법 및 박막 트랜지스터 기판 제조방법
US9293565B2 (en) 2013-06-27 2016-03-22 Samsung Display Co., Ltd. Etchant composition and method of manufacturing metal wiring and thin film transistor substrate using the etchant
KR20150050278A (ko) 2013-10-31 2015-05-08 솔브레인 주식회사 질화티타늄막 및 텅스텐막의 적층체용 식각 조성물, 이를 이용한 식각 방법 및 이로부터 제조된 반도체 소자
WO2015160006A1 (ko) * 2014-04-16 2015-10-22 피에스테크놀러지(주) 은 또는 마그네슘용 식각 조성물

Also Published As

Publication number Publication date
US20130115733A1 (en) 2013-05-09
TW201323660A (zh) 2013-06-16
WO2013069873A1 (en) 2013-05-16

Similar Documents

Publication Publication Date Title
KR102002131B1 (ko) 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법
KR20130050829A (ko) 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법
KR101776923B1 (ko) 식각액 조성물, 이를 이용한 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
JP5735553B2 (ja) エッチング液及びこれを用いた金属配線の形成方法
KR101404511B1 (ko) 식각액 조성물, 및 다중금속막 식각 방법
KR102048022B1 (ko) 금속막 식각액 조성물 및 이를 이용한 식각 방법
KR102279498B1 (ko) 금속 배선 식각액 조성물 및 이를 이용한 금속 배선 형성 방법
KR20160064015A (ko) 액체조성물 및 이것을 이용한 에칭방법
KR101561518B1 (ko) 구리/몰리브덴막 또는 구리/몰리브덴 합금막의 식각액 조성물
US20140011352A1 (en) Metal wire etchant and method of forming metal wire using the same
KR20120111636A (ko) 식각액, 이를 이용한 표시 장치의 제조 방법
KR20150043569A (ko) 구리 및 몰리브덴 함유 막의 식각액 조성물
US20110297873A1 (en) Etching solution compositions for metal laminate films
KR20150124540A (ko) 식각액 및 이를 이용한 표시 장치의 제조 방법
KR20110116761A (ko) 금속 배선용 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR20130028400A (ko) 표시장치의 제조방법 및 이에 이용되는 구리계 금속막/금속 산화물막의 식각액 조성물
KR102404226B1 (ko) 식각 조성물
KR20110113902A (ko) 박막 트랜지스터 액정표시장치용 식각조성물
KR102517903B1 (ko) 식각액 조성물, 및 식각액 조성물을 이용한 식각 방법
CN108203830B (zh) 金属线蚀刻液组合物
TW201503331A (zh) 製造液晶顯示器用陣列基板的方法
KR20140011840A (ko) 식각액 조성물, 및 다중금속막 식각 방법
KR20140028446A (ko) 금속 배선 식각액 조성물 및 이를 이용한 금속 배선 형성 방법
KR101934863B1 (ko) 금속막 및 인듐산화막의 이중막 식각액 조성물 및 이를 이용한 식각 방법
CN107653451B (zh) 蚀刻液组合物及利用到该组合物的金属图案制造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application