KR20150124540A - 식각액 및 이를 이용한 표시 장치의 제조 방법 - Google Patents

식각액 및 이를 이용한 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20150124540A
KR20150124540A KR1020140050924A KR20140050924A KR20150124540A KR 20150124540 A KR20150124540 A KR 20150124540A KR 1020140050924 A KR1020140050924 A KR 1020140050924A KR 20140050924 A KR20140050924 A KR 20140050924A KR 20150124540 A KR20150124540 A KR 20150124540A
Authority
KR
South Korea
Prior art keywords
acid
metal layer
compound
copper
weight
Prior art date
Application number
KR1020140050924A
Other languages
English (en)
Inventor
정종현
김인배
박홍식
김선일
국인설
남기용
박영철
유인호
윤영진
이석준
Original Assignee
삼성디스플레이 주식회사
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 동우 화인켐 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140050924A priority Critical patent/KR20150124540A/ko
Priority to US14/508,858 priority patent/US9741827B2/en
Priority to TW104112109A priority patent/TWI662157B/zh
Priority to CN201510187631.3A priority patent/CN105018930B/zh
Publication of KR20150124540A publication Critical patent/KR20150124540A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Inorganic Chemistry (AREA)

Abstract

식각액 및 이를 사용한 표시 장치의 제조 방법이 개시된다.

Description

식각액 및 이를 이용한 표시 장치의 제조 방법{ECHTANT AND METHOD FOR MANUFACTURING DISPLAY DEVICE USING THE SAME}
본 발명의 실시예들은 식각액 및 이를 이용한 표시 장치의 제조 방법에 관한 것이다.
일반적으로 박막 트랜지스터 표시판(Thin Firm Transistor, TFT)은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 표시판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과, 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등으로 이루어져 있다.
이러한 박막 트랜지스터 표시판의 제조 시에 기판 위에 게이트 배선 및 데이터 배선용 금속층을 적층시키고, 이들 금속층을 식각하는 과정이 그 뒤를 따르게 된다.
게이트 배선 및 데이터 배선은 전기 전도도가 좋고, 저항이 낮은 구리를 사용하는데, 구리의 경우, 포토레지스트를 도포하고, 패터닝하는 공정 상 어려운 점이 있으므로, 게이트 배선 및 데이터 배선은 구리 단일막을 적용하지 않고, 다중 금속막을 적용한다.
다중 금속막 중에서 일반적으로 널리 사용되는 것이 티타늄/구리의 이중막이다. 이러한 티타늄/구리의 이중막을 동시에 식각하는 경우, 식각 프로파일이 불량하고, 후속 공정에 어려움이 있다.
본 발명의 실시예들은 식각액 및 이를 이용한 표시 장치의 제조 방법을 제공한다.
본 발명의 일 실시예는, 0.5 중량% 내지 20 중량%의 과황산염; 0.01 중량% 내지 2 중량%의 불소화합물; 1 중량% 내지 10 중량%의 무기산; 0.5 중량% 내지 5 중량%의 N(질소 원자)-함유 복소환화합물; 0.1 중량% 내지 5 중량%의 염소화합물; 0.05 중량% 내지 3 중량%의 구리염; 0.1 중량% 내지 10 중량%의 유기산 또는 유기산염; 0.1 중량% 내지 5 중량%의 전자공여화합물; 및 잔량의 용매를 포함하는 식각액을 개시한다.
본 발명의 다른 실시예는, 절연 기판 위에 하부 게이트 금속층 및 상부 게이트 금속층을 포함하는 게이트 금속층을 형성하는 단계; 본 발명의 일 실시예를 따른 식각액을 사용하여 상기 게이트 금속층을 식각하여 게이트 전극을 포함하는 게이트선을 형성하는 단계; 상기 게이트선 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 위에 제1 비정질 규소층, 제2 비정질 규소층, 하부 데이터 금속층 및 상부 데이터 금속층을 순차적으로 형성하는 단계; 상기 제1 비정질 규소층, 상기 제2 비정질 규소층, 상기 하부 데이터 금속층 및 상기 상부 데이터 금속층을 식각하여 반도체, 저항성 접촉층, 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계; 상기 데이터선, 상기 드레인 전극 및 상기 게이트 절연막 위에 보호막을 형성하는 단계; 및 상기 보호막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법을 개시한다.
본 발명의 실시예들은 티타늄/구리의 이중막에 대하여 우수한 식각 프로파일을 제공하면서 난용성 석출물을 발생하지 않는 식각액 및 이를 이용한 표시 장치의 제조 방법을 제공한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 도시한 단면도이다.
도 2는 도 1의 II-II 선을 따라 절취한 단면도이다.
도 3 내지 8은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 도면이다.
도 9는 본 발명의 일 실시예에 따른 식각액의 작용 메커니즘을 나타낸 모식도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
그러면, 본 발명의 실시예에 따른 식각액에 대하여 설명한다.
본 발명의 실시예에 따른 식각액은 티타늄(Ti) 또는 티타늄을 포함하는 금속막 및 티타늄(Ti) 또는 티타늄을 포함하는 금속막 위에 구리(Cu) 또는 구리를 포함하는 금속막이 형성되어 있는 이중막으로 이루어진 금속 배선을 식각하기 위한 것이다.
본 발명의 실시예에 따른 식각액은 과황산염, 불소화합물, 무기산, N(질소 원자)-함유 복소환화합물, 염소화합물, 구리염, 유기산 또는 유기산염, 전자공여화합물 및 잔량의 용매를 포함한다.
본 발명의 실시예에 따른 식각액은 비과수계 식각액일 수 있다. 여기서, 비과수계란 과산화수소를 포함하지 않는 식각액을 의미한다.
과황산염은 구리 또는 구리를 포함하는 금속막을 식각하는 주성분으로서, 식각액의 총 함량에 대하여 5 내지 20 중량%로 포함될 수 있다. 과황산염의 함량이 상기 범위 내이면, 구리 또는 구리를 포함하는 금속막의 식각 속도가 빠르면서도, 식각 속도가 식각 공정을 적절하게 조절할 수 있을 정도로 유지될 수 있다.
과황산염은 과황산염은 과황산칼륨, 과황산나트륨 및 과황산암모늄 중에서 선택되는 1종 이상의 화합물을 포함할 수 있으나, 이에 한정되는 것은 아니다.
불소화합물은 티타늄 또는 티타늄을 포함하는 금속막을 식각하는 주성분으로서, 식각 시 발생할 수 있는 잔사를 제거하여 주는 역할을 한다. 불소화합물은 식각액의 총 함량에 대하여 0.01 내지 2 중량%로 포함될 수 있다. 불소화합물의 함량이 상기 범위 내이면, 티타늄 또는 티타늄을 포함하는 금속막의 식각 속도가 빠르므로 잔사가 발생하지 않으면서도, 금속 배선이 형성되는 유리 등의 기판과 금속 배선과 함께 형성되는 실리콘을 포함하는 절연막에 손상을 주지 않는다.
불소화합물은 용액 내에서 불소 이온 또는 다원자 불소이온이 해리되는 화합물을 사용할 수 있고, 불화암모늄(ammonium fluoride), 불화나트륨(sodium fluoride), 불화칼륨(potassium fluoride), 중불화암모늄(ammonium bifluoride), 중불화나트륨(sodium bifluoride) 및 중불화칼륨(potassium bifluoride) 중에서 선택되는 1종 이상의 화합물을 포함할 수 있으나, 이에 한정되는 것은 아니다.
무기산은 구리 또는 구리를 포함하는 금속막 및 티타늄 또는 티타늄을 포함하는 금속막의 식각을 위한 보조 산화제로서, 식각액의 총 함량에 대하여 1 내지 10 중량%로 포함될 수 있다. 무기산의 함량이 상기 범위 내인 경우, 구리 또는 구리를 포함하는 금속막 및 티타늄 또는 티타늄을 포함하는 금속막의 식각속도가 빠르므로, 식각 프로파일이 양호하고 잔사가 발생하지 않으면서도, 과식각 및 포토레지스트 크랙(Crack)이 발생하지 않아, 약액 침투에 의하여 배선 단락이 방지될 수 있다.
무기산은 질산, 황산, 인산 및 과염소산 중에서 적어도 하나의 물질을 사용할 수 있다.
N-함유 복소환화합물은 구리 또는 구리를 포함하는 금속막의 식각 속도를 조절하는 역할을 한다. N-함유 복소환화합물은 식각액의 총 함량에 대하여 0.5 내지 5 중량%로 포함될 수 있다. N-함유 복소환화합물의 함량 상기 범위 내이면, 구리의 식각 속도를 조절할 수 있어 과식각이 방지되면서도, 구리의 식각 속도가 너무 낮아 공정 시간이 길어지는 것을 방지하므로 생산성이 높아질 수 있다.
N-함유 복소환화합물은 5-아미노테트라졸(aminotetrazole), 3-아미노-1,2,4-트리아졸, 4-아미노-4H-1,2,4-트리아졸, 벤조트리아졸, 이미다졸(imidazole), 인돌(indole), 푸린(purine), 피라졸(pyrazole), 피리딘(pyridine), 피리미딘(pyrimidine), 피롤(pyrrole), 피롤리딘(pyrrolidine), 피롤린(pyrroline) 중에서 선택되는 1종 이상의 화합물을 포함할 수 있으나, 이에 한정되는 것은 아니다.
염소화합물은 구리 또는 구리를 포함하는 금속막을 식각하는 보조 산화제 및 테이퍼의 각도를 조절하는 역할을 한다. 염소화합물은 식각액의 총 함량에 대하여 0.1 내지 5 중량%로 포함될 수 있다. 염소화합물의 함량이 0.1 중량% 미만으로 함유 되는 경우에는 구리 또는 구리를 포함하는 금속막의 식각속도가 저하되어 식각 프로파일이 불량하게 되며, 5 중량%를 초과하게 되면 과식각이 발생하여 금속 배선이 소실 될 수 있다.
염소화합물은 염소 이온으로 해리될 수 있는 화합물을 의미하며, 염산(HCl), 염화나트륨(NaCl), 염화칼륨(KCl) 및 염화암모늄(NH4Cl) 중에서 선택되는 1종 이상의 화합물을 포함할 수 있으나, 이에 한정되는 것은 아니다.
구리염은 씨디스큐(CD skew)를 조절하는 역할을 하며, 식각액이 총 함량에 대하여 0.05 내지 3 중량%로 포함될 수 있다. 구리염의 함량이 0.05 중량% 미만으로 함유되는 경우에는 처리 매수별 씨디스큐의 변화의 편차가 심하게 나타나며, 3 중량%를 초과하게 되면 주 산화제의 산화력을 감소 시켜 처리 매수가 감소시키게 되는 요인이 된다.
구리염은 질산구리(Cu(NO3)2), 황산구리(CuSO4) 및 인산구리암모늄(NH4CuPO4) 중에서 선택되는 1종 이상의 화합물을 포함할 수 있으나, 이에 한정되는 것은 아니다.
유기산 또는 유기산염은 식각된 금속이온과의 킬레이팅 작용에 의해 식각액에 영향을 주는 것을 방지해 줌으로써 결과적으로 처리매수를 증가시켜주는 역할을 한다. 유기산 또는 유기산염은 식각액의 총 함량에 대하여 0.1 내지 10 중량%로 포함될 수 있다. 유기산 또는 유기산염의 함유량이 1 중량% 미만일 경우에는 처리매수 증가 효과가 없고, 10 중량%를 초과할 경우에는 더 이상 처리매수 증가의 효과가 없다.
유기산 또는 유기산염은 아세트산, 부탄산, 시트르산, 포름산, 글루콘산, 글리콜산, 말론산, 펜탄산, 설포벤조산, 설포석신산, 설포프탈산, 살리실산, 설포살리실산, 벤조산, 글리세르산, 석신산, 말산, 타르타르산, 이소시트르산, 프로펜산, 이미노디아세트산 및 에틸렌디아민테트라아세트산(EDTA)과 이들의 나트륨염, 칼륨염 및 암모늄염 중에서 선택되는 1종 이상의 화합물을 포함할 수 있으나, 이에 한정되는 것은 아니다.
전자공여화합물은 식각 성능을 발휘하는 조성이 공정 Cu 배선 식각에 의해 발생하는 Cu ion 과의 결합에 의한 석출물이 발생되지 않도록 하는 첨가제로 석출결합 방해를 유도함으로써 해결할 수 있다. 이때 전자공여화합물은 식각액의 총 함량에 대하여 0.1 내지 5 중량%로 포함될 수 있다. 전자공여화합물의 함유량이 0.1 중량% 미만일 경우에는 난용 석출 발생 가능성이 높고, 5 중량%를 초과할 경우에는 기존에 가지고 있는 식각 성능 유지에 어려움을 줄 수 있다.
상기 전자공여화합물은 비고리형 유기화합물로서, 이소루신(L-Isoleucine), 옥살산(Oxalic acid), 아디픽산(Adipic acid), 팔미틱산(Palmitic acid), 젖산(lactic acid), 말레산(maleic acid), 디에틸렌트리아민 펜타아세트산(Diethylenetriamine pentaacetic acid), 아세틸 시스테인(N-Acetyl L-cysteine), 세린(L-Serine) 및 메티오닌(L-methionine)과 이들의 칼륨염, 나트륨염 및 암모늄염 중에서 선택되는 1종 이상의 화합물을 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 전자공여화합물은 이소루신, 디에틸렌트리아민 펜타아세트산, 아세틸 시스테인, 세린, 메티오닌과 이들의 칼륨염, 나트륨염 및 암모늄염 중에서 선택되는 1종 이상의 화합물을 포함할 수 있으나, 이에 한정되는 것은 아니다.
과황산염, 불소 화합물, 유기산, 무기산, 염소화합물, 구리염, N-함유 복소환화합물 및 용매를 포함하는 식각액은 식각과정에서 발생하는 구리 이온이 상기 식각액을 구성하는 1종 이상의 화합물과 결합하여 난용성 석출물을 발생시킬 수 있다. 이러한 난용성 석출물을 식각되는 기판의 오염을 야기하고, 식각공정에 사용되는 배관을 막는 등의 문제를 살생시킬 수 있다.
하기 표 1은 과황산염, 불소 화합물, 유기산, 무기산, 구리염 및 용매를 필수적으로 포함하고, 염소화합물 및/또는 N-함유 복소환화합물을 선택적으로 포함하는 식각액의 난용성 석출물 발생 여부를 판단하기 위한 실험결과를 기재한 것이다. 표 1에서 실험예 1 내지 3은 Cu 3500 ppm 이 용해되어 있는 식각액 내에서 Cu 농도의 변화를 분석한 값이다. 여기서, 구리 농도가 감소한다는 것은 감소한 양 만큼 석출물로 발생했다는 의미가 된다.
(중량%)
SPS ABF HNO3 ATZ NaCl CuSO4 AcOH Cu 농도(ppm)
1일 5일 12일
실험예 1 10 0.5 3 - 1.5 0.2 3 3510 3580 3630
실험예 2 10 0.5 3 1.5 - 0.2 3 3480 3520 3620
실험예 3 10 0.5 3 1.5 1.5 0.2 3 3400 2310 2280
※SPS: 과황산나트륨
※ABF: 중불화암모늄
※ATZ: 5-아미노테트라졸
※AcOH: 아세트산
표 1을 참조하면, N-함유 복소환화합물이나 염소화합물을 포함하지 않는 식각액(실험예 1 및 2)에서는 구리 농도의 변화가 거의 없으나, N-함유 복소환화합물 및 염소화합물을 모두 포함하는 실험예 3의 경우는 구리 농도가 급격하게 줄어드는 것을 확인할 수 있다. 따라서, N-함유 복소환화합물 및 염소화합물을 모두 포함하는 식각액은 난용성 석출물을 발생시킬 수 있고, 식각 과정에서 발생하는 과량의 구리 이온은 이러한 난용성 석출물의 발생 속도를 더욱 가속화시킬 수 있다.
하기 표 2는 염소화합물의 함량에 따른 난용성 석출물 발생 여부를 판단하기 위한 실험결과를 기재한 것이다.
(중량%)
SPS ABF HNO3 ATZ NaCl CuSO4 AcOH Cu 농도(ppm)
1일 3일 6일
실험예4 10 0.5 3 1.5 1.5 0.2 3 3440 2800 2370
실험예5 10 0.5 3 1.5 1.2 0.2 3 3060 3000 2920
실험예6 10 0.5 3 1.5 1.0 0.2 3 3060 3040 3000
실험예7 10 0.5 3 1.5 0.6 0.2 3 3040 3020 3050
실험예8 10 0.5 3 1.5 0.4 0.2 3 3050 3040 3060
※SPS: 과황산나트륨
※ABF: 중불화암모늄
※ATZ: 5-아미노테트라졸
※AcOH: 아세트산
상기 표 2에 따르면, 염소화합물의 함량을 줄일 경우 난용성 석출물의 발생이 현저히 작아지는 것을 알 수 있다. 그러나, 염소화합물의 양을 줄일 경우 바람직한 에칭 성능 유지가 불가능하기 때문에 단순히 염소화합물을 줄임으로써 난용성 석출물 발생을 억제하는 것은 근본적인 해결 방법이 아니다.
본 발명의 실시예에 따른 식각액에는 전자공여화합물이 포함되고, 상기 전자공여화합물은 N-함유 복소환화합물과 배위 결합(Chealating)하고 있는 구리 이온과 결합할 수 있다. 따라서, 상기 전자공여화합물은 Cl-이 상기 배위 결합체에 결합 하고자 하는 것을 방지할 수 있다. 따라서, 전자공여화합물을 포함하는 식각액은 난용성 석출물을 발생시키지 않을 수 있다. 이러한 메커니즘은 도 9를 참조한다.
본 발명의 실시예에 따른 식각액에는, 용매가 식각액 총 중량이 100 중량%가 되도록 잔량 포함된다. 용매는 물일 수 있으며, 물은 탈이온수를 의미할 수 있다. 예를 들어, 반도체 공정용일 수 있으며, 18㏁/㎝ 이상의 물일 수 있으나, 이에 한정되는 것은 아니다. 식각액의 총 함량에 대하여 물은 구리-티타늄 식각액 총 중량이 100 중량%가 되도록 잔량 포함된다.
또한, 본 발명의 실시예에 따른 식각액에는 금속 이온 봉쇄제 및 부식 방지제 등을 더 포함할 수 있다.
이러한 본 발명의 실시예에 따른 식각액을 사용함으로써, 티타늄 또는 티타늄을 포함하는 금속막 및 티타늄 또는 티타늄을 포함하는 금속막 위에 구리 또는 구리를 포함하는 금속막이 형성되어 있는 이중막으로 이루어진 금속 배선을 효과적으로 식각할 수 있다.
또한, 본 발명의 실시예에 따른 식각액은 액정 표시 장치와 같은 평판 디스플레이의 제조뿐만 아니라, 메모리 반도체 표시판 등의 제조에도 사용될 수 있다. 또한, 티타늄 또는 티타늄을 포함하는 금속막 및 티타늄 또는 티타늄을 포함하는 금속막 위에 구리 또는 구리를 포함하는 금속막이 형성되어 있는 이중막으로 이루어진 금속 배선을 포함하는 다른 전자 장치의 제조에도 사용될 수 있다.
그러면, 이하에서는 상술한 본 발명의 실시예에 식각액을 사용하여 표시 장치를 제조하는 방법에 대하여 설명한다.
도 1은 본 발명의 실시예에 따른 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 II-II 선을 따라 잘라 도시한 단면도이다.
본 발명의 실시예에 따른 표시 장치용 박막 트랜지스터 표시판은 유리 또는 플라스틱 따위의 절연 물질로 만들어진 기판(110) 위에 게이트 전극(124)을 포함하는 복수의 게이트선(121), 그 위에는 게이트 절연막(140), 복수의 반도체층(154), 복수의 저항성 접촉 부재(163, 165), 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 차례로 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있고, 게이트 전극(124)은 게이트선(121) 위로 돌출되어 있다.
게이트선(121)은 티타늄 또는 티타늄을 포함하는 금속으로 이루어진 하부막(124p)과 구리 또는 구리를 포함하는 금속으로 이루어진 상부막(124r)으로 이루어져 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(173)을 포함한다. 드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다.
데이터선(171), 소스 전극(173) 및 드레인 전극(175)은 티타늄 또는 티타늄을 포함하는 금속으로 이루어진 하부막(171p, 173p, 175p)과 구리 또는 구리를 포함하는 금속으로 이루어진 상부막(171r, 173r, 175r)으로 이루어져 있다.
반도체층(154)는 게이트 전극(124) 위에 위치하며 그 위의 저항성 접촉 부재(163, 165)는 반도체층(154)와 데이터선(171) 및 드레인 전극(175) 사이에만 배치되어 이 둘 사이의 접촉 저항을 낮추어 준다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체층(154)와 함께 하나의 박막 트랜지스터를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)에 형성된다.
데이터선(171) 및 드레인 전극(175) 위에는 질화 규소 및 산화 규소 따위로 만들어진 보호막(180)이 형성되어 있다.
보호막(180)에는 드레인 전극(175)을 드러내는 접촉구(185)가 형성되어 있고, 보호막(180) 위에는 화소 전극(191)이 형성되어 있으며, 접촉구(185)를 통하여 드레인 전극(175)과 연결되어 있다.
그러면 본 발명의 실시예에 따른 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 도 3 내지 8를 도 2와 함께 참고하여 설명한다.
도 3 내지 도 8은 본 발명의 실시예에 따른 표시 장치용 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 단면도이다.
먼저 도 3에 도시한 바와 같이, 투명한 절연 기판(110) 위에 티타늄 또는 티타늄을 포함하는 금속으로 이루어진 하부 게이트 금속층(120p)과 구리 또는 구리를 포함하는 금속으로 이루어진 상부 게이트 금속층(120r)을 포함하는 게이트 금속층(120)을 형성한다.
이어서, 도 4에 도시한 바와 같이, 전술한 실시예에 따른 식각액을 사용하여 게이트 금속층(120)을 식각하여 게이트 전극(124)을 형성하고, 게이트 전극(124)을 포함한 절연 기판(110)의 전면에 게이트 절연막(140)을 형성한다.
게이트 전극(124)은 티타늄 또는 티타늄을 포함하는 금속으로 이루어진 하부막(124p)과 구리 또는 구리를 포함하는 금속으로 이루어진 상부막(124r)을 포함한다.
이어서, 도 5에 도시한 바와 같이, 게이트 절연막(140) 위에 비정질 규소층(150), 불순물이 도핑된 비정질 규소층(160) 및 데이터 금속층(170)을 차례로 적층한다. 여기서, 데이터 금속층(170)은 티타늄 또는 티타늄을 포함하는 금속으로 이루어진 하부 데이터 금속층(170p)과 구리 또는 구리를 포함하는 금속으로 이루어진 상부 데이터 금속층(170r)을 포함한다.
이어서, 도 6 및 도 7에 도시한 바와 같이, 전술한 실시예에 따른 식각액을 사용하여 데이터 금속층(170)을 식각하고, 비정질 규소층(150) 및 불순물이 도핑된 비정질 규소층(160)을 식각하여 소스 전극(173)을 포함하는 데이터선(171), 드레인 전극(175), 저항성 접촉층(163, 165) 및 반도체층(154)을 형성한다.
데이터선(171), 소스 전극(173) 및 드레인 전극(175)은 티타늄 또는 티타늄을 포함하는 금속으로 이루어진 하부막(171p, 173p, 175p)과 구리 또는 구리를 포함하는 금속으로 이루어진 상부막(171r, 173r, 175r)을 포함한다.
이어서, 도 8에 도시한 바와 같이, 데이터선(171), 드레인 전극(175) 및 게이트 절연막(140)을 포함한 전면에 보호막(180)을 형성한 후, 도 2에 도시한 바와 같이, 드레인 전극(175)를 노출하는 접촉 구멍(185)를 형성하고, 보호막(180) 위에 화소 전극(191)을 형성한다.
이하에서는 구체적인 실험예를 통하여 본 발명에 실시예에 따른 식각액의 성능을 설명한다.
<실시예 1>
하기 표 3에서와 같이, 과황산나트륨 10 중량%, 중불화암모늄 0.5 중량%, 질산 3 중량%, 5-아미노 테트라졸 1.5 중량%, 염화나트륨 1.5 중량%, 황산구리 0.2 중량%, 초산 3 중량%, 디에틸렌트리아민 펜타아세트산 (Diethylenetriamine pentaacetic acid) 3 중량% 및 잔량의 물을 포함하는 식각액을 10kg 이 되도록 제조하였다.
<실시예 2>
하기 표 3에서와 같이, 과황산나트륨 10 중량%, 중불화암모늄 0.5 중량%, 질산 3 중량%, 5-아미노 테트라졸 1.5 중량%, 염화나트륨 1.5 중량%, 황산구리 0.2 중량%, 초산 3 중량%, N-아세틸 L-시스테인 (N-Acetyl L-cysteine) 0.1 중량% 및 잔량의 물을 포함하는 식각액을 10kg 이 되도록 제조하였다.
<실시예 3>
하기 표 3에서와 같이, 과황산나트륨 10 중량%, 중불화암모늄 0.5 중량%, 질산 3 중량%, 5-아미노 테트라졸 1.5 중량%, 염화나트륨 1.5 중량%, 황산구리 0.2 중량%, 초산 3 중량%, L-메티오닌 (L-methionine) 2 중량% 및 잔량의 물을 포함하는 식각액을 10kg 이 되도록 제조하였다.
<비교예 1>
하기 표 3에서와 같이, 과황산나트륨 10 중량%, 중불화암모늄 0.5 중량%, 질산 3 중량%, 5-아미노 테트라졸 1.5 중량%, 염화나트륨 1.5 중량%, 황산구리 0.2 중량%, 초산 3 중량% 및 잔량의 물을 포함하는 식각액을 10kg 이 되도록 제조하였다.
(중량%)
SPS
 ABF
 HNO3
ATZ
 NaCl
 CuSO4
AcOH
 전자공여
화합물		 -9℃ 보관
석출유무 관찰
첨가제 함량 1일 7일 15일
실시예1 10 0.5 3 1.5 1.5 0.2 3 A-1 3 없음 없음 없음
실시예2 10 0.5 3 1.5 1.5 0.2 3 A-2 0.1 없음 없음 없음
실시예3 10 0.5 3 1.5 1.5 0.2 3 A-3 2 없음 없음 없음
비교예1 10 0.5 3 1.5 1.5 0.2 3 - - 발생 증가 증가
※SPS: 과황산나트륨
※ABF: 중불화암모늄
※ATZ: 5-아미노테트라졸
※AcOH: 아세트산
※A-1: 디에틸렌트리아민 펜타아세트산
※A-2: %, N-아세틸 L-시스테인
※A-3: L-메티오닌
<실험예 1 - 석출물 발생 여부평가>
본 발명의 실시예 1 내지 3 및 비교예 1에 따른 식각액에 대해 아래와 같이 석출물 발생여부에 대한 평가를 진행하였다.
준비된 식각액에 Cu 3000ppm 분말를 넣은 다음, 30분 정도 교반하여 Cu 분말을 완전히 용해시켰다. 그 다음, 상기 용액을 준비된 폴리에틸렌병에 넣은 후, -9℃ 이하에서 보관하면서 석출 발생 유무를 실시간으로 관찰하였다. 그 결과를 하기 표 4에 기재하였다.
-9℃ 보관
석출유무 관찰
1일 7일 15일
실시예1 없음 없음 없음
실시예2 없음 없음 없음
실시예3 없음 없음 없음
비교예1 발생 증가 증가
표 4를 참조하면, 실시예 1 내지 3의 식각액은 난용성 석출물을 발생시키지 않았으나, 비교예 1의 식각액은 난용성 석출물을 발생시키고, 시간이 지날수록 그 양이 증가하였다.
<실험예 2 - 식각 특성 평가>
본 발명의 실시예 1 내지 4 및 비교예 1에 따른 식각액에 대해 아래와 같이 식각 특성 평가를 진행하였다.
글래스 위에 SiNx층이 증착되어 있고 SiNx층 위에 티타늄막이 적층되어 있으며, 티타늄막 상에 구리막이 적층되어 있다. 구리막 상에는 일정한 형태의 모양으로 포토레지스트가 패터닝된 기판을 다이아몬드 칼을 이용하여 550×650㎜로 잘라시편을 제조하였다.
분사식 식각 방식의 실험장비 내에 실시예 1 내지 3 및 비교예 1의 식각액을 넣고 온도를 25℃로 가온하였다. 그 후, 온도가 30±0.1℃에 도달한 후, 식각 공정을 수행하였다. 총 식각 시간을 EPD를 기준으로 하여 오버에치를 200% 실시하였다. 시편을 넣고 분사를 시작하여 식각이 다 되면 꺼내어 탈이온수로 세정한 후, 열풍(熱風) 건조장치를 이용하여 건조하고, 포토 레지스트 박리기(stripper)를 이용하여 포토 레지스트를 제거하였다. 세정 및 건조 후 전자주사현미경을 이용하여 식각 특성을 평가한 결과를 하기 표 5에 기재하였다.
판단
실시예1 양호
실시예2 양호
실시예3 양호
표 5를 참조하면, 실시예 1 내지 3의 식각액은 식각특성이 양호함을 알 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. 예컨대, 본 실시예는 액정 표시 장치를 다루고 있으나, 본 발명은 박막 트랜지스터를 포함하는 다른 여러 종류의 표시 장치에 적용될 수 있다.
110: 기판 121: 게이트선
154: 반도체층 171: 데이터선
173: 소스 전극 175: 드레인 전극

Claims (14)

  1. 0.5 중량% 내지 20 중량%의 과황산염;
    0.01 중량% 내지 2 중량%의 불소화합물;
    1 중량% 내지 10 중량%의 무기산;
    0.5 중량% 내지 5 중량%의 N(질소 원자)-함유 복소환화합물;
    0.1 중량% 내지 5 중량%의 염소화합물;
    0.05 중량% 내지 3 중량%의 구리염;
    0.1 중량% 내지 10 중량%의 유기산 또는 유기산염;
    0.1 중량% 내지 5 중량%의 전자공여화합물; 및
    잔량의 용매를 포함하는 식각액.
  2. 제1항에 있어서,
    상기 과황산염은 과황산칼륨, 과황산나트륨 및 과황산암모늄 중에서 선택되는 1종 이상의 화합물을 포함하는 식각액.
  3. 제1항에 있어서,
    상기 불소화합물은 불화암모늄(ammonium fluoride), 불화나트륨(sodium fluoride), 불화칼륨(potassium fluoride), 중불화암모늄(ammonium bifluoride), 중불화나트륨(sodium bifluoride) 및 중불화칼륨(potassium bifluoride) 중에서 선택되는 1종 이상의 화합물을 포함하는 식각액.
  4. 제1항에 있어서,
    상기 무기산은 질산, 황산, 인산 및 과염소산 중에서 선택되는 1종 이상의 화합물을 포함하는 식각액.
  5. 제1항에 있어서,
    상기 N-함유 복소환화합물은 5-아미노테트라졸(aminotetrazole), 3-아미노-1,2,4-트리아졸, 4-아미노-4H-1,2,4-트리아졸, 벤조트리아졸, 이미다졸(imidazole), 인돌(indole), 푸린(purine), 피라졸(pyrazole), 피리딘(pyridine), 피리미딘(pyrimidine), 피롤(pyrrole), 피롤리딘(pyrrolidine), 피롤린(pyrroline) 중에서 선택되는 1종 이상의 화합물을 포함하는 식각액.
  6. 제1항에 있어서,
    상기 염소화합물은 염산(HCl), 염화나트륨(NaCl), 염화칼륨(KCl) 및 염화암모늄(NH4Cl) 중에서 선택되는 1종 이상의 화합물을 포함하는 식각액.
  7. 제1항에 있어서,
    상기 구리염은 질산구리(Cu(NO3)2), 황산구리(CuSO4) 및 인산구리암모늄(NH4CuPO4) 중에서 선택되는 1종 이상의 화합물을 포함하는 식각액.
  8. 제1항에 있어서,
    상기 유기산 또는 유기산염은
    아세트산, 부탄산, 시트르산, 포름산, 글루콘산, 글리콜산, 말론산, 펜탄산, 설포벤조산, 설포석신산, 설포프탈산, 살리실산, 설포살리실산, 벤조산, 글리세르산, 석신산, 말산, 타르타르산, 이소시트르산, 프로펜산, 이미노디아세트산 및 에틸렌디아민테트라아세트산(EDTA); 및
    아세트산, 부탄산, 시트르산, 포름산, 글루콘산, 글리콜산, 말론산, 펜탄산, 설포벤조산, 설포석신산, 설포프탈산, 살리실산, 설포살리실산, 벤조산, 글리세르산, 석신산, 말산, 타르타르산, 이소시트르산, 프로펜산, 이미노디아세트산 및 에틸렌디아민테트라아세트산의 칼륨염, 나트륨염 및 암모늄염; 중에서 선택되는 1종 이상의 화합물을 포함하는 식각액.
  9. 제1항에 있어서,
    상기 전자공여화합물은
    이소루신(L-Isoleucine), 옥살산(Oxalic acid), 아디픽산(Adipic acid), 팔미틱산(Palmitic acid), 젖산(lactic acid), 말레산(maleic acid), 디에틸렌트리아민 펜타아세트산(Diethylenetriamine pentaacetic acid), 아세틸 시스테인(N-Acetyl L-cysteine), 세린(L-Serine) 및 메티오닌(L-methionine); 및
    이소루신, 옥살산, 아디픽산, 팔미틱산, 젖산, 말레산, 디에틸렌트리아민 펜타아세트산, 아세틸 시스테인, 세린 및 메티오닌의 칼륨염, 나트륨염 및 암모늄염; 중에서 선택되는 1종 이상의 화합물을 포함하는 식각액.
  10. 제1항에 있어서,
    상기 용매는 탈이온수를 포함하는 식각액.
  11. 제1항에 있어서,
    상기 식각액은 과산화수소를 포함하지 않는 식각액.
  12. 절연 기판 위에 하부 게이트 금속층 및 상부 게이트 금속층을 포함하는 게이트 금속층을 형성하는 단계;
    제1항 내지 제11항 중 어느 한 항에 따른 식각액을 사용하여 상기 게이트 금속층을 식각하여 게이트 전극을 포함하는 게이트선을 형성하는 단계;
    상기 게이트선 위에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 위에 제1 비정질 규소층, 제2 비정질 규소층, 하부 데이터 금속층 및 상부 데이터 금속층을 순차적으로 형성하는 단계,
    상기 제1 비정질 규소층, 상기 제2 비정질 규소층, 상기 하부 데이터 금속층 및 상기 상부 데이터 금속층을 식각하여 반도체, 저항성 접촉층, 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계;
    상기 데이터선, 상기 드레인 전극 및 상기 게이트 절연막 위에 보호막을 형성하는 단계; 및
    상기 보호막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 하부 게이트 금속층 및 상기 하부 데이터 금속층은 티타늄 또는 티타늄을 포함하는 금속으로 형성하고;
    상기 상부 게이트 금속층 및 상기 상부 데이터 금속층은 구리 또는 구리를 포함하는 금속으로 형성하는 표시 장치의 제조 방법.
  14. 제12항에 있어서,
    상기 상부 금속층 및 상기 하부 금속층은 상기 식각액을 사용하여 동시에 식각되는 표시 장치의 제조 방법.
KR1020140050924A 2014-04-28 2014-04-28 식각액 및 이를 이용한 표시 장치의 제조 방법 KR20150124540A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140050924A KR20150124540A (ko) 2014-04-28 2014-04-28 식각액 및 이를 이용한 표시 장치의 제조 방법
US14/508,858 US9741827B2 (en) 2014-04-28 2014-10-07 Etchant and method of manufacturing display device by using the same
TW104112109A TWI662157B (zh) 2014-04-28 2015-04-15 蝕刻劑及使用該蝕刻劑製造顯示裝置之方法
CN201510187631.3A CN105018930B (zh) 2014-04-28 2015-04-20 蚀刻剂和使用该蚀刻剂制造显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140050924A KR20150124540A (ko) 2014-04-28 2014-04-28 식각액 및 이를 이용한 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20150124540A true KR20150124540A (ko) 2015-11-06

Family

ID=54334164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140050924A KR20150124540A (ko) 2014-04-28 2014-04-28 식각액 및 이를 이용한 표시 장치의 제조 방법

Country Status (4)

Country Link
US (1) US9741827B2 (ko)
KR (1) KR20150124540A (ko)
CN (1) CN105018930B (ko)
TW (1) TWI662157B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018124705A1 (ko) * 2016-12-26 2018-07-05 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
US11912902B2 (en) 2016-12-26 2024-02-27 Soulbrain Co., Ltd. Composition for etching and manufacturing method of semiconductor device using the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160010098A (ko) * 2014-07-18 2016-01-27 동우 화인켐 주식회사 구리막 및 티타늄막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR102400311B1 (ko) * 2015-08-31 2022-05-20 동우 화인켐 주식회사 은 식각액 조성물 및 이를 이용한 표시 기판
JP6218000B2 (ja) * 2016-02-19 2017-10-25 メック株式会社 銅のマイクロエッチング剤および配線基板の製造方法
CN105633171A (zh) * 2016-03-22 2016-06-01 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示装置
CN106854468B (zh) * 2016-12-01 2018-11-20 浙江凯圣氟化学有限公司 一种硅系多层薄膜用蚀刻液
JP6338232B1 (ja) * 2017-09-22 2018-06-06 メック株式会社 銅表面の粗化方法および配線基板の製造方法
US11873564B2 (en) * 2018-10-02 2024-01-16 Hutchinson Technology Incorporated Etch chemistry for metallic materials
TWI818541B (zh) * 2021-05-12 2023-10-11 美商恩特葛瑞斯股份有限公司 選擇性蝕刻劑組合物及方法
CN115161640B (zh) * 2022-06-29 2023-09-12 中科南京绿色制造产业创新研究院 一种铜基超疏水涂层及其批量生产的工艺方法与应用

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066028A (en) * 1998-12-14 2000-05-23 The United States Of America As Represented By The Secretary Of The Navy Polishing of copper
KR100396695B1 (ko) * 2000-11-01 2003-09-02 엘지.필립스 엘시디 주식회사 에천트 및 이를 이용한 전자기기용 기판의 제조방법
KR100853216B1 (ko) 2002-06-25 2008-08-20 삼성전자주식회사 배선용 식각액, 이를 이용한 배선의 제조 방법, 그 배선을포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법
US20100301010A1 (en) 2007-10-08 2010-12-02 Basf Se ETCHANT COMPOSITIONS AND ETCHING METHOD FOR METALS Cu/Mo
KR20100040010A (ko) 2008-10-09 2010-04-19 (주)이그잭스 저과산화수소형 구리 또는 구리 합금 막의 에칭제
US20100252530A1 (en) 2009-04-03 2010-10-07 E. I. Du Pont De Nemours And Company Etchant composition and method
KR20110085254A (ko) * 2010-01-19 2011-07-27 삼성전자주식회사 금속 배선용 식각액조성물 및 상기 식각액을 사용한 박막트랜지스터 표시판의 제조 방법
TWI448539B (zh) * 2010-02-25 2014-08-11 Asahi Kasei E Materials Corp Copper oxide etching solution and etching method using the same
KR101270560B1 (ko) 2010-11-12 2013-06-03 오씨아이 주식회사 금속막 식각용 조성물
KR101778296B1 (ko) 2011-04-01 2017-09-14 삼성디스플레이 주식회사 식각액, 이를 이용한 표시 장치의 제조 방법
KR20120138290A (ko) * 2011-06-14 2012-12-26 삼성디스플레이 주식회사 식각액 조성물, 및 이를 이용한 금속 배선과 박막 트랜지스터 기판 형성 방법
KR101776923B1 (ko) 2011-08-05 2017-09-11 삼성디스플레이 주식회사 식각액 조성물, 이를 이용한 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
KR101361839B1 (ko) 2011-10-27 2014-02-11 한국항공대학교산학협력단 식각액 조성물, 및 다중금속막 식각 방법
TW201410917A (zh) * 2012-09-03 2014-03-16 Dongwoo Fine Chem Co Ltd 蝕刻劑以及使用該蝕刻劑於製造顯示裝置之方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018124705A1 (ko) * 2016-12-26 2018-07-05 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
US11912902B2 (en) 2016-12-26 2024-02-27 Soulbrain Co., Ltd. Composition for etching and manufacturing method of semiconductor device using the same

Also Published As

Publication number Publication date
CN105018930B (zh) 2017-12-08
US20150307779A1 (en) 2015-10-29
US9741827B2 (en) 2017-08-22
TWI662157B (zh) 2019-06-11
TW201540875A (zh) 2015-11-01
CN105018930A (zh) 2015-11-04

Similar Documents

Publication Publication Date Title
KR101778296B1 (ko) 식각액, 이를 이용한 표시 장치의 제조 방법
KR20150124540A (ko) 식각액 및 이를 이용한 표시 장치의 제조 방법
KR101404511B1 (ko) 식각액 조성물, 및 다중금속막 식각 방법
KR101728441B1 (ko) 구리막/티타늄막의 식각액 조성물
KR20120066950A (ko) 식각액, 이를 이용한 표시 장치 및 그 제조 방법
TWI731189B (zh) 蝕刻組合物
KR20140078924A (ko) 금속막 식각액 조성물 및 이를 이용한 식각 방법
US9127368B2 (en) Etchant and method for manufacturing display device using the same
KR102517903B1 (ko) 식각액 조성물, 및 식각액 조성물을 이용한 식각 방법
KR102368373B1 (ko) 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
KR102269327B1 (ko) 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
KR102368382B1 (ko) 식각액 조성물 및 이를 이용한 디스플레이 장치용 어레이 기판의 제조방법
KR101857712B1 (ko) 식각액, 이를 이용한 표시 장치의 제조 방법
KR102323941B1 (ko) 구리계 금속막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR20160010098A (ko) 구리막 및 티타늄막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR102384921B1 (ko) 식각액 조성물 및 이를 이용한 금속 배선을 제조하는 방법
KR102260190B1 (ko) 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR102323942B1 (ko) 인듐산화막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR101934863B1 (ko) 금속막 및 인듐산화막의 이중막 식각액 조성물 및 이를 이용한 식각 방법
KR102362460B1 (ko) 식각액 조성물
KR102260189B1 (ko) 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR102400312B1 (ko) 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
KR102384564B1 (ko) 인듐 산화막 및 몰리브덴막용 식각 조성물
KR102265898B1 (ko) 구리계 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR102142419B1 (ko) 액정표시장치용 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application