KR100853216B1 - 배선용 식각액, 이를 이용한 배선의 제조 방법, 그 배선을포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법 - Google Patents

배선용 식각액, 이를 이용한 배선의 제조 방법, 그 배선을포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR100853216B1
KR100853216B1 KR1020020035752A KR20020035752A KR100853216B1 KR 100853216 B1 KR100853216 B1 KR 100853216B1 KR 1020020035752 A KR1020020035752 A KR 1020020035752A KR 20020035752 A KR20020035752 A KR 20020035752A KR 100853216 B1 KR100853216 B1 KR 100853216B1
Authority
KR
South Korea
Prior art keywords
gate
film
wiring
silver
range
Prior art date
Application number
KR1020020035752A
Other languages
English (en)
Other versions
KR20040000801A (ko
Inventor
박홍식
강성철
조홍제
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020035752A priority Critical patent/KR100853216B1/ko
Priority to JP2004515193A priority patent/JP4423194B2/ja
Priority to CNB028287207A priority patent/CN1311056C/zh
Priority to AU2002329098A priority patent/AU2002329098A1/en
Priority to PCT/KR2002/001770 priority patent/WO2004000972A1/en
Priority to US10/607,316 priority patent/US7141180B2/en
Priority to TW092117335A priority patent/TWI282120B/zh
Publication of KR20040000801A publication Critical patent/KR20040000801A/ko
Application granted granted Critical
Publication of KR100853216B1 publication Critical patent/KR100853216B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)

Abstract

본 발명에 따른 박막 트랜지스터 기판의 제조 방법에서는, 우선 절연 기판 위에 게이트선, 게이트선과 연결되어 있는 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성한다. 이어, 게이트 절연막 및 반도체층을 차례로 형성하고, 게이트선과 교차하는 데이터선, 데이터선과 연결되어 있으며 게이트 전극에 인접하는 소스 전극, 게이트 전극에 대하여 소스 전극의 맞은 편에 위치하는 드레인 전극 및 데이터선과 연결되어 있는 데이터 배선을 형성한다. 이어, 보호막을 적층하고 보호막을 패터닝하여 적어도 드레인 전극을 드러내는 접촉 구멍을 형성하고, 보호막의 상부에 은 또는 은 합금을 이루어진 도전막을 적층하고, 페릭 나이트레이트, 질산, 초산, 헥사 에틸렌글리콜 테트라민 및 초순수를 포함하는 식각액을 이용하여 도전막을 패터닝하여 접촉 구멍을 통하여 드레인 전극과 연결되는 반사막을 형성한다.
식각액, 은, 은합금, 페릭 나이트레이트, 헥사 에틸렌글리콜 테트라민

Description

배선용 식각액, 이를 이용한 배선의 제조 방법, 그 배선을 포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법{an etchant for a wiring, a method for manufacturing the wiring, a thin film transistor array panel including the wiring, and a method for manufacturing the same including the method}
도 1은 본 발명의 실시예에 따른 배선의 제조 방법을 도시한 단면도이고,
도 2는 본 발명의 제1 실시예에 따른 배선의 제조 방법을 이용하여 완성된 반사형 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이고,
도 3은 도 2에서 III-III' 선을 따라 잘라 도시한 단면도이고,
도 4a, 5a, 6a 및 7a는 본 발명의 실시예에 따른 반투과형 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도이고,
도 4b는 도 4a에서 IVb-IVb' 선을 따라 절단한 단면도이고,
도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 4b의 다음 단계를 도시한 단면도이고,
도 6b는 도 6a에서 VIb-VIb' 선을 따라 잘라 도시한 도면으로서 도 5b의 다음 단계를 도시한 단면도이고,
도 7b는 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 6b의 다음 단계를 도시한 단면도이고,
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 배치도이고,
도 9 및 도 10은 도 8에 도시한 박막 트랜지스터 기판을 IX-IX' 선 및 X-X'선을 따라 잘라 도시한 단면도이고,
도 11a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 어레이 기판의 배치도이고,
도 11b 및 11c는 각각 도 11a에서 XIb-XIb' 선 및 XIc-XIc' 선을 따라 잘라 도시한 단면도이며,
도 12a 및 12b는 각각 도 11a에서 XIb-XIb' 선 및 XIc-XIc' 선을 따라 잘라 도시한 단면도로서, 도 11b 및 도 11c 다음 단계에서의 단면도이고,
도 13a는 도 12a 및 12b 다음 단계에서의 박막 트랜지스터 어레이 기판의 배치도이고,
도 13b 및 13c는 각각 도 13a에서 XIIIb-XIIIb' 선 및 XIIIc-XIIIc' 선을 따라 잘라 도시한 단면도이며,
도 14a, 15a, 16a와 도 14b, 15b, 16b는 각각 도 13a에서 XIIIb-XIIIb' 선 및 XIIIc-XIIIc' 선을 따라 잘라 도시한 단면도로서 도 13b 및 13c 다음 단계들을 공정 순서에 따라 도시한 것이고,
도 17a는 도 16a 및 도 16b의 다음 단계에서의 박막 트랜지스터 어레이 기판의 배치도이고,
도 17b 및 17c는 각각 도 17a에서 XVIIb-XVIIb' 선 및 XVIIc-XVIIc' 선을 따라 잘라 도시한 단면도이고,
도 18a는 도 17a의 다음 단계에서의 박막 트랜지스터 어레이 기판의 배치도이고,
도 18b 및 18c는 각각 도 18a에서 XVIIIb-XVIIIb' 선 및 XVIIIc-XVIIIc' 선을 따라 잘라 도시한 단면도이고,
도 19a 내지 도 19c는 본 발명에 따른 식각액을 이용하여 IZO막을 식각한 다음 드러난 IZO막의 표면을 촬영한 AFM(atomic force microscopy) 사진이다.
본 발명은 배선용 식각액, 이를 이용한 배선의 제조 방법, 그 배선을 포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법에 관한 것이다.
일반적으로 반도체 장치 또는 표시 장치의 배선은 신호가 전달되는 수단으로 사용되므로 신호 지연을 억제하는 것이 요구된다.
신호 지연을 방지하는 방법으로는 저저항을 가지는 도전 물질을 이용하여 배선을 형성하는 것이 요구되며, 이러한 도전 물질로는 가장 낮은 비저항을 가지는 은(Ag)을 들 수 있다. 그러나, 은 또는 은 합금(Ag alloy)을 사용하는 경우에는 마스크를 이용하는 사진 공정으로 패터닝하기가 어렵다는 단점을 가지고 있다.
한편, 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되어 있는 것이 일반적이다.
이러한 액정 표시 장치는 특정 광원인 백라이트(backlight)에 의해 발광된 빛을 투명한 도전 물질의 화소 전극인 투과막에 투과시켜 화상을 표시하는 투과형 모드와 자연광을 포함하는 외부광을 반사율을 가지는 도전 물질의 화소 전극인 반사막에 반사시켜 화상을 표시하는 반사형 모드와 화소 전극으로 반사막과 투과막을 이용하는 반투과형 모두로 나눌 수 있다.
반사형 또는 반투과형 모드의 액정 표시 장치는 특정 광원을 사용하지 않는 경우에 소비 전력이 작은 반면 반사막을 통하여 나오는 빛만을 통하여 화상을 표시하기 때문에 화질이 떨어지는 단점이 있다. 이러한 단점을 극복하기 위하여 반사막은 높은 반사도를 가지는 은 또는 은 합금 또는 알루미늄 또는 알루미늄 합금 등을 사용하는 것이 바람직하다.
하지만, 은 또는 은 합금은 알루미늄 또는 알루미늄 합금보다 15% 정도의 높은 반사율을 가지고 있으며, 시인성 향상 등의 효과를 가지고 있으나, 통상적인 사진 식각을 통하여 패터닝하기가 어렵다는 단점을 가지고 있어 반사막으로 사용하지 못하고 있는 실정이다.
또한, 배선 또는 박막 트랜지스터가 형성되어 있는 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이다. 이때, 생산 비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하다.
본 발명의 목적은 양호하게 패터닝할 수 있는 배선용 식각액 및 이를 이용한 배선의 제조 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 반사막을 양호하게 패터닝할 수 있는 박막 트랜지스터 어레이 기판 및 그의 제조 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 박막 트랜지스터 어레이 기판의 제조 공정을 단순화하는 것이다.
본 발명에 따른 배선의 제조 방법 및 이를 포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법에서는 은 또는 은 합금으로 이루어진 도전막을 페릭 나이트레이트(ferric nitrate, Fe(NO3)3), 질산, 초산, 헥사 에틸렌글리콜 테트라민(hexa methylene tetramine, C6H12N4) 및 초순수를 포함하는 배선용 식각액을 이용하여 패터닝한다.
이때, 식각액은 1-5% 범위의 페릭 나이트레이트, 1-5% 범위의 질산, 5-20% 범위의 초산, 0.05-1% 범위의 헥사 에틸렌글리콜 테트라민 및 나머지 초순수를 포 함하는 것이 바람직하며, 은 합금은 은을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd 또는 Sm 등의 합금용 도전 물질을 포함하며, 합금용 도전 물질을 하나 또는 둘 포함하여 2원계 또는 3원계로 이루어질 수 있다.
이러한 배선용 식각액 및 배선의 제조 방법은 박막 트랜지스터 어레이 기판 및 그의 제조 방법에 적용할 수 있다.
본 발명에 따른 박막 트랜지스터 어레이 기판의 제조 방법에서는, 우선, 절연 기판 위에 게이트선, 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성한다. 이어, 게이트 절연막 및 반도체층을 차례로 적층하고, 게이트선과 교차하는 데이터선, 데이터선과 연결되어 있으며 게이트 전극에 인접하는 소스 전극 및 게이트 전극에 대하여 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성한다. 이어, 보호막을 적층하고 패터닝하여 적어도 드레인 전극을 드러내는 제1 접촉 구멍을 형성하고 보호막의 상부에 은 또는 은 합금의 도전막을 적층하고, 페릭 나이트레이트(ferric nitrate, Fe(NO3)3), 질산, 초산, 헥사 에틸렌글리콜 테트라민(hexa methylene tetramine, C6H12N4) 및 초순수를 포함하는 식각액을 이용하여 도전막을 패터닝하여 제1 접촉 구멍을 통하여 드레인 전극과 연결되는 반사막을 형성한다.
이때, 도전막은 1,000-3,000Å 범위 또는 300-600Å 범위의 두께로 형성할 수 있으며, 보호막은 감광성 유기 물질을 포함하는 것이 바람직하다.
여기서, 게이트 배선은 외부로부터 주사 신호를 전달받아 게이트선으로 전달하는 게이트 패드를 더 포함하며, 데이터 배선은 외부로부터 영상 신호를 전달받을 데이터선으로 전달하는 데이터 패드를 더 포함하며, 보호막은 데이터 패드 및 게이트 절연막과 함께 게이트 패드를 드러내는 제2 및 제3 접촉 구멍을 가지며, 반사막과 동일한 층에 제2 및 제3 접촉 구멍을 통하여 게이트 패드 및 데이터 패드와 전기적으로 연결되는 보조 게이트 패드와 보조 데이터 패드를 더 형성할 수 있다.
여기서, 반사막의 하부에 투명한 도전 물질로 이루어진 투명막을 적층하는 단계를 더 포함할 수 있으며, 투명한 도전 물질은 IZO(indium zinc oxide)로 형성하는 것이 바람직하며, 이때 반사막은 화소 영역에서 투명막을 드러내는 투과창을 가지는 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 배선의 제조 방법 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 배선의 제조 방법을 도시한 단면도이다.
반도체 장치, 특히 표시 장치의 배선은 도 1에서 보는 바와 같이 가장 낮은 비저항을 가지는 은 또는 은 합금의 도전 물질을 포함하는 배선용 박막을 기판(100)의 상부에 적층하고 감광막 패턴(500)을 식각 마스크로 이용하여 식각 공정으로 패터닝하여 배선(800)을 형성한다.
그런데 반도체 제조 공정에서 은 또는 은 합금으로 이루어진 배선(800)을 양호하게 패터닝하기 위해서는 식각액은 배선(800)에 대하여 양호한 식각비를 가져야 하며, 이후에 형성되는 다른 막의 프로파일(profile)을 고려하여 측면의 테이퍼 각(taper angle, θ)은 90° 이하인 것이 바람직하다. 이를 위해 본 발명에 따른 배선의 제조 방법에서는 배선(800)은 습식 식각으로 패터닝하며, 식각액은 1-5% 범위의 페릭 나이트레이트, 1-5% 범위의 질산, 5-20% 범위의 초산, 0.05-1% 범위의 헥사 에틸렌글리콜 테트라민 및 나머지 초순수를 포함하는 것이 바람직하다. 은 합금인 경우에는 은(Ag)을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd 또는 Sm 등의 은 합금용 도전 물질을 포함한다. 이때, 합금용 도전 물질을 하나 또는 둘 포함할 수 있어 은 합금은 2원계 또는 3원계 합금으로 이루어질 수 있다.
이러한 본 발명의 실시예에 따른 배선의 제조 방법은 액정 표시 장치에 사용 되는 박막 트랜지스터 어레이 기판의 제조 방법에 적용할 수 있다.
먼저, 도 2 및 도 3을 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조에 대하여 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 3은 도 2에 도시한 박막 트랜지스터 어레이 기판을 III-III' 선을 따라 잘라 도시한 단면도이다.
절연 기판(110) 위에 저저항을 가지는 은 또는 은 합금 또는 알루미늄 또는 알루미늄 합금으로 이루어진 단일막 또는 이를 포함하는 다층막으로 이루어져 있는 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(121), 게이트선(121)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(125) 및 게이트선(121)에 연결되어 있는 박막 트랜지스터의 게이트 전극(123)을 포함한다. 또한, 게이트 배선은 이후에 형성되는 반사막(190)과 연결되어 있는 유지 축전기용 도전체 패턴(177)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이룬다.
기판(110) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 게이트 배선(121, 125, 123)을 덮고 있다.
게이트 전극(125)의 게이트 절연막(140) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(150)이 형성되어 있으며, 반도체층(150)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물 질로 만들어진 저항 접촉층(163, 165)이 각각 형성되어 있다.
저항 접촉층(163, 165) 및 게이트 절연막(140) 위에는 알루미늄 또는 은과 같은 저저항의 도전 물질을 포함하는 도전막을 포함하는 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171), 데이터선(171)에 연결되어 저항 접촉층(163)의 상부까지 연장되어 있는 소스 전극(173), 데이터선(171)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(179), 소스 전극(173)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대쪽 저항 접촉층(165) 상부에 형성되어 있는 드레인 전극(175)을 포함한다. 또한, 데이터 배선은 유지 용량을 향상시키기 위해 게이트선(121)과 중첩되어 있으며, 이후에 형성되는 반사막(190)과 전기적으로 연결되어 있는 유기 축전기용 도전체 패턴(177)을 포함할 수 있다.
데이터 배선(171, 173, 175, 179) 및 이들이 가리지 않는 반도체층(150) 상부에는 평탄화 특성이 우수하며 감광성을 가지는 유기 물질로 이루어진 유기 절연막을 포함하는 보호막(70)이 형성되어 있다. 이때, 보호막(70)의 표면은 이후에 형성되는 반사막(82)의 반사 효율을 극대화하기 위해 요철 패턴을 가진다. 여기서, 보호막(70)은 질화 규소로 이루어진 절연막을 더 포함할 수 있으며, 이러한 경우에 절연막은 유기 절연막의 하부에 위치하여 반도체층(150)을 직접 덮는 것이 바람직하다. 또한, 게이트 패드(125) 및 데이터 패드(179)가 위치하는 패드부에서 유기 절연막(180)은 완전히 제거하는 것이 바람직한데, 이러한 구조는 패드부에 게 이트 패드(125) 및 데이터 패드(179)의 상부에 주사 신호 및 영상 신호를 각각 전달하기 위해 박막 트랜지스터 기판의 상부에 게이트 구동 집적 회로 및 데이터 구동 집적 회로를 직접 실장하는 COG(chip on glass) 방식의 액정 표시 장치에 적용할 때 특히 유리하다.
보호막(180)에는 드레인 전극(175), 유지 축전기용 도전체 패턴(177) 및 데이터 패드(179)를 각각 드러내는 접촉 구멍(185, 187, 189)이 형성되어 있으며, 게이트 절연막(140)과 함께 게이트 패드(125)를 드러내는 접촉 구멍(182)이 형성되어 있다.
보호막(180) 상부에는 접촉 구멍(185)을 통하여 드레인 전극(175)과 전기적으로 연결되어 있으며 화소 영역에 위치하며 은 또는 은 합금으로 이루어진 반사막(190)이 형성되어 있다. 이때, 반사막(190)이 은 합금인 경우에는 은(Ag)을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd 또는 Sm 등의 은 합금용 도전 물질을 포함한다. 이때, 합금용 도전 물질을 하나 또는 둘 포함할 수 있어 은 합금은 2원계 또는 3원계 합금으로 이루어질 수 있다. 또한, 보호막(180) 위에는 접촉 구멍(182, 189)을 통하여 각각 게이트 패드(125) 및 데이터 패드(179)와 연결되어 있는 보조 게이트 패드(92) 및 보조 데이터 패드(97)가 형성되어 있다. 여기서, 보조 게이트 및 데이터 패드(92, 97)는 게이트 및 데이터 패드(125, 179)를 보호하기 위한 것이며, 필수적인 것은 아니다.
그러면, 도 4a 내지 도 7b 및 도 2 및 도 3을 참조하여 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판의 제조 방법에 대하여 구체적으로 설명하기로 한다.
먼저, 도 4a 및 도 4b에 도시한 바와 같이, 유리 기판(110) 상부에 저저항의 도전 물질을 적층하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(121), 게이트 전극(123) 및 게이트 패드(125)를 포함하는 가로 방향의 게이트 배선을 형성한다.
다음, 도 5a 및 도 5b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(140), 비정질 규소로 이루어진 반도체층(150), 도핑된 비정질 규소층(160)의 삼층막을 연속하여 적층하고 마스크를 이용한 패터닝 공정으로 반도체층(150)과 도핑된 비정질 규소층(160)을 패터닝하여 게이트 전극(125)과 마주하는 게이트 절연막(140) 상부에 반도체층(150)과 저항 접촉층(160)을 형성한다.
다음, 도 6a 내지 도 6b에 도시한 바와 같이, 데이터 배선용 도전막을 적층한 후, 마스크를 이용한 사진 공정으로 패터닝하여 게이트선(121)과 교차하는 데이터선(171), 데이터선(171)과 연결되어 게이트 전극(123) 상부까지 연장되어 있는 소스 전극(173), 데이터선(171)은 한쪽 끝에 연결되어 있는 데이터 패드(68), 소스 전극(173)과 분리되어 있으며 게이트 전극(123)을 중심으로 소스 전극(173)과 마주하는 드레인 전극(175) 및 유지 축전기용 도전체 패턴(177)을 포함하는 데이터 배선을 형성한다.
이어, 데이터 배선(171, 173, 175, 177, 179)으로 가리지 않는 도핑된 비정질 규소층 패턴(160)을 식각하여 게이트 전극(123)을 중심으로 양쪽으로 분리시키 는 한편, 양쪽의 도핑된 비정질 규소층(163, 165) 사이의 반도체층 패턴(150)을 노출시킨다. 이어, 노출된 반도체층(150)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, 도 7a 및 7b에서 보는 바와 같이, 질화 규소 또는 평탄화 특성이 우수하며 감광성을 가지는 유기 물질을 기판(110)의 상부에 코팅(coating)하여 보호막(180)을 형성한다. 이어, 마스크를 이용한 사진 식각 공정으로 게이트 절연막(140)과 함께 패터닝하여, 게이트 패드(125), 드레인 전극(175), 데이터 패드(179) 및 유지 축전기용 도전체 패턴(177)을 드러내는 접촉 구멍(182, 185, 189, 187)을 형성하고, 보호막(180)의 상부에 요철 패턴을 형성한다.
다음, 도 2 및 도 3에서 보는 바와 같이, 반사율을 가지는 은 또는 은 합금을 1,000-14000Å, 더욱 바람직하게는 1,500Å 정도의 두께로 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 접촉 구멍(187, 185)을 통하여 드레인 전극(175) 및 유지 축전기용 도전체 패턴(177)과 연결되는 반사막(190)과 접촉 구멍(182, 189)을 통하여 게이트 패드(125) 및 데이터 패드(179)와 각각 연결되는 보조 게이트 패드(92) 및 보조 데이터 패드(97)를 각각 형성한다. 이때, 앞에서 설명한 바와 같이, 패터닝 공정은 습식 식각으로 진행하며, 식각액은 1-5% 범위의 페릭 나이트레이트, 1-5% 범위의 질산, 5-20% 범위의 초산, 0.05-1% 범위의 헥사 에틸렌글리콜 테트라민 및 나머지 초순수를 포함하는 것이 바람직하다.
한편, 이러한 본 발명의 실시예에 따른 식각액은 투명 도전 물질인 IZO를 부식시키지 않아 IZO의 투명막과 은 또는 은 합금의 반사막을 함께 화소 전극으로 사 용하는 반투과형 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 공정에도 동일하게 적용할 수 있다.
또한, 앞에서는 반도체층과 데이터 배선을 서로 다른 마스크를 이용한 사진 식각 공정으로 형성하는 제조 방법에 본 발명의 실시예를 적용하여 설명하였지만, 본 발명에 따른 배선의 제조 방법은 제조 비용을 최소화하기 위하여 반도체층과 데이터 배선을 하나의 감광막 패턴을 이용한 사진 식각 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 8 내지 도 10을 참고로 하여 본 발명의 제2 실시예에 따른 반투과형 액정 표시 장치용 박막 트랜지스터 기판의 단위 화소 구조에 대하여 상세히 설명한다.
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 9 및 도 10은 각각 도 8에 도시한 박막 트랜지스터 기판을 IX-IX' 선 및 X-X' 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(110) 위에 저저항의 도전 물질로 이루어진 도전막을 포함하는 게이트선(121), 게이트 패드(125) 및 게이트 전극(123)을 포함하는 게이트 배선이 형성되어 있다. 그리고, 게이트 배선은 기판(110) 상부에 게이트선(121)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가받는 유지 전극(131)을 포함한다. 유지 전극(131)은 후술할 화소 전극(190)과 연결된 유지 축전기용 도전체 패턴(177)과 중첩되어 화소의 전하 보존 능력을 향상 시키는 유지 축전기를 이루며, 후술할 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(121, 125, 123, 28) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 게이트 배선(121, 125, 123, 28)을 덮고 있다.
게이트 절연막(140) 위에는 다결정 규소 또는 비정질 규소 등으로 이루어진 반도체 패턴(152, 157)이 형성되어 있으며, 반도체 패턴(152, 157) 위에는 인(P) 따위의 n형 또는 p형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(163, 165, 167)이 형성되어 있다.
저항성 접촉층 패턴(163, 165, 167) 위에는 제1 실시예와 같이 저저항을 가지는 도전 물질로 이루어진 도전막을 포함하는 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(171), 데이터선(171)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(179), 그리고 데이터선(171)의 분지인 박막 트랜지스터의 소스 전극(173)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(171, 179, 173)와 분리되어 있으며 게이트 전극(123) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(173)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(175)과 유지 전극(131) 위에 위치하고 있는 유지 축전기용 도전체 패턴(177)도 포함한다. 유지 전극(131)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(177) 또한 형성하지 않는다.
데이터 배선(171, 173, 175, 177, 179)은 은 또는 은 합금 또는 알루미늄 또는 알루미늄 합금 또는 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 탄탈륨 또는 티타늄으로 이루어진 도전막을 포함할 수 있다.
접촉층 패턴(163, 165, 167)은 그 하부의 반도체 패턴(152, 157)과 그 상부의 데이터 배선(171, 173, 175, 177, 179)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(171, 173, 175, 177, 179)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(163)은 데이터선부(171, 179, 173)와 동일하고, 드레인 전극용 중간층 패턴(163)은 드레인 전극(173)과 동일하며, 유지 축전기용 중간층 패턴(167)은 유지 축전기용 도전체 패턴(177)과 동일하다.
한편, 반도체 패턴(15, 157)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(171, 173, 175, 177, 179) 및 저항성 접촉층 패턴(163, 165, 167)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(157)과 유지 축전기용 도전체 패턴(177) 및 유지 축전기용 접촉층 패턴(167)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(152)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(171, 179, 173), 특히 소스 전극(173)과 드레인 전극(175)이 분리되어 있고 데이터선부 중간층(163)과 드레인 전극용 접촉층 패턴(165)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(152)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(171, 173, 175, 177, 179) 및 데이터 배선으로 가리지 않는 반 도체층(152) 상부에는 질화 규소 또는 산화 규소로 이루어진 절연막 또는 낮은 유전율을 가지는 유기 물질로 이루어진 유기 절연막을 포함하는 보호막(180)이 형성되어 있다. 이때, 유기 절연막은 최상부에 위치하며, 표면에는 이후에 형성되는 반사막에 요철 패턴을 유도하기 위해 요철 패턴이 형성되어 있으며, 절연막은 반도체 패턴(152)을 직접 덮을 수 있도록 배치하는 것이 바람직하다.
보호막(180)은 드레인 전극(175), 데이터 패드(179) 및 유지 축전기용 도전체 패턴(177)을 드러내는 접촉구멍(185, 189, 187)을 가지고 있으며, 또한 게이트 절연막(140)과 함께 게이트 패드(125)를 드러내는 접촉 구멍(182)을 가지고 있다.
보호막(180) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(190)이 형성되어 있다. 화소 전극(190)은 IZO 따위의 투명한 도전 물질로 이루어진 투명막(191)과 투명막(191)의 상부에 위치하고 화소 영역에 투과 영역(T)을 가지며 은 또는 은 합금으로 이루어진 반사막(192)을 포함하고, 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(190)은 접촉 구멍(187)을 통하여 유지 축전기용 도전체 패턴(177)과도 연결되어 도전체 패턴(177)으로 화상 신호를 전달한다. 한편, 게이트 패드(125) 및 데이터 패드(179) 위에는 접촉 구멍(182, 189)을 통하여 각각 이들과 연결되는 보조 게이트 패드(92) 및 보조 데이터 패드(97)가 형성되어 있으며, 이들은 패드(125, 179)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할 을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
그러면, 도 8 내지 도 10의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 어레이 기판을 제조하는 방법에 대하여 상세하게 도 8 내지 도 10과 도 11a 내지 도 18c를 참조하여 설명하기로 한다.
먼저, 도 11a 내지 11c에 도시한 바와 같이, 제1 실시예와 유사하게 은 또는 은 합금 또는 알루미늄 또는 알루미늄 합금의 도전 물질을 포함하는 도전막을 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(121), 게이트 패드(125), 게이트 전극(123) 및 유지 전극(131)을 포함하는 게이트 배선을 형성한다.
다음, 도 12a 및 12b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(140), 도핑되지 않은 비정질 규소의 반도체층(150), 도핑된 비정질 규소의 중간층(160)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 1400 Å 내지 600 Å의 두께로 연속 증착한다. 이어, 도전체층(170)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막(210)을 1 μm 내지 2 μm의 두께로 도포한다.
그 후, 마스크를 통하여 감광막(210)에 빛을 조사한 후 현상하여 도 13b 및 13c에 도시한 바와 같이, 감광막 패턴(212, 214)을 형성한다. 이때, 감광막 패턴(212, 214) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(173)과 드레인 전극(175) 사이에 위치한 제1 부분(214)은 데이터 배선부(A), 즉 데이터 배선(171, 173, 175, 177, 179)이 형성될 부분에 위치한 제2 부분(212)보다 두께가 작게 되도 록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(214)의 두께와 데이터 배선부(A)에 남아 있는 감광막(212)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(214)의 두께를 제2 부분(212)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(214)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 감광막 패턴(214) 및 그 하부의 막들, 즉 도전체층(170), 중간층(160) 및 반도체층(150)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(170, 160, 150)이 모두 제거되어 게이트 절연막(140)이 드러나야 한다.
먼저, 도 14a 및 14b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(170)을 제거하여 그 하부의 중간층(160)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(170)은 식각되고 감광막 패턴(212, 214)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(170)만을 식각하고 감광막 패턴(212, 214)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(212, 214)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(214)의 두께를 두껍게 하여 이 과정에서 제1 부분(214)이 제거되어 하부의 도전체층(170)이 드러나는 일이 생기지 않도록 한다.
이렇게 하면, 도 14a 및 도 14b에 나타낸 것처럼, 채널부(C) 및 데이터 배선 부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(178)과 유지 축전기용 도전체 패턴(177)만이 남고 기타 부분(B)의 도전체층(170)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이때 남은 도전체 패턴(178, 177)은 소스 및 드레인 전극(173, 175)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(171, 177, 173, 175, 179)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(212, 214)도 어느 정도의 두께로 식각된다.
이어, 도 15a 및 15b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(160) 및 그 하부의 반도체층(150)을 감광막의 제1 부분(214)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(212, 214)과 중간층(160) 및 반도체층(150)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(140)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(212, 214)과 반도체층(150)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2 의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(212, 214)과 반도체층(150)에 대한 식각비가 동일한 경우 제1 부분(214)의 두께는 반도체층(150)과 중간층(160)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 15a 및 15b에 나타낸 바와 같이, 채널부(C)의 제1 부분(214)이 제거되어 소스/드레인용 도전체 패턴(178)이 드러나고, 기타 부분(B) 의 중간층(160) 및 반도체층(150)이 제거되어 그 하부의 게이트 절연막(140)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(212) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(152, 157)이 완성된다. 도면 부호 168과 167은 각각 소스/드레인용 도전체 패턴(178) 하부의 중간층 패턴과 유지 축전기용 도전체 패턴(177) 하부의 중간층 패턴을 가리킨다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(178) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 16a 및 16b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(178) 및 그 하부의 소스/드레인용 중간층 패턴(168)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(178)과 중간층 패턴(168) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(178)에 대해서는 습식 식각으로, 중간층 패턴(168)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(178)과 중간층 패턴(168)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(152)의 두께를 조절하기가 쉽지 않기 때문이다. 중간층 패턴(168) 및 반도체 패턴(152)을 식각할 때 사용하는 식각 기체의 예로는 앞에서 언급한 CF4와 HCl의 혼합 기체나 CF4와 O2 의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(152)을 남길 수 있다. 이때, 도 16b에 도시한 것처럼 반도체 패턴(152)의 일부가 제거되 어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(212)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(140)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(212)이 식각되어 그 하부의 데이터 배선(171, 173, 175, 177, 179)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(173)과 드레인 전극(175)이 분리되면서 데이터 배선(171, 173, 175, 177, 179)과 그 하부의 접촉층 패턴(163, 165, 167)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(212)을 제거한다. 그러나, 제2 부분(212)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(178)을 제거한 후 그 밑의 중간층 패턴(168)을 제거하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.
이와 같이 하여 데이터 배선(171, 173, 175, 177, 179)을 형성한 후, 도 17a 내지 17c에 도시한 바와 같이 유기 절연 물질 또는 질화 규소 등을 증착하여 보호막(180)을 형성하고, 마스크를 이용하여 보호막(180)을 게이트 절연막(140)과 함께 식각하여 드레인 전극(175), 게이트 패드(125), 데이터 패드(179) 및 유지 축전기용 도전체 패턴(177)을 각각 드러내는 접촉 구멍(185, 182, 189, 187)을 형성한다.
이어, 도 18a 내지 도 18c에 도시한 바와 같이, 500 Å 내지 1,000 Å 두께, 더욱 바람직하게는 900Å 정도의 두께로 IZO를 증착하고 마스크를 사용하여 식각하여 드레인 전극(175) 및 유지 축전기용 도전체 패턴(177)과 연결된 투명막(191), 게이트 패드(125)와 연결된 보조 게이트 패드(92) 및 데이터 패드(179)와 연결된 보조 데이터 패드(97)를 형성한다.
마지막으로, 도 8내지 도 10에서 보는 바와 같이, 반사율을 가지는 은 또는 은 합금을 1,000-4,000Å, 더욱 바람직하게는 1,500Å 정도의 두께로 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 투명막(191)의 상부에 투과 영역(T)을 가지는 반사막(192)을 형성하여 화소 전극(190)을 완성한다. 이때, 제1 실시예와 같이, 반사막(192)을 패터닝 공정은 습식 식각으로 진행하며, 식각액은 1-5% 범위의 페릭 나이트레이트, 1-5% 범위의 질산, 5-20% 범위의 초산, 0.05-1% 범위의 헥사 에틸렌글리콜 테트라민 및 나머지 초순수를 포함하는 것이 바람직하다. 이러한 식각액은 투과막(191)의 IZO를 부식시키지 않아 반사막(192)을 패터닝할 때 IZO막(191)이 손상되는 것을 방지할 수 있다. 반사막(192)을 패터닝한 다음에 IZO막(191)은 700Å 이상의 두께로 유지되는 확보하는 동시에 표면의 거칠기도 일정 수준 이하로 균일성을 확보해야 한다. 본 발명의 실시예에서는 30Å 이내의 범위에서 IZO막(191)이 미세하게 식각되었을뿐 800Å-900Å 정도의 두께로 IZO막(191)을을 유지할 수 있으며, 10Å 이내의 범위에서 거칠기를 확보할 수 있었다. 이에 대하여 실험예를 통하여 구체적으로 설명하기로 한다.
이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데 이터 배선(171, 173, 175, 177, 179)과 그 하부의 접촉층 패턴(163, 165, 167) 및 반도체 패턴(152, 157)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(173)과 드레인 전극(175)이 분리하여 제조 공정을 단순화할 수 있다.
실험예
본 발명의 실험예에서는 IZO막을 900Å 정도의 두께로 적층하고 은 또는 은 합금의 도전막을 패터닝하기 위해 사용하며, 페릭 나이트레이트, 질산, 초산, 헥사 에틸렌글리콜 테트라민 및 초순수를 포함하는 식각액으로 IZO막을 식각하였으며, 식각하기 전, 30초 동안 식각한 다음 및 45초 동안 식각한 다음 각각 IZO막의 표면을 촬영하였다.
도 19a 내지 도 19c는 본 발명에 따른 식각액을 이용하여 IZO막을 식각한 다음 드러난 IZO막의 표면을 촬영한 AFM(atomic force microscopy) 사진이다. 여기서, 도 19a 내지 도 19c는 40×40 ㎛2 면적을 확대하여 촬영한 사진이며, 도 19a는 IZO막을 증착한 다음의 사진이고, 도 19b는 30초 동안 식각을 진행한 다음의 사진이고, 도 19c는 45초 동안 식각을 진행한 다음의 사진이다.
도 19a에서 보는 바와 같이, IZO막을 적층한 상태에서는 거칠기가 1.53Å 정도로 측정되었으며, 도 19b에서 보는 바와 같이 페릭 나이트레이트, 질산, 초산, 헥사 에틸렌글리콜 테트라민 및 초순수를 포함하는 식각액으로 IZO막을 30초 동안 식각한 경우라도 거칠기가 4.12Å 정도로 우수하게 측정되었으며, 19c에서 보는 바와 같이 IZO막을 45초 동안 식각한 다음에는 거칠기가 1.5Å 정도로 더욱 양호하게 측정되었다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이, 본 발명에서는 페릭 나이트레이트, 질산, 초산, 헥사 에틸렌글리콜 테트라민 및 초순수를 포함하는 식각액을 이용하여 은 또는 은 합금의 도전막 패터닝함으로써 도전막을 양호하게 패터닝할 수 있어, 박막 트랜지스터 어레이 기판의 제조 공정에서 낮은 저항과 높은 반사율을 가지는 도전막을 반사막으로 이용할 수 있다. 또한, IZO를 부식시키지 않아 반투과 모드의 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 공정에서 은 또는 은 합금의 반사막을 패터닝할 때 IZO막의 투과막이 손상되는 것을 방지할 수 있다.

Claims (15)

  1. 페릭 나이트레이트, 질산, 초산, 헥사 에틸렌글리콜 테트라민 및 초순수를 포함하는 배선용 식각액.
  2. 제1항에서,
    상기 식각액은 1-5% 범위의 페릭 나이트레이트, 1-5% 범위의 질산, 5-20% 범위의 초산, 0.05-1% 범위의 헥사 에틸렌글리콜 테트라민 및 나머지 초순수를 포함하는 배선용 식각액.
  3. 은 또는 은 합금으로 이루어진 도전막을 적층하는 단계,
    페릭 나이트레이트, 질산, 초산, 헥사 에틸렌글리콜 테트라민 및 초순수를 포함하는 식각액을 이용하여 상기 도전막을 패터닝하는 단계
    를 포함하는 배선의 제조 방법.
  4. 제3항에서,
    상기 식각액은 1-5% 범위의 페릭 나이트레이트, 1-5% 범위의 질산, 5-20% 범위의 초산, 0.05-1% 범위의 헥사 에틸렌글리콜 테트라민 및 나머지 초순수를 포함하는 배선의 제조 방법.
  5. 제3항에서,
    상기 은 합금은 은을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd 또는 Sm 등의 은 합금용 도전 물질을 포함하며, 상기 합금용 도전 물질을 하나 또는 둘 포함하여 2원계 또는 3원계로 이루어진 배선의 제조 방법.
  6. 절연 기판 위에 게이트선, 상기 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    게이트 절연막을 적층하는 단계,
    반도체층을 형성하는 단계,
    상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    은 또는 은 합금의 도전막을 적층하는 단계,
    페릭 나이트레이트, 질산, 초산, 헥사 에틸렌글리콜 테트라민 및 초순수를 포함하는 식각액을 이용하여 상기 도전막을 패터닝하여 상기 드레인 전극과 전기적으로 연결되는 반사막을 형성하는 단계
    를 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  7. 제6항에서,
    상기 식각액은 1-5% 범위의 페릭 나이트레이트, 1-5% 범위의 질산, 5-20% 범위의 초산, 0.05-1% 범위의 헥사 에틸렌글리콜 테트라민 및 나머지 초순수를 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  8. 제6항에서,
    상기 은 합금은 은을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd 또는 Sm 등의 은 합금용 도전 물질을 포함하며, 상기 합금용 도전 물질을 하나 또는 둘 포함하여 2원계 또는 3원계로 이루어진 박막 트랜지스터 어레이 기판의 제조 방법.
  9. 제6항에서,
    상기 반사막과 상기 데이터 배선 사이에 감광성 유기 물질의 유기 절연막을 포함하는 보호막을 형성하는 단계를 더 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  10. 제6항에서,
    상기 반사막의 하부에 투명한 도전 물질로 이루어진 투명막을 형성하는 단계를 더 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  11. 제10항에서,
    상기 투명막은 IZO로 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
  12. 제11항에서,
    상기 반사막은 투과 영역을 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  13. 제12항에서,
    상기 게이트 배선은 외부로부터 주사 신호를 전달받아 상기 게이트선으로 전달하는 게이트 패드를 더 포함하며,
    상기 데이터 배선은 외부로부터 영상 신호를 전달받을 상기 데이터선으로 전달하는 데이터 패드를 더 포함하며,
    상기 투명막과 동일한 층에 상기 게이트 패드 및 상기 데이터 패드와 전기적으로 연결되는 보조 게이트 패드와 보조 데이터 패드를 더 형성하는 박막 트랜지스터 기판의 제조 방법.
  14. 삭제
  15. 삭제
KR1020020035752A 2002-06-25 2002-06-25 배선용 식각액, 이를 이용한 배선의 제조 방법, 그 배선을포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법 KR100853216B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020020035752A KR100853216B1 (ko) 2002-06-25 2002-06-25 배선용 식각액, 이를 이용한 배선의 제조 방법, 그 배선을포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법
JP2004515193A JP4423194B2 (ja) 2002-06-25 2002-09-18 配線用エッチング液とこれを用いる配線の製造方法とその配線を含む薄膜トランジスタアレイ基板及びその製造方法
CNB028287207A CN1311056C (zh) 2002-06-25 2002-09-18 用于布线的蚀刻剂、利用该蚀刻剂制造布线的方法、包含该布线的薄膜晶体管阵列面板及其制造方法
AU2002329098A AU2002329098A1 (en) 2002-06-25 2002-09-18 An etchant for a wiring, a method for manufacturing the wiring using the etchant, a thin film transistor array panel including the wiring, and a method for manufacturing the same
PCT/KR2002/001770 WO2004000972A1 (en) 2002-06-25 2002-09-18 An etchant for a wiring, a method for manufacturing the wiring using the etchant, a thin film transistor array panel including the wiring, and a method for manufacturing the same
US10/607,316 US7141180B2 (en) 2002-06-25 2003-06-25 Etchant for wire, method of manufacturing wire using etchant, thin film transistor array panel including wire and manufacturing method thereof
TW092117335A TWI282120B (en) 2002-06-25 2003-06-25 Etchant for wire, method of manufacturing wire using etchant, thin film transistor array panel including wire and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020035752A KR100853216B1 (ko) 2002-06-25 2002-06-25 배선용 식각액, 이를 이용한 배선의 제조 방법, 그 배선을포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20040000801A KR20040000801A (ko) 2004-01-07
KR100853216B1 true KR100853216B1 (ko) 2008-08-20

Family

ID=29997380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020035752A KR100853216B1 (ko) 2002-06-25 2002-06-25 배선용 식각액, 이를 이용한 배선의 제조 방법, 그 배선을포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법

Country Status (7)

Country Link
US (1) US7141180B2 (ko)
JP (1) JP4423194B2 (ko)
KR (1) KR100853216B1 (ko)
CN (1) CN1311056C (ko)
AU (1) AU2002329098A1 (ko)
TW (1) TWI282120B (ko)
WO (1) WO2004000972A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10611962B2 (en) 2018-04-23 2020-04-07 Samsung Display Co., Ltd. Etchant composition and manufacturing method of metal pattern using the same
US10636666B1 (en) 2018-10-11 2020-04-28 Samsung Display Co., Ltd. Etchant and method for manufacturing display device using the same
US11091694B2 (en) 2018-11-14 2021-08-17 Samsung Display Co., Ltd. Etching composition, method for forming pattern and method for manufacturing a display device using the same
US11639470B2 (en) 2020-12-28 2023-05-02 Samsung Display Co., Ltd. Etching composition for thin film containing silver, method for forming pattern and method for manufacturing a display device using the same
US11683975B2 (en) 2020-04-29 2023-06-20 Samsung Display Co., Ltd. Etchant composition and method of manufacturing display apparatus by using the same

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100980010B1 (ko) * 2003-07-14 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판
US6951619B2 (en) 2003-08-22 2005-10-04 Graham Bryant Apparatus for trapping floating and non-floating particulate matter
US7446037B2 (en) * 2004-08-18 2008-11-04 Alford Terry L Cladded silver and silver alloy metallization for improved adhesion and electromigration resistance
US8999836B2 (en) 2005-05-13 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
KR101124569B1 (ko) * 2005-06-09 2012-03-15 삼성전자주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
KR20070010868A (ko) * 2005-07-20 2007-01-24 삼성전자주식회사 박막트랜지스터 기판의 제조방법
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI303487B (en) * 2006-06-13 2008-11-21 Au Optronics Corp Method for manufactruring an array substate of a transflective liquid crystal display
JP5328083B2 (ja) * 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
TWI405871B (zh) * 2009-12-09 2013-08-21 Chemical Treatment of Magnesium - Li Alloy
KR101300035B1 (ko) 2010-05-05 2013-08-29 엘지디스플레이 주식회사 반사형 및 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
US20120244050A1 (en) * 2011-03-25 2012-09-27 Dowa Electronics Materials Co., Ltd. Cleaning agent for silver-containing composition, method for removing silver-containing composition, and method for recovering silver
JP6122841B2 (ja) * 2011-05-12 2017-04-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ バッテリー活物質合成用の前駆体調合物
KR20140063284A (ko) * 2012-11-16 2014-05-27 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR101926199B1 (ko) * 2012-12-31 2018-12-06 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
CN104805441B (zh) * 2013-04-27 2017-11-24 苏州诺菲纳米科技有限公司 蚀刻膏、蚀刻膏的应用以及利用蚀刻膏蚀刻纳米银导电材料的方法
KR20150124540A (ko) 2014-04-28 2015-11-06 삼성디스플레이 주식회사 식각액 및 이를 이용한 표시 장치의 제조 방법
KR102121805B1 (ko) * 2015-02-16 2020-06-11 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR102259145B1 (ko) * 2015-03-26 2021-06-01 동우 화인켐 주식회사 은 함유 박막의 식각액 조성물 및 이를 이용한 디스플레이 장치용 어레이 기판의 제조방법
KR102374749B1 (ko) * 2015-07-15 2022-03-17 엘지디스플레이 주식회사 저 저항 배선 구조를 갖는 초고밀도 박막 트랜지스터 기판 및 그 제조 방법
CN105441949A (zh) * 2016-01-26 2016-03-30 苏州诺菲纳米科技有限公司 纳米银蚀刻液、制备图案化的纳米银导电膜的方法及触控传感器
CN105511706B (zh) * 2016-01-26 2018-11-02 苏州诺菲纳米科技有限公司 触控传感器的制备方法及其触控传感器
KR20190058758A (ko) 2017-11-21 2019-05-30 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 디스플레이 장치의 제조방법
KR102223681B1 (ko) * 2018-05-30 2021-03-08 삼성디스플레이 주식회사 박막　식각액　조성물　및 이를 이용한 금속 패턴 형성 방법
CN109116647B (zh) 2018-09-17 2021-08-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283204A (ja) * 1994-04-13 1995-10-27 Mitsubishi Gas Chem Co Inc 半導体装置用洗浄剤および配線パターンの形成方法
JPH09241870A (ja) * 1996-03-05 1997-09-16 Mec Kk 銅および銅合金のマイクロエッチング剤
KR19990074547A (ko) * 1998-03-12 1999-10-05 윤종용 인듐 틴 옥사이드용 식각액 및 이를 이용한액정 표시 장치의제조 방법
JP2000164586A (ja) * 1998-11-24 2000-06-16 Daikin Ind Ltd エッチング液
KR20010017383A (ko) * 1999-08-11 2001-03-05 윤종용 반사 투과 복합형 액정표시장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219484A (en) * 1991-04-25 1993-06-15 Applied Electroless Concepts Inc. Solder and tin stripper compositions
JP3809237B2 (ja) * 1996-12-06 2006-08-16 キヤノン株式会社 電解パターンエッチング方法
US6280490B1 (en) * 1999-09-27 2001-08-28 Fujimi America Inc. Polishing composition and method for producing a memory hard disk
US6740589B2 (en) * 2000-11-30 2004-05-25 Showa Denko Kabushiki Kaisha Composition for polishing semiconductor wafer, semiconductor circuit wafer, and method for producing the same
KR100379824B1 (ko) * 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
US6592742B2 (en) * 2001-07-13 2003-07-15 Applied Materials Inc. Electrochemically assisted chemical polish

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283204A (ja) * 1994-04-13 1995-10-27 Mitsubishi Gas Chem Co Inc 半導体装置用洗浄剤および配線パターンの形成方法
JPH09241870A (ja) * 1996-03-05 1997-09-16 Mec Kk 銅および銅合金のマイクロエッチング剤
KR19990074547A (ko) * 1998-03-12 1999-10-05 윤종용 인듐 틴 옥사이드용 식각액 및 이를 이용한액정 표시 장치의제조 방법
JP2000164586A (ja) * 1998-11-24 2000-06-16 Daikin Ind Ltd エッチング液
KR20010017383A (ko) * 1999-08-11 2001-03-05 윤종용 반사 투과 복합형 액정표시장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10611962B2 (en) 2018-04-23 2020-04-07 Samsung Display Co., Ltd. Etchant composition and manufacturing method of metal pattern using the same
US10636666B1 (en) 2018-10-11 2020-04-28 Samsung Display Co., Ltd. Etchant and method for manufacturing display device using the same
US11091694B2 (en) 2018-11-14 2021-08-17 Samsung Display Co., Ltd. Etching composition, method for forming pattern and method for manufacturing a display device using the same
US11683975B2 (en) 2020-04-29 2023-06-20 Samsung Display Co., Ltd. Etchant composition and method of manufacturing display apparatus by using the same
US11639470B2 (en) 2020-12-28 2023-05-02 Samsung Display Co., Ltd. Etching composition for thin film containing silver, method for forming pattern and method for manufacturing a display device using the same

Also Published As

Publication number Publication date
JP2005530885A (ja) 2005-10-13
KR20040000801A (ko) 2004-01-07
US20040072444A1 (en) 2004-04-15
TWI282120B (en) 2007-06-01
US7141180B2 (en) 2006-11-28
CN1625590A (zh) 2005-06-08
WO2004000972A1 (en) 2003-12-31
TW200403743A (en) 2004-03-01
JP4423194B2 (ja) 2010-03-03
CN1311056C (zh) 2007-04-18
AU2002329098A1 (en) 2004-01-06

Similar Documents

Publication Publication Date Title
KR100853216B1 (ko) 배선용 식각액, 이를 이용한 배선의 제조 방법, 그 배선을포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법
EP1646076B1 (en) Manufacturing method of a thin film transistor array panel
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20030027302A (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR20030016051A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US7541225B2 (en) Method of manufacturing a thin film transistor array panel that includes using chemical mechanical polishing of a conductive film to form a pixel electrode connected to a drain electrode
KR100878242B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100848109B1 (ko) 배선용 식각액, 이를 이용한 배선의 제조 방법 및 이를포함하는 박막 트랜지스터 어레이 기판의 제조 방법
KR100777701B1 (ko) 배선의 제조 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
KR100940566B1 (ko) 배선 구조 및 박막 트랜지스터 기판
KR100750914B1 (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100870009B1 (ko) 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20010096804A (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100656917B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100635949B1 (ko) 저저항 배선 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100848101B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR100656913B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100375497B1 (ko) 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR100920352B1 (ko) 박막 트랜지스터 표시판
KR20040004855A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR20110072872A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20030093518A (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR20040033851A (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR20070070738A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120713

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 11