CN1311056C - 用于布线的蚀刻剂、利用该蚀刻剂制造布线的方法、包含该布线的薄膜晶体管阵列面板及其制造方法 - Google Patents

用于布线的蚀刻剂、利用该蚀刻剂制造布线的方法、包含该布线的薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN1311056C
CN1311056C CNB028287207A CN02828720A CN1311056C CN 1311056 C CN1311056 C CN 1311056C CN B028287207 A CNB028287207 A CN B028287207A CN 02828720 A CN02828720 A CN 02828720A CN 1311056 C CN1311056 C CN 1311056C
Authority
CN
China
Prior art keywords
layer
gate
scope
wiring
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB028287207A
Other languages
English (en)
Other versions
CN1625590A (zh
Inventor
朴弘植
姜聖哲
赵弘济
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1625590A publication Critical patent/CN1625590A/zh
Application granted granted Critical
Publication of CN1311056C publication Critical patent/CN1311056C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Abstract

根据本发明的制造薄膜晶体管阵列面板的方法在绝缘基片上形成栅极布线。该栅极布线包含多条栅极线和与栅极线连接的多个栅极。依次形成半导体层及栅极绝缘层并在其上形成数据布线。该数据布线包括与栅极线交叉的多条数据线、与数据线连接并置于栅极附近的多个源极、及相对于栅极位于源极对面的多个漏极。沉积钝化层并对钝化层进行制作布线图案，以形成至少露出漏极的多个接触孔。在钝化层上沉积由银或银合金组成的导电层，利用包含硝酸铁、硝酸、乙酸、六亚甲基四胺、及去离子水的蚀刻剂对导电层制作布线图案，以形成与漏极电连接的多个反射层。

Description

用于布线的蚀刻剂、利用该蚀刻剂制造布线的方法、 包含该布线的薄膜晶体管阵列面板及其制造方法
技术领域
本发明涉及一种用于布线的蚀刻剂、利用该蚀刻剂制造布线的方法，包含该布线的薄膜晶体管阵列面板及其制造方法。
背景技术
通常，要求在半导体装置或显示器中用于传送信号的布线可对抗信号延迟。
防止信号延迟的方法之一是使用诸如具有最低电阻率的银这样的低电阻率导电物质。然而，存在银和银合金难以通过利用掩模的光刻工艺制作布线图案的缺点。
液晶显示器(“LCD”)是目前最广泛使用的平板显示装置之一，包括具有多个电极的两个面板和置于其间的液晶层。液晶显示器向电极施加电压以重新排列液晶分子，从而调整入射光的透射量。
在各种液晶显示器中，目前主要使用的是包含在相应面板上的电极及可切换施于电极电压的薄膜晶体管(“TFTs”)的液晶显示器。薄膜晶体管通常设置在两个面板中的一个面板上。
将液晶显示器分为三种类型，即，透射型、反射型、和透反射型。透射型液晶显示器通过将从所谓背光源的特定光源发射的光透射到透明层显示图像，该透明层是由透明导电物质组成的像素电极。反射型液晶显示器通过利用反射层反射诸如自然光这样的外部光显示图像，该反射层是由反射性导电物质组成的像素电极。透反射型液晶显示器使用反射层和透明层作为像素电极。
采用反射模式而不使用特定光源的反射型液晶显示器或透反射型液晶显示器具有动力消耗低的优点同时具有差的图像质量的缺点，因为它仅使用来自反射层的光，所以图像质量低。为了克服这种缺点，优选地，反射膜由具有高反射比的银、银合金、铝、或铝合金组成。
银和银合金具有比铝和铝合金高15％左右的反射比并可提高可见度，但它们难以利用典型的光刻法制作布线图案。结果，银和银合金实际上无法作为反射层使用。
同时，通常通过利用掩模的光刻法制造设置有布线或薄膜晶体管的面板。在这方面，优选将掩模的数目减少以降低生产成本。
发明内容
本发明旨在提供一种可精细地制作布线图案的用于布线的蚀刻剂及利用该蚀刻剂的布线制造方法。
本发明的另一目的是提供可对反射层精细地制作布线图案的薄膜晶体管阵列面板及其制造方法。
本发明的另一目的是简化薄膜晶体管阵列面板的制造工艺。
根据本发明的制造布线及包含该布线的薄膜晶体管阵列面板的方法，利用硝酸铁Fe(NO3)3、硝酸、乙酸、六亚甲基四胺C6H12N4、及包含去离子水的布线蚀刻剂对银或银合金组成的导电层制作布线图案。
优选地，用于布线的蚀刻剂包括：在1-5％范围内的硝酸铁、在1-5％范围内的硝酸、在5-20％的范围内的乙酸、在0.05-1％范围内的六亚甲基四胺、以及去剩余量的离子水。
根据本发明的制造布线的方法，包括以下工序：沉积含有银或银合金的导电层；以及利用包含硝酸铁、硝酸、乙酸、六亚甲基四胺、及去离子水的蚀刻剂对该导电层制作布线图案，其中蚀刻剂包括在1-5％范围内的硝酸铁、在1-5％范围内的硝酸、在5-20％范围内的乙酸、在0.05-1％范围内的六亚甲基四胺、及剩余量的去离子水。
银合金是二元合金或三元合金，含有作为基本物质的银及原子百分比为0.01-20％的一种或两种选自由Pd、Cu、Mg、Al、Li、Pu、Np、Ce、Eu、Pr、Ca、Nb、Nd、和Sm组成的组的导电物质。
用于布线的蚀刻剂及布线制造方法可适用于薄膜晶体管阵列面板及其制造方法中。
根据本发明的制造薄膜晶体管阵列面板的方法，在绝缘基片上形成栅极线布线，栅极布线包括栅极线和与栅极线连接的栅极。沉积栅极绝缘层和半导体层，并且形成数据布线，数据布线包括与栅极线交叉的数据线、与数据线连接并置于栅极附近的源极、及相对于栅极位于源极对面的漏极。沉积钝化层并对钝化层进行制作布线图案，以形成至少露出漏极的第一接触孔。沉积银或银合金的导电层并利用含有硝酸铁、硝酸、乙酸、六亚甲基四胺、及去离子水的蚀刻剂对导电层制作布线图案，以形成通过第一接触孔与漏极电连接的反射层。该蚀刻剂包括在1-5％范围内的硝酸铁、在1-5％范围内的硝酸、在5-20％范围内的乙酸、在0.05-1％范围内的六亚甲基四胺、及剩余量的去离子水。
银合金是二元合金或三元合金，含有作为基本物质的银及原子百分比为0.01-20％的一种或两种选自由Pd、Cu、Mg、Al、Li、Pu、Np、Ce、Eu、Pr、Ca、Nb、Nd、和Sm组成的组的导电物质。
优选地，导电层具有在1,000-3,000范围内或在300-600范围内的厚度，而在反射层和数据布线之间形成的钝化层优选包含感光性有机绝缘体。
栅极布线还可以包括接收来自外部装置的扫描信号并向栅极线传送扫描信号的栅极衬垫，而数据布线还可以包括接收来自外部装置的图像信号并向数据线传送图像信号的数据衬垫。钝化层具有可露出数据衬垫的第二接触孔，而钝化层和栅极绝缘层具有可露出栅极衬垫的第三接触孔。可以在与反射层相同的层上形成辅助栅极衬垫和辅助数据衬垫。将辅助栅极衬垫和辅助数据衬垫通过第二和第三接触孔分别与栅极衬垫及数据衬垫电连接。
该方法还包括在与所述透明层相同的层上形成与所述栅极衬垫及所述数据衬垫电连接的辅助栅极衬垫和辅助数据衬垫。
该方法还可以包括在反射层下部沉积透明导电层，而该透明导电层优选由IZO(氧化铟锌)形成。此外，优选地，反射层在像素区域具有可露出透明层的透射窗口。
附图说明
图1是说明根据本发明实施例的布线制造方法的截面图；
图2是根据本发明第一实施例的用于反射型液晶显示器的薄膜晶体管阵列面板的布局图，其是利用本发明一实施例的布线制造方法而制成；
图3是沿着如图2所示III-III′线的薄膜晶体管阵列面板截面图；
图4A、5A、6A、和7A是制造用于根据本发明一实施例的反射型液晶显示器的薄膜晶体管阵列面板的中间工序的布局图；
图4B是沿着如图4A所示IVB-IVB′线的薄膜晶体管阵列面板的截面图；
图5B是沿着如图5A所示VB-VB′线的薄膜晶体管阵列面板的截面图，是图4B的下一工序截面图；
图6B是沿着如图6A所示VIB-VIB′线的薄膜晶体管阵列面板的截面图，是图5B的下一工序截面图；
图7B是沿着如图7所示VIIB-VIIB′线的薄膜晶体管阵列面板的截面图，是图6B的下一工序截面图；
图8是根据本发明第二实施例的用于液晶显示器的薄膜晶体管阵列面板布局图；
图9及图10是沿着如图8所示IX-IX′线及X-X′线的薄膜晶体管阵列面板截面图；
图11A是根据本发明第二实施例制造方法的第一工序中薄膜晶体管阵列面板布局图；
图11B及11C是分别沿着如图11A所示XIB-XIB′线及XIC-XIC′线的薄膜晶体管阵列面板截面图；
图12A及12B是分别沿如图11A所示XIB-XIB′线及XIC-XIC′线的截面图，是图11B及图11C的下一工序截面图；
图13A是说明于图12A及12B中下一工序的薄膜晶体管阵列面板布局图；
图13B及13C是分别沿着如图13A所示的XIIIB-XIIIB′线及XIIIC-XIIIC′线的薄膜晶体管阵列面板截面图；
图14A、15A、16A和图14B、15B、16B是分别沿着如图13A所示XIIIB-XIIIB′线及XIIIC-XIIIC′线的薄膜晶体管阵列面板截面图，是按照工序示出的图13B及13C下一工序图；
图17A是图16A及图16B说明的下一工序中薄膜晶体管阵列面板布局图；
图17B及17C是分别沿着如图17A所示的XVIIB-XVIIB′线及XVIIC-XVIIC′线的薄膜晶体管阵列面板截面图；
图18A是图17A说明的下一工序中薄膜晶体管阵列面板布的局图；
图18B及18C是分别沿着如图18A所示XVIIIB-XVIIIB′线及XVIIIC-XVIIIC′线的薄膜晶体管阵列面板截面图；以及
图19A至图19C是通过AFM(原子力显微镜方法)获得的照片，其示出了在利用本发明的蚀刻剂蚀刻IZO层前后IZO层的露出表面。
具体实施方式
为了使本领域技术人员能够实施本发明，现参照附图详细说明本发明的实施例，但是本发明可表现为不同形式，它不局限于在此说明的实施例。
在图中为了明确表现各层及区域，扩大其厚度来表示，在全篇说明书中对类似部分附上相同图的符号，当提到层、膜、区域、板等部分在别的部分“之上”时，它是指“直接”位于别的部分之上，也包括其间夹有别的部分之情况，反之说某个部分“直接”位于别的部分之上时，指其间并无别的部分。
下面，参照附图详细说明根据本发明实施例的用于液晶显示器的布线及薄膜晶体管阵列面板的制造方法。
图1是根据本发明实施例的布线制造方法截面图。
半导体装置的布线，特别是显示器的布线，是通过在基片100上沉积用于布线的薄膜并借助用感光层图案500的蚀刻掩模蚀刻对该薄膜制作布线图案。薄膜包含诸如具有最低电阻率的银和银合金这样的导电物质。
同时，在半导体装置制造过程中，为了对由银或银合金组成的布线800精细地制作布线图案，蚀刻剂对布线800必须具有良好的蚀刻比。考虑以后形成的其它层的剖面，优选地，使布线800的侧面倾斜角等于或小于90°。为此，根据本发明的布线制作方法，通过湿蚀刻对布线800制作布线图案。优选地，蚀刻剂包括在1-5％范围内的硝酸铁Fe(NO3)3、在1-5％范围内的硝酸、在5-20％范围内的乙酸、在0.05-1％范围内的六亚甲基四胺C6H12N4、及剩余量的去离子水。用布线800的银合金包括作为基本物质的银及原子百分比在0.01-20％范围内的Pd、Cu、Mg、Al、Li、Pu、Np、Ce、Eu、Pr、Ca、Nb、Nd、和Sm这样的导电物质。用于布线的银合金可以是包含一种或两种导电物质的二元合金或三元合金。
根据本发明实施例的布线制造方法可适用于液晶显示器的薄膜晶体管阵列面板制造方法上。
首先，参照图2及图3详细说明根据本发明第一实施例的用于液晶显示器的薄膜晶体管阵列面板结构。
图2是根据本发明第一实施例的用于液晶显示器的薄膜晶体管阵列面板的布局图，而图3是沿着如图2所示III-III′线的薄膜晶体管阵列面板截面图。
在绝缘基片110上形成栅极布线。该栅极布线是由银、银合金、铝、或铝合金组成的单一层，或者包括该单一层的多层膜。栅极布线包括横向延伸的栅极线121、与栅极线121末端连接并接收来自外部装置的栅极信号向栅极线传送的栅极衬垫125及与栅极线121连接的薄膜晶体管阵列面板的栅极123。而且，栅极布线与将要形成的反射层190连接的存储电容器导电体177重叠，以形成提高像素电荷存储功能的存储电容器。
优选地，在基片110上由氮化硅类组成的栅极绝缘层140覆盖栅极布线121、125、123。
在栅极125的栅极绝缘层140上形成由非晶硅类等半导体组成的半导体层150，在半导体150上分别形成由硅化物类或重掺杂n型杂质的n+氢化非晶硅类物质组成的欧姆接触层163、165。
在欧姆接触层163、165及栅极绝缘层140上形成数据布线。该数据布线包括包含诸如铝和银这样的低电阻率导电物质的导电层。数据布线包括纵向形成与栅极线121交叉并限定像素区域的数据线171、与数据线171连接并延长到欧姆接触层163上的源极173、与数据线171一末端连接并接收外部图像信号的数据衬垫179、与源极173分离并相对于栅极123位于源极173对面欧姆接触层165上的漏极175。而且，数据布线包括多个存储电容器导电体177，其与与栅极线121重叠且与随后形成的反射层190电连接。
在数据布线171、173、175、179及未被它们覆盖的半导体层150上形成钝化层180。钝化层180包括由平坦化特性良好并具有感光性的有机物质组成的有机绝缘层。钝化层180的表面具有不均匀性用于使随后形成的反射层190的反射效果最佳化。钝化层180还可包含由氮化硅(SiNx)组成的绝缘层，其优选位于有机绝缘层下部以直接覆盖半导体层150。此外，优选地，在栅极衬垫125及数据衬垫179所在的衬垫部中完全除去有机绝缘层，并且这种结构特别适用于包含直接安装在薄膜晶体管阵列面板上的栅极驱动集成电路及数据驱动集成电路的COG(将芯片固定于玻璃上)型液晶显示器。
在钝化层180设置有分别露出漏极175、存储电容器导电体177及数据衬垫179的多个接触孔185、187、189，而钝化层180和栅极绝缘层140具有可露出栅极衬垫125的多个接触孔182。
在钝化层180上形成多个反射层190并位于像素区域。通过接触孔185将反射层190与漏极175电连接并优选由银或银合金组成。用于布线800的银合金包含作为基本物质的银及原子百分比在0.01-20％范围内的诸如Pd、Cu、Mg、Al、Li、Pu、Np、Ce、Eu、Pr、Ca、Nb、Nd、和Sm这样的导电物质。用于布线的银合金可以是包括一种或两种导电物质的二元合金或三元合金。
而且，在钝化层180上形成通过接触孔182、189分别与栅极衬垫125及数据衬垫179连接的辅助栅极衬垫92及辅助数据衬垫97。辅助栅极及数据衬垫92、97用于保护栅极及数据衬垫125、179，但并非必需。
参照图4A至图7B及图2和图3具体说明根据本发明实施例的制造薄膜晶体管阵列面板的方法。
首先，如图4A及图4B所示，在基片110上沉积低电阻率导电物质，通过利用掩模的光学蚀刻工序制作布线图案，形成包括栅极线121、栅极123及栅极衬垫125的沿横向延伸的栅极布线。
如图5A图5B所示，连续沉积由氮化硅组成的栅极绝缘层140、由非晶硅组成的半导体层150、掺杂非晶硅层160的三层膜，用掩模制作布线图案工序对半导体150和掺杂非晶硅层160制作布线图案，在与栅极125面对的栅极绝缘层140上形成半导体层150和欧姆接触层160。
接着，如图6A至图6B所示，沉积用于数据布线的导电层并通过利用掩模的光学蚀刻工序制作布线图案以形成数据布线。该数据布线包括与栅极线121交叉的多条数据线171、与数据线171连接并延伸到栅极123上的多个源极173、与数据线171一末端连接的多个数据衬垫179、与源极173分离并以栅极123为中心与源极173面对的漏极175、及存储电容器导电体177。
接着，蚀刻未被数据布线171、173、175、177、179覆盖的掺杂非晶硅层图案160，以栅极123为中心向两侧分离的同时露出两侧掺杂非晶硅层163、165之间的半导体层图案150。为了稳定半导体层150的露出表面，优选进行氧等离子处理。
如图7A及图7B所示，在有机物质基片110上涂布氮化硅或平坦化特性良好并具有感光性的有机物质，形成钝化层180。接着，钝化层180通过利用掩模的光学蚀刻工序与栅极绝缘层140一起制作布线图案形成露出栅极衬垫125、漏极175、数据衬垫179、及存储电容器导电体177的多个接触孔182、185、189、187，以及在其上形成凹凸图案(不均匀性)。
如图2及图3所示，沉积具有1,000-4,000，优选具有1,500厚度的银或银合金并通过利用掩模的光学蚀刻工序制作布线图案以分别形成多个反射层190、多个辅助栅极衬垫92、及辅助数据衬垫97。将反射层190通过接触孔187、185分别与漏极175及存储电容器导电体177连接。将辅助栅极衬垫92通过接触孔182、189分别与栅极衬垫125和数据衬垫179连接。此时，如上所述，用湿蚀刻制作布线图案，优选地，蚀刻剂包括在1-5％范围内的硝酸铁、在1-5％范围内的硝酸、在5-20％范围内的乙酸、在0.05-1％范围内的六亚甲基四胺、及剩余量的去离子水。
尽管如上所述将本发明的实施例用于通过利用不同掩模的光蚀刻形成半导体层和数据布线的制造方法，制造布线的方法可以很好地适合用于液晶显示器的薄膜晶体管阵列面板的方法，其形成利用单个感光层图案的半导体层合数据布线用于将生产成本降低到最低程度。对此将参照图进行详细说明。
首先，参照图8至图10详细说明根据本发明第二实施例的用于透反射型液晶显示器的薄膜晶体管阵列面板上的像素单位结构。
图8是根据本发明第二实施例的用于液晶显示器的薄膜晶体管阵列面板布局图，而图9及图10是沿着如图8所示IX-IX′线及X-X′线的薄膜晶体管阵列面板截面图。
在绝缘基片110上形成栅极布线。该栅极布线包括包含由导电物质组成的导电层的多条栅极线、多个栅极衬垫125、及多个栅极123。栅极布线还包括沿基本平行于栅极线121延伸且将诸如来自外部装置的共同电压这样的预定电压施于上部面板的共同电极的多个存储电极131。存储电极131与连接于像素电极190的存储电容器导电体177重叠以形成用于提高像素电荷存储功能的存储电容器。当像素电极190和栅极线121的重叠获得充足存储电容时，可以略去存储电极131。
优选地，在栅极布线121、125、123、131上形成由氮化硅类组成的栅极绝缘层140以覆盖栅极布线121、125、123、131。
优选地，在栅极绝缘层140上形成由多晶硅或非晶硅组成的半导体图案152、157。在半导体图案152、157上形成优选由重掺杂诸如磷这样的n型杂质或p型杂质的非晶硅组成的欧姆接触图案(或中间层图案)163、165、167。
在欧姆接触图案163、165、167上形成如同第一实施例包括由低电阻率导电物质组成的导电层的数据布线。该数据布线包括多条数据线部171、179、173、多个用于薄膜晶体管的漏极175、以及多个存储电容器导电体177。各数据线部171、179、173包括可沿基本上纵向延伸的数据线171、与数据线171的一端连接以接收来自外部装置的图像信号的数据衬垫179、以及从数据线171分枝的多个薄膜晶体管源极173。将各漏极175与数据线部171、179、173分离并被置于相对于对应的栅极123或薄膜晶体管通道区域C位于对应源极173对面。将存储电容器导电体177置于存储电极131。当不存在存储电极131时，也不形成存储电容器导电体177。
数据布线171、173、175、177、179可以包括由银、银合金、铝、铝合金、铬、钼、钼合金、钽、或钛组成的导电层。
欧姆接触图案163、165、167具有降低其下部半导体图案152、157和其上部数据布线171、173、175、177、179的接触电阻的作用，具有与数据布线171、173、175、177、179完全相同的形态。即，数据线部欧姆接触层163基本上与数据线部171、179、173相同，漏极欧姆接触层163基本上与漏极173相同，存储电容器欧姆接触层167基本上与存储电容器导电体177相同。
同时，半导体图案152、157除了通道区域C，与数据布线171、173、175、177及欧姆接触层163、165、167具有相同形态。具体地说，存储电容器半导体157和存储电容器导电体177及存储电容器欧姆接触层167具有相同形态，但多个薄膜晶体管半导体152与数据布线及欧姆接触层图案的剩余部分稍微不同。即，在薄膜晶体管通道区域C中分离数据布线171、179、173，特别是分离源极173和漏极175，分离数据线部欧姆接触层163和漏极接欧姆触层165。然而，薄膜晶体管半导体152在此处未断开而连接产生薄膜晶体管通道区域。
在数据布线171、173、175、177、179和未被数据布线171、173、175、177、179覆盖的半导体层152上形成钝化层180。优选地，钝化层180包括诸如氮化硅和氧化硅这样的绝缘层或由具有低电容率的有机物质组成的有机绝缘层。优选有机绝缘层位于顶部并且其表面具有不均匀性以产生随后形成的反射层以形成凹凸图案。优选地，将设置绝缘层以便它直接覆盖半导体图案152。
钝化层180具有露出漏极175、数据衬垫179及存储电容器导电体177的接触孔185、189、187。钝化层180还具有与栅极绝缘层140一起露出栅极衬垫125的接触孔182。
在钝化层180上形成从薄膜晶体管接收图像信号并与上部面板电极一起产生电场的像素电极190。像素电极190包括由透明导电物质组成的透明层191和位于透明层191上并在像素区域具有透明区域T，由银或银合金组成的反射层192。
像素电极190通过接触孔185与漏极175物理和电连接以接收图像信号。像素电极190还有与栅极线121及数据线171重叠用于提高纵横比，但也可以不重叠。像素电极190通过接触孔187与存储电容器导电体177连接，向导电体177传送图像信号。
另外，在栅极衬垫125及数据衬垫179上形成通过接触孔182、189分别与其连接的辅助栅极衬垫92及辅助数据衬垫97，它们补充衬垫125、179和外部电路装置的粘合性，并保护衬垫，但其并不是必须的，而是使用与否是选择性的。
参照图8至图10和图11A至图18C详细说明具有图8至图10结构的用于液晶显示器的薄膜晶体管阵列面板制造方法。
首先，如图11A至图11C所示，沉积包括银、银合金、铝、或铝合金导电物质的导电层，并通过利用掩模的光学蚀刻制作布线图案以形成栅极布线。该栅极布线包括多条栅极线121、多个栅极衬垫125、多个栅极123、及多个存储电极131。
如图12A及图12B所示，在基片110上通过化学沉积法(CVD)依次沉积具有1,500-5,000厚度的氮化硅栅极绝缘层140、具有500-2,000厚度的未掺杂非晶硅的半导体层150、以及具有300-600厚度的掺杂非晶硅中间层160。将具有1,500-3,000厚度的导电体层170进行溅射，并在其上涂布具有1-2μm厚度的感光层210。
然后，通过掩模将感光层210曝光并显像，如图13B及图13C所示，以形成具有多个第一部分和多个第二步分的感光层图案212、214。使感光层图案212、214中薄膜晶体管通道区域C，即位于源极173和漏极175之间的第一部分214比位于数据线区域A即位于要形成数据布线171、173、175、177、179的第二部分厚度小，全部除去其它部分的感光层。这时，使留在通道区域C的感光层214厚度和留在数据布线区域A的感光层212厚度比根据将要记述的蚀刻工序中的工序条件而不同，优选地，第一部分214厚度在第二部分厚度1/2以下，例如，等于或小于4,000。
感光层图案212、214的位置依赖性厚度可通过几种技术获得。将狭缝图案、晶格状图案、或半透明层设置在掩模上以调节区域C种的光透射比。
当使用狭缝图案时，优选狭缝宽度和位于狭缝之间的距离比用于光刻的曝光机的分辨率小。当利用半透明层时，可以使用具有不同透射比或不同厚度的薄膜以调节掩模上的透射比。
当通过这种掩模曝光感光层时，将直接露于光的部分的聚合物几乎完全分解，形成狭缝图案或半透明层的部分因为光照射量少，所以聚合物处于不完全分解状态。被遮光层遮挡的部分几乎不分解。接着，显像感光层，只剩下未分解聚合物的部分，在光照射少的中央部分中剩下比完全照射光的部分薄厚度的感光层。
感光层图案的第一部分214可以通过回流获得。即，感光层图案由可回流的物质组成并通过具有不透明和半透明部分的普通掩模曝光。然后将感光层进行显像并进行回流，感光层的部分向下流入没有感光层的区域，从而形成薄部分。
接着，对感光层图案214及其下部层，即导电体层170、中间层160、和半导体层150进行蚀刻，以便将数据布线和其下部层留在数据区域A上，仅将半导体层留在通道区域C，而将全部三层170、160、150除去以露出在剩余部分B上的栅极绝缘层140。
首先，如图14A及图14B所示，将在其余部分B上的导电层170的露出部分除去以露出中间层160的下部。在该工序中选择使用干蚀刻和湿蚀刻并优选在导电层170易于进行蚀刻而感光层图案212和214难以进行蚀刻的条件下进行。然而，因为难以确定用于干蚀刻的上述条件，所以可将干蚀刻在感光层图案212和214及导电层170同时被蚀刻的条件下进行。在这种情况下，优选地，用于干蚀刻的第一部分214制成比用于湿蚀刻的更厚以防止第一部分214的去除和导电层170下部的露出。
结果，如图14A及图14B所示，只留下通道区域C及数据布线区域A的部分导电体层170，即，源/漏极(“S/D”)导电体178和存储电容器导电体177，并除去在其它区域B上剩余部分的导电体层，从而露出其下部的中间层160。这时，除了不分离源极及漏极173、175而彼此连接之外，S/D导电体178具有基本与数据布线171、177、173、175、179形态相同。当使用干蚀刻时，将感光层图案212、214的厚度进行一定程度的降低。
接着，如图15A及15B所示，用干蚀刻方法与感光层的第一部分214一起除去区域B的被露出中间层160及其下部的半导体层150。在感光层图案212、214、中间层160及半导体层150易于蚀刻而栅极绝缘层140的难以进行蚀刻的条件下进行蚀刻。(值得注意的是在半导体层和中间层之间的蚀刻选择比几乎为零。)特别是，优选地，对感光层图案212、214和半导体层150的蚀刻比几乎相同的条件下蚀刻。例如，通过使用SF6和HCl的混合气体或SF6和O2的混合气体使感光层图案212、214和半导体层150的厚度几乎相同。当用于感光层图案212、214和半导体层150的蚀刻比相同时，第一部分214的厚度等于或小于半导体层150和中间层160的厚度之和。
因此，如图15A及15B所示，除去通道区域C上的第一部分214以露出源/漏极(S/D)导电体178，除去剩余区域B上的部分中间层160及半导体层150以露出其下部的栅极绝缘层140。同时，也蚀刻数据区域A的第二部分212以使其厚度变薄。而且，在工序中完成半导体图案152和157。附图标号168和167分别表示源/漏极导电体178下部的源/漏欧姆接触层和存储电容器导电体177下部的存储电容器欧姆接触层。
然后，通过抛光除去残留在通道区域C的源/漏极导电体178表面的感光层残余物。
接着，如图16A及图16B所示，蚀刻通道区域C的源/漏极导电体178及其下部的源/漏极欧姆接触层168以将其除去。这时，仅利用干蚀刻进行源/漏极导电体178和源/漏极欧姆接触层168的蚀刻。可供选择地，对源/漏极导电体178用湿蚀刻进行蚀刻，对源/漏极欧姆接触层168用干蚀刻进行蚀刻。在前者的情况下，优选地，在源/漏极导电体178和源/漏极欧姆接触层168之间的蚀刻选择比大的条件下进行蚀刻。这是由于蚀刻选择比低时，很难找到蚀刻终点，很难调整残留在通道区域C的半导体图案152部分的厚度。蚀刻源/漏极欧姆接触层168及半导体图案152时使用的蚀刻气体的实例是CF4和HCl的混合气体或CF4和O2的混合气体。若使用CF4和O2，则可以均匀厚度留下半导体图案152和157。就这一点而言，如图16B所示，除去半导体图案152的一部分，可能缩小了其厚度，感光层图案的第二部分212也以有一定程度的蚀刻。这时，优选地，在不蚀刻栅极绝缘层140的条件下进行蚀刻，且使感光层图案212和214的厚度足够厚以防止第二部分212被蚀刻而露出其下部的数据布线171、173、175、177、179。
因此，将源极173与漏极175彼此分离的同时，完成数据布线171、173、175、177、179和其下部的接触层图案163、165、167。
最后，除去残留在数据区域A的感光层212和214的第二部分212。可选地，第二部分212的除去可以在除去通道区域C上的源/漏极导电体178后、除去其下面源/漏极欧姆接触层168之前完成。
如上所述，也可以交替进行湿蚀刻和干蚀刻或只使用干蚀刻。属于后者时，由于只使用一种蚀刻，工艺比较简单，但很难找到适当的蚀刻条件。相反，属于前者时，虽然寻找蚀刻条件比较容易，但工艺比后者复杂。
在形成数据布线171、173、175、177、179后，通过沉积有机绝缘层或氮化硅形成钝化层180。如图17A至17C所示，利用掩模刻蚀钝化层180和栅极绝缘层140，从而形成分别露出漏极175、栅极衬垫125、数据衬垫179、及存储电容器导电体177的接触孔185、182、189、187。
接着，沉积具有500-1,000厚度、更优选具有900厚度的IZO以形成透明层191、辅助栅极衬垫92、及辅助数据衬垫97。透明层191与漏极175及存储电容器导电体177连接。辅助栅极衬垫92和辅助数据衬垫97分别与栅极衬垫125及数据衬垫179连接。
最后，如图8至图10所示，以1,000-4,000厚度沉积反射性银或银合金，更优选地，以1,500厚度沉积后，通过利用掩模的光学蚀刻工序制作布线图案，从而在透明层191上形成具有透射区域T的多个反射层190。这时，如第一实施例，优选地，用湿蚀刻对反射层192制作布线图案，而蚀刻剂包含在1-5％范围内的硝酸铁、在1-5％范围内的硝酸、在5-20％范围内的乙酸、在0.05％-1％范围内的六亚甲基四胺、及剩余量的去离子水。这种蚀刻剂不腐蚀透明层191的IZO，因此对反射层192制作布线图案时，可防止损坏IZO层191。对反射层192制作布线图案后，要求确保IZO层191维持700以上厚度，同时确保低于预定水平的均匀表面粗糙度。在本发明实施例中，在30的范围内细微蚀刻IZO层191，IZO层191可保持800-900的厚度，并在10的范围内确保粗糙度。将其参照实施例进行详细说明。
由于利用单个掩模进行数据布线171、173、175、177、179和下部欧姆接触图案163、165、167及下部半导体图案152、157的形成，以及源极173和漏极175的分离，因此本发明的第二实施例可使制造方法简单并且可获得第一实施例具有的优点。
实施例
沉积具有900厚度的IZO层并且通过用于对优选由银或银合金组成的导电层制作布线图案的蚀刻剂进行蚀刻，其包含硝酸铁、硝酸、乙酸、六亚甲基四胺、及去离子水。在蚀刻之前、蚀刻开始30秒后、及蚀刻开始45秒后对IZO层的表面进行拍摄。
图19A至图19C是通过AFM(原子力显微镜方法)进行拍摄的，其示出了利用根据本发明的蚀刻剂蚀刻IZO层前后的IZO层的露出表面。如图19A至图19C所示的照片放大40×40μm2的面积。图19A示出了沉积IZO层后的层表面，图19B示出了蚀刻30秒后的层表面，而图19C示出了蚀刻45秒后的层表面。
如图19A所示，沉积后测定的粗糙度为1.53，而如图19B所示，尽管用包含硝酸铁、硝酸、乙酸、六亚甲基四胺、及去离子水的蚀刻剂对IZO层蚀刻30秒，但是测定的粗糙度实际上相当于约4.12。此外，如图19C所示，在利用蚀刻剂蚀刻45秒IZO层后，测定的粗糙度变得更好为1.5的等级。
以上对本发明的优选实施例进行了详细说明，但本发明的保护范围不局限于此，利用所附权利要求中定义的本发明基本概念的本领域技术人员进行的各种变化及改进也属于本发明的保护范围。
综上所述，本发明利用包含硝酸铁、硝酸、乙酸、六亚甲基四胺、及去离子水的蚀刻剂可对银或银合金的导电层很好地制作布线图案。结果，可将利用蚀刻剂形成的具有低电阻率和高反射比的导电层作为薄膜晶体管阵列面板的反射层。此外，由于蚀刻剂不腐蚀IZO，在用于透反射型液晶显示器的薄膜晶体管阵列面板制造方法中，当对反射性银或银合金层制作布线图案时，可以防止损坏透明的IZO层。

Claims (10)

1.一种用于布线的蚀刻剂，包括：
硝酸铁、硝酸、乙酸、六亚甲基四胺、及去离子水，其中所述硝酸铁在1-5％的范围内、所述硝酸在1-5％的范围内、所述乙酸在5-20％的范围内、所述六亚甲基四胺在0.05-1％的范围内、而所述去离子水为剩余量。
2.一种制造布线的方法，包括以下工序：
沉积含有银或银合金的导电层；以及
利用包含硝酸铁、硝酸、乙酸、六亚甲基四胺、及去离子水的蚀刻剂对所述导电层制作布线图案，其中所述蚀刻剂包括在1-5％范围内的所述硝酸铁、在1-5％范围内的所述硝酸、在5-20％范围内的所述乙酸、在0.05-1％范围内的所述六亚甲基四胺、及剩余量的所述去离子水。
3.根据权利要求2所述的方法，其中所述银合金是二元合金或三元合金，含有作为基本物质的银及原子百分比为0.01-20％的一种或两种选自由Pd、Cu、Mg、Al、Li、Pu、Np、Ce、Eu、Pr、Ca、Nb、Nd、和Sm组成的组的导电物质。
4.一种制造薄膜晶体管阵列面板的方法，包括以下工序：
在绝缘基片上形成栅极线布线，所述栅极布线包括栅极线和与所述栅极线连接的栅极；
形成栅极绝缘层；
形成半导体层；
形成数据布线，所述数据布线包括与所述栅极线交叉的数据线、与所述数据线连接并置于所述栅极附近的源极、及相对于所述栅极位于所述源极对面的漏极；
沉积包含银或银合金的导电层；以及
利用含有硝酸铁、硝酸、乙酸、六亚甲基四胺、及去离子水的蚀刻剂对所述导电层制作布线图案，形成与所述漏极电连接的反射层，其中所述蚀刻剂包括在1-5％范围内的所述硝酸铁、在1-5％范围内的所述硝酸、在5-20％范围内的所述乙酸、在0.05-1％范围内的所述六亚甲基四胺、及剩余量的所述去离子水。
5.根据权利要求4所述的方法，其中所述银合金是二元合金或三元合金，含有作为基本物质的银及原子百分比为0.01-20％的一种或两种选自由Pd、Cu、Mg、Al、Li、Pu、Np、Ce、Eu、Pr、Ca、Nb、Nd、和Sm组成的组的导电物质。
6.根据权利要求4所述的方法，还包括在所述反射层和所述数据布线之间形成钝化层，所述钝化层包含感光性有机绝缘层。
7.根据权利要求4所述的方法，还包括在所述反射层下部形成透明导电层。
8.根据权利要求7所述的方法，其中所述透明层由IZO形成。
9.根据权利要求8所述的方法，其中所述反射层在像素区域具有透射区域。
10.根据权利要求9所述的方法，其中所述栅极布线还包括接收来自外部装置的扫描信号并向所述栅极线传送所述扫描信号的栅极衬垫，而所述数据布线还包括接收来自外部装置的图像信号并向所述数据线传送所述图像信号的数据衬垫，并且
所述方法还包括在与所述透明层相同的层上形成与所述栅极衬垫及所述数据衬垫电连接的辅助栅极衬垫和辅助数据衬垫。
CNB028287207A 2002-06-25 2002-09-18 用于布线的蚀刻剂、利用该蚀刻剂制造布线的方法、包含该布线的薄膜晶体管阵列面板及其制造方法 Expired - Lifetime CN1311056C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020020035752A KR100853216B1 (ko) 2002-06-25 2002-06-25 배선용 식각액, 이를 이용한 배선의 제조 방법, 그 배선을포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR35752/2002 2002-06-25

Publications (2)

Publication Number Publication Date
CN1625590A CN1625590A (zh) 2005-06-08
CN1311056C true CN1311056C (zh) 2007-04-18

Family

ID=29997380

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028287207A Expired - Lifetime CN1311056C (zh) 2002-06-25 2002-09-18 用于布线的蚀刻剂、利用该蚀刻剂制造布线的方法、包含该布线的薄膜晶体管阵列面板及其制造方法

Country Status (7)

Country Link
US (1) US7141180B2 (zh)
JP (1) JP4423194B2 (zh)
KR (1) KR100853216B1 (zh)
CN (1) CN1311056C (zh)
AU (1) AU2002329098A1 (zh)
TW (1) TWI282120B (zh)
WO (1) WO2004000972A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103215592A (zh) * 2013-04-27 2013-07-24 苏州诺菲纳米科技有限公司 蚀刻膏、蚀刻膏的应用以及利用蚀刻膏蚀刻纳米银导电材料的方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100980010B1 (ko) * 2003-07-14 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판
US6951619B2 (en) 2003-08-22 2005-10-04 Graham Bryant Apparatus for trapping floating and non-floating particulate matter
US7446037B2 (en) * 2004-08-18 2008-11-04 Alford Terry L Cladded silver and silver alloy metallization for improved adhesion and electromigration resistance
US8999836B2 (en) * 2005-05-13 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
KR101124569B1 (ko) * 2005-06-09 2012-03-15 삼성전자주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
KR20070010868A (ko) * 2005-07-20 2007-01-24 삼성전자주식회사 박막트랜지스터 기판의 제조방법
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI303487B (en) * 2006-06-13 2008-11-21 Au Optronics Corp Method for manufactruring an array substate of a transflective liquid crystal display
JP5328083B2 (ja) * 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
TWI405871B (zh) * 2009-12-09 2013-08-21 Chemical Treatment of Magnesium - Li Alloy
KR101300035B1 (ko) 2010-05-05 2013-08-29 엘지디스플레이 주식회사 반사형 및 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
US20120244050A1 (en) * 2011-03-25 2012-09-27 Dowa Electronics Materials Co., Ltd. Cleaning agent for silver-containing composition, method for removing silver-containing composition, and method for recovering silver
JP6122841B2 (ja) * 2011-05-12 2017-04-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ バッテリー活物質合成用の前駆体調合物
KR20140063284A (ko) * 2012-11-16 2014-05-27 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR101926199B1 (ko) * 2012-12-31 2018-12-06 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR20150124540A (ko) 2014-04-28 2015-11-06 삼성디스플레이 주식회사 식각액 및 이를 이용한 표시 장치의 제조 방법
KR102121805B1 (ko) * 2015-02-16 2020-06-11 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR102259145B1 (ko) * 2015-03-26 2021-06-01 동우 화인켐 주식회사 은 함유 박막의 식각액 조성물 및 이를 이용한 디스플레이 장치용 어레이 기판의 제조방법
KR102374749B1 (ko) * 2015-07-15 2022-03-17 엘지디스플레이 주식회사 저 저항 배선 구조를 갖는 초고밀도 박막 트랜지스터 기판 및 그 제조 방법
CN105441949A (zh) * 2016-01-26 2016-03-30 苏州诺菲纳米科技有限公司 纳米银蚀刻液、制备图案化的纳米银导电膜的方法及触控传感器
CN105511706B (zh) * 2016-01-26 2018-11-02 苏州诺菲纳米科技有限公司 触控传感器的制备方法及其触控传感器
KR20190058758A (ko) 2017-11-21 2019-05-30 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 디스플레이 장치의 제조방법
KR102554816B1 (ko) 2018-04-23 2023-07-12 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 금속 패턴의 제조 방법
KR102223681B1 (ko) * 2018-05-30 2021-03-08 삼성디스플레이 주식회사 박막　식각액　조성물　및 이를 이용한 금속 패턴 형성 방법
CN109116647B (zh) 2018-09-17 2021-08-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102661845B1 (ko) 2018-10-11 2024-04-30 삼성디스플레이 주식회사 식각액 및 이를 이용한 표시 장치의 제조 방법
KR20200056539A (ko) 2018-11-14 2020-05-25 삼성디스플레이 주식회사 식각 조성물, 이를 이용한 패턴 형성 방법 및 표시 장치의 제조 방법
KR20210134177A (ko) 2020-04-29 2021-11-09 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 표시 장치의 제조 방법
KR102659176B1 (ko) 2020-12-28 2024-04-23 삼성디스플레이 주식회사 은 함유 박막의 식각 조성물, 이를 이용한 패턴 형성 방법 및 표시장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10158900A (ja) * 1996-12-06 1998-06-16 Canon Inc 電極、該電極を用いた電解エッチング方法、電解エッチング装置、及び光起電力素子の製造方法
KR19990074547A (ko) * 1998-03-12 1999-10-05 윤종용 인듐 틴 옥사이드용 식각액 및 이를 이용한액정 표시 장치의제조 방법
JP2000164586A (ja) * 1998-11-24 2000-06-16 Daikin Ind Ltd エッチング液
CN1289810A (zh) * 1999-09-27 2001-04-04 不二见美国股份有限公司 制造存储器硬盘用的抛光组合物和抛光方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219484A (en) * 1991-04-25 1993-06-15 Applied Electroless Concepts Inc. Solder and tin stripper compositions
JPH07283204A (ja) * 1994-04-13 1995-10-27 Mitsubishi Gas Chem Co Inc 半導体装置用洗浄剤および配線パターンの形成方法
JP3458036B2 (ja) * 1996-03-05 2003-10-20 メック株式会社 銅および銅合金のマイクロエッチング剤
KR20010017383A (ko) * 1999-08-11 2001-03-05 윤종용 반사 투과 복합형 액정표시장치
US6740589B2 (en) * 2000-11-30 2004-05-25 Showa Denko Kabushiki Kaisha Composition for polishing semiconductor wafer, semiconductor circuit wafer, and method for producing the same
KR100379824B1 (ko) * 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
US6592742B2 (en) * 2001-07-13 2003-07-15 Applied Materials Inc. Electrochemically assisted chemical polish

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10158900A (ja) * 1996-12-06 1998-06-16 Canon Inc 電極、該電極を用いた電解エッチング方法、電解エッチング装置、及び光起電力素子の製造方法
KR19990074547A (ko) * 1998-03-12 1999-10-05 윤종용 인듐 틴 옥사이드용 식각액 및 이를 이용한액정 표시 장치의제조 방법
JP2000164586A (ja) * 1998-11-24 2000-06-16 Daikin Ind Ltd エッチング液
CN1289810A (zh) * 1999-09-27 2001-04-04 不二见美国股份有限公司 制造存储器硬盘用的抛光组合物和抛光方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103215592A (zh) * 2013-04-27 2013-07-24 苏州诺菲纳米科技有限公司 蚀刻膏、蚀刻膏的应用以及利用蚀刻膏蚀刻纳米银导电材料的方法
CN103215592B (zh) * 2013-04-27 2015-07-08 苏州诺菲纳米科技有限公司 蚀刻膏、蚀刻膏的应用以及利用蚀刻膏蚀刻纳米银导电材料的方法

Also Published As

Publication number Publication date
TW200403743A (en) 2004-03-01
CN1625590A (zh) 2005-06-08
KR100853216B1 (ko) 2008-08-20
US7141180B2 (en) 2006-11-28
JP4423194B2 (ja) 2010-03-03
KR20040000801A (ko) 2004-01-07
AU2002329098A1 (en) 2004-01-06
WO2004000972A1 (en) 2003-12-31
US20040072444A1 (en) 2004-04-15
TWI282120B (en) 2007-06-01
JP2005530885A (ja) 2005-10-13

Similar Documents

Publication Publication Date Title
CN1311056C (zh) 用于布线的蚀刻剂、利用该蚀刻剂制造布线的方法、包含该布线的薄膜晶体管阵列面板及其制造方法
CN1275075C (zh) 薄膜晶体管阵列基板及其制造方法
CN1163964C (zh) 用于液晶显示器的薄膜晶体管阵列面板
CN1790160A (zh) 掩模和半导体装置的制造方法以及薄膜晶体管阵列面板
CN1623117A (zh) 用于显示装置的薄膜晶体管阵列板的制造方法
CN1773356A (zh) 液晶显示装置及其制造方法
CN1670909A (zh) 薄膜晶体管阵列面板及其制造方法
CN1728363A (zh) 薄膜晶体管阵列面板及其制造方法
CN1501153A (zh) 薄膜晶体管阵列面板及其制造方法
CN1901158A (zh) 制造薄膜晶体管基板的方法
CN1615452A (zh) 显示器布线及其制造方法与包含该布线的薄膜晶体管阵列面板及其制造方法
CN1577025A (zh) 薄膜晶体管阵列面板及其制造方法
CN1255740A (zh) 薄膜晶体管阵列面板及其制造方法和薄膜的光刻方法
CN1610110A (zh) 显示器件的薄膜晶体管基板及其制造方法
CN1727977A (zh) 薄膜晶体管阵列衬底及其制造方法
CN1713057A (zh) 薄膜晶体管阵列基板及其制造方法
CN1869775A (zh) 液晶显示器及其制造方法
CN1752852A (zh) 用于剥离光刻胶的组合物及薄膜晶体管阵列面板制造方法
CN1623236A (zh) 金属图案的形成方法及利用该金属图案形成方法的薄膜晶体管阵列面板制造方法
CN1945813A (zh) 薄膜晶体管阵列面板的制造方法
JP2006018281A (ja) 薄膜トランジスタ表示板の製造方法
CN1547680A (zh) 用于线路的蚀刻液、制造线路的方法和包括此方法的制造薄膜晶体管阵列板的方法
CN100483240C (zh) 液晶显示装置的像素结构的制造方法
CN1627166A (zh) 薄膜晶体管阵列面板
CN1585088A (zh) 薄膜晶体管阵列基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20130106

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130106

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20070418

CX01 Expiry of patent term