KR102223681B1 - 박막　식각액　조성물　및 이를 이용한 금속 패턴 형성 방법 - Google Patents

박막　식각액　조성물　및 이를 이용한 금속 패턴 형성 방법 Download PDF

Info

Publication number
KR102223681B1
KR102223681B1 KR1020180062134A KR20180062134A KR102223681B1 KR 102223681 B1 KR102223681 B1 KR 102223681B1 KR 1020180062134 A KR1020180062134 A KR 1020180062134A KR 20180062134 A KR20180062134 A KR 20180062134A KR 102223681 B1 KR102223681 B1 KR 102223681B1
Authority
KR
South Korea
Prior art keywords
weight
thin film
silver
etchant composition
etching
Prior art date
Application number
KR1020180062134A
Other languages
English (en)
Other versions
KR20190137193A (ko
Inventor
김진형
정주환
김진숙
김학철
이병수
김창수
정정식
김동기
김상태
남기용
박영철
심경보
임대성
장상훈
Original Assignee
삼성디스플레이 주식회사
동우화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 동우화인켐 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180062134A priority Critical patent/KR102223681B1/ko
Priority to US16/284,629 priority patent/US11225721B2/en
Priority to JP2019065751A priority patent/JP7403966B2/ja
Priority to CN201910427437.6A priority patent/CN110552006A/zh
Priority to TW108118850A priority patent/TWI822787B/zh
Publication of KR20190137193A publication Critical patent/KR20190137193A/ko
Application granted granted Critical
Publication of KR102223681B1 publication Critical patent/KR102223681B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L27/3248—
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition

Abstract

본 발명은 식각된 금속의 재흡착을 방지하고, 박막을 균일하게 식각할 수 있는 박막 식각액 조성물을 위하여, 조성물 총 중량에 대하여, 인산(A) 43 내지 46 중량%; 질산(B) 5 내지 8 중량%; 초산(C) 10 내지 17 중량%; 질산철(D) 1 내지 3 중량%; 인산염(E) 0.7 내지 1.5 중량%; 및 탈이온수(F) 잔량을 포함하는, 박막 식각액 조성물을 제공한다.

Description

박막　식각액　조성물　및 이를 이용한 금속 패턴 형성 방법{ETCHING SOLUTION COMPOSITION FOR THIN-FILM LAYER AND MANUFACTURING METHOD OF AN ARRAY SUBSTRATE FOR DISPLAY DEVICE USING THE SAME}
본 발명은 박막　식각액　조성물　및 이를 이용한 금속 패턴형성방법에 관한 것으로서, 더 상세하게는 식각된 금속의 재흡착을 방지하고, 박막을 균일하게 식각할 수 있는 박막 식각액 조성물에 관한 것이다.
정보화시대로 접어들게 됨에 따라 대량의 정보를 처리 및 표시하는 디스플레이 분야가 급속도로 발전해 왔으며, 이에 부응하여 다양한 디스플레이가 개발되어 각광받고 있다.
이러한 디스플레이 장치의 예로는 액정 디스플레이장치(Liquid Crystal Display Apparatus: LCD), 플라즈마 디스플레이장치(Plasma Display Panel device: PDP), 전계방출디스플레이장치(Field Emission Display Apparatus: FED), 유기발광 디스플레이 장치(Organic Light Emitting Display Apparatus : OLED) 등을 들 수 있다.
특히 OLED는 소자 자체적으로 빛을 발광하면서 저전압에서도 구동될 수 있기 때문에 휴대기기 등의 소형 디스플레이 시장에 빠르게 적용되고 있을 뿐만 아니라, 디스플레이의 대화면화에 대한 트랜드에 따라 대형 TV 등에의 상용화를 목전에 둔 상황이다. 디스플레이가 대화면화 되면서, 배선 등이 길어지게 되어 배선 저항이 증가하게 됨에 따라, 저항을 낮추어 표시장치의 대형화 및 고해상도 실현을 가능하게 하는 방법이 요구되고 있다.
저항 증가에 의한 신호 지연 등의 문제를 해결하기 위해서는, 상기 배선을 최대한 낮은 비저항을 가지는 재료로 형성할 필요가 있고, 그러한 노력의 일환으로 다른 금속들에 비해 낮은 비저항과 높은 휘도, 전도도를 가지고 있는 은(Ag: 비저항 약 1.59μΩ㎝)막, 은합금막 또는 은막이나 은합금막을 포함한 다층막을 칼라필터의 전극, 배선 및 반사막 등에 적용하여 평판 디스플레이장치의 대형화와 고해상도 및 저전력 소비 등을 실현하기 위한 노력이 경주되고 있으며, 이러한 재료에 적용하기 위한 식각액이 요구되고 있다.
은(Ag) 함유 박막이 기판에 증착된 경우, 이를 패터닝, 식각하기 위해 종래의 식각액을 사용하는 경우에는 식각이 불량하여 잔사가 발생하거나 공정 시간이 길어지는 등의 문제가 야기될 수 있다. 또한, 이와는 반대로 은(Ag)이 과도하게 식각되거나 불균일하게 식각되어 배선의 들뜸 또는 벗겨짐 현상이 발생하고, 배선의 측면 프로파일이 불량하게 될 수 있다. 따라서, 이러한 문제점을 해결할 수 있는 새로운 식각액의 개발이 요구되는 실정이다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 식각된 금속의 재흡착을 방지하고, 박막을 균일하게 식각할 수 있는 박막 식각액 조성물을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 조성물 총 중량에 대하여, 인산(A) 43 내지 46 중량%; 질산(B) 5 내지 8 중량%; 초산(C) 10 내지 17 중량%; 질산철(D) 1 내지 3 중량%; 인산염(E) 0.7 내지 1.5 중량%; 및 탈이온수(F) 잔량을 포함하는, 박막 식각액 조성물이 포함된다.
본 실시예에 따르면, 상기 박막 식각액 조성물은 은(Ag) 또는 은합금으로 이루어진 단일막, 또는 상기 단일막과 인듐-함유 산화막으로 구성되는 다층막을 식각할 수 있다.
본 실시예에 따르면, 상기 인듐-함유 산화막은 산화주석인듐(ITO), 산화아연인듐(IZO), 산화주석아연인듐(ITZO) 및 산화갈륨아연인듐(IGZO)으로부터 선택되는 1종 이상을 포함할 수 있다.
본 실시예에 따르면, 상기 은합금은 은(Ag) 및, 네오디늄(Nd), 구리(Cu), 팔라듐(Pd), 니오븀(Nb), 니켈(Ni), 몰리브덴(Mo), 크롬(Cr), 마그네슘(Mg), 텅스텐(W), 프로트악티늄(Pa) 및 티타늄(Ti)으로부터 선택되는 1종 이상을 포함할 수 있다.
본 실시예에 따르면, 상기 질산철은 질산제1철 및 질산제2철로부터 선택되는 1종 이상일 수 있다.
본 실시예에 따르면, 상기 인산염은 제1인산나트륨(NaH2PO4), 제2인산나트륨(Na2HPO4), 제3인산나트륨(Na3PO4), 제1인산칼륨(KH2PO4), 제2인산칼륨(K2HPO4), 제1인산암모늄((NH4)H2PO4), 제2인산암모늄((NH4)2HPO4) 및 제3인산암모늄((NH4)3PO4)으로부터 선택되는 1종 이상일 수 있다.
본 실시예에 따르면, 40℃에서 상기 박막 식각액 조성물의 점도(cP)는 5.0 내지 5.5일 수 있다.
본 실시예에 따르면, 상기 박막 식각액 조성물은 조성물 총 중량에 대하여, 인산(A) 45 중량%; 질산(B) 6.5 중량%; 초산(C) 15 중량%; 질산철(D) 2 중량%; 인산염(E) 1 중량%; 및 탈이온수(F) 잔량을 포함할 수 있다.
본 발명의 다른 관점에 따르면, 은(Ag)을 포함하는 도전막이 배치된 기판을 준비하는 단계; 및 상기 도전막을 식각하여 패턴을 형성하는 단계를 포함하고, 상기 패턴을 형성하는 단계는, 조성물 총 중량에 대하여, 인산(A) 43 내지 46 중량%; 질산(B) 5 내지 8 중량%; 초산(C) 10 내지 17 중량%; 질산철(D) 1 내지 3 중량%; 인산염(E) 0.7 내지 1.5 중량%; 및 탈이온수(F) 잔량을 포함하는 박막 식각액 조성물로 식각하는 단계를 포함할 수 있다.
본 발명의 또 다른 관점에 따르면, (a) 기판 상에 반도체층을 형성하는 단계; (b) 상기 반도체층 상부에 게이트 전극을 형성하는 단계; (c) 상기 게이트 전극 상부에 소스 전극 및 드레인 전극을 형성하는 단계; (d) 상기 소스 전극 또는 상기 드레인 전극과 전기적으로 연결되며, 은(Ag)을 포함하는 박막을 형성하는 단계; 및 (e) 상기 박막을 식각하여 화소 전극을 형성하는 단계를 포함하고, 상기 (e) 단계에서 상기 화소 전극을 형성하는 단계는, 조성물 총 중량에 대하여, 인산(A) 43 내지 46 중량%; 질산(B) 5 내지 8 중량%; 초산(C) 10 내지 17 중량%; 질산철(D) 1 내지 3 중량%; 인산염(E) 0.7 내지 1.5 중량%; 및 탈이온수(F) 잔량을 포함하는 박막 식각액 조성물로 식각하는 단계를 포함할 수 있다.
본 실시예에 따르면, 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극 중 적어도 하나는 알루미늄(Al)을 포함할 수 있다.
본 실시예에 따르면, (f) 상기 기판의 일측에 패드부를 형성하는 단계를 더 포함하고, 상기 패드부는 알루미늄(Al)을 포함할 수 있다.
본 실시예에 따르면, 상기 (f) 단계는 상기 (b) 단계 또는 상기 (c) 단계와 동시에 수행될 수 있다.
본 실시예에 따르면, 상기 (e) 단계를 수행하는 동안, 상기 패드부는 상기 박막 식각액 조성물에 노출될 수 있다.
본 발명의 또 다른 관점에 따르면, 은(Ag)을 포함하는 박막을 식각하는 박막 식각액 조성물로서, 인산, 질산, 초산, 질산제2철(Fe(NO3)3) 및 제1인산나트륨(NaH2PO4)을 포함할 수 있다.
본 실시예에 따르면, 상기 조성물은, 상기 인산 약 43 내지 46 중량%; 상기 질산 약 5 내지 8 중량%; 상기 초산 약 10 내지 17 중량%; 상기 질산제2철(Fe(NO3)3) 약 1 내지 3 중량%; 상기 제1인산나트륨(NaH2PO4) 약 0.7 내지 1.5 중량%; 및 탈이온수 잔량을 포함할 수 있다.
본 실시예에 따르면, 40℃에서 상기 박막 식각액 조성물의 점도(cP)는 5.0 내지 5.5일 수 있다.
본 실시예에 따르면, 상기 박막은 은(Ag) 또는 은합금으로 이루어진 단일막, 또는 상기 단일막과 인듐-함유 산화막으로 구성되는 다층막을 식각할 수 있다.
본 실시예에 따르면, 상기 인듐-함유 산화막은 산화주석인듐(ITO), 산화아연인듐(IZO), 산화주석아연인듐(ITZO) 및 산화갈륨아연인듐(IGZO)으로부터 선택되는 1종 이상을 포함할 수 있다.
본 실시예에 따르면, 은합금은 은(Ag) 및, 네오디늄(Nd), 구리(Cu), 팔라듐(Pd), 니오븀(Nb), 니켈(Ni), 몰리브덴(Mo), 크롬(Cr), 마그네슘(Mg), 텅스텐(W), 프로트악티늄(Pa) 및 티타늄(Ti)으로부터 선택되는 1종 이상을 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 식각된 금속의 재흡착을 방지하고, 박막을 균일하게 식각할 수 있는 박막 식각액 조성물을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 박막 식각액 조성물을 이용하여 식각된 은 박막을 개략적으로 도시하는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 박막 식각액 조성물을 이용하여 은 박막을 식각하는 과정을 개략적으로 도시하는 개념도들이다.
도 3 및 도 4는 종래의 박막 식각액 조성물을 이용하여 은 박막을 식각하는 과정을 개략적으로 도시하는 개념도이다.
도 5는 본 발명의 일 실시예에 따른 박막 식각액 조성물을 이용하여 박막을 식각하는 개념도이다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 장치용 어레이 기판의 일부를 개략적으로 도시하는 단면도이다.
도 7은 식각액으로 식각한 후, 은(Ag)의 잔사 발생 유/무를 측정한 SEM 사진이다.
도 8은 식각액으로 식각한 후, 상부 ITO의 팁 유/무를 측정한 SEM 사진이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 식각액 조성물을 이용하여 은 박막을 식각하는 개념도이고, 도 2는 본 발명의 일 실시예에 따른 박막 식각액 조성물을 이용하여 은 박막을 식각하는 과정을 개략적으로 도시하는 개념도들이다.
도 1을 참조하면, 기판(S) 상에 화소부(PX) 및 패드부(PD) 상에 각각 화소 전극(10)과 패드 전극(20)을 패터닝할 수 있다. 기판(S)은 내구성 및 내열성을 갖춘 다양한 재료들이 활용될 수 있으며, 예컨대 금속재, 플라스틱재, 글라스재 등이 사용될 수 있다. 이와 같이 화소 전극(10) 및 패드 전극(20)을 형성하기 위해서는 기판(S) 상에 도전층을 형성하고, 도전층을 식각을 통해 패터닝을 함으로써 형성할 수 있다.
구체적으로, 은 함유 박막(10')을 패터닝하는 과정을 도 2를 통해 살펴보면, 먼저 도 2(a)에 도시된 것과 같이, 은 함유 박막(10')을 패터닝할 부분에 PR층(Photoresist, 30)을 형성할 수 있다. 본 실시예에서, PR층(30)이 배치된 부분은 잔류하는 패턴이 되고, PR층(30)이 배치되지 않은 부분은 제거된다. 또한 본 실시예에서, 은 함유 박막(10')은 제1 금속층(11)/제2 금속층(12)/제3 금속층(13)의 적층 구조를 가질 수 있으며, 예컨대 제1 금속층(11)/제2 금속층(12)/제3 금속층(13)은 ITO/Ag/ITO일 수 있다. 이러한 은 함유 박막(10')은 예컨대 유기발광장치의 화소 전극일 수 있으나 본 발명이 반드시 이에 한정되는 것은 아니다.
PR층(30)을 형성한 후, 도 2(b) 내지 도 2(f)에 도시된 것과 같이 제1 금속층(11) 및 제2 금속층(12)을 순차적으로 식각할 수 있다. 일 실시예로, 은 함유 박막(10')이 ITO/Ag/ITO 적층 구조로 형성된 경우, 질산(HNO3) 및 인산(H3PO4)을 사용하여 ITO층인 제1 금속층(11)을 [반응식1]의 화학 반응을 통해 식각할 수 있다.
[반응식1]
In2O3 + 6HNO3 → 2In(NO3)3 + 6H+
SnO2 + 4HNO3 → Sn(NO3)4 + 4H+
In2O3 + 2H3PO4 → 2In(PO4) + 6H+
3SnO2 + 4H3PO4 → Sn3(PO4)4 + 12H+
그 후 도 2(c) 내지 도 2(f)에 도시된 것과 같이, Ag층인 제2 금속층(12)을 식각하는 과정을 거칠 수 있다. 먼저, 도 2(c)와 같이 제2 금속층(12)은 [반응식2]의 화학 반응을 통해 은 이온(Ag+)으로 산화된 후, 은 이온(Ag+)은 도 2(d) 및 도 2(e)와 같이 [반응식3]의 화학 반응을 통해 식각된다.
[반응식2]
2Ag + 2HNO3 → 2Ag+ + 2NO2 + H2O
[반응식3]
Ag+ + H2PO4 - → AgH2PO4
그 후 도 2(e)와 같이 ITO층인 제3 금속층(13)을 상기 [반응식1]의 화학 반응을 통해 식각할 수 있다.
다시 도 1을 참조하면, 화소부(PX) 상에는 화소 전극(10)이 위치할 수 있으며, 화소 전극(10)은 상술한 도 2의 과정을 통해 패터닝된 것일 수 있다.
일 실시예로, 화소 전극(10)은 은(Ag)을 포함할 수 있고, 패드 전극(20)은 알루미늄(Al)을 포함할 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다. 본 실시예에는 화소 전극(10)은 제1 금속층(11)/제2 금속층(12)/제3 금속층(13)의 적층 형태를 가질 수 있다. 또한, 패드 전극(20)은 제1 금속층(21)/제2 금속층(22)/제3 금속층(23)의 적층 형태를 가질 수 있다. 일 실시예로, 제1 금속층(11)과 제3 금속층(13)은 동일 물질을 포함할 수 있으며, 제1 금속층(21)과 제3 금속층(23)은 동일 물질을 포함할 수 있다.
구체적으로, 화소 전극(10)은 (반)투명 전극 또는 반사형 전극으로 형성될 수 있다. (반)투명 전극으로 형성될 때에는 예컨대 ITO, IZO, ZnO, In2O3, IGO 또는 AZO로 형성될 수 있다. 반사형 전극으로 형성될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, ITO, IZO, ZnO, In2O3, IGO 또는 AZO로 형성된 층을 가질 수 있다. 물론 본 발명이 이에 한정되는 것은 아니고 다양한 재질로 형성될 수 있으며, 그 구조 또한 단층 또는 다층이 될 수 있는 등 다양한 변형이 가능하다. 한편, 구체적으로 패드 전극(20)은 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
도 1에 도시된 것과 같이, 화소 전극(10)을 식각하는 동안에 패드 전극(20)이 외부로 노출될 수 있다. 이때 화소 전극(10) 상부에는 PR(30)이 형성될 수 있다. 종래에는 화소 전극(10)을 식각하는 동안 노출된 패드 전극(20)에 의해 화소 전극(10)에 포함된 금속 이온이 환원되어 화소 전극(10) 상 또는 패드 전극(20) 상에 재흡착되는 경우가 발생하였다. 일 실시예로, 화소 전극(10)이 ITO/Ag/ITO의 적층구조로 형성되고, 패드 전극(20)이 Ti/Al/Ti로 형성되는 경우, 화소 전극(10)을 식각하는 동안 발생한 은 이온(Ag+)이 알루미늄(Al) 식각 시 발생된 전자를 받아 은(Ag)으로 환원된다. 이때 환원된 은(Ag) 입자가 패드 전극(20) 상 또는 화소 전극(10) 상에 흡착된다. 이러한 은(Ag) 입자는 후속 공정으로 세정 공정 등을 진행하는 동안에 화소 전극(10) 내로 전이되어 은(Ag) 입자에 의해 화소부(PX) 암점 불량 또는 패드부(PD) 접속 불량 등의 문제점을 야기할 수 있다.
이에 본 발명의 일 실시예에 따른 박막 식각액 조성물에서는 은 이온(Ag+)이 환원되는 것을 방지하여 은(Ag) 입자의 재흡착을 원천적으로 방지할 수 있다.
본 발명의 일 실시예에 따른 박막 식각액 조성물은 조성물 총 중량에 대하여, 인산(A) 43 내지 46 중량%, 질산(B) 5 내지 8 중량%, 초산(C) 10 내지 17 중량%, 질산철(D) 1 내지 3 중량%, 인산염(E) 0.7 내지 1.5 중량% 및 탈이온수(F) 잔량을 포함한다.
(A) 인산
본 발명의 박막 식각액 조성물에 포함되는 인산(H3PO4)은 주 해리제로 사용되는 성분으로서, 일례로서 인산은 질산에 의해 산화된 금속산화물 (예컨대, 인듐산화막/은(Ag)/인듐산화막)을 해리시키는 역할을 수행한다.
상기 인산은 본 발명의 박막 식각액 조성물 총 중량에 대하여 43 내지 46 중량% 포함될 수 있다. 상기 인산이 43 중량% 미만으로 포함될 경우에는 은의 식각 속도 저 하와 은 잔사 발생에 따른 불량을 야기할 수 있다. 반면 45 중량%를 초과하여 포함되는 경우에는 인듐 산화막의 식각 속도 저하를 야기할 수 있으며, 이에 반하여 은의 식각 속도는 지나치게 빨라지게 된다. 따라서, 이를 은 또는 은합금 및 인듐 산화막의 다층막에 적용할 경우, 상하부 인듐 산화막의 팁(Tip) 발생 또는 과식각 현상 발생으로 후속공정에 문제를 유발할 수 있어 바람직하지 않다.
(B) 질산
본 발명의 박막 식각액 조성물에 포함되는 질산(HNO3)은 주 산화제로 사용되는 성분으로, 일례 로서는 인듐산화막/은(Ag)/인듐산화막 등과 같은 은 함유 박막을 산화시켜 습식 식각하는 역할을 수행한다.
상기 질산(B)은 본 발명의 박막 식각액 조성물 총 중량에 대하여, 5 내지 8 중량% 포함될 수 있다. 상기 질산의 함량이 5 중량% 미만인 경우, 은(Ag), 은 합금(silver alloy) 또는 인듐 산화막의 식각 속도 저하가 발생하게 되며, 이로 인하여 기판 내의 식각 균일성(uniformity) 이 불량해지므로 얼룩이 발생하게 된다. 상기 질산의 함량이 8 중량%를 초과하는 경우에는 상하부 인듐 산화막 의 식각 속도가 가속화되어, 과식각 발생으로 후속 공정에 문제가 발생될 수 있다
(C) 초산
본 발명의 박막 식각액 조성물에 포함되는 초산(CH3COOH)은 보조 산화제로 사용되는 성분이며, 일례로서 인듐산화막/은(Ag)/인듐산화막 등의 은 함유 박막을 산화시켜 습식 식각하는 역할을 수행한다.
상기 초산은 본 발명의 박막 식각액 조성물 총 중량에 대하여, 10 내지 17 중량% 포함될 수 있다. 상기 초산의 함량이 10 중량% 미만인 경우에는 기판 내의 식각 속도 불균일로 인하여 얼룩이 발생하는 문제점이 있다. 함량이 17 중량%를 초과하는 경우에는 거품 발생이 야기되며, 이러한 거품이 기판 내에 존재하게 될 경우 완전한 식각이 이루어지지 않아 후속 공정에 문제를 야기할 수 있다.
(D) 질산철
본 발명의 박막 식각액 조성물에 포함되는 질산철은 식각 후 발생하게 되는 은 이온(Ag+) 또는 콜로이드 형태의 은이 원하지 않는 위치에 재흡착되어 암점 불량 또는 배선간 불필요한 연결을 만들어 전기적 쇼트(합선)가 발생하는 것을 방지하는 역할을 한다. 예컨대, 본 실시예에 따른 질산철은 질산제1철 및 질산제2철로부터 선택되는 1종 이상의 물질이 사용될 수 있다.
(E) 인산염
본 발명의 박막 식각액 조성물에 포함되는 인산염은 습식 식각 시 박막에 대한 임계치수 바이어스(CD Bias)를 감소시키고, 식각이 균일하게 진행되도록 식각 속도를 조절한다. 예컨대, 인산염은 제1인산나트륨(NaH2PO4), 제2인산나트륨(Na2HPO4), 제3인산나트륨(Na3PO4), 제1인산칼륨(KH2PO4), 제2인산칼륨(K2HPO4), 제1인산암모늄((NH4)H2PO4), 제2인산암모늄((NH4)2HPO4) 및 제3인산암모늄((NH4)3PO4)으로부터 선택되는 1종 이상의 물질이 사용될 수 있다.
(F) 탈이온수
본 발명의 박막 식각액 조성물에 포함되는 탈이온수는 특별히 한정하지 않으며, 반도체 공정용으로서 비저항값이 18 ㏁/㎝ 이상인 것을 사용하는 것이 바람직하다. 이러한 탈이온수는 본 발명의 박막 식각액 조성물 총 100 중량%에 대하여 잔량으로 포함될 수 있다.
본 발명의 박막 식각액 조성물은 상기에 언급한 성분들 외에 식각 조절제, 계면활성제, 금속 이 온 봉쇄제, 부식 방지제, pH 조절제 및 이에 국한되지 않는 다른 첨가제로부터 선택되는 1종 이상을 추가로 포 함할 수 있다. 상기 첨가제는, 본 발명의 범위 내에서 본 발명의 효과를 더욱 양호하게 하기 위하여, 당해 분야 에서 통상적으로 사용하는 첨가제들로부터 선택하여 사용할 수 있다. 또한, 본 발명의 박막 식각액 조성물을 구성하는 성분들은 반도체 공정용의 순도를 가지는 것이 바람직하다.
본 실시예에 따른 박막 식각액 조성물은 은(Ag), 은합금으로 이루어진 단일막, 또는 상기 단일막과 인듐산화막으로 구성되는 다층막을 식각할 수 있다. 본 실시예에 있어서, 인듐산화막은 산화주석인듐(ITO), 산화아연인듐(IZO), 산화주석아연인듐(ITZO) 및 산화갈륨아연인듐(IGZO)으로부터 선택되는 1종 이상의 물질로 형성될 수 있다. 또한, 은합금은 은(Ag) 및, 네오디늄(Nd), 구리(Cu), 팔라듐(Pd), 니오븀(Nb), 니켈(Ni), 몰리브덴(Mo), 크롬(Cr), 마그네슘(Mg), 텅스텐(W), 프로트악티늄(Pa) 및 티타늄(Ti)으로부터 선택되는 1종 이상을 포함할 수 있다.
도 3을 참조하면, 상술한 것과 같이, 기판(S) 상에 화소 전극(10)을 식각하여 패터닝하는 동안 패드 전극(20)이 외부로 노출된다. 예를 들어, 화소 전극(10)이 은(Ag)을 포함하고, 패드 전극(20)이 알루미늄(Al)을 포함하는 경우, 아래 식과 같은 화학 반응이 일어난다.
Ag 에칭 시: 2Ag + 2HNO3 → 2Ag+ 2NO2 + H2O
Ag+ + H2PO4 - → AgH2PO4
Al 에칭 시: Al + 3AgH2PO4 → 3Ag + Al(H2PO4)3
즉, 은(Ag)을 포함하는 화소 전극(10)이 식각액, 예컨대 질산에 의해 식각되어 은 이온(Ag+)이 되고, 은 이온(Ag+)은 화소 전극(10)이 식각되는 동안 외부로 노출된 패드 전극(20)에 포함된 알루미늄(Al)에 의해 환원되어 은(Ag) 입자로 석출된다. 석출된 은(Ag) 입자는 패드 전극(20)의 측부 및 상부에 흡착되어 있다가, 후속 공정으로 세정 공정 등을 진행하는 동안에 분사되는 세정액(C)에 의해 패드 전극(20)으로부터 떨어져 나와 화소 전극(10) 내로 전이된다. 이와 같이 화소 전극(10)으로 전이된 은(Ag) 입자에 의해 화소부(PX) 암점 불량 또는 패드부(PD) 접속 불량 등의 문제점이 야기된다.
이에 본 발명의 일 실시예에 따른 박막 식각액 조성물에서는 도 5에 도시된 것과 같이, 질산철이 은 이온(Ag+) 이온과 배위결합하여 은(Ag) 입자로 환원되는 것을 원칙적으로 방지할 수 있다. 본 실시예에서는 질산철은 질산제2철(Fe(NO3)3)을 이용할 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다. 또한, 본 발명의 일 실시예에 따른 박막 식각액 조성물에서는 질산철의 중량 대비 인산의 함량을 낮춰, 패드 전극(20)의 데미지를 감소 시킬 수 있다.
한편 도 4를 참조하면, 종래에는 박막 식각액 조성물을 이용하는 식각 장치(50)가 지면(G)으로부터 약 5° 정도의 경사(
Figure 112018053406124-pat00001
)를 가져, 식각 진행 시 식각액(ES)이 하부로 흘러내려가면서 하부 액막이 두꺼워져 식각 장치 하단부(50B)에 위치한 기판(S)에서 박막의 딥핑(dipping) 현상이 발생된다. 이로 인해 식각 장치 상단부(50A)에서는 은 함유 박막(10') 측면에서 은 입자(P)의 응집 현상으로 인해 식각이 감속화되는 것에 비해, 식각 장치 하단부(50B)에 위치한 기판(S) 상에 박막은 딥핑(dipping) 현상에 의해 식각의 가속화가 일어나 식각량 증가로 인한 과다 식각(over etch)이 일어나는 문제점이 있었다. 이러한 식각액(ES)의 불균형은 막의 상부 및 하부의 CD 편차를 유발하는 원인이 되었다.
이에 본 발명의 일 실시예에서는 식각액의 흐름을 원활하게 하기 위하여, 점도가 가장 높은 인산의 함량을 낮춘 박막 식각액 조성물을 제공한다. 즉, 인산은 은(Ag)의 메인 해리제로서, 인산의 함량 감소 시 은(Ag) 박막이 비식각(unetch)이 일어날 수 있어 식각액으로서의 기능이 취약해지는 문제가 있다. 따라서, 인산을 줄이기 위해서는 인산을 대체할 수 있는 신규 성분의 확보가 필요하다. 이에 본 발명의 일 실시예에 따른 박막 식각액 조성물에서는 인산 대체 해리제로서 질산철을 확보하여 인산의 함량을 감소시킬 수 있다. 인산의 함량이 낮아진 본 실시예의 박막 식각액 조성물에서는 고점도의 인산의 함량이 낮아짐에 따라 식각액 자체의 점도가 개선되는 효과가 있다. 즉, 본 실시예에 따른 박막 식각액 조성물은 40℃에서 상기 박막 식각액 조성물의 점도(cP)는 5.0 내지 5.5일 수 있다. 이와 같은 특성의 변화는 식각액의 흐름을 원활하게 하여, 상술한 식각 장치 하단부(50B)에 위치한 기판(S)의 박막 딥핑(dipping) 현상을 개선할 수 있다.
지금까지는 박막 식각액 조성물에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 박막 식각액 조성물을 이용하여 금속 패턴을 형성하는 방법 및 디스플레이 장치용 어레이 기판의 제조방법 역시 본 발명의 범위에 속한다고 할 것이다.
본 발명의 다른 일 실시예에 따른 금속 패턴 형성 방법은, 기판 상에 은(Ag)을 포함하는 도전막을 도포하는 단계 및 도전막을 식각하여 패턴을 형성하는 단계를 포함한다. 이때 패턴을 형성하는 단계는 전술한 실시예의 박막 식각액 조성물을 이용할 수 있다.
한편, 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치용 어레이 기판의 제조방법은 기판 상에 반도체층을 형성하는 단계(a), 반도체층 상부에 게이트 전극을 형성하는 단계(b), 게이트 전극 상부에 소스 및 드레인 전극을 형성하는 단계(c), 소스 또는 드레인 전극과 전기적으로 연결되며, 은(Ag)을 포함하는 박막을 형성하는 단계(d) 및 상기 박막을 식각하여 화소 전극을 형성하는 단계(e)를 포함한다. 이때 화소전극을 형성하는 단계(e)에서 화소 전극(10)은 전술한 실시예에 따른 박막 식각액 조성물로 식각하여 형성할 수 있다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치용 어레이 기판의 일부를 개략적으로 도시하는 단면도이다.
도 2를 참조하면, 디스플레이 장치용 어레이 기판의 각종 구성요소는 기판(50) 상에 형성한다. 기판(50)은 투명한 소재, 예컨대 글라스재, 플라스틱재, 또는 금속재로 형성될 수 있다.
기판(50) 상에는 버퍼층(51), 게이트절연막(53), 층간절연막(55), 보호막(58) 등과 같은 공통층이 기판(50)의 전면(全面)에 형성될 수 있고, 채널영역(52a), 소스컨택영역(52b) 및 드레인컨택영역(52c)을 포함하는 패터닝된 반도체층(52)이 형성될 수도 있으며, 이러한 패터닝된 반도체층(52)과 함께 박막트랜지스터의 구성요소가 되는 게이트전극(54), 소스전극(56) 및 드레인전극(57)형성될 수 있다.
또한, 이러한 박막트랜지스터를 덮으며 그 상면이 대략 평탄한 평탄화막(59)이 기판(50)의 전면에 형성될 수 있다. 이러한 평탄화막(59) 상에는 패터닝된 화소전극(61), 기판(50)의 전면에 대략 대응하는 대향전극(63), 그리고 화소전극(61)과 대향전극(63) 사이에 개재되며 발광층을 포함하는 다층 구조의 중간층(62)을 포함하는, 유기발광소자(OLED)가 위치하도록 형성될 수 있다. 물론 중간층(62)은 도시된 것과 달리 일부 층은 기판(50)의 전면에 대략 대응하는 공통층일 수 있고, 다른 일부 층은 화소전극(61)에 대응하도록 패터닝된 패턴층일 수 있다. 화소전극(61)은 비아홀을 통해 박막트랜지스터에 전기적으로 연결될 수 있다. 물론 화소전극(61)의 가장자리를 덮으며 각 화소영역을 정의하는 개구를 갖는 화소정의막(60)이 기판(50)의 전면에 대략 대응하도록 평탄화막(59) 상에 형성될 수 있다.
본 실시예에 있어서, 반도체층은 산화물 반도체층 또는 폴리실리콘층일 수 있으며, 게이트 전극 또는 소스 및 드레인 전극 중 적어도 하나는 알루미늄(Al)을 포함할 수 있다.
본 실시예에 있어서, 기판의 일측에 패드부를 형성하는 단계(f)를 더 포함하고, 패드 전극은 알루미늄(Al)을 포함할 수 있다. 따라서, 패드부를 형성하는 단계(f)는 게이트 전극을 형성하는 단계(b) 또는 소스 및 드레인 전극을 형성하는 단계(c)와 동시에 수행될 수 있다.
한편 본 실시예에 있어서, 패드부를 형성하는 단계(f)를 수행하는 동안, 패드 전극은 외부로 노출될 수 있다.
도 7은 식각액으로 식각한 후, 은(Ag)의 잔사 발생 유/무를 측정한 SEM 사진이고, 도 8는 식각액으로 식각한 후, 상부 ITO의 팁 유/무를 측정한 SEM 사진이다.
도 7을 참조하면, 도 7의 (a)는 종래의 식각액으로 식각한 전극이고, 도 7의 (b)는 본 발명의 일 실시예에 따른 박막 식각액 조성물로 식각한 전극이다. 도 7에 도시된 것과 같이, 종래의 식각액으로 식각한 전극은 은(Ag)의 잔사가 발행하여 전극에 흡착된 것을 알 수 있다. 이와 같이 재흡착된 은(Ag) 입자는 화소 내 암점 등의 불량을 야기할 수 있다. 반면, 본 발명의 일 실시예에 따른 박막 식각액 조성물 식각한 전극은 은(Ag)의 잔사가 발생하지 않은 것을 알 수 있다. 본 실시예에 따른 박막 식각액 조성물은 질산철에 의해 은 이온(Ag+)이 환원되는 것을 방지하여 은(Ag) 이 석출되는 것을 원천적으로 방지할 수 있다.
도 8를 참조하면, 도 8의 (a)는 종래의 식각액으로 식각한 전극이고, 도 8의 (b)는 본 발명의 일 실시예에 따른 박막 식각액 조성물로 식각한 전극이다. 도 8에서는 ITO/Ag/ITO의 적층 구조로 형성된 전극을 예로 들고 있다. 도 8에 도시된 것과 같이, 종래의 식각액으로 식각한 전극은 상부 ITO에 팁 불량이 발생하는 반면, 본 실시예에 따른 박막 식각액 조성물로 식각한 전극은 상부 ITO에 팁 불량이 발생하지 않는 것을 알 수 있다.
한편, 하기의 표 1은 본 발명의 일 실시예에 따른 박막 식각액 조성물의 평가 결과를 나타낸 표이고, 표 2는 비교예에 따른 박막 식각액 조성물의 평가 결과를 나타낸 표이다.
[표 1]
Figure 112018053406124-pat00002
표 1에서는 본 발명에 따른 실시예 1 내지 9의 박막 식각액 조성물을 개시하고 있다. 각 실시예들의 조성은 조성물 총 중량에 대하여, 인산 43 내지 46 중량%, 질산 5 내지 8 중량%, 초산 10 내지 17 중량%, 질산철 1 내지 3 중량%, 인산염 0.7 내지 1.5 중량% 및 탈이온수 잔량을 포함하여 제조되었다. 본 실시예에서는 질산철로서 질산제2철을, 인산염으로서 제1인산나트륨을 사용하였다.
본 발명에 따른 실시예 1 내지 9의 박막 식각액 조성물을 평가한 결과 표 1의 표를 참조하면, 은(Ag) 식각량, 은(Ag) 재흡착, 상부 ITO 팁 각각에 대하여 우수한 평가를 나타내었다. 그 중에서도 특히, 조성물 총 중량에 대하여, 인산 45 중량%, 질산 6.5 중량%, 초산 15 중량%, 질산제2철 2 중량%, 제1인산나트륨 1 중량%을 포함하는 조성비를 갖는 박막 식각액 조성물이 은(Ag) 식각량, 은(Ag) 재흡착 및 상부 ITO 팁 측정에서 모두 우수한 평가를 나타내었다.
[표 2]
Figure 112018053406124-pat00003
반면, 표 2에서는 비교예 1 내지 10의 박막 식각액 조성물을 개시하고 있다. 각 비교예들의 조성은 인산, 질산, 초산, 질산철 및 인산염 중 적어도 1이상의 성분에 대하여 본 발명의 일 실시예에 따른 박막 식각액 조성물의 조성 범위를 벗어나도록 제조되었다. 비교예 1 내지 10의 박막 식각액 조성물을 평가한 결과 표 2의 표를 참조하면, 은(Ag) 식각량, 은(Ag) 재흡착, 상부 ITO 팁 각각에 대하여 양호 또는 불량한 평가를 나타내었다.
본 발명의 일 실시예에 따른 박막 식각액 조성물에서는 질산철이 은 이온(Ag+) 이온과 배위결합하여 은(Ag) 입자로 환원되는 것을 원칙적으로 방지할 수 있다. 본 실시예에서는 질산철은 질산제2철(Fe(NO3)3)을 이용할 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다. 또한, 본 발명의 일 실시예에 따른 박막 식각액 조성물에서는 질산철의 중량 대비 인산의 함량을 낮춰, 패드 전극의 데미지를 감소 시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 박막 식각액 조성물에서는 인산 대체 해리제로서 질산철을 확보하여 인산의 함량을 감소시킬 수 있다. 인산의 함량이 낮아진 본 실시예의 박막 식각액 조성물에서는 고점도의 인산의 함량이 낮아짐에 따라 식각액 자체의 점도가 개선되는 효과가 있다. 즉, 본 실시예에 따른 박막 식각액 조성물은 40℃에서 상기 박막 식각액 조성물의 점도(cP)는 5.0 내지 5.5일 수 있다. 이와 같은 특성의 변화는 식각액의 흐름을 원활하게 하여, 상술한 하단 딥핑(dipping) 현상을 개선할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
S: 기판
PX: 화소부
PD: 패드부
10: 화소 전극
10': 은 함유 박막
11, 21: 제1 금속층
12, 22: 제2 금속층
13, 23: 제3 금속층
20: 패드 전극
30: PR층

Claims (20)

  1. 패드부가 식각액에 노출된 상태에서 은(Ag)을 포함한 도전막을 식각하기 위한 박막 식각액 조성물로서,
    조성물 총 중량에 대하여,
    인산(A) 43 내지 46 중량%;
    질산(B) 5 내지 8 중량%;
    초산(C) 10 내지 17 중량%;
    질산철(D) 1 내지 3 중량%;
    인산염(E) 0.7 내지 1.5 중량%; 및
    탈이온수(F) 잔량을 포함하고,
    40℃에서 상기 박막 식각액 조성물의 점도(cP)는 5.0 내지 5.5인, 박막 식각액 조성물.
  2. 제1항에 있어서,
    상기 박막 식각액 조성물은 은(Ag) 또는 은합금으로 이루어진 단일막, 또는 상기 단일막과 인듐-함유 산화막으로 구성되는 다층막을 식각할 수 있는, 박막 식각액 조성물.
  3. 제2항에 있어서,
    상기 인듐-함유 산화막은 산화주석인듐(ITO), 산화아연인듐(IZO), 산화주석아연인듐(ITZO) 및 산화갈륨아연인듐(IGZO)으로부터 선택되는 1종 이상을 포함하는, 박막 식각액 조성물.
  4. 제2항에 있어서,
    상기 은합금은 은(Ag) 및, 네오디늄(Nd), 구리(Cu), 팔라듐(Pd), 니오븀(Nb), 니켈(Ni), 몰리브덴(Mo), 크롬(Cr), 마그네슘(Mg), 텅스텐(W), 프로트악티늄(Pa) 및 티타늄(Ti)으로부터 선택되는 1종 이상을 포함하는, 박막 식각액 조성물.
  5. 제1항에 있어서,
    상기 질산철은 질산제1철 및 질산제2철로부터 선택되는 1종 이상인, 박막 식각액 조성물.
  6. 제1항에 있어서,
    상기 인산염은 제1인산나트륨(NaH2PO4), 제2인산나트륨(Na2HPO4), 제3인산나트륨(Na3PO4), 제1인산칼륨(KH2PO4), 제2인산칼륨(K2HPO4), 제1인산암모늄((NH4)H2PO4), 제2인산암모늄((NH4)2HPO4) 및 제3인산암모늄((NH4)3PO4)으로부터 선택되는 1종 이상인, 박막 식각액 조성물.
  7. 삭제
  8. 제1항에 있어서,
    상기 박막 식각액 조성물은 조성물 총 중량에 대하여, 인산(A) 45 중량%; 질산(B) 6.5 중량%; 초산(C) 15 중량%; 질산철(D) 2 중량%; 인산염(E) 1 중량%; 및 탈이온수(F) 잔량을 포함하는, 박막 식각액 조성물.
  9. 패드부가 형성된 기판을 준비하는 단계; 및
    상기 패드부가 형성된 채로, 상기 기판 상에 은(Ag)을 포함하는 도전막을 식각하여 패턴을 형성하는 단계;를 포함하고,
    상기 패턴을 형성하는 단계는,
    조성물 총 중량에 대하여, 인산(A) 43 내지 46 중량%; 질산(B) 5 내지 8 중량%; 초산(C) 10 내지 17 중량%; 질산철(D) 1 내지 3 중량%; 인산염(E) 0.7 내지 1.5 중량%; 및 탈이온수(F) 잔량을 포함하는 박막 식각액 조성물로 식각하는 단계를 포함하고,
    40℃에서 상기 박막 식각액 조성물의 점도(cP)는 5.0 내지 5.5인 도전막 패턴 형성 방법.
  10. (a) 기판 상에 반도체층을 형성하는 단계;
    (b) 상기 반도체층 상부에 게이트 전극을 형성하는 단계;
    (c) 상기 게이트 전극 상부에 소스 전극 및 드레인 전극을 형성하는 단계;
    (d) 상기 소스 전극 또는 상기 드레인 전극과 전기적으로 연결되며, 은(Ag)을 포함하는 박막을 형성하는 단계; 및
    (e) 상기 박막을 식각하여 화소 전극을 형성하는 단계; 및
    (f) 상기 기판의 일측에 알루미늄(Al)을 포함하는 패드부를 형성하는 단계;를 포함하고,
    상기 (e) 단계에서 상기 화소 전극을 형성하는 단계는,
    조성물 총 중량에 대하여, 인산(A) 43 내지 46 중량%; 질산(B) 5 내지 8 중량%; 초산(C) 10 내지 17 중량%; 질산철(D) 1 내지 3 중량%; 인산염(E) 0.7 내지 1.5 중량%; 및 탈이온수(F) 잔량을 포함하는 박막 식각액 조성물로 식각하는 단계를 포함하고,
    상기 (e) 단계를 수행하는 동안, 상기 패드부는 상기 박막 식각액 조성물에 노출되고,
    40℃에서 상기 박막 식각액 조성물의 점도(cP)는 5.0 내지 5.5인, 디스플레이 장치용 어레이 기판의 제조방법.
  11. 제10항에 있어서,
    상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극 중 적어도 하나는 알루미늄(Al)을 포함하는, 디스플레이 장치용 어레이 기판의 제조방법.
  12. 삭제
  13. 제10항에 있어서,
    상기 (f) 단계는 상기 (b) 단계 또는 상기 (c) 단계와 동시에 수행되는, 디스플레이 장치용 어레이 기판의 제조방법.
  14. 삭제
  15. 패드부가 식각액에 노출된 상태에서 은(Ag)을 포함하는 박막을 식각하는 박막 식각액 조성물로서,
    인산, 질산, 초산, 질산제2철(Fe(NO3)3) 및 제1인산나트륨(NaH2PO4)을 포함하고,
    40℃에서 상기 박막 식각액 조성물의 점도(cP)는 5.0 내지 5.5인, 박막 식각액 조성물.
  16. 제15항에 있어서,
    상기 조성물은,
    상기 인산 43 내지 46 중량%;
    상기 질산 5 내지 8 중량%;
    상기 초산 10 내지 17 중량%;
    상기 질산제2철(Fe(NO3)3) 1 내지 3 중량%;
    상기 제1인산나트륨(NaH2PO4) 0.7 내지 1.5 중량%; 및
    탈이온수 잔량을 포함하는, 박막 식각액 조성물.
  17. 삭제
  18. 제15항에 있어서,
    상기 박막은 은(Ag) 또는 은합금으로 이루어진 단일막, 또는 상기 단일막과 인듐-함유 산화막으로 구성되는 다층막을 식각할 수 있는, 박막 식각액 조성물.
  19. 제18항에 있어서,
    상기 인듐-함유 산화막은 산화주석인듐(ITO), 산화아연인듐(IZO), 산화주석아연인듐(ITZO) 및 산화갈륨아연인듐(IGZO)으로부터 선택되는 1종 이상을 포함하는, 박막 식각액 조성물.
  20. 제18항에 있어서,
    은합금은 은(Ag) 및, 네오디늄(Nd), 구리(Cu), 팔라듐(Pd), 니오븀(Nb), 니켈(Ni), 몰리브덴(Mo), 크롬(Cr), 마그네슘(Mg), 텅스텐(W), 프로트악티늄(Pa) 및 티타늄(Ti)으로부터 선택되는 1종 이상을 포함하는, 박막 식각액 조성물.
KR1020180062134A 2018-05-30 2018-05-30 박막　식각액　조성물　및 이를 이용한 금속 패턴 형성 방법 KR102223681B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180062134A KR102223681B1 (ko) 2018-05-30 2018-05-30 박막　식각액　조성물　및 이를 이용한 금속 패턴 형성 방법
US16/284,629 US11225721B2 (en) 2018-05-30 2019-02-25 Thin film etchant composition and method of forming metal pattern by using the same
JP2019065751A JP7403966B2 (ja) 2018-05-30 2019-03-29 薄膜エッチング液組成物、及びそれを利用した金属パターン形成方法
CN201910427437.6A CN110552006A (zh) 2018-05-30 2019-05-22 薄膜蚀刻剂组合物及使用其形成金属图案的方法
TW108118850A TWI822787B (zh) 2018-05-30 2019-05-30 薄膜蝕刻劑組合物及使用其之形成金屬圖案的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180062134A KR102223681B1 (ko) 2018-05-30 2018-05-30 박막　식각액　조성물　및 이를 이용한 금속 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20190137193A KR20190137193A (ko) 2019-12-11
KR102223681B1 true KR102223681B1 (ko) 2021-03-08

Family

ID=68694462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180062134A KR102223681B1 (ko) 2018-05-30 2018-05-30 박막　식각액　조성물　및 이를 이용한 금속 패턴 형성 방법

Country Status (5)

Country Link
US (1) US11225721B2 (ko)
JP (1) JP7403966B2 (ko)
KR (1) KR102223681B1 (ko)
CN (1) CN110552006A (ko)
TW (1) TWI822787B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113637972B (zh) * 2020-05-11 2024-03-26 东友精细化工有限公司 银薄膜蚀刻液组合物、使用该组合物的蚀刻方法及金属图案形成方法
KR102478164B1 (ko) * 2020-06-05 2022-12-14 한국항공대학교산학협력단 은 함유 막 식각액 조성물, 이를 이용한 금속 패턴 방법, 표시장치용 어레이 기판의 제조 방법
CN112420970B (zh) * 2020-11-19 2022-10-28 安徽熙泰智能科技有限公司 一种硅基Micro OLED微显示器件阳极侧壁保护刻蚀方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853216B1 (ko) 2002-06-25 2008-08-20 삼성전자주식회사 배선용 식각액, 이를 이용한 배선의 제조 방법, 그 배선을포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법
JP2004238656A (ja) 2003-02-04 2004-08-26 Kobe Steel Ltd 銀薄膜用エッチング液、そのエッチング液を用いた銀薄膜のエッチング方法及びパターン形成方法
JP2006164961A (ja) * 2004-11-09 2006-06-22 Ulvac Seimaku Kk 積層型透明電極層の製造方法及びこの方法に使用する積層型透明電極形成用の積層体
KR20070017762A (ko) 2005-08-08 2007-02-13 엘지.필립스 엘시디 주식회사 식각액 조성물, 이를 이용한 도전막의 패터닝 방법 및평판표시장치의 제조 방법
KR20080009866A (ko) 2006-07-25 2008-01-30 동우 화인켐 주식회사 은 또는 은합금의 배선 및 반사막 형성을 위한 식각용액
KR100922802B1 (ko) * 2006-12-29 2009-10-21 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101323458B1 (ko) 2007-06-15 2013-10-29 동우 화인켐 주식회사 은 식각액 조성물
JP2009007634A (ja) 2007-06-28 2009-01-15 Ulvac Seimaku Kk 銀合金膜のエッチング方法およびエッチング溶液
JP5158339B2 (ja) 2007-12-11 2013-03-06 東ソー株式会社 エッチング用組成物及びエッチング方法
KR20090076046A (ko) * 2008-01-07 2009-07-13 삼성전자주식회사 액정 표시 장치와 그 제조 방법
KR101406362B1 (ko) 2008-01-24 2014-06-12 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴형성방법
JP4685180B2 (ja) 2009-07-09 2011-05-18 株式会社Ａｄｅｋａ 銅含有材料用エッチング剤組成物及び銅含有材料のエッチング方法
KR102002131B1 (ko) * 2012-08-03 2019-07-22 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법
KR101953215B1 (ko) 2012-10-05 2019-03-04 삼성디스플레이 주식회사 식각 조성물, 금속 배선 및 표시 기판의 제조방법
KR102087791B1 (ko) 2013-03-27 2020-03-12 삼성디스플레이 주식회사 식각 조성물, 이를 이용한 금속 패턴의 형성 방법 및 표시 기판의 제조방법
KR102121805B1 (ko) * 2015-02-16 2020-06-11 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR20160108944A (ko) 2015-03-09 2016-09-21 동우 화인켐 주식회사 은 함유 박막의 식각액 조성물 및 이를 이용한 표시 장치용 어레이 기판의 제조방법
KR102259145B1 (ko) * 2015-03-26 2021-06-01 동우 화인켐 주식회사 은 함유 박막의 식각액 조성물 및 이를 이용한 디스플레이 장치용 어레이 기판의 제조방법
TWI631205B (zh) 2015-11-06 2018-08-01 東友精細化工有限公司 銀蝕刻液組合物和使用該組合物的顯示基板
KR101738371B1 (ko) 2016-04-26 2017-05-23 풍원화학(주) 은 및 니켈-크롬 적층형 금속층 식각액 조성물
KR20180049844A (ko) * 2016-11-03 2018-05-14 삼성디스플레이 주식회사 식각액 조성물, 이를 이용한 배선 패턴 형성 방법 및 유기발광 표시장치의 제조방법
KR102421116B1 (ko) * 2017-06-22 2022-07-15 삼성디스플레이 주식회사 식각액 조성물 및 식각액 조성물을 이용한 배선 형성 방법

Also Published As

Publication number Publication date
US20190368053A1 (en) 2019-12-05
CN110552006A (zh) 2019-12-10
KR20190137193A (ko) 2019-12-11
TW202003922A (zh) 2020-01-16
US11225721B2 (en) 2022-01-18
JP7403966B2 (ja) 2023-12-25
JP2019212897A (ja) 2019-12-12
TWI822787B (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
TWI618818B (zh) 含銀薄膜的蝕刻液組合物和使用了其的顯示裝置用陣列基板的製造方法
KR102259145B1 (ko) 은 함유 박막의 식각액 조성물 및 이를 이용한 디스플레이 장치용 어레이 기판의 제조방법
JP2016167581A5 (ko)
KR102546803B1 (ko) 은 함유 박막의 식각액 조성물 및 이를 이용한 표시 기판
KR102223681B1 (ko) 박막　식각액　조성물　및 이를 이용한 금속 패턴 형성 방법
CN108265296B (zh) 蚀刻液组合物、配线、显示装置用阵列基板及其制造方法
TW201716632A (zh) 銀蝕刻液組合物和使用了其的顯示基板
CN110359049A (zh) 含银薄膜蚀刻液组合物、利用其制造的显示装置用阵列基板及其制造方法
KR102531401B1 (ko) 은 함유 박막의 식각액 조성물 및 이를 이용한 표시 기판
KR102459693B1 (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
CN110359050B (zh) 含银薄膜蚀刻液组合物、用其制造的用于显示装置的阵列基板及其制造方法
TWI675939B (zh) 含銀薄膜用的蝕刻液組合物及利用其的顯示裝置用陣列基板的製造方法
CN111155092B (zh) 银薄膜蚀刻液组合物、蚀刻方法及金属图案的形成方法
KR102513168B1 (ko) 은 함유 박막의 식각액 조성물 및 이를 이용한 표시 기판
CN111172541B (zh) 银薄膜蚀刻液组合物、蚀刻方法及金属图案的形成方法
KR102567796B1 (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR20230118059A (ko) 은 함유 박막 식각액 조성물 및 이를 이용한 표시장치용 어레이기판의 제조방법
KR20200054871A (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR20200054866A (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR20200060229A (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR20200053400A (ko) 은 박막 식각액 조성물, 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR20190076494A (ko) 은 함유 박막 식각액 조성물 및 이를 이용한 표시장치용 어레이기판의 제조방법
KR20200060230A (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR20180090008A (ko) 은 함유 박막 식각액 조성물 및 이를 이용한 표시장치용 어레이기판의 제조방법
KR20190111689A (ko) 은 함유 박막 식각액 조성물 및 이를 이용한 표시장치용 어레이기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)