TWI822787B - 薄膜蝕刻劑組合物及使用其之形成金屬圖案的方法 - Google Patents

薄膜蝕刻劑組合物及使用其之形成金屬圖案的方法 Download PDF

Info

Publication number
TWI822787B
TWI822787B TW108118850A TW108118850A TWI822787B TW I822787 B TWI822787 B TW I822787B TW 108118850 A TW108118850 A TW 108118850A TW 108118850 A TW108118850 A TW 108118850A TW I822787 B TWI822787 B TW I822787B
Authority
TW
Taiwan
Prior art keywords
thin film
etchant composition
film etchant
silver
layer
Prior art date
Application number
TW108118850A
Other languages
English (en)
Other versions
TW202003922A (zh
Inventor
金鎭亨
鄭周煥
金眞淑
金學喆
李秉洙
金昌樹
鄭正植
金童基
金相泰
南基龍
朴英哲
沈慶輔
林大成
張晌勛
Original Assignee
南韓商三星顯示器有限公司
南韓商東友精細化工有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司, 南韓商東友精細化工有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW202003922A publication Critical patent/TW202003922A/zh
Application granted granted Critical
Publication of TWI822787B publication Critical patent/TWI822787B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種薄膜蝕刻劑組合物以防止蝕刻金屬再吸附並均勻地蝕刻薄膜。該薄膜蝕刻劑組合物包含約43 wt% 至約46 wt% 的磷酸、約5 wt% 至約8 wt% 的硝酸、約10 wt% 至約17 wt% 的醋酸、約1 wt% 至約3 wt% 的硝酸鐵、約0.7 wt% 至約1.5 wt% 的磷酸鹽、以及基於該薄膜蝕刻劑組合物的總重量之剩餘量的去離子水。

Description

薄膜蝕刻劑組合物及使用其之形成金屬圖案的方法
相關申請案之交互參照
本申請案主張於2018年05月30日向韓國智慧財產局提出之韓國專利申請號第10-2018-0062134號之優先權，其全部內容通過引用併入本文。
本發明之例示性實施例涉及一種薄膜蝕刻劑組合物及使用其之形成金屬圖案的方法，且更具體地，涉及一種薄膜蝕刻劑組合物以防止蝕刻金屬再吸附並均勻地蝕刻薄膜。
隨著信息時代的到來，各種用於處理和顯示大量信息平板顯示裝置在近期得到迅速的發展。這些平板顯示裝置的例子包含液晶顯示(LCD)裝置、等離子顯示面板(PDP)裝置、場致發射顯示(FED)裝置、以及有機發光二極體(OLED)。
由於OLED能在較低電壓下驅動並發光，其已迅速地應用於小型便攜式顯示設備，並即將商用於大型電視上。然而當顯示螢幕的尺寸增加，配線的長度也增加，結果造成配線電阻增加。這種配線電阻的增加可能造成信號延遲。因此，在製造這種大型顯示裝置中需要使用具有較低電阻的材料以降低配線電阻。
由於銀(Ag)相較於其他金屬具有低電阻率、高亮度及高導電性，現已致力於透過將銀(Ag)層（銀具有約1.59 μΩ·cm的電阻）、銀合金層、或包含銀層或銀合金層的多層應用於電極、配線、及彩色濾光片的反射層以實現具有大尺寸，高分辨率和低功耗的平板顯示裝置。此外，也需要用於圖案化該含銀(Ag)層的合適的蝕刻劑。
在圖案化該含銀(Ag)層的過程中，蝕刻不良可能會導致發生殘留物，或含銀(Ag)層可能因過度蝕刻或蝕刻不均勻而引起配線翹起或剝落，且配線的側面輪廓可能會變差。因此，有必要開發一種新的蝕刻劑以解決這些問題。
本發明之例示性實施例提供一種薄膜蝕刻劑組合物以防止蝕刻金屬再吸附並均勻地蝕刻薄膜，以及一種使用其之形成金屬圖案的方法。然而，例示性實施例僅用於舉例，而非用於限制本發明之範圍。
另外的態樣將在以下描述中部分地闡明，並且部分地將從所述描述明晰，或者可 通過所呈現之例示性實施例的實踐而得知。
根據本發明的一例示性實施例，一種薄膜蝕刻劑組合物包含：約43 wt% 至約46 wt% 的磷酸；約5 wt% 至約8 wt% 的硝酸；約10 wt% 至約17 wt% 的醋酸；約1 wt% 至約3 wt% 的硝酸鐵；約0.7 wt% 至約1.5 wt% 的磷酸鹽；以及基於該薄膜蝕刻劑組合物的總重量之剩餘量的去離子水。
該薄膜蝕刻劑組合物能夠蝕刻包含銀(Ag)或銀合金的一單層，或包含該單層及一含銦氧化物層的一多層。
該含銦氧化物層可包含選自氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化銦錫鋅(ITZO)、及氧化銦鎵鋅(IGZO)中的一或多個。
該銀合金可包含銀(Ag)及選自釹(Nd)、銅(Cu)、鈀(Pd)、鈮(Nb)、鎳(Ni)、鉬(Mo)、鉻(Cr)、鎂(Mg)、鎢(W)、镤(Pa)、及鈦(Ti)中的一或多個。
該硝酸鐵可包含選自硝酸亞鐵及硝酸鐵中的至少一個。
該磷酸鹽可包含選自磷酸一鈉(NaH2 PO4 )、磷酸二鈉(Na2 HPO4 )、磷酸三鈉(Na3 PO4 )、磷酸一鉀(KH2 PO4 )、磷酸氫二鉀(K2 HPO4 )、磷酸一銨((NH4 )H2 PO4 )、磷酸二銨((NH4 )2 HPO4 )、及磷酸三銨((NH4 )3 PO4 )中的一或多個。
該薄膜蝕刻劑組合物在40°C下可具有約5.0 cP 至約5.5 cP之範圍內的黏度。
該薄膜蝕刻劑組合物可包含45 wt% 的磷酸、6.5 wt% 的硝酸、15 wt% 的醋酸、2 wt% 的硝酸鐵、1 wt% 的磷酸鹽、及基於該薄膜蝕刻劑組合物的總重量之剩餘量的去離子水。
根據本發明的一例示性實施例，一種形成導電層圖案的方法包含：準備一基板，具有包含銀(Ag)的一導電層位於該基板上；以及蝕刻該導電層以形成導電層圖案，其中該導電層的蝕刻包含以一薄膜蝕刻劑組合物蝕刻該導電層，該薄膜蝕刻劑組合物包含約43 wt% 至約46 wt% 的磷酸、約5 wt% 至約8 wt% 的硝酸、約10 wt% 至約17 wt% 的醋酸、約1 wt% 至約3 wt% 的硝酸鐵、約0.7 wt% 至約1.5 wt% 的磷酸鹽、及基於該薄膜蝕刻劑組合物的總重量之剩餘量的去離子水。
根據本發明的一例示性實施例，一種製造用於顯示裝置之陣列基板的方法包含：形成一半導體層於一基板上；形成一閘極電極於該半導體層上；形成一源極電極及一汲極電極於該閘極電極上；形成一薄膜電性連接至該源極電極或該汲極電極，該薄膜包含銀(Ag)；以及蝕刻該薄膜以形成一像素電極，其中該薄膜的蝕刻包含以一薄膜蝕刻劑組合物蝕刻該薄膜，該薄膜蝕刻劑組合物包含約43 wt% 至約46 wt% 的磷酸、約5 wt% 至約8 wt% 的硝酸、約10 wt% 至約17 wt% 的醋酸、約1 wt% 至約3 wt% 的硝酸鐵、約0.7 wt% 至約1.5 wt% 的磷酸鹽、及基於該薄膜蝕刻劑組合物的總重量之剩餘量的去離子水。
該閘極電極、該源極電極、及該汲極電極中至少一個可包含鋁(Al)。
該方法可更包含：形成一焊墊部於該基板的一側，其中該焊墊部中的一焊墊電極係包含鋁(Al)。
該焊墊部的形成係與該閘極電極的形成或該源極電極及該汲極電極的形成同時進行。
在蝕刻該薄膜的期間，該焊墊電極可暴露於該薄膜蝕刻劑組合物。
根據本發明的一例示性實施例，一種薄膜蝕刻劑組合物，用於蝕刻一薄膜，該薄膜包含銀(Ag)，且該薄膜蝕刻劑組合物包含磷酸、硝酸、醋酸、硝酸鐵(Fe(NO3 )3 )、及磷酸一鈉(NaH2 PO4 )。
該薄膜蝕刻劑組合物可包含：約43 wt% 至約46 wt% 的磷酸、約5 wt% 至約8 wt% 的硝酸、約10 wt% 至約17 wt% 的醋酸、約1 wt% 至約3 wt% 的硝酸鐵(Fe(NO3 )3 )、約0.7 wt% 至約1.5 wt% 的磷酸一鈉(NaH2 PO4 )、及基於該薄膜蝕刻劑組合物的總重量之剩餘量的去離子水。
該薄膜蝕刻劑組合物在40°C下可具有約5.0 cP 至約5.5 cP之範圍內的黏度。
該薄膜蝕刻劑組合物能夠蝕刻包含銀(Ag)或銀合金的一單層，或包含該單層及一含銦氧化物層的一多層。
該含銦氧化物層可包含選自氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化銦錫鋅(ITZO)、及氧化銦鎵鋅(IGZO)中的一或多個。
該銀合金可包含銀(Ag)及選自釹(Nd)、銅(Cu)、鈀(Pd)、鈮(Nb)、鎳(Ni)、鉬(Mo)、鉻(Cr)、鎂(Mg)、鎢(W)、镤(Pa)、及鈦(Ti)中的一或多個。
根據本發明的一例示性實施例，一種形成含銀導電層圖案的方法包含：準備一基板；形成一含鋁導電層圖案於該基板上；形成一含銀導電層於該基板上並暴露該含鋁導電層圖案；以及以一薄膜蝕刻劑組合物蝕刻該含銀導電層以形成含銀導電層圖案，其中該薄膜蝕刻劑組合物包含約43 wt% 至約46 wt% 的磷酸、約5 wt% 至約8 wt% 的硝酸、約10 wt% 至約17 wt% 的醋酸、約1 wt% 至約3 wt% 的硝酸鐵(Fe(NO3 )3 )、約0.7 wt% 至約1.5 wt% 的磷酸鹽、及基於該薄膜蝕刻劑組合物的總重量之剩餘量的去離子水。
在蝕刻該含銀導電層的期間，該含鋁導電層圖案可暴露於該薄膜蝕刻劑組合物。
本發明的這些一般和具體的例示性實施例可使用系統、方法；或該系統、該方法和計算機程序的組合來實現。
由於本發明概念容許各種變化及多種實施例，在附圖中且在所載之描述中將詳細描述例示性實施例。本發明概念的效果及特性，其達到其之方法將因參照實施例及圖式時而成為顯而易見的。本發明概念可以多種不同形式實施，然而不應被理解為受本文之例示性實施例所限制。
在下文中，將透過參考附圖解釋本發明的例示性實施例。附圖中係以相同的元件符號表示相同的元件，並省略重複的說明。
如本文所用，用語「和/或(and/or)」包含一個或複數個相關列出的項目的任一和所有組合。諸如「至少一個(at least one of)」的表達方式在物件列表之前形容整個物件列表，而並非形容列表的各個物件。
應當理解的是，儘管「第一」、「第二」等詞彙可用於本文中以描述各種組件，但是這些組件不應受這些詞彙限制。這些詞彙僅用於將一個組件與另一個組件區分開來。如本文所使用的，單數形式「一（a）」、「一（an）」和「該（the）」也旨在包括複數形式，除非上下文另有明確指示。
應進一步理解的是，本文所用的術語「包含（comprises）」及/或「包含（comprising）」指定陳述的特徵或元件的存在，但不排除存在或添加一個或多個特徵或元件。應當理解的是，當層、區域或元件分被稱為「形成於」另一層、區域或元件上時，其可以直接或間接形成在另一層、區域或元件上。也就是說，例如，中間層、區域或元件可以存在。
在下面的例子中，x軸、y軸和z軸不限於直角坐標系的三個軸，並且可以從廣義上解釋。例如，x軸、y軸和z軸可以彼此垂直，或者可以表示彼此不垂直的不同方向。
當以不同方式實施特定例示性實施例時，具體流程順序可能與所描述的順序不同的方式執行。例如，兩個描述為連續的過程可實質上同時執行或以和所描述的順序相反的順序執行。
第1圖係使用根據本發明的一例示性實施例之薄膜蝕刻劑組合物所蝕刻的銀薄膜之截面圖。第2a圖至第2f圖係示意性說明使用根據本發明的一例示性實施例之薄膜蝕刻劑組合物蝕刻銀薄膜的過程之概念圖。
參照第1圖，像素電極10及焊墊電極20可分別圖案化於基板S上的像素部PX及焊墊部PD。基板S可包含具備耐久性及耐熱性的各種材料中之一。例如，基板S可包含金屬材料、塑膠材料、玻璃材料、或類似的材料。為形成上述像素電極10及焊墊電極20，一導電層可形成於基板S上，且該導電層可透過蝕刻被圖案化。該導電層可包含一金屬，例如銀(Ag)或鋁(Al)。舉例而言，在含銀導電層的圖案化之前，可圖案化一含鋁導電層以形成一含鋁導電層圖案。該含銀導電層可暴露該含鋁導電層圖案。亦即，在蝕刻該含銀導電層以形成該含銀導電層圖案的期間，該含鋁導電層圖案可暴露於蝕刻液中。在此，焊墊電極20可為該含鋁導電層圖案，且像素電極10可為該含銀導電層圖案。
根據本發明的一例示性實施例之圖案化含銀薄膜10'的過程將參照第2a圖至第2f圖進行說明。首先，如第2a圖所示，光阻(PR)層30可形成在含銀薄膜10'預定被圖案化的區域。PR層30可通過光刻工藝形成。在本例示性實施例中，含銀薄膜10'上具有PR層30的部份會成為留下的圖案，而含銀薄膜10'上沒有PR層30的部份則被去除。並且，在本例示性實施例中，含銀薄膜10'可具有第三金屬層13、第二金屬層12、及第一金屬層11在垂直於基板S表面的方向上依序堆疊於基板S上的積層結構。例如，第一金屬層11、第二金屬層12、及第三金屬層13可分別為氧化銦錫(ITO)層、銀(Ag)層、及ITO層。含銀薄膜10'可作為例如有機發光二極體(OLED)的像素電極。然而，本發明並不限於此。例如，含銀薄膜10'可作為液晶顯示(LCD)裝置、等離子顯示面板(PDP)裝置、或場致發射顯示(FED)裝置中的電極。
在PR層30形成於含銀薄膜10'上之後，第一金屬層11及第二金屬層12可用PR層30作為蝕刻光罩以薄膜蝕刻劑組合物依序蝕刻，如第2b圖至第2f圖所示。根據本發明的一例示性實施例的薄膜蝕刻劑組合物可包含硝酸(HNO3 )及磷酸(H3 PO4 )。在本發明的一例示性實施例中，當含銀薄膜10'具有ITO層、Ag層、及ITO層依序堆疊的積層結構時，為ITO層的第一金屬層11可用硝酸(HNO3 )及磷酸(H3 PO4 )為蝕刻劑透過反應式1所示之化學反應被蝕刻。
[反應式1] In2 O3 + 6HNO3 → 2In(NO3 )3 + 3H2 O SnO2 + 4HNO3 → Sn(NO3 )4 + 2H2 O In2 O3 + 2H3 PO4 → 2In(PO4 )+ 3H2 O 3SnO2 + 4H3 PO4 → Sn3 (PO4 )4 + 6H2 O
然後，如第2c圖至第2f圖所示，為Ag層的第二金屬層12可被蝕刻。首先，第二金屬層12透過反應式2所示之化學反應被氧化為銀離子(Ag+ )，如第2c圖所示。之後，銀離子(Ag+ )可透過反應式3所示之化學反應被蝕刻，如第2d圖及第2e圖所示。
[反應式2] Ag + 2HNO3 → Ag+ + NO3 - + NO2 + H2 O
[反應式3] Ag+ + H2 PO4 - → AgH2 PO4
其後，如第2f圖所示，為ITO層的第三金屬層13可透過反應式1所示之化學反應被蝕刻。
如第2d圖及第2e圖所示，反應式3所示之化學反應顯示銀離子(Ag+ )與磷酸二氫離子(H2 PO4 - )之間較強的離子相互作用可以幫助將金屬層12中新形成的銀離子(Ag+ )溶解到薄膜蝕刻劑組合物中。
參照回第1圖，像素電極10可位於像素部PX上，且像素電極10可透過上述參照第2a圖至第2f圖說明的圖案化過程而取得。如第2a圖至第2f圖所示，含銀薄膜10'的第一金屬層11暴露的部份，也就是未被PR層30遮蓋的部份係先被蝕刻以暴露第二金屬層12，而第二金屬層12暴露的部份被蝕刻以暴露第三金屬層13，然後第三金屬層13暴露的部份被蝕刻以形成圖案化的含銀薄膜10’如第1圖所示的像素電極10。由於上述參照第2a圖至第2f圖說明的圖案化過程是等向性濕式蝕刻過程，在蝕刻過程後像素電極10可能在PR層30下方稍微向內凹陷。
在本發明一例示性實施例中，像素電極10可包含Ag且焊墊電極20可包含鋁(Al)。然而，本發明係不限於此。在本例示性實施例中，像素電極10可具有第三金屬層13、第二金屬層12、及第一金屬層11依序堆疊於基板S上的積層結構。亦即，第三金屬層13最靠近基板S，且第一金屬層11離基板S最遠。焊墊電極20可具有第三金屬層23、第二金屬層22、及第一金屬層21依序堆疊於基板S上的積層結構。在本發明一例示性實施例中，像素電極10的第一金屬層11及第三金屬層13可包含相同材料，且焊墊電極20的第一金屬層21及第三金屬層23可包含相同材料。
像素電極10可為（半）透明電極或反射電極。當像素電極10為（半）透明電極時，像素電極10可包含例如ITO、氧化銦鋅(IZO)、氧化鋅(ZnO)、氧化銦(In2 O3 )、氧化銦鎵(IGO)、或氧化鋁鋅(AZO)。當像素電極10為反射電極時，像素電極10可包含含有例如銀(Ag)、鎂(Mg)、鋁(Al)、鉑(Pt)、鈀(Pd)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)或其化合物的一反射層，以及含有例如ITO、IZO、ZnO、In2 O3 、IGO、或AZO的一層。然而，本發明並不限於此，且像素電極10可包含各種其他材料。此外，像素電極10的構造可為單層或多層結構，並可有各種變化。具體而言，焊墊電極20可包含含有選自例如Al、Pt、Pd、Ag、Mg、Au、Ni、Ir、Cr、鋰(Li)、鈣(Ca)、鉬(Mo)、鈦(Ti)、鎢(W)、及銅(Cu)之一或多個材料的單層或多層。
如第1圖所示，在像素電極10的蝕刻期間焊墊電極20可被暴露在外。在這種情況下，PR層30可形成於像素電極10上。亦即，在像素電極10的蝕刻期間焊墊電極20可暴露於薄膜蝕刻劑組合物。一般而言，像素電極10中的金屬離子可被像素電極10的蝕刻期間中暴露的焊墊電極20所還原，然後再吸附於像素電極10或焊墊電極20。在本發明一例示性實施例中，當像素電極10具有ITO層、Ag層、及ITO層依序堆疊的積層結構，且焊墊電極20具有Ti層、Al層、Ti層依序堆疊的積層結構時，在像素電極10的蝕刻期間產生的銀離子(Ag+ )會接收Al層的蝕刻期間產生的電子而還原成銀(Ag)，從而形成Ag粒子。在這種情況下，還原的Ag的粒子會吸附於焊墊電極20或像素電極10。在焊墊電極20周圍形成的Ag粒子在清洗過程或類似的後續處理過程中可能會轉移到像素電極10，因此Ag粒子可能造成如像素部PX的暗斑缺陷或焊墊部PD的連接失敗的問題。
根據本發明的一例示性實施例的薄膜蝕刻劑組合物可防止銀離子(Ag+ )被還原，故可防止Ag粒子的再吸附。
根據本發明的一例示性實施例的薄膜蝕刻劑組合物包含約43 wt% 至約46 wt% 的磷酸(H3 PO4 )(A)、約5 wt% 至約8 wt% 的硝酸(HNO3 )(B)、約10 wt% 至約17 wt% 的醋酸(CH3 COOH)(C)、約1 wt% 至約3 wt% 的硝酸鐵(D)、約0.7 wt% 至約1.5 wt% 的磷酸鹽(E)、以及基於該薄膜蝕刻劑組合物的總重量之剩餘量的去離子水(F)。
(A)磷酸
根據本例示性實施例的薄膜蝕刻劑組合物中的磷酸(H3 PO4 )是作為主要的解離劑。例如，磷酸(H3 PO4 )能解離介於硝酸(HNO3 )所氧化的金屬氧化物層之間的金屬層(例如，氧化銦層/銀(Ag)層/氧化銦層)。金屬氧化物層如氧化銦層可透過上述反應式1所示之化學反應被磷酸(H3 PO4 )溶解於薄膜蝕刻劑組合物中。金屬層如被硝酸(HNO3 )氧化的銀(Ag)層可透過上述反應式3所示之化學反應被磷酸(H3 PO4 )溶解於薄膜蝕刻劑組合物中。
根據本例示性實施例的薄膜蝕刻劑組合物可包含基於薄膜蝕刻劑組合物的總重量約43 wt% 至約46 wt% 的磷酸(H3 PO4 )。當薄膜蝕刻劑組合物中磷酸(H3 PO4 )的量少於約43 wt%時，銀的蝕刻速率會降低而可能產生銀殘留物。另一方面，當薄膜蝕刻劑組合物中磷酸(H3 PO4 )的量超過約46 wt%時，氧化銦層的蝕刻速率會降低，且銀的蝕刻速率會過度增加。因此，當這種狀況應用到包含銀或銀合金及氧化銦的多層時，可能會產生上部及下部氧化銦層的末梢(tip)，或可能會發生過度蝕刻現象，因此可能在後續過程中造成問題。此外，當薄膜蝕刻劑組合物中磷酸(H3 PO4 )的量過高時，薄膜蝕刻劑組合物的黏度對於噴塗過程可能太高。
(B)硝酸
根據本例示性實施例的薄膜蝕刻劑組合物中的磷酸硝酸(HNO3 )是作為主要的氧化劑。例如，硝酸(HNO3 )氧化並濕蝕刻例如包含氧化銦層/ 銀(Ag)層/ 氧化銦層的含銀薄膜。該含銀薄膜可透過上述反應式2所示之化學反應被硝酸(HNO3 ) 氧化形成銀離子(Ag+ )。該氧化銦層可透過上述反應式1所示之化學反應被硝酸(HNO3 )溶解於薄膜蝕刻劑組合物中。
根據本例示性實施例的薄膜蝕刻劑組合物可包含基於薄膜蝕刻劑組合物的總重量約5 wt% 至約8 wt% 的硝酸(HNO3 )。當薄膜蝕刻劑組合物中硝酸(HNO3 )的量少於約5 wt%時，銀、銀合金、或氧化銦層的蝕刻速率會降低，使基板中的蝕刻均勻性變差，並因此產生污點。另一方面，當薄膜蝕刻劑組合物中硝酸(HNO3 )的量超過約8 wt%時，上部及下部氧化銦層的蝕刻速率會加速而可能會發生過度蝕刻現象，因此可能在後續過程中造成問題。此外，當薄膜蝕刻劑組合物中硝酸(HNO3 )的量過高時，PR層30可能會受損而無法正常用作蝕刻光罩。
(C)醋酸
根據本例示性實施例的薄膜蝕刻劑組合物中的醋酸(CH3 COOH)是作為輔助氧化劑。例如，醋酸(CH3 COOH)氧化並濕蝕刻例如包含氧化銦層/ 銀(Ag)層/ 氧化銦層的含銀薄膜。醋酸(CH3 COOH) 還可增強薄膜蝕刻劑組合物對PR層30及對含銀薄膜的潤濕性(wettability)。
根據本例示性實施例的薄膜蝕刻劑組合物可包含基於薄膜蝕刻劑組合物的總重量約10 wt% 至約17 wt% 的醋酸(CH3 COOH)。當薄膜蝕刻劑組合物中醋酸(CH3 COOH)的量少於約10 wt%時，由於基板中蝕刻速率的不均勻而可能會產生污點。當薄膜蝕刻劑組合物中醋酸(CH3 COOH)的量超過約17 wt%時，可能會產生氣泡；當氣泡存在於基板中時，可能無法執行完整的蝕刻，因此可能在後續過程中造成問題。
(D)硝酸鐵
根據本例示性實施例的薄膜蝕刻劑組合物中的硝酸鐵能防止因蝕刻後產生的銀離子(Ag+ )或膠體銀再吸附於不良的位置，而可能造成的暗斑缺陷或配線之間不必要的連接而引起的電氣短路。例如，選自硝酸亞鐵(Fe(NO3 )2 )及硝酸鐵(Fe(NO3 )3 )中的至少一個材料可作為該硝酸鐵。
(E)磷酸鹽
根據本例示性實施例的薄膜蝕刻劑組合物中的磷酸鹽能減少濕蝕刻期間薄膜的閾值偏壓（臨界尺寸(critical dimension, CD)偏壓），並控制蝕刻速率以均勻地進行蝕刻。例如，該磷酸鹽可包含選自磷酸一鈉(NaH2 PO4 )、磷酸二鈉(Na2 HPO4 )、磷酸三鈉(Na3 PO4 )、磷酸一鉀(KH2 PO4 )、磷酸氫二鉀(K2 HPO4 )、磷酸一銨((NH4 )H2 PO4 )、磷酸二銨((NH4 )2 HPO4 )、及磷酸三銨((NH4 )3 PO4 )中的至少一個材料。由於含有磷酸氫根離子(HPO4 2- )及磷酸二氫根離子(H2 PO4 - )的化合物大部分可溶於水，因此相較於磷酸根離子(PO4 3- )而言可能更適合本例示性實施例。然而，本發明並不限於此。
(F)去離子水
根據本例示性實施例的薄膜蝕刻劑組合物中的去離子水不特別限定，可為電阻率為18 MΩ·cm以上的去離子水以用於半導體加工。該去離子水可基於薄膜蝕刻劑組合物的總重量之剩餘量包含於薄膜蝕刻劑組合物中。
根據本發明的一例示性實施例的薄膜蝕刻劑組合物除了上述成分之外，可更包含選自例如蝕刻控制劑、表面活性劑、螯合劑、腐蝕抑製劑、pH調節劑及其它添加劑中的一或多個。此添加劑可選自該領域常用添加劑以在本發明的範圍內進一步增強本發明的效果。此外，構成根據本發明的一例示性實施例的薄膜蝕刻劑組合物的成份可具有用於半導體加工的純度。
根據本發明的一例示性實施例的薄膜蝕刻劑組合物可蝕刻包含銀或銀合金的單層，或包含該單層及氧化銦層的多層。在本例示性實施例中，該氧化銦層可包含選自氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化銦錫鋅(ITZO)、及氧化銦鎵鋅(IGZO)中的一或多個。該銀合金可包含Ag及選自例如釹(Nd)、銅(Cu)、鈀(Pd)、鈮(Nb)、鎳(Ni)、鉬(Mo)、鉻(Cr)、鎂(Mg)、鎢(W)、鏷(Pa)、及鈦(Ti)中的一或多個。
參照第3圖，在像素電極10被蝕刻並圖案化於基板S上時，如上所述，焊墊電極20係暴露在外，例如暴露於薄膜蝕刻劑組合物中。例如，當像素電極10包含銀(Ag)且焊墊電極20包含鋁(Al)時，在蝕刻過程中發生以下反應式表示的化學反應。
蝕刻Ag時：Ag + 2HNO3 → Ag+ + NO2 + H2 O + NO3 -
Ag+ + H2 PO4 - → AgH2 PO4
蝕刻Al時：Al + 3AgH2 PO4 → 3Ag + Al(H2 PO4 )3
如第3圖及上述反應式所示，在像素電極10被蝕刻時，含銀(Ag)像素電極10係被蝕刻劑例如硝酸(HNO3 )所蝕刻以產生銀離子(Ag+ )，而該銀離子(Ag+ )被暴露在外例如暴露於薄膜蝕刻劑組合物中的焊墊電極20中的鋁(Al)所還原，從而沉澱出銀(Ag)粒子。同時，焊墊電極20中一部分的鋁(Al)可被銀離子(Ag+ )氧化以形成鋁離子(Al3+ )並溶於薄膜蝕刻劑組合物中。沉澱的銀(Ag)粒子被吸附於焊墊電極20的側邊及頂部，然後透過清洗過程或類似的後續處理過程中注入的清潔液C使吸附的銀(Ag)粒子與焊墊電極20分開並轉移到像素電極10。吸附於焊墊電極20上的銀(Ag)粒子及轉移到像素電極10的銀(Ag)粒子可能造成如像素部PX的暗斑缺陷及/或焊墊部PD的連接失敗的問題。
根據本發明的一例示性實施例的薄膜蝕刻劑組合物，可防止硝酸鐵與銀離子(Ag+ )配位而還原為銀(Ag)粒子。在本實施例中，可用硝酸鐵(Fe(NO3 )3 )作為該硝酸鐵。硝酸鐵(Fe(NO3 )3 )係強氧化劑。例如，類似於硝酸(HNO3 )，硝酸鐵(Fe(NO3 )3 )可透過將銀(Ag)氧化為銀離子(Ag+ )而用於蝕刻銀(Ag)，因此可能防止銀離子(Ag+ )還原為銀(Ag)粒子。然而，本發明並不限於此。此外，根據本發明的一例示性實施例的薄膜蝕刻劑組合物中，磷酸(H3 PO4 )的含量相對於硝酸鐵的重量可以減少，從而減少對焊墊電極20的損傷。
參照第4圖，相關技術中使用薄膜蝕刻劑組合物的蝕刻設備50通常具有相對於地面G約5°的傾斜度(θ)，因此，當執行蝕刻過程時，隨著蝕刻劑ES向下流動使下部液體膜變厚，從而在位於蝕刻設備50的下端部50B的基板S上發生薄膜的浸漬(dipping)現象。結果，在蝕刻裝置50的上端部50A中，由於含銀薄膜10'側的銀粒子P的凝集，使蝕刻速率降低。另一方面，位於蝕刻裝置50的下端部50B的基板S上的薄膜由於浸漬現象而導致蝕刻的加速使蝕刻量增加，因此有可能被過度蝕刻。例如，在蝕刻裝置50的下端部50B中，含銀薄膜10’可能在PR層30的下方向內過度凹陷。換言之，位於蝕刻裝置50的下端部50B中的基板S上的薄膜可能被過度蝕刻而得到較小的CD。這種蝕刻劑ES的不均勻導致在薄膜的上部和下部之間的CD偏差。
為解決上述問題，在本發明一例示性實施例中提供一種薄膜蝕刻劑組合物，其中降低了具有最高粘度的磷酸(H3 PO4 )的含量，以使蝕刻劑的流動順暢。亦即，以磷酸(H3 PO4 )作為銀(Ag)主要的解離劑時，當蝕刻劑中磷酸(H3 PO4 )的含量降低，銀(Ag)薄膜可能不會被蝕刻而弱化蝕刻劑的功能。因此，必須確保一種能夠代替磷酸(H3 PO4 )的新成分，以減少蝕刻劑中的磷酸(H3 PO4 )含量。在根據本實施例的薄膜蝕刻劑組合物中，是以硝酸鐵作為磷酸磷酸(H3 PO4 )的替代解離劑，以降低磷酸(H3 PO4 )的含量。根據本例示性實施例的薄膜蝕刻劑組合物，由於磷酸(H3 PO4 )的含量降低，會因具有最高黏度的磷酸(H3 PO4 )的含量降低而可使蝕刻劑自身的黏度下降。亦即，根據本例示性實施例的薄膜蝕刻劑組合物在40°C下可具有約5.0 cP 至約5.5 cP之範圍內的黏度（以厘泊(cP)為單位）。因此，蝕刻劑的流動更順暢，從而減少位於蝕刻裝置50的下端部50B的基板S的薄膜浸漬現象。
第5圖係說明使用根據本發明的一例示性實施例之薄膜蝕刻劑組合物蝕刻薄膜的過程之概念圖。如第5圖所示，當焊墊電極20所含的鋁(Al)形成鋁離子(Al3+ )並釋出電子(e- )時，根據本發明的一例示性實施例的薄膜蝕刻劑組合物可防止銀離子(Ag+ )與鋁(Al)釋出的電子(e- )結合形成銀(Ag)粒子。例如，本例示性實施例的薄膜蝕刻劑組合物可防止銀離子(Ag+ )還原為銀(Ag)粒子。
雖然上面已經主要描述了該薄膜蝕刻劑組合物，但是本發明不限於此。例如，使用該薄膜蝕刻劑組合物形成導電層圖案的方法，以及使用該薄膜蝕刻劑組合物製造用於顯示裝置之陣列基板的方法也同樣在本發明之範圍內。
根據本發明的一例示性實施例之形成導電層圖案的方法，包含在基板上覆蓋含銀(Ag)的導電層並蝕刻該導電層以形成導電層圖案。在這種情況下，根據上述實施例的該薄膜蝕刻劑組合物可用於導電層的蝕刻以形成該導電層圖案。
根據本發明的一例示性實施例之製造用於顯示裝置之陣列基板的方法，包含(a)形成一半導體層於一基板上；(b)形成一閘極電極於該半導體層上；(c)形成一源極電極及一汲極電極於該閘極電極上；(d)形成一薄膜電性連接至該源極電極或該汲極電極，且該薄膜包含銀(Ag)；以及(e)蝕刻該薄膜以形成一像素電極。如上述的步驟(a)至(e)的順序是較佳的。然而，本發明係不限於以上述的順序或次序執行這些步驟。在上述步驟之前、之間或之後也可以將許多步驟施加到基板上。在蝕刻該薄膜以形成像素電極的步驟中，該像素電極的形成可透過以根據上述例示性實施例的該薄膜蝕刻劑組合物蝕刻該薄膜來形成。
第6圖係說明根據本發明的一例示性實施例之用於顯示裝置之陣列基板的一部分之截面圖。
如第5圖所示，用於顯示裝置之陣列基板的各種元件被形成於基板50上，基板50可包含一透明材料如玻璃材料、塑膠材料、或金屬材料。
共用層如緩衝層51、閘極絕緣層53、層間絕緣層55、以及保護層58可形成在基板50的整個表面上。包含通道區52a、源極接觸區52b、汲極接觸區52c的圖案化半導體層52可形成於緩衝層51上，且作為薄膜電晶體之元件的閘極電極54、源極電極56、及汲極電極57可形成於圖案化半導體層52上。
覆蓋薄膜電晶體並且具有平坦上表面的平坦化層59可以形成在基板50的整個表面上。包含像素電極61的有機發光裝置(OLED)、基本上對應於基板50的整個表面的相對電極63、以及具有多層結構的中間層62可被設置在平坦化層59上。中間層62係設置在像素電極61及相對電極63之間並且包含發射層。與第5圖不同的是，中間層62中的一些層可以是基本上對應於基板50的整個表面的共用層，並且中間層62中的一些其他層可以是對應於像素電極61的圖案化層。在第5圖中，像素電極10與焊墊電極20都是圖案化層。像素電極61可通過通孔電性連接至該薄膜電晶體。覆蓋像素電極61的邊緣並且具有界定每個像素區域的開口的像素定義層60可形成在平坦化層59上，以基本上對應於基板50的整個表面。
在本發明一例示性實施例中，圖案化的半導體層52可以是氧化物半導體層或多晶矽層，且閘極電極54、源極電極56、及汲極電極57中至少一個包含鋁(Al)。
在本發明一例示性實施例中，包含步驟(a)至(e)的該方法可更包含(f)形成一焊墊部於基板50的一側，其中該焊墊部中的一焊墊電極可包含鋁(Al)。該焊墊部的形成係與閘極電極54的形成或源極電極56及汲極電極57的形成同時進行。
在本例示性實施例中，在形成該焊墊部的期間，該焊墊電極可暴露在外。並且，在蝕刻像素電極61的期間，該焊墊電極可暴露在外。例如，在蝕刻薄膜以形成像素電極61的期間，該焊墊電極可暴露於根據上述例示性實施例的該薄膜蝕刻劑組合物。
第7a圖及第7b圖係用於檢查電極層被蝕刻劑蝕刻後是否產生銀(Ag)殘留物所拍攝的掃描電子顯微鏡(SEM)照片，而第8a圖及第8b圖係用於檢查電極層被蝕刻劑蝕刻後在上部ITO層是否發生末梢缺陷所拍攝的SEM照片。
第7a圖係以根據相關技術的蝕刻劑蝕刻之電極層的SEM照片，而第7b圖係以根據本發明的一例示性實施例的薄膜蝕刻劑組合物蝕刻之電極層的SEM照片。該電極層包含銀(Ag)。如第7a圖所示，可觀察到在以根據相關技術的蝕刻劑蝕刻之電極層中產生了銀(Ag)殘留物並吸附於該電極層。被吸附的銀(Ag)殘留物之銀(Ag)粒子可能在像素中產生例如暗斑的缺陷。另一方面，可觀察到在以根據本例示性實施例的薄膜蝕刻劑組合物蝕刻之電極層中沒有產生銀(Ag)殘留物。根據本例示性實施例的薄膜蝕刻劑組合物可防止銀離子(Ag+ )被還原，例如藉由包含硝酸鐵，從而防止銀(Ag)的沉澱。
第8a圖係以根據相關技術的蝕刻劑蝕刻之電極層的SEM照片，而第8b圖係以根據本發明的一例示性實施例的薄膜蝕刻劑組合物蝕刻之電極層的SEM照片。在第8a圖及第8b圖中，是以具有ITO層/Ag層/ITO層的積層結構的電極層為例。如第8a圖所示，可觀察到在以根據相關技術的蝕刻劑蝕刻之電極層中在上部ITO層產生了末梢缺陷，然而如第8b圖所示，以根據本例示性實施例的薄膜蝕刻劑組合物蝕刻之電極層中在上部ITO層並未產生末梢缺陷。
表1顯示了根據本發明的一例示性實施例的薄膜蝕刻劑組合物的評估結果，而表2顯示了根據比較例的薄膜蝕刻劑組合物的評估結果。
[表1]
表1顯示了根據實施例1到9的薄膜蝕刻劑組合物。根據實施例1到9的每個薄膜蝕刻劑組合物包含約43 wt% 至約46 wt% 的磷酸(H3 PO4 )、約5 wt% 至約8 wt% 的硝酸(HNO3 )、約10 wt% 至約17 wt% 的醋酸(CH3 COOH)、約1 wt% 至約3 wt% 的硝酸鐵、約0.7 wt% 至約1.5 wt% 的磷酸鹽、以及基於該薄膜蝕刻劑組合物的總重量之剩餘量的去離子水。在這種情況下，係用硝酸鐵(Fe(NO3 )3 )作為該硝酸鐵，且用磷酸一鈉(NaH2 PO4 )作為該磷酸鹽。
參照表1，銀(Ag)蝕刻量(Ag etching amount)、銀(Ag)再吸附(Ag re-adsorption)、上部ITO末梢(upper ITO tip)的評估結果基本都很優良。尤其是基於薄膜蝕刻劑組合物之總重量包含約45 wt% 的磷酸(H3 PO4 )、約6.5 wt% 的硝酸(HNO3 )、約15 wt% 的醋酸(CH3 COOH)、約2 wt% 的硝酸鐵(Fe(NO3 )3 )、以及約1 wt% 的磷酸一鈉(NaH2 PO4 )的（實施例1的）薄膜蝕刻劑組合物在銀(Ag)蝕刻量、銀(Ag)再吸附及上部ITO末梢顯示了極優的評估結果。
[表2]
另一方面，表2顯示了根據比較例1到10的薄膜蝕刻劑組合物。每個比較例1到10的組合物係以在磷酸(H3 PO4 )、硝酸(HNO3 )、醋酸(CH3 COOH)、硝酸鐵、以及磷酸鹽中至少一個成分的含量偏離根據本發明例示性實施例的薄膜蝕刻劑組合物的範圍的方式製備而成。參照表2，銀(Ag)蝕刻量、銀(Ag)再吸附、上部ITO末梢的每個評估結果都是在良或劣的範圍。
根據本發明的一例示性實施例的薄膜蝕刻劑組合物可防止硝酸鐵與銀離子(Ag+ )配位而還原為銀(Ag)粒子。在本例示性實施例中，係用硝酸鐵(Fe(NO3 )3 )作為該硝酸鐵。然而，本發明並不限於此。此外，在根據本發明的一例示性實施例的薄膜蝕刻劑組合物中，磷酸(H3 PO4 )的含量相對於硝酸鐵的重量可以減少，從而減少對焊墊電極20的損傷。
在根據本發明的一例示性實施例的薄膜蝕刻劑組合物中，是以硝酸鐵作為磷酸磷酸(H3 PO4 )的替代解離劑，以降低磷酸(H3 PO4 )的含量。根據本例示性實施例的薄膜蝕刻劑組合物，由於磷酸(H3 PO4 )的含量降低，會因具有最高黏度的磷酸(H3 PO4 )的含量降低而可使蝕刻劑自身的黏度下降。亦即，根據本例示性實施例的薄膜蝕刻劑組合物在40°C下可具有約5.0 cP 至約5.5 cP之範圍內的黏度（以厘泊(cP)為單位）。因此，蝕刻劑的流動更順暢，從而減少位於蝕刻裝置50的下端部50B的基板S的薄膜浸漬現象。
根據上述本發明之例示性實施例，此薄膜蝕刻劑組合物能夠實現防止蝕刻金屬再吸附及均勻地蝕刻薄膜。
應被理解的是，在此描述的實施例應僅被考量為用於描述，而非用於限制的目的。在每一個實施例的特徵或態樣之描述應典型地被考量為在其他實施例的其他相似特徵或態樣中可以使用的。
當已參照圖式描述一或多個實施例時，在未偏離如以下申請專利範圍所定義之精神與範圍之下，可做將被所屬技術領域中具有通常知識者所理解的在形式上或細節上的各種修改。
10‧‧‧像素電極 11、21‧‧‧第一金屬層 12、22‧‧‧第二金屬層 13、23‧‧‧第三金屬層 20‧‧‧焊墊電極 30‧‧‧光阻(PR)層 S‧‧‧基板 PX‧‧‧像素部 PD‧‧‧焊墊部 10'‧‧‧含銀薄膜 C‧‧‧清潔液 50‧‧‧蝕刻設備 50A‧‧‧上端部 50B‧‧‧下端部 ES‧‧‧蝕刻劑 P‧‧‧銀粒子 G‧‧‧地面 50‧‧‧基板 51‧‧‧緩衝層 52‧‧‧圖案化半導體層 52a‧‧‧通道區 52b‧‧‧源極接觸區 52c‧‧‧汲極接觸區 53‧‧‧閘極絕緣層 54‧‧‧閘極電極 55‧‧‧層間絕緣層 56‧‧‧源極電極 57‧‧‧汲極電極 58‧‧‧保護層 59‧‧‧平坦化層 60‧‧‧像素定義層 61‧‧‧像素電極 62‧‧‧中間層 63‧‧‧相對電極
從以下實施例的描述並結合下列附圖，這些及/或其他特徵將變得明顯以及更容易地瞭解，其中：
第1圖係使用根據本發明的一例示性實施例之薄膜蝕刻劑組合物所蝕刻的銀薄膜之截面圖；
第2a圖至第2f圖係示意性說明使用根據本發明的一例示性實施例之薄膜蝕刻劑組合物蝕刻銀薄膜的過程之概念圖；
第3圖及第4圖係示意性說明使用根據相關技術之薄膜蝕刻劑組合物蝕刻銀薄膜的過程之概念圖；
第5圖係說明使用根據本發明的一例示性實施例之薄膜蝕刻劑組合物蝕刻薄膜的過程之概念圖；
第6圖係說明根據本發明的一例示性實施例之用於顯示裝置之陣列基板的一部分之截面圖。
第7a圖及第7b圖係用於檢查電極層被蝕刻劑蝕刻後是否產生銀(Ag)殘留物所拍攝的掃描電子顯微鏡(SEM)照片；以及
第8a圖及第8b圖係用於檢查電極層被蝕刻劑蝕刻後在上部氧化銦錫(ITO)層是否發生末梢缺陷所拍攝的SEM照片。
由於第1～6圖僅用於說明目的，圖中元件不一定按比例繪製。例如，一些元件可能被放大或誇張以達清楚說明之目的。
10‧‧‧像素電極
11、21‧‧‧第一金屬層
12、22‧‧‧第二金屬層
13、23‧‧‧第三金屬層
20‧‧‧焊墊電極
30‧‧‧光阻(PR)層
S‧‧‧基板
PX‧‧‧像素部
PD‧‧‧焊墊部

Claims (22)

  1. 一種薄膜蝕刻劑組合物，其用於當一焊墊電極暴露於該薄膜蝕刻劑組合物時蝕刻一含銀導電層，該薄膜蝕刻劑組合物包含：約43wt%至約46wt%的磷酸；約5wt%至約8wt%的硝酸；約10wt%至約17wt%的醋酸；約1wt%至約3wt%的硝酸鐵；約0.7wt%至約1.5wt%的磷酸鹽；以及基於該薄膜蝕刻劑組合物的總重量之剩餘量的去離子水。
  2. 如請求項1所述之薄膜蝕刻劑組合物，其中該薄膜蝕刻劑組合物能夠蝕刻包含銀(Ag)或銀合金的一單層，或包含該單層及一含銦氧化物層的一多層。
  3. 如請求項2所述之薄膜蝕刻劑組合物，其中該含銦氧化物層包含選自氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化銦錫鋅(ITZO)、及氧化銦鎵鋅(IGZO)中的一或多個。
  4. 如請求項2所述之薄膜蝕刻劑組合物，其中該銀合金包含銀(Ag)及選自釹(Nd)、銅(Cu)、鈀(Pd)、鈮(Nb)、鎳(Ni)、鉬(Mo)、鉻(Cr)、鎂(Mg)、鎢(W)、鏷(Pa)、及鈦(Ti)中的一或多個。
  5. 如請求項1所述之薄膜蝕刻劑組合物，其中該硝酸鐵包含選自硝酸亞鐵及硝酸鐵中的至少一個。
  6. 如請求項1所述之薄膜蝕刻劑組合物，其中該磷酸鹽包含選自磷酸一鈉(NaH2PO4)、磷酸二鈉(Na2HPO4)、磷酸三鈉 (Na3PO4)、磷酸一鉀(KH2PO4)、磷酸氫二鉀(K2HPO4)、磷酸一銨((NH4)H2PO4)、磷酸二銨((NH4)2HPO4)、及磷酸三銨((NH4)3PO4)中的一或多個。
  7. 如請求項1所述之薄膜蝕刻劑組合物，其中該薄膜蝕刻劑組合物在40℃下具有約5.0cP至約5.5cP之範圍內的黏度。
  8. 如請求項1所述之薄膜蝕刻劑組合物，其中該薄膜蝕刻劑組合物包含45wt%的磷酸、6.5wt%的硝酸、15wt%的醋酸、2wt%的硝酸鐵、1wt%的磷酸鹽、及基於該薄膜蝕刻劑組合物的總重量之剩餘量的去離子水。
  9. 一種形成導電層圖案的方法，該方法包含：準備一基板，具有包含銀(Ag)的一導電層位於該基板上；以及蝕刻該導電層以形成導電層圖案，其中該導電層的蝕刻包含以一薄膜蝕刻劑組合物蝕刻該導電層，該薄膜蝕刻劑組合物包含約43wt%至約46wt%的磷酸、約5wt%至約8wt%的硝酸、約10wt%至約17wt%的醋酸、約1wt%至約3wt%的硝酸鐵、約0.7wt%至約1.5wt%的磷酸鹽、及基於該薄膜蝕刻劑組合物的總重量之剩餘量的去離子水。
  10. 一種製造用於顯示裝置之陣列基板的方法，該方法包含：形成一半導體層於一基板上；形成一閘極電極於該半導體層上；形成一源極電極及一汲極電極於該閘極電極上； 形成一薄膜電性連接至該源極電極或該汲極電極，該薄膜包含銀(Ag)；以及蝕刻該薄膜以形成一像素電極，其中該薄膜的蝕刻包含以一薄膜蝕刻劑組合物蝕刻該薄膜，該薄膜蝕刻劑組合物包含約43wt%至約46wt%的磷酸、約5wt%至約8wt%的硝酸、約10wt%至約17wt%的醋酸、約1wt%至約3wt%的硝酸鐵、約0.7wt%至約1.5wt%的磷酸鹽、及基於該薄膜蝕刻劑組合物的總重量之剩餘量的去離子水。
  11. 如請求項10所述之方法，其中該閘極電極、該源極電極、及該汲極電極中至少一個包含鋁(Al)。
  12. 如請求項11所述之方法，其更包含：形成一焊墊部於該基板的一側，其中該焊墊部中的一焊墊電極係包含鋁(Al)。
  13. 如請求項12所述之方法，其中該焊墊部的形成係與該閘極電極的形成或該源極電極及該汲極電極的形成同時進行。
  14. 如請求項12所述之方法，其中，在蝕刻該薄膜的期間，該焊墊電極係暴露於該薄膜蝕刻劑組合物。
  15. 一種薄膜蝕刻劑組合物，用於蝕刻一薄膜，該薄膜包含銀(Ag)，且該薄膜蝕刻劑組合物包含磷酸、硝酸、醋酸、硝酸鐵(Fe(NO3)3)、及磷酸一鈉(NaH2PO4)。
  16. 如請求項15所述之薄膜蝕刻劑組合物，其中該薄膜蝕刻劑組合物包含： 約43wt%至約46wt%的該磷酸；約5wt%至約8wt%的該硝酸；約10wt%至約17wt%的該醋酸；約1wt%至約3wt%的該硝酸鐵(Fe(NO3)3)；約0.7wt%至約1.5wt%的該磷酸一鈉(NaH2PO4)；以及基於該薄膜蝕刻劑組合物的總重量之剩餘量的去離子水。
  17. 如請求項15所述之薄膜蝕刻劑組合物，其中該薄膜蝕刻劑組合物在40℃下具有約5.0cP至約5.5cP之範圍內的黏度。
  18. 如請求項15所述之薄膜蝕刻劑組合物，其中該薄膜蝕刻劑組合物能夠蝕刻包含銀(Ag)或銀合金的一單層，或包含該單層及一含銦氧化物層的一多層。
  19. 如請求項18所述之薄膜蝕刻劑組合物，其中該含銦氧化物層包含選自氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化銦錫鋅(ITZO)、及氧化銦鎵鋅(IGZO)中的一或多個。
  20. 如請求項18所述之薄膜蝕刻劑組合物，其中該銀合金包含銀(Ag)及選自釹(Nd)、銅(Cu)、鈀(Pd)、鈮(Nb)、鎳(Ni)、鉬(Mo)、鉻(Cr)、鎂(Mg)、鎢(W)、鏷(Pa)、及鈦(Ti)中的一或多個。
  21. 一種形成含銀導電層圖案的方法，該方法包含：準備一基板；形成一含鋁導電層圖案於該基板上；形成一含銀導電層於該基板上並暴露該含鋁導電層圖案；以及 以一薄膜蝕刻劑組合物蝕刻該含銀導電層以形成含銀導電層圖案，其中該薄膜蝕刻劑組合物包含約43wt%至約46wt%的磷酸、約5wt%至約8wt%的硝酸、約10wt%至約17wt%的醋酸、約1wt%至約3wt%的硝酸鐵(Fe(NO3)3)、約0.7wt%至約1.5wt%的磷酸鹽、及基於該薄膜蝕刻劑組合物的總重量之剩餘量的去離子水。
  22. 如請求項21所述之方法，其中，在蝕刻該含銀導電層的期間，該含鋁導電層圖案係暴露於該薄膜蝕刻劑組合物。
TW108118850A 2018-05-30 2019-05-30 薄膜蝕刻劑組合物及使用其之形成金屬圖案的方法 TWI822787B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0062134 2018-05-30
KR1020180062134A KR102223681B1 (ko) 2018-05-30 2018-05-30 박막　식각액　조성물　및 이를 이용한 금속 패턴 형성 방법

Publications (2)

Publication Number Publication Date
TW202003922A TW202003922A (zh) 2020-01-16
TWI822787B true TWI822787B (zh) 2023-11-21

Family

ID=68694462

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108118850A TWI822787B (zh) 2018-05-30 2019-05-30 薄膜蝕刻劑組合物及使用其之形成金屬圖案的方法

Country Status (5)

Country Link
US (1) US11225721B2 (zh)
JP (1) JP7403966B2 (zh)
KR (1) KR102223681B1 (zh)
CN (1) CN110552006A (zh)
TW (1) TWI822787B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113637972B (zh) * 2020-05-11 2024-03-26 东友精细化工有限公司 银薄膜蚀刻液组合物、使用该组合物的蚀刻方法及金属图案形成方法
KR102478164B1 (ko) * 2020-06-05 2022-12-14 한국항공대학교산학협력단 은 함유 막 식각액 조성물, 이를 이용한 금속 패턴 방법, 표시장치용 어레이 기판의 제조 방법
CN112420970B (zh) * 2020-11-19 2022-10-28 安徽熙泰智能科技有限公司 一种硅基Micro OLED微显示器件阳极侧壁保护刻蚀方法
US12117699B1 (en) 2023-08-31 2024-10-15 Hannstar Display Corporation Manufacturing method of display panel and etching solution

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090174834A1 (en) * 2008-01-07 2009-07-09 Seung-Ha Choi Liquid crystal display and method of fabricating the same
TW201638394A (zh) * 2015-03-26 2016-11-01 東友精細化工有限公司 用於蝕刻含銀薄層的蝕刻劑組合物和用其製造顯示裝置的陣列基板的方法
TW201704537A (zh) * 2015-03-09 2017-02-01 東友精細化工有限公司 含銀薄膜的蝕刻液組合物和使用了其的顯示裝置用陣列基板的製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853216B1 (ko) * 2002-06-25 2008-08-20 삼성전자주식회사 배선용 식각액, 이를 이용한 배선의 제조 방법, 그 배선을포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법
JP2004238656A (ja) * 2003-02-04 2004-08-26 Kobe Steel Ltd 銀薄膜用エッチング液、そのエッチング液を用いた銀薄膜のエッチング方法及びパターン形成方法
JP2006164961A (ja) * 2004-11-09 2006-06-22 Ulvac Seimaku Kk 積層型透明電極層の製造方法及びこの方法に使用する積層型透明電極形成用の積層体
KR20070017762A (ko) * 2005-08-08 2007-02-13 엘지.필립스 엘시디 주식회사 식각액 조성물, 이를 이용한 도전막의 패터닝 방법 및평판표시장치의 제조 방법
KR20080009866A (ko) 2006-07-25 2008-01-30 동우 화인켐 주식회사 은 또는 은합금의 배선 및 반사막 형성을 위한 식각용액
KR100922802B1 (ko) * 2006-12-29 2009-10-21 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101323458B1 (ko) 2007-06-15 2013-10-29 동우 화인켐 주식회사 은 식각액 조성물
JP2009007634A (ja) * 2007-06-28 2009-01-15 Ulvac Seimaku Kk 銀合金膜のエッチング方法およびエッチング溶液
JP5158339B2 (ja) * 2007-12-11 2013-03-06 東ソー株式会社 エッチング用組成物及びエッチング方法
KR101406362B1 (ko) 2008-01-24 2014-06-12 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴형성방법
JP4685180B2 (ja) * 2009-07-09 2011-05-18 株式会社Ａｄｅｋａ 銅含有材料用エッチング剤組成物及び銅含有材料のエッチング方法
KR102002131B1 (ko) * 2012-08-03 2019-07-22 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법
KR101953215B1 (ko) * 2012-10-05 2019-03-04 삼성디스플레이 주식회사 식각 조성물, 금속 배선 및 표시 기판의 제조방법
KR102087791B1 (ko) * 2013-03-27 2020-03-12 삼성디스플레이 주식회사 식각 조성물, 이를 이용한 금속 패턴의 형성 방법 및 표시 기판의 제조방법
KR102121805B1 (ko) * 2015-02-16 2020-06-11 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
TWI631205B (zh) * 2015-11-06 2018-08-01 東友精細化工有限公司 銀蝕刻液組合物和使用該組合物的顯示基板
KR101738371B1 (ko) 2016-04-26 2017-05-23 풍원화학(주) 은 및 니켈-크롬 적층형 금속층 식각액 조성물
KR102673957B1 (ko) * 2016-11-03 2024-06-11 삼성디스플레이 주식회사 식각액 조성물, 이를 이용한 배선 패턴 형성 방법 및 유기발광 표시장치의 제조방법
KR102421116B1 (ko) * 2017-06-22 2022-07-15 삼성디스플레이 주식회사 식각액 조성물 및 식각액 조성물을 이용한 배선 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090174834A1 (en) * 2008-01-07 2009-07-09 Seung-Ha Choi Liquid crystal display and method of fabricating the same
TW201704537A (zh) * 2015-03-09 2017-02-01 東友精細化工有限公司 含銀薄膜的蝕刻液組合物和使用了其的顯示裝置用陣列基板的製造方法
TW201638394A (zh) * 2015-03-26 2016-11-01 東友精細化工有限公司 用於蝕刻含銀薄層的蝕刻劑組合物和用其製造顯示裝置的陣列基板的方法

Also Published As

Publication number Publication date
US11225721B2 (en) 2022-01-18
US20190368053A1 (en) 2019-12-05
JP7403966B2 (ja) 2023-12-25
CN110552006A (zh) 2019-12-10
JP2019212897A (ja) 2019-12-12
KR20190137193A (ko) 2019-12-11
KR102223681B1 (ko) 2021-03-08
TW202003922A (zh) 2020-01-16

Similar Documents

Publication Publication Date Title
TWI822787B (zh) 薄膜蝕刻劑組合物及使用其之形成金屬圖案的方法
TWI618818B (zh) 含銀薄膜的蝕刻液組合物和使用了其的顯示裝置用陣列基板的製造方法
JP2016167581A5 (zh)
JP5542376B2 (ja) エッチング液組成物、これを用いた金属パターンの形成方法及び薄膜トランジスタ表示板の製造方法
KR20160115189A (ko) 은 함유 박막의 식각액 조성물 및 이를 이용한 디스플레이 장치용 어레이 기판의 제조방법
CN108265296B (zh) 蚀刻液组合物、配线、显示装置用阵列基板及其制造方法
KR20070055259A (ko) 구리 몰리브덴합금막의 식각용액 및 그 식각방법
TW201809356A (zh) 含銀薄膜的蝕刻液組合物及利用其的顯示基板
KR102245565B1 (ko) 은 식각액 조성물 및 이를 이용한 표시 기판
TW201812102A (zh) 用於銀層的蝕刻溶液組合物、使用其製作金屬圖案的方法和製作顯示基板的方法
CN109423647A (zh) 金属膜蚀刻液组合物及利用其的导电图案形成方法
TWI675939B (zh) 含銀薄膜用的蝕刻液組合物及利用其的顯示裝置用陣列基板的製造方法
CN105755472B (zh) 银蚀刻液组合物和利用它的显示基板
CN110359049B (zh) 含银薄膜蚀刻液组合物、利用其制造的显示装置用阵列基板及其制造方法
CN108660458B (zh) 金属膜蚀刻液组合物及利用其的导电图案形成方法
KR102459693B1 (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
CN110359050B (zh) 含银薄膜蚀刻液组合物、用其制造的用于显示装置的阵列基板及其制造方法
KR20170123771A (ko) 은 함유 박막의 식각액 조성물 및 이를 이용한 표시 기판
CN109385281A (zh) 含银膜蚀刻液组合物及利用其的导电图案形成方法
KR20190076494A (ko) 은 함유 박막 식각액 조성물 및 이를 이용한 표시장치용 어레이기판의 제조방법
KR20190057018A (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR102513168B1 (ko) 은 함유 박막의 식각액 조성물 및 이를 이용한 표시 기판
TWI665289B (zh) 用於銦氧化物層的蝕刻劑組合物、製作用於液晶顯示裝置的陣列基板的方法、用於液晶顯示裝置的陣列基板和導線
KR20200054871A (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR20230118059A (ko) 은 함유 박막 식각액 조성물 및 이를 이용한 표시장치용 어레이기판의 제조방법