CN108660458B - 金属膜蚀刻液组合物及利用其的导电图案形成方法 - Google Patents

金属膜蚀刻液组合物及利用其的导电图案形成方法 Download PDF

Info

Publication number
CN108660458B
CN108660458B CN201810026960.3A CN201810026960A CN108660458B CN 108660458 B CN108660458 B CN 108660458B CN 201810026960 A CN201810026960 A CN 201810026960A CN 108660458 B CN108660458 B CN 108660458B
Authority
CN
China
Prior art keywords
film
silver
metal film
conductive pattern
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810026960.3A
Other languages
English (en)
Other versions
CN108660458A (zh
Inventor
金镇成
金兑勇
梁圭亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongwoo Fine Chem Co Ltd
Original Assignee
Dongwoo Fine Chem Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongwoo Fine Chem Co Ltd filed Critical Dongwoo Fine Chem Co Ltd
Publication of CN108660458A publication Critical patent/CN108660458A/zh
Application granted granted Critical
Publication of CN108660458B publication Critical patent/CN108660458B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种金属膜蚀刻液组合物及利用其的导电图案形成方法，更详细而言，涉及如下金属膜蚀刻液组合物，该组合物总重量中，包含：磷酸40～60重量％；硝酸3～8重量％；乙酸5～20重量％；磷酸盐0.1～3重量％；包含二醇系化合物和含有多个磷酸基的化合物中的至少一种的防吸附剂0.1～6重量％；及余量的水，从而有效防止经蚀刻的金属再吸附于基板上，不损伤下部膜，并且对于蚀刻对象膜显示优异的蚀刻特性。

Description

金属膜蚀刻液组合物及利用其的导电图案形成方法
技术领域
本发明涉及金属膜蚀刻液组合物及利用其的导电图案形成方法。
背景技术
作为平板显示装置的例子，可以举出液晶显示装置(Liquid Crystal Displaydevice：LCD)、等离子体显示装置(Plasma Display Panel device：PDP)、场发射显示装置(Field Emission Display device：FED)、电致发光显示装置(ElectroluminescenceDisplay device：ELD)、有机发光显示器(Organic Light Emitting Diodes：OLED)等，这样的平板显示装置不仅在电视或录像机等家电领域，而且在笔记本电脑之类的电脑和手机等中以各种用途使用。实际情况是，这些平板显示装置由于薄型化、轻量化和低耗电量等优异的性能，因此正在快速代替以往使用的布劳恩管(Cathode Ray Tube(阴极射线管)：NIT)。
特别是OLED由于元件自行发出光且在低电压下也能驱动，因此近年来正快速应用于便携设备、个人电脑、TV等显示器市场。
另一方面，氧化铟锡(Indium Tin Oxide，ITO)和氧化铟锌(Indium Zinc Oxide，IZO)之类的导电性金属对于光的透过率比较优异且具有导电性，因此广泛用作平板显示装置中所使用的滤色器的电极。但是，这些金属由于还具有高电阻，因此成为通过改善响应速度来实现平板显示装置的大型化和高分辨率的障碍。
此外，对于反射板的情况而言，以往主要将铝(Al)反射板利用于制品，但为了通过提高亮度而实现低耗电，正在摸索着向反射率更高的材料变更。为此，试图将与平板显示装置中所应用的金属相比具有低电阻率和高亮度的银(Ag)膜、银合金膜或包含其的多层膜应用于滤色器的电极、LCD或LED配线和反射板。
然而，银(Ag)由于与玻璃等绝缘基板或由纯非晶硅或掺杂的非晶硅等形成的半导体基板等的粘接性极其不良，因此不易蒸镀，且容易引发配线的鼓翘或剥落。此外，在银(Ag)膜被蒸镀于基板的情况下，为了将其图案化会使用蚀刻液，但在使用以往的蚀刻液时，存在银(Ag)被过度蚀刻或者被不均匀蚀刻而发生配线的鼓翘或剥落现象，且使配线的侧面轮廓变得不良的问题。
韩国注册专利第10-0579421号公开了一种银蚀刻液组合物，但没有提供针对上述问题的对策。
现有技术文献
专利文献
韩国注册专利第10-0579421号
发明内容
所要解决的课题
本发明的一课题在于提供能够有效防止经蚀刻的金属再吸附于基板上的金属膜蚀刻液组合物。
此外，本发明的一课题在于提供不损伤下部膜并且对于蚀刻对象膜显示优异的蚀刻特性的金属膜蚀刻液组合物。
此外，本发明的一课题在于提供利用上述金属膜蚀刻液组合物的导电图案形成方法。
解决课题的方法
1.一种金属膜蚀刻液组合物，组合物总重量中，包含：磷酸40～60重量％；硝酸3～8重量％；乙酸5～20重量％；磷酸盐0.1～3重量％；包含二醇系化合物和含有多个磷酸基的化合物中的至少一种的防吸附剂0.1～6重量％；及余量的水。
2.如1所述的金属膜蚀刻液组合物，上述含有多个磷酸基的化合物包含选自由焦磷酸、多磷酸、1-羟基亚乙基-1,1-二膦酸及它们的盐组成的组中的至少一种。
3.如1所述的金属膜蚀刻液组合物，上述二醇系化合物包含选自由乙二醇、三乙二醇、聚乙二醇组成的组中的至少一种。
4.如1所述的金属膜蚀刻液组合物，上述防吸附剂包含：上述二醇系化合物0.1～3重量％；及上述含有多个磷酸基的化合物0.1～3重量％。
5.如1所述的金属膜蚀刻液组合物，上述磷酸盐包含选自由磷酸二氢钠、磷酸氢二钠、磷酸三钠、磷酸二氢钾、磷酸氢二钾、磷酸二氢铵、磷酸氢二铵、磷酸三铵组成的组中的至少一种。
6.如1所述的金属膜蚀刻液组合物，上述金属膜为包含银或银合金的含银膜、或者包含上述含银膜的多层膜。
7.如6所述的金属膜蚀刻液组合物，上述多层膜进一步包含铟氧化膜。
8.如7所述的金属膜蚀刻液组合物，上述铟氧化膜包含选自由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)和氧化铟镓锌(IGZO)组成的组中的至少一种。
9.一种导电图案形成方法，其包括：在基板上形成包含含银膜的导电膜的步骤；及使用上述1～8中任一项所述的金属膜蚀刻液组合物蚀刻上述导电膜的步骤。
10.如9所述的导电图案形成方法，上述导电膜进一步包含铟氧化膜。
11.如9所述的导电图案形成方法，其进一步包括：在上述基板上形成薄膜晶体管的步骤；形成与上述薄膜晶体管电连接的像素电极的步骤，在上述像素电极上形成显示层的步骤，上述导电膜形成在上述显示层上。
12.如11所述的导电图案形成方法，上述导电图案包括显示元件的公共电极或反射电极、或者配线。
13.如9所述的导电图案形成方法，上述导电图案为触摸屏面板的配线或电极。
发明效果
本发明的金属膜蚀刻液组合物有效防止经蚀刻的金属、例如银(Ag)再吸附于基板上，从而显著减少产生坏点不良、电短路等可能性。
此外，本发明的金属膜蚀刻液组合物不损伤下部膜，并且对于蚀刻对象膜、例如含银膜或包含其的多层膜显示优异的蚀刻特性、蚀刻均匀性等。
因此，上述金属膜蚀刻液组合物能够有效用于导电图案的形成。
附图说明
图1和图2是用于示意性地说明实施例的导电图案形成方法的图。
图3是用于示意性地说明一实施例的导电图案形成方法的图。
图4是用于示意性地说明一实施例的导电图案形成方法的图。
符号说明
100：基板 200：导电膜
205：导电图案 210：含银膜
215：含有银的导电图案 220：铟氧化膜
225：铟氧化物导电图案 300：薄膜晶体管
310：有源层 320：第一绝缘层
330：栅电极 340：第二绝缘层
351：源电极 352：漏电极
360：第三绝缘层 400：像素电极
500：显示层 600：像素限定膜
610：开口部 700：配线结构体
710：第一配线 720：第二配线
810：感应电极 810a：第一感应电极
810b：第二感应电极 820：配线
830：焊盘电极
具体实施方式
本发明的实施例提供一种金属膜蚀刻液组合物，组合物总重量中，包含磷酸40～60重量％；硝酸3～8重量％；乙酸5～20重量％；磷酸盐0.1～3重量％；包含二醇系化合物和含有多个磷酸基的化合物中的至少一种的防吸附剂0.1～6重量％；及余量的水，从而有效防止经蚀刻的金属再吸附于基板上，不损伤下部膜，并且对于蚀刻对象膜显示优异的蚀刻特性。此外，本发明的实施例提供利用金属膜蚀刻液组合物的导电图案形成方法。
以下，说明本发明的金属膜蚀刻液组合物中所包含的各成分，但并不限定于这些成分。
实施例的金属膜蚀刻液组合物中所包含的磷酸(H3PO4)为用作主氧化剂的成分，可以发挥使例如单层或多层金属膜(例如含银(Ag)膜)氧化而进行湿式蚀刻的作用。
相对于组合物总重量，上述磷酸的含量可以为40～60重量％，更优选为50～60重量％。在上述磷酸的含量低于40重量％的情况下，可能引发金属膜的蚀刻速度降低和残渣产生所致的不良，在含量超过60重量％的情况下，例如将金属膜/铟氧化膜的多层膜蚀刻时，会引发铟氧化膜的蚀刻速度降低，并且存在金属膜的蚀刻速度变得过快的担忧，因此产生铟氧化膜的尖端(tip)或产生过蚀刻现象而可能使后续工序出现问题，因而不优选。
此外，实施例的金属膜蚀刻液组合物中所包含的硝酸(HNO3)为用作助氧化剂的成分，例如可以与上述磷酸一同发挥使单层或多层金属膜氧化而进行湿式蚀刻的作用。
相对于组合物总重量，上述硝酸的含量可以为3～8重量％，更优选为5～7重量％。在上述硝酸的含量低于3重量％的情况下，发生例如包含含银(Ag)膜的单层或多层金属膜蚀刻速度降低，蚀刻均匀性(uniformity)变得不良，因此可能产生斑纹。在上述硝酸的含量超过8重量％的情况下，发生因蚀刻速度加快导致的过蚀刻现象而可能使后续工序出现问题。
此外，实施例的蚀刻液组合物中所包含的乙酸(CH3COOH)为用作助氧化剂的成分，例如可以与上述磷酸一同发挥使单层或多层金属膜氧化而进行湿式蚀刻的作用。
相对于组合物总重量，上述乙酸的含量可以为5～20重量％，更优选为5～15重量％。在上述乙酸的含量低于5重量％的情况下，因基板内的蚀刻速度不均而可能产生斑纹。在含量超过20重量％的情况下，可能产生泡沫，由于泡沫会存在于基板内，因此无法实现完整的蚀刻而可能使后续工序出现问题。
此外，实施例的蚀刻液组合物中所包含的磷酸盐为在湿式蚀刻时减少针对薄膜的临界尺寸偏差(CD Bias)，且调节蚀刻速度以使蚀刻均匀进行的成分。上述磷酸盐可以包含例如磷酸二氢钠(NaH2PO4)、磷酸氢二钠(Na2HPO4)、磷酸三钠(Na3PO4)、磷酸二氢钾(KH2PO4)、磷酸氢二钾(K2HPO4)、磷酸二氢铵((NH4)H2PO4)、磷酸氢二铵((NH4)2HPO4)、磷酸三铵((NH4)3PO4)或它们的两种以上的组合，但并不限于此。
相对于组合物总重量，上述磷酸盐的含量可以为0.1～3重量％，更优选为0.5～2重量％。在上述磷酸盐的含量低于0.1重量％的情况下，可能基板的蚀刻均匀性降低或者产生金属残渣而不优选。在上述磷酸盐的含量超过3重量％的情况下，蚀刻速度降低而无法实现期望的蚀刻速度，由此工序时间变长等工序效率可能下降。
此外，实施例的蚀刻液组合物含有包含二醇(glycol)系化合物和/或含有多个磷酸基的化合物的防吸附剂。上述防吸附剂例如作为同时含有亲水性基团和疏水性基团的非离子型表面活性剂，通过与金属膜被蚀刻后可能产生的金属离子或胶体态金属、例如银离子(Ag+)或胶体态银形成螯合物(chelate)来防止它们再吸附于导电图案、配线、焊盘部等基板上的不期望的位置，从而能够发挥防止坏点(dead pixel)不良或者因在配线间形成不必要的连接而发生电短路的作用。此外，上述防吸附剂能够使金属膜蚀刻液组合物的表面张力降低而增加蚀刻的均匀性。
上述防吸附剂中所包含的上述二醇系化合物或上述含有多个磷酸基的化合物可以单独或混合后添加于组合物中，优选地，从提高银等的再吸附防止效果且与磷酸的相容性优异的方面考虑，可以将上述含有多个磷酸基的化合物添加于上述金属膜蚀刻液组合物中，更优选地，在不使蚀刻特性下降并且使银等的再吸附防止效果最大化的方面考虑，可以将上述二醇系化合物和上述含有多个磷酸基的化合物添加于上述金属膜蚀刻液组合物中。
上述二醇系化合物没有特别限制，可以包含例如乙二醇(ethylene glycol)、三乙二醇(triethylene glycol)、聚乙二醇(polyethylene glycol，PEG)或它们的两种以上组合，优选地，从降低表面张力和提高蚀刻均匀性的方面考虑，可以包含三乙二醇。
上述含有多个磷酸基的化合物只要是含有2个以上磷酸基的化合物及其盐就没有特别限制，可以包含1-羟基亚乙基-1,1-二膦酸(HEDP)、焦磷酸(pyrophosphoric acid)、多磷酸(polyphosphoric acid)、它们的盐或它们的两种以上的组合，优选地，从与上述金属膜蚀刻液组合物中的其他成分的相容性优异的方面考虑，可以包含1-羟基亚乙基-1,1-二膦酸(HEDP)和/或及其盐。作为市售品，可以举出DEQUEST 2000、DEQUEST 2010、DEQUEST2066等。
作为1-羟基亚乙基-1,1-二膦酸、焦磷酸或多磷酸的盐，可以举出钠盐或钾盐等。特别是，从与银离子的螯合物形成效果优异的方面考虑，可以优选使用1-羟基亚乙基-1,1-二膦酸的钠盐或钾盐等。
相对于组合物总重量，上述防吸附剂的含量可以为0.1～6重量％，优选为0.6～3重量％。在含量低于0.1重量％的情况下，无法充分发挥银等的金属再吸附防止效果，在含量超过6重量％的情况下，存在蚀刻速度增加而发生配线等的过蚀刻或损失的担忧，因此不优选。
此外，上述防吸附剂包含上述二醇系化合物和上述含有多个磷酸基的化合物时，从维持适宜的蚀刻速度并且提高金属再吸附防止效果的方面考虑，相对于组合物总重量，在组合物中可以包含上述二醇系化合物0.1～3重量％及上述含有多个磷酸基的化合物0.1～3重量％，优选地，在组合物中可以包含上述二醇系化合物0.3～1.5重量％及上述含有多个磷酸基的化合物0.3～1.5重量％。
此外，实施例的金属膜蚀刻用组合物包含水，优选包含去离子水。上述去离子水虽然没有特别限制，但优选使用用于半导体工序的、电阻率值为18MΩ/㎝以上的去离子水。
相对于组合物总100重量％，上述水可以以余量包含。
一部分实施例中，上述金属膜蚀刻液组合物除了上述的成分以外，可以进一步包含选自蚀刻调节剂、表面活性剂、多价螯合剂、防腐蚀剂、pH调节剂和不限于此的其他添加剂中的一种以上。为了在本发明的范围内使本发明的效果更加良好，上述添加剂可以从本领域通常使用的添加剂中选择而使用。
此外，本发明的金属膜蚀刻液组合物中所包含的成分优选具有用于半导体工序的纯度。
实施例中，成为上述金属膜蚀刻液组合物的蚀刻对象膜的金属膜没有特别限定，上述金属膜例如可以为包含银或银合金的含银膜或者包含上述含银膜的2层以上的多层膜，从对于上述例示的金属膜具有优异的蚀刻特性、蚀刻均匀性，能够有效防止经蚀刻的银的再吸附的方面考虑，实施例的金属膜蚀刻液组合物是优选的。
具体而言，上述银合金可以包含：含有钕(Nd)、铜(Cu)、钯(Pd)、铌(Nb)、镍(Ni)、钼(Mo)、铬(Cr)、镁(Mg)、钨(W)、镤(Pa)、钛(Ti)或它们的两种以上的组合的金属与银(Ag)的合金；含有氮(N)、硅(Si)、碳(C)等掺杂元素掺杂于银而成的氮化银、硅化银、碳化银和/或氧化银的银化合物；或它们的两种以上的组合。
上述多层膜例如除了上述含银膜以外可以进一步包含一种以上的铟氧化膜，具体而言，可以包含铟氧化膜/含银膜等双层膜、或铟氧化膜/含银膜/铟氧化膜等三层膜层叠结构，但并不限于此。实施例的金属膜蚀刻液组合物对于包含含银膜和铟氧化膜的层叠结构的多层膜具有优异的蚀刻均匀性。
上述铟氧化膜可以包含例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化铟镓锌(IGZO)或它们的两种以上的组合，但并不限于此。
上述金属膜蚀刻液组合物适合用于金属膜蚀刻，特别适合用于上述含银膜或包含上述含银膜和一种以上铟氧化膜的多层膜的蚀刻，能够有效防止银(Ag)重新再吸附于基板而显著减少产生坏点不良、电短路等可能性，不损伤下部膜，并且对于蚀刻对象膜显示优异的蚀刻特性、蚀刻均匀性等。
此外，本发明的实施例提供导电图案形成方法。
以下，参照随附的附图，详细说明本发明。下面虽然提供本发明的优选实施例，但这些实施例仅例示本发明而不限制随附的权利要求范围，可以在本发明的范畴和技术思想范围内对实施例进行各种变更和修改，这对于本领域技术人员而言是显而易见的，当然这样的变形和修改也属于随附的权利要求范围。
图1和图2是用于示意性地说明实施例的导电图案形成方法的图。
参照图1，实施例的导电图案形成方法中，在基板100上形成包含含银膜210的导电膜200。
基板100作为用于形成导电图案等的基底基板，可以使用硅(Si)、玻璃(glass)或有机物材料。在使用硅基板的情况下，可以通过热氧化工序在其表面进一步形成绝缘层(未图示)。
导电膜200形成在基板100上，例如可以为用于形成包括显示元件的公共电极或反射电极、各种配线等在内的导电图案的金属膜。
导电膜200可以为包含含银膜210的单层膜或2层以上的多层膜。
含银膜210可以包含银或银合金。上述银合金可以包含：含有钕(Nd)、铜(Cu)、钯(Pd)、铌(Nb)、镍(Ni)、钼(Mo)、铬(Cr)、镁(Mg)、钨(W)、镤(Pa)、钛(Ti)或它们的两种以上的组合的金属与银(Ag)的合金；含有氮(N)、硅(Si)、碳(C)、氧(O)等掺杂元素掺杂于银而成的氮化银、硅化银、碳化银和/或氧化银的银化合物；或它们的两种以上的组合。
导电膜200例如除了上述上述含银膜210以外可以进一步包含一种以上的铟氧化膜，可以为如图1所示的铟氧化膜220/含银膜210等双层膜层叠结构、或铟氧化膜/含银膜/铟氧化膜等三层膜层叠结构，但并不限于此。
铟氧化膜220可以包含例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化铟镓锌(IGZO)或它们的两种以上的组合，但并不限于此。
参照图2，可以将导电膜200蚀刻而形成导电图案205。例如，可以将包含含银膜210和铟氧化膜220的导电膜200蚀刻而形成包含含有银的导电图案215和含有铟氧化物的导电图案225的导电图案205。
上述蚀刻使用实施例的金属膜蚀刻液组合物而实施。上述金属膜蚀刻液组合物的成分、组成等如上所述。
实施例的导电图案形成方法由于使用上述金属膜蚀刻液组合物，因此对于作为蚀刻对象膜的导电膜200的蚀刻特性和蚀刻均匀性优异，能够使经蚀刻的银对于相邻导电图案、焊盘部、各种配线的再吸附最少化而有效防止坏点不良、产生不必要的配线连接或产生电短路等。
由此，上述导电图案形成方法可以在例如液晶显示装置(Liquid CrystalDisplay device)、等离子体显示装置(Plasma Display Panel device)、电致发光显示装置(Electroluminescence Display device)、有机发光显示装置(Organic LightEmitting Diodes)等显示装置(Display device)、触摸屏面板等的各种电极、配线等的制造中优选使用。
图3是用于示意性地说明一实施例的导电图案形成方法的图。
根据一实施例，导电图案可以用作液晶显示装置、有机发光显示装置等显示装置中所包含的公共电极、反射电极或配线。
参照图3，可以在基板100上形成薄膜晶体管300。
薄膜晶体管300只要是本领域中一般使用的薄膜晶体管就没有特别限制，例如如图3所示，可以包含有源层310、栅电极330、源电极和漏电极351、352、用于将它们分别电绝缘的绝缘层320、340、360等而形成。
有源层310可以通过PVD、CVD、ALD等工序将半导体物质涂布在基板100上并图案化而形成、
有源层310可以包含连接后述的源电极351和漏电极352的沟道区域(未图示)。
作为可使用的半导体物质，例如可以举出本领域中一般使用的无机半导体、有机半导体、氧化物半导体等。它们可以单独或两种以上混合使用。
作为无机半导体的具体例，可以举出CdS、GaS、ZnS、CdSe、CaSe、ZnSe、CdTe、SiC、Si等。它们可以单独或两种以上混合使用。
作为有机半导体的具体例，可以包含聚噻吩及其衍生物、聚对苯乙烯撑(polyparaphenylenevinylene)及其衍生物、聚对苯撑(polyparaphenylene)及其衍生物、聚芴及其衍生物、聚噻吩乙烯撑(polythiophenevinylene)及其衍生物、聚噻吩-杂环芳香族共聚物及其衍生物；作为低分子，可以包含并五苯、并四苯、萘的低聚并苯(oligoacene)及它们的衍生物、α-6-噻吩、α-5-噻吩的低聚噻吩及它们的衍生物、含有或不含金属的酞菁及它们的衍生物、均苯四甲酸二酐或均苯四甲酰二亚胺及它们的衍生物、苝四甲酸二酐或苝四甲酰二亚胺及它们的衍生物。
作为氧化物半导体的具体例，可以包含选自镓(Ga)、铟(In)、锌(Zn)和锡(Sn)组中的一种以上元素和氧。例如，上述有源层可以举出ZnO、ZnGaO、ZnInO、GaInO、GaSnO、ZnSnO、InSnO、HfInZnO、ZnGaInO等，优选可以为GI-Z-O层[a(In2O3)b(Ga2O3)c(ZnO)层](a、b、c为分别满足a≥0、b≥0、c＞0的条件的实数)。
第一绝缘层320覆盖有源层310，保护有源层310的沟道。第一绝缘层320如后所述可以覆盖将与源电极251和漏电极252接触的区域除外的有源层整体，但并不一定限于此。第一绝缘层320还可以发挥防蚀刻层(etch stop layer)的作用。
用于形成第一绝缘层320的绝缘物质没有特别限定，可以使用本领域中的常规绝缘物质，例如可以举出氧化硅、氧化钽、氧化铝等。它们可以单独或两种以上混合使用。
栅电极330例如可以如图3所示那样形成在有源层310上，例如可以在有源层310与栅电极330之间形成第一绝缘层320而使它们电绝缘。
栅电极330例如可以通过在第一绝缘层320上形成导电性金属氧化物等导电性物质膜并将其蚀刻而形成。
例如，上述导电性物质膜可以为本领域中公知的铝系金属膜、钼系金属膜、银系金属膜或它们的层叠膜。
上述导电性物质膜可以利用本领域中公知的栅电极形成用蚀刻液组合物进行蚀刻。
第二绝缘层340覆盖栅电极330，可以由上述绝缘物质等形成而使栅电极330以及源电极和漏电极351、352电绝缘。
源电极351和漏电极352可以以与有源层310接触的方式形成。源电极351和漏电极352例如可以如下形成：在有源层310与源电极和漏电极351、352接触的部位所对应的部位使第一绝缘层320和第二绝缘层340形成接触孔后，在第一绝缘层320和第二绝缘层340上形成导电性物质膜并进行蚀刻。上述导电性物质膜可以为铝系金属膜、钼系、银系金属膜或它们的层叠膜。
第三绝缘层360可以为了使源电极和漏电极351、352与栅电极330等电绝缘而形成。第三绝缘层360可以由上述绝缘物质形成。
如图3所示，像素电极400以与薄膜晶体管300进行电连接的方式形成。例如，像素电极400可以连接于漏电极352而与薄膜晶体管300进行电连接。
像素电极400例如可以通过在第三绝缘层360形成接触孔后，形成导电性物质膜并将其蚀刻而与漏电极352连接。导电性物质膜可以为铝系金属膜、钼系、银系金属膜或它们的层叠膜。
显示层500形成在像素电极400上，例如可以为液晶显示装的液晶层或有机发光显示装置的发光层。
像素电极400可以以从第三绝缘层360至少露出一部分的方式形成，由此可以与显示层500接触或连接。
一实施例的导电图案形成方法可以在薄膜晶体管300上进一步形成像素限定膜(PDL)600。像素限定膜600限定发光区域，使像素电极400和后述的反射电极等的间隔变宽而防止电场集中的现象，防止像素电极400和上述反射电极等的短路。
为了使像素电极400与显示层500连接或接触，像素限定膜600可以包含使像素电极400的至少一部分露出于外部的开口部610而形成。例如开口部610可以为在像素限定膜600中将像素电极400与显示层500连接的部位图案化而形成的孔。
像素限定膜600可以由上述绝缘物质形成。
导电膜200形成在显示部500上，导电膜200可以利用上述金属膜蚀刻液组合物进行蚀刻而形成公共电极或反射电极、配线。例如，上述公共电极可以作为与像素电极400相对的电极发挥作用。例如，在像素电极400为阳极的情况下，上述相对电极可以为阴极。上述金属膜蚀刻液组合物由于不损伤下部膜，并且对于蚀刻对象膜显示优异的蚀刻特性而优选。
一实施例的导电图案形成方法中，可以如图3所示在基板100上进一步形成与导电膜200隔开预定距离的配线结构体700。例如，如图3所示有机发光显示装置可以区分为显示区域(I区域)和配线区域(II区域)，在I区域中，可以存在上述导电膜200、薄膜晶体管300、像素电极400、显示层500等，在II区域中可以与它们隔开预定距离而形成配线结构体700。
例如，配线结构体700可以为用于与本领域中公知的显示装置的其他构成电连接的结构体，可以包含第一配线710、第二配线720等，但并不限于此。例如配线结构体700可以为焊盘部。
实施例的导电图案形成方法由于能够通过与导电膜200被蚀刻后可能产生的金属离子或胶体态金属、例如银离子(Ag+)或胶体态银形成螯合物来防止再吸附于其他相邻导电图案、配线结构体、焊盘部等基板100上的不期望的位置，有效防止装置内形成不必要的连接或产生电短路，因此非常适合于显示装置的公共电极、反射电极或各种配线的形成。
图4是用于示意性地说明另一实施例的导电图案形成方法的图。
参照图4，上述导电图案可以以触摸屏面板的配线或电极的形式提供。例如如图4所示，上述触摸屏面板可以包含在基板100上配置的感应电极810、从感应电极810支出的配线820和连接于配线820的末端的焊盘电极(pad electrode)830。
触摸屏面板或基板100可以区分为图4中由虚线四边形表示的第一区域A和第二区域B。感应电极810可以排列于触摸屏面板的第一区域A，配线820和焊盘电极830可以配置于第二区域B。
第一区域A例如可以相当于检测触摸位置而生成位置信息的感应区域。第二区域B可以相当于触摸屏面板800的配线区域或路径区域。
一部分实施例中，感应电极810可以包含在基板100上排列的第一感应电极810a和第二感应电极810b。
第一感应电极810a例如可以将多边形形状的单元图案通过连接部沿着第一方向连接而延伸。由此，定义上述第一方向的第一感应线，多个上述第一感应线可以沿着第二方向排列。例如，上述第一方向和上述第二方向可以是指平行于基板100上表面且彼此垂直交叉的两个方向。
第二感应电极810b例如可以使彼此物理隔开的多边形形状的单元图案通过例如桥接电极彼此电连接而沿着上述第二方向延伸。例如，第二感应电极810b的上述单元图案可以沿着上述第二方向隔着第一感应电极810a的上述连接部而彼此相对排列。
通过第二感应电极810b，可以定义出与第一感应电极810a维持绝缘并且沿着上述第二方向延伸的第二感应线。多个上述第二感应线可以沿着上述第一方向排列。
一部分实施例中，感应电极810可以在基板100上形成导电膜并利用上述金属膜蚀刻液组合物将其蚀刻进行图案化而成。例如，上述导电膜可以为包含上述银或银合金的含银膜、或包含上述含银膜的2层以上多层膜。
具体而言，上述银合金可以包含：含有钕(Nd)、铜(Cu)、钯(Pd)、铌(Nb)、镍(Ni)、钼(Mo)、铬(Cr)、镁(Mg)、钨(W)、镤(Pa)、钛(Ti)或它们的两种以上的组合的金属与银(Ag)的合金；含有氮(N)、硅(Si)、碳(C)等掺杂元素掺杂于银而成的氮化银、硅化银、碳化银和/或氧化银的银化合物；或它们的两种以上的组合。
上述多层膜例如除了上述含银膜以外可以进一步包含一种以上的铟氧化膜，具体而言，可以包含铟氧化膜/含银膜等双层膜、或铟氧化膜/含银膜/铟氧化膜等三层膜层叠结构，但并不限于此。
上述铟氧化膜例如可以包含氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化铟镓锌(IGZO)或它们的两种以上的组合，但并不限于此。
上述导电膜可以被上述金属膜蚀刻液组合物蚀刻后形成感应电极810。上述金属膜蚀刻液组合物由于具有优异的蚀刻特性和蚀刻均匀性，且蚀刻时能够有效防止银等的金属离子再吸附，因此能够使产生坏点不良、电短路等的可能性最少化。
可以从各感应线支出配线820而排列在第二区域B上。一部分实施例中，配线820也可以与感应电极810同样地形成导电膜后利用实施例的金属膜蚀刻液进行蚀刻而形成。
配线820的末端部例如可以在基板100的周边部集合而与焊盘电极830连接。焊盘电极830可以在形成与感应电极810实质上相同的导电膜后利用上述金属膜蚀刻液组合物蚀刻而进行图案化而成。
该情况下，感应电极810、配线820和焊盘电极830可以在基板100上依次形成导电膜、例如包含含银膜的单层膜或多层膜后，使用实施例的金属膜蚀刻液组合物实质上通过一并蚀刻工序而同时形成。
以下，通过实施例更详细说明本发明。但是，下述实施例用于更具体说明本发明，本发明的范围不受下述实施例的限定。本领域技术人员可以在本发明的范围内适当修改、变更下述实施例。
实施例和比较例
按照下述表1所示的组成和含量，制造实施例和比较例的金属膜蚀刻液组合物。
[表1]
Figure BDA0001545235400000151
实验例
为了测试金属膜蚀刻液组合物的性能，准备如下基板：在基板上蒸镀有机绝缘膜，在其上分别以
Figure BDA0001545235400000161
的厚度蒸镀ITO/Ag/ITO三层膜而得的680mm X 880mm大小的基板。
之后，使用实施例和比较例的金属膜蚀刻液组合物，如下进行性能测试。
1.临界尺寸偏差(CD bias)测定
向喷射式蚀刻方式的实验设备(型号：ETCHER，K.C.Tech公司)内分别放入上述实施例和比较例的金属膜蚀刻液组合物，将温度设定为40℃并加热后，在温度达到40±0.1℃时，实施上述试片的蚀刻工序。总蚀刻时间设为100秒而实施。
具体而言，在上述三层膜上形成光致抗蚀剂图案，之后在上述光致抗蚀剂图案上部喷射上述蚀刻液组合物而形成使上述三层膜图案化后的配线。当达到100秒的蚀刻时间后，取出并用去离子水清洗，然后利用热风干燥装置进行干燥。清洗和干燥后，将基板切断，利用电子扫描显微镜(SEM；型号：SU-8010，日立公司制造)测定截面。关于临界尺寸偏差评价，测定蚀刻结束后与光致抗蚀剂图案接触的配线的上部宽度而进行评价，并将结果示于下述表2。评价基准如下。
上：与光致抗蚀剂接触的配线的宽度超过31μM且为34μM以下
中：与光致抗蚀剂接触的配线的宽度超过23μM且为31μM以下
下：与光致抗蚀剂接触的配线的宽度超过9μM且为23μM以下
不良：未被蚀刻或者与光致抗蚀剂接触的配线的宽度为9μM以下
2.银再吸附测定
向喷射式蚀刻方式的实验设备(型号：ETCHER，K.C.Tech公司)内分别放入上述实施例和比较例的金属膜蚀刻液组合物，将温度设定为40℃并加热后，在温度达到40±0.1℃时，实施上述试片的蚀刻工序。总蚀刻时间设为100秒而实施。
放入基板开始喷射，当达到100秒的蚀刻时间后，取出并用去离子水清洗，然后利用热风干燥装置进行干燥，并利用光致抗蚀剂剥离机(PR stripper)去除光致抗蚀剂。清洗和干燥后，利用电子扫描显微镜(SEM；型号：SU-8010，日立公司制造)，通过整面观察来对蚀刻后主要数据配线等露出不同金属的部分或者因弯曲现象而可能产生摩擦的特定部位吸附有经蚀刻的银(Ag)的现象进行分析，按照下述基准进行评价，并将其结果示于表2。
上：再吸附的银为10个以下
中：再吸附的银为11个以上20个以下
下：再吸附的银为21个以上40个以下
不良：再吸附的银为41个以上
[表2]
Figure BDA0001545235400000171
参照上述表2，作为本发明的金属膜蚀刻液组合物的实施例1～9与比较例相比被评价为临界尺寸偏差(CD bias)优异，银再吸附现象优异或良好。
然而，比较例在临界尺寸偏差、银再吸附评价中的一种以上评价中显示不良或不适宜。

Claims (11)

1.一种金属膜蚀刻液组合物，组合物总重量中，包含：
磷酸40～60重量％；
硝酸3～8重量％；
乙酸5～20重量％；
磷酸盐0.1～3重量％；
包含0.1～3重量％的三乙二醇和0.1～3重量％的含有多个磷酸基的化合物的防吸附剂；及
余量的水。
2.根据权利要求1所述的金属膜蚀刻液组合物，所述含有多个磷酸基的化合物包含选自由焦磷酸、多磷酸、1-羟基亚乙基-1,1-二膦酸及它们的盐组成的组中的至少一种。
3.根据权利要求1所述的金属膜蚀刻液组合物，所述磷酸盐包含选自由磷酸二氢钠、磷酸氢二钠、磷酸三钠、磷酸二氢钾、磷酸氢二钾、磷酸二氢铵、磷酸氢二铵、磷酸三铵组成的组中的至少一种。
4.根据权利要求1所述的金属膜蚀刻液组合物，所述金属膜为包含银或银合金的含银膜、或者包含所述含银膜的多层膜。
5.根据权利要求4所述的金属膜蚀刻液组合物，所述多层膜进一步包含铟氧化膜。
6.根据权利要求5所述的金属膜蚀刻液组合物，所述铟氧化膜包含选自由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)和氧化铟镓锌(IGZO)组成的组中的至少一种。
7.一种导电图案形成方法，其包括：
在基板上形成包含含银膜的导电膜的步骤；及
使用权利要求1～6中任一项所述的金属膜蚀刻液组合物蚀刻所述导电膜的步骤。
8.根据权利要求7所述的导电图案形成方法，所述导电膜进一步包含铟氧化膜。
9.根据权利要求7所述的导电图案形成方法，其进一步包括：
在所述基板上形成薄膜晶体管的步骤；
形成与所述薄膜晶体管电连接的像素电极的步骤；
在所述像素电极上形成显示层的步骤，
所述导电膜形成在所述显示层上。
10.根据权利要求9所述的导电图案形成方法，所述导电图案包括显示元件的公共电极或反射电极、或者配线。
11.根据权利要求7所述的导电图案形成方法，所述导电图案为触摸屏面板的配线或电极。
CN201810026960.3A 2017-03-28 2018-01-11 金属膜蚀刻液组合物及利用其的导电图案形成方法 Active CN108660458B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0039163 2017-03-28
KR1020170039163A KR102400258B1 (ko) 2017-03-28 2017-03-28 금속막 식각액 조성물 및 이를 이용한 도전 패턴 형성 방법

Publications (2)

Publication Number Publication Date
CN108660458A CN108660458A (zh) 2018-10-16
CN108660458B true CN108660458B (zh) 2021-06-29

Family

ID=63784841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810026960.3A Active CN108660458B (zh) 2017-03-28 2018-01-11 金属膜蚀刻液组合物及利用其的导电图案形成方法

Country Status (2)

Country Link
KR (1) KR102400258B1 (zh)
CN (1) CN108660458B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366040B (zh) * 2020-11-10 2022-06-07 安徽熙泰智能科技有限公司 一种侧壁保护工艺制备高精度银电极的方法
KR20220090174A (ko) * 2020-12-22 2022-06-29 주식회사 이엔에프테크놀로지 식각액 조성물

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003005115A1 (en) * 2001-07-06 2003-01-16 Samsung Electronics Co., Ltd. An etchant for a wire, a method for manufacturing the wire and a method for manufacturing a thin film transistor array panel including the method
KR100777701B1 (ko) * 2001-07-06 2007-11-21 삼성전자주식회사 배선의 제조 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
KR100579421B1 (ko) 2004-11-20 2006-05-12 테크노세미켐 주식회사 은 식각액 조성물
CN100510187C (zh) * 2005-11-17 2009-07-08 乐金显示有限公司 蚀刻金属层的组合物以及使用其形成金属图案的方法
KR101323458B1 (ko) * 2007-06-15 2013-10-29 동우 화인켐 주식회사 은 식각액 조성물
JP5767796B2 (ja) * 2010-09-28 2015-08-19 林純薬工業株式会社 エッチング液組成物およびエッチング方法
KR102002131B1 (ko) * 2012-08-03 2019-07-22 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법
KR102209680B1 (ko) * 2014-06-27 2021-01-29 동우 화인켐 주식회사 금속막의 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR102121805B1 (ko) * 2015-02-16 2020-06-11 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR20160108944A (ko) * 2015-03-09 2016-09-21 동우 화인켐 주식회사 은 함유 박막의 식각액 조성물 및 이를 이용한 표시 장치용 어레이 기판의 제조방법
CN105986270B (zh) * 2015-03-19 2019-08-16 东友精细化工有限公司 蚀刻剂组合物、液晶显示器阵列基板制作方法和阵列基板
KR102400311B1 (ko) * 2015-08-31 2022-05-20 동우 화인켐 주식회사 은 식각액 조성물 및 이를 이용한 표시 기판

Also Published As

Publication number Publication date
CN108660458A (zh) 2018-10-16
KR102400258B1 (ko) 2022-05-19
KR20180109428A (ko) 2018-10-08

Similar Documents

Publication Publication Date Title
TWI583776B (zh) 蝕刻劑組合物、金屬圖案的形成方法和陣列基板的製法
KR100812954B1 (ko) 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치
US20150295058A1 (en) Thin-film transistor and manufacturing method therefor
KR20160100591A (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
US20150318400A1 (en) Thin film transistor and manufacturing method therefor
TWI671433B (zh) 製造有機發光顯示裝置方法
CN102280467A (zh) 有机发光显示器及其制造方法
KR101926199B1 (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR20130139438A (ko) 박막 트랜지스터 기판
US9466655B2 (en) Display unit and electronic apparatus
JP2004282066A (ja) 薄膜トランジスタ及びこれを具備した平板表示素子
CN103003861B (zh) 显示装置以及显示装置的制造方法
CN108660458B (zh) 金属膜蚀刻液组合物及利用其的导电图案形成方法
KR102586421B1 (ko) 금속막 식각액 조성물 및 이를 이용한 도전 패턴 형성 방법
KR101472798B1 (ko) ＺｎＯ 계 박막 트랜지스터의 제조방법
TW201812102A (zh) 用於銀層的蝕刻溶液組合物、使用其製作金屬圖案的方法和製作顯示基板的方法
KR20140082186A (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
CN111041491B (zh) 蚀刻剂和用于使用该蚀刻剂制造显示装置的方法
KR101923546B1 (ko) 금속막 식각액 조성물 및 이를 이용한 도전 패턴 형성 방법
KR102457171B1 (ko) 금속막 식각액 조성물 및 이를 이용한 도전 패턴 형성 방법
KR102218937B1 (ko) 은 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
TW202030347A (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
CN114613815B (zh) 显示面板及其制作方法
KR100982314B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
KR20200054866A (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant