KR100777701B1 - 배선의 제조 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법 - Google Patents

배선의 제조 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법 Download PDF

Info

Publication number
KR100777701B1
KR100777701B1 KR1020010040310A KR20010040310A KR100777701B1 KR 100777701 B1 KR100777701 B1 KR 100777701B1 KR 1020010040310 A KR1020010040310 A KR 1020010040310A KR 20010040310 A KR20010040310 A KR 20010040310A KR 100777701 B1 KR100777701 B1 KR 100777701B1
Authority
KR
South Korea
Prior art keywords
gate
range
manufacturing
silver
thin film
Prior art date
Application number
KR1020010040310A
Other languages
English (en)
Other versions
KR20030004682A (ko
Inventor
박홍식
강성철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010040310A priority Critical patent/KR100777701B1/ko
Priority to CNB028166485A priority patent/CN100371809C/zh
Priority to PCT/KR2002/001260 priority patent/WO2003005115A1/en
Priority to JP2003511030A priority patent/JP4668533B2/ja
Priority to TW91115028A priority patent/TW572996B/zh
Priority to US10/190,164 priority patent/US6800564B2/en
Publication of KR20030004682A publication Critical patent/KR20030004682A/ko
Application granted granted Critical
Publication of KR100777701B1 publication Critical patent/KR100777701B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 박막 트랜지스터 기판의 제조 방법에서는, 우선 절연 기판 위에 게이트선, 게이트선과 연결되어 있는 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성한다. 이어, 게이트 절연막 및 반도체층을 차례로 형성하고, 게이트선과 교차하는 데이터선, 데이터선과 연결되어 있으며 게이트 전극에 인접하는 소스 전극, 게이트 전극에 대하여 소스 전극의 맞은 편에 위치하는 드레인 전극 및 데이터선과 연결되어 있는 데이터 배선을 형성한다. 이어, 보호막을 적층하고 보호막을 패터닝하여 적어도 드레인 전극을 드러내는 접촉 구멍을 형성하고, 보호막의 상부에 은 또는 은 합금을 이루어진 도전막을 적층하고, 인산, 질산, 초산 및 에틸렌글리콜을 포함하는 식각액을 이용하여 도전막을 패터닝하여 접촉 구멍을 통하여 드레인 전극과 연결되는 반사막을 형성한다.
식각액, 은, 은 합금, 에틸렌글리콜, 인산, 초산, 질산

Description

배선의 제조 방법 및 이를 이용한 박막 트랜지스터 기판의 제조 방법{a method for manufacturing a wire and a method for manufacturing a thin film transistor substrate including the same}
도 1은 본 발명의 실시예에 따른 배선의 제조 방법을 도시한 단면도이고,
도 2는 본 발명의 실시예에 따른 배선의 제조 방법에서 식각액의 성분 변화에 따른 은 합금 배선의 식각비를 나타낸 도표이고,
도 3은 본 발명의 실시예에 따른 배선의 제조 방법에서 식각액의 성분 변화에 따른 은 합금 배선의 테이퍼각(taper angel)을 나타낸 도표이고,
도 4는 본 발명의 실시예에 따른 배선의 제조 방법에서 식각액의 성분 변화에 따라 은 합금 배선 폭의 허용 범위(critical dimension)를 나타낸 도표이고,
도 5는 본 발명의 실시예에 따른 배선의 제조 방법에서 식각액의 성분 변화에 따라 은 합금 배선 폭의 허용 범위에 균일도를 나타낸 도표이고,
도 6은 본 발명의 실시예에 따른 배선의 제조 방법에서 배선 폭의 허용 범위를 측정한 위치를 도시한 도면이고,
도 7은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 통하여 완성된 반사형 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이고,
도 8은 도 7에서 VIII-VIII' 선을 따라 잘라 도시한 단면도이고,
도 9a, 10a, 11a 및 12a는 본 발명의 실시예에 따른 반투과형 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도이고,
도 9b는 도 9a에서 IXb-IXb' 선을 따라 절단한 단면도이고,
도 10b는 도 10a에서 Xb-Xb' 선을 따라 잘라 도시한 도면으로서 도 9b의 다음 단계를 도시한 단면도이고,
도 11b는 도 11a에서 XIb-XIb' 선을 따라 잘라 도시한 도면으로서 도 10b의 다음 단계를 도시한 단면도이고,
도 12b는 도 12a에서 XIIb-XIIb' 선을 따라 잘라 도시한 도면으로서 도 11b의 다음 단계를 도시한 단면도이고,
도 13 및 도 14는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에서 허용 범위를 측정하기 위해 형성한 박막의 모양을 도시한 평면도이고,
도 15는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에서 허용 범위를 측정한 결과를 나타낸 표이고,
도 16 내지 도 18은 본 발명의 실시예에 따른 제조 방법에서 시간이 경과함에 따라 인산, 질산, 초산의 함량 변화를 나타낸 그래프이고,
도 19은 Al-Nd의 알루미늄 합금과 은(Ag)과 Ag-Cu-Au 및 Ag-Pd-Cu의 은 합금에 대하여 파장의 변화에 따른 반사도의 변화를 나타낸 그래프이고,
도 20은 Ag-Pd-Cu의 은 합금에 대하여 스퍼터링 압력의 변화에 따른 저항의 변화를 나타낸 그래프이다.
본 발명은 배선의 제조 방법 및 이를 포함하는 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
일반적으로 반도체 장치 또는 표시 장치의 배선은 신호가 전달되는 수단으로 사용되므로 신호 지연을 억제하는 것이 요구된다.
신호 지연을 방지하는 방법으로는 저저항을 가지는 도전 물질을 이용하여 배선을 형성하는 것이 요구되며, 이러한 도전 물질로는 가장 낮은 비저항을 가지는 은(Ag)을 들 수 있다. 그러나, 은 또는 은 합금(Ag alloy)을 사용하는 경우에는 마스크를 이용하는 사진 공정으로 패터닝하기가 어렵다는 단점을 가지고 있다.
한편, 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되어 있는 것이 일반적이다.
이러한 액정 표시 장치는 특정 광원인 백라이트(backlight)에 의해 발광된 빛을 투명한 도전 물질의 화소 전극인 투과막에 투과시켜 화상을 표시하는 투과형 모드와 자연광을 포함하는 외부광을 반사율을 가지는 도전 물질의 화소 전극인 반사막에 반사시켜 화상을 표시하는 반사형 모드로 나눌 수 있다.
반사형 모드의 액정 표시 장치는 특정 광원을 사용하지 않기 때문에 소비 전력이 작은 반면 반사막을 통하여 나오는 빛만을 통하여 화상을 표시하기 때문에 화질이 떨어지는 단점이 있다. 이러한 단점을 극복하기 위하여 반사막은 높은 반사도를 가지는 은 또는 은 합금 또는 알루미늄 또는 알루미늄 합금 등을 사용하는 것이 바람직하다.
하지만, 은 또는 은 합금은 알루미늄 또는 알루미늄 합금보다 15% 정도의 높은 반사율을 가지고 있으며, 시인성 향상 등의 효과를 가지고 있으나, 통상적인 사진 식각을 통하여 패터닝하기가 어렵다는 단점을 가지고 있어 반사막으로 사용하지 못하고 있는 실정이다.
본 발명의 목적은 양호하게 패터닝할 수 있는 배선을 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 반사막을 양호하게 패터닝할 수 있는 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다.
본 발명에 따른 배선의 제조 방법 및 이를 포함하는 박막 트랜지스터 기판의 제조 방법에서는 은 또는 은 합금으로 이루어진 도전막을 인산, 질산, 초산 및 에틸렌글리콜을 포함하는 식각액을 이용하여 패터닝한다.
이때, 식각액은 10-30% 범위의 인산, 5-15% 범위의 질산, 10-30% 범위의 초산 및 1-10% 범위의 에틸렌글리콜을 포함하는 것이 바람직하며, 은 합금은 은을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd 또는 Sm 등의 합금용 도전 물질을 포함하며, 상기 합금용 도전 물질을 하나 또는 둘 포함하여 2원계 또는 3원계로 이루어질 수 있다.
이라한 배선의 제조 방법은 박막 트랜지스터 기판의 제조 방법에 적용할 수 있다.
본 발명에 따른 박막 트랜지스터 기판의 제조 방법에서는, 우선, 절연 기판 위에 게이트선, 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성한다. 이어, 게이트 절연막 및 반도체층을 차례로 적층하고, 게이트선과 교차하는 데이터선, 데이터선과 연결되어 있으며 게이트 전극에 인접하는 소스 전극 및 게이트 전극에 대하여 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성한다. 이어, 보호막을 적층하고 패터닝하여 적어도 드레인 전극을 드러내는 제1 접촉 구멍을 형성하고 보호막의 상부에 은 또는 은 합금의 도전막을 적층하고, 질산, 초산, 인산 및 에틸렌글리콜을 포함하는 식각액을 이용하여 도전막을 패터닝하여 제1 접촉 구멍을 통하여 드레인 전극과 연결되는 반사막을 형성한다.
이때, 도전막은 1,000-3,000Å 범위 또는 300-600Å 범위의 두께로 형성할 수 있으며, 보호막은 감광성 유기 물질로 형성하는 것이 바람직하다.
여기서, 게이트 배선은 외부로부터 주사 신호를 전달받아 게이트선으로 전달하는 게이트 패드를 더 포함하며, 데이터 배선은 외부로부터 영상 신호를 전달받을 데이터선으로 전달하는 데이터 패드를 더 포함하며, 보호막은 데이터 패드 및 게이트 절연막과 함께 게이트 패드를 드러내는 제2 및 제3 접촉 구멍을 가지며,
반사막과 동일한 층에 제2 및 제3 접촉 구멍을 통하여 게이트 패드 및 데이터 패드와 전기적으로 연결되는 보조 게이트 패드와 보조 데이터 패드를 더 형성할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 배선의 제조 방법과 이를 포함하는 박막 트랜지스터 기판의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 배선의 제조 방법을 도시한 단면도이다.
반도체 장치, 특히 표시 장치의 배선은 도 1에서 보는 바와 같이 가장 낮은 비저항을 가지는 은 또는 은 합금의 도전 물질을 포함하는 배선용 박막을 기판(100)의 상부에 적층하고 감광막 패턴(500)을 식각 마스크로 이용하여 식각 공정으로 패터닝하여 배선(800)을 형성한다.
그런데 반도체 제조 공정에서 은 또는 은 합금으로 이루어진 배선(800)을 양호하게 패터닝하기 위해서는 식각비는 50Å/sec 이하이고, 이후에 형성되는 다른 막의 프로파일(profile)을 고려하여 측면의 테이퍼 각(taper angle, θ)은 90° 이 하이고, 감광막 패턴(500)과 비교하여 감소하는 배선(800) 폭의 허용 범위(critical dimension, 2×d)는 1.0 ㎛ 이하이고, 이러한 허용 범위의 균일도는 5% 이내이고, 잔류물은 남지 않는 것이 바람직하다. 이를 위해 본 발명에 따른 배선의 제조 방법에서는 배선(800)은 습식 식각으로 패터닝하며, 10-30% 범위의 인산, 5-15% 범위의 질산, 10-30% 범위의 초산 및 1-10% 범위의 에틸렌글리콜과 15-75% 범위의 초순수를 포함하는 식각액을 이용하여 배선(800)을 패터닝한다. 은 합금인 경우에는 은(Ag)을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd 또는 Sm 등의 합금용 도전 물질을 포함한다. 이때, 합금용 도전 물질을 하나 또는 둘 포함할 수 있어 은 합금은 2원계 또는 3원계 합금으로 이루어질 수 있다. Ag-Pd-Cu의 은 합금을 1,500Å의 두께로 적층하고 패터닝한 결과, 식각비는 15-20Å/sec 정도, 테이퍼 각(θ)은 30-80° 정도, 허용 범위는 0.1-1.0㎛ 정도, 허용 범위의 균일도는 1-4% 정도로 각각 양호하게 측정되었으며, 잔류물은 남지 않았다. 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 배선의 제조 방법에서 식각액의 성분 변화에 따른 은 합금 배선의 식각비를 나타낸 도표이고, 도 3은 본 발명의 실시예에 따른 배선의 제조 방법에서 식각액의 성분 변화에 따른 은 합금 배선의 테이퍼각(taper angel)을 나타낸 도표이고, 도 4는 본 발명의 실시예에 따른 배선의 제조 방법에서 식각액의 성분 변화에 따라 은 합금 배선 폭의 허용 범위(critical dimension)를 나타낸 도표이고, 도 5는 본 발명의 실시예에 따른 배 선의 제조 방법에서 식각액의 성분 변화에 따라 은 합금 배선 폭의 허용 범위에 균일도를 나타낸 도표이고, 도 6은 본 발명의 실시예에 따른 배선의 제조 방법에서 배선 폭의 허용 범위를 측정한 위치를 도시한 도면이다.
여기서, 초기에는 10% 정도의 인산, 11% 정도의 질산, 30% 정도의 초산 및 3% 정도의 에틸렌글리콜을 포함하는 식각액을 이용하여 10회를 통하여 은 합금 배선의 식각비, 테이퍼각, 폭의 허용 범위(critical dimension)를 각각 측정하였으며, 다음에는 3-60%의 범위에서 인산 성분을 변화시키고, 1-20%의 범위에서 질산을 변화시키고, 3-60%의 범위에서 초산을 변화시키고, 0.1-20%의 범위에서 에틸렌글리콜을 변화시키면서 은 합금 배선의 식각비, 테이퍼각, 폭의 허용 범위를 각각 측정하였다. 도 2 내지 도 4에서 X는 인산, 질산 초산 및 에틸렌글리콜 성분을 각각 변수로 나타낸 것이다. 또한, 균일도는 300mm×400mm 정도의 크기를 가지는 기판 상부에 Ag-Pd-Cu 은 합금의 박막을 적층하고 2.04" 반사막을 형성하기 위해 10% 정도의 인산, 11% 정도의 질산, 30% 정도의 초산 및 3% 정도의 에틸렌글리콜을 포함하는 식각액을 이용하여 패터닝한 다음 도 6에서 보는 바와 같이 9곶은 측정 위치에서 각각 4회씩 허용 범위를 측정하였다.
도 2에 굵은 선으로 표시한 바와 같이, 10% 정도의 인산, 11% 정도의 질산, 30% 정도의 초산 및 3% 정도의 에틸렌글리콜을 포함하는 식각액을 이용하여 은 합금 배선의 식각하였을 때 17.6-18.4 Å/sec 정도로 식각비가 양호하게 측정되었으며, 10-30%의 범위에서 인산, 5-15%의 범위에서 질산, 10-30%의 범위에서 초산 및 1-10%의 범위에서 에틸렌글리콜을 변화시켰을 때에 각각 식각비는 14.9-20.3 Å/sec 범위에서 식각비가 양호하게 측정되었다.
도 3에 굵은 선으로 표시한 바와 같이, 10% 정도의 인산, 11% 정도의 질산, 30% 정도의 초산 및 3% 정도의 에틸렌글리콜을 포함하는 식각액을 이용하여 은 합금 배선의 식각하였을 때 45-79 ° 정도로 테이퍼각이 양호하게 측정되었으며, 10-30%의 범위에서 인산, 5-15%의 범위에서 질산, 10-30%의 범위에서 초산 및 1-10%의 범위에서 에틸렌글리콜을 변화시켰을 때에 각각 식각비는 31-63 °범위에서 테이퍼각이 양호하게 측정되었다.
도 4에 굵은 선으로 표시한 바와 같이, 10% 정도의 인산, 11% 정도의 질산, 30% 정도의 초산 및 3% 정도의 에틸렌글리콜을 포함하는 식각액을 이용하여 은 합금 배선의 식각하였을 때 허용 범위는 0.9-1.0 ㎛ 정도의 범위용 식각비가 양호하게 측정되었으며, 10-30%의 범위에서 인산, 5-15%의 범위에서 질산, 10-30%의 범위에서 초산 및 1-10%의 범위에서 에틸렌글리콜을 변화시켰을 때에 각각 허용 범위는 0.3-1.0 ㎛ 범위에서 식각비가 양호하게 측정되었다.
또한, 도 5 및 도 6에서 보는 바와 같이, 9곶에서 허용 범위를 측정하고 균일도를 계산한 결과 1.65-2.15% 정도로 균일도가 양호하게 나타났다.
한편, 인산, 질산 및 초산만을 포함하는 알루미늄 식각액을 이용하여 은 합금 박막을 패터닝한 결과 식각비가 500Å/sec 정도로 너무 높게 측정되어 패터닝을 조절할 수 없었으며, 부분적으로 식각이 불균일하게 진행되어, 알루미늄 식각액으로는 은 합금의 박막을 패터닝하기 어려웠다.
이러한 본 발명의 실시예에 따른 배선의 제조 방법은 반사형 액정 표시 장치 에 사용되는 박막 트랜지스터 기판의 제조 방법에 적용할 수 있다.
먼저, 도 7 및 도 8을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치의 구조에 대하여 상세히 설명한다.
도 7은 본 발명의 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 8은 도 7에 도시한 박막 트랜지스터 기판을 VIII-VIII' 선을 따라 잘라 도시한 단면도이다.
절연 기판(10) 위에 저저항을 가지는 은 또는 은 합금 또는 알루미늄 또는 알루미늄 합금으로 이루어진 단일막 또는 이를 포함하는 다층막으로 이루어져 있는 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다. 또한, 게이트 배선은 이후에 형성되는 반사막(82)과 중첩되어 그리고, 게이트 배선은 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가 받는 유지 전극을 더 포함할 수 있으며, 이러한 유지 전극은 후술할 반사막(82)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이룬다.
기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항 접촉층(55, 56)이 각각 형성되어 있다.
저항 접촉층(55, 56) 및 게이트 절연막(30) 위에는 알루미늄 또는 은과 같은 저저항의 도전 물질로 이루어진 도전막을 포함하는 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소 영역을 정의하는 데이터선(62), 데이터선(62)에 연결되어 저항 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다.
데이터 배선(62, 65, 66, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 평탄화 특성이 우수하며 감광성을 가지는 유기 물질로 이루어진 보호막(70)이 형성되어 있다. 이때, 보호막(70)의 표면은 이후에 형성되는 반사막(82)의 반사 효율을 극대화하기 위해 요철 패턴을 가진다. 여기서, 보호막(70)은 질화 규소로 이루어진 절연막을 더 포함할 수 있다.
보호막(70)에는 드레인 전극(66) 및 데이터 패드(68)를 각각 드러내는 접촉 구멍(76, 78)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)이 형성되어 있다.
보호막(70) 상부에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있으며 화소 영역에 위치하며 은 또는 은 합금으로 이루어진 반사막(82)이 형성되어 있다. 이때, 반사막(82)이 은 합금인 경우에는 은(Ag)을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd 또는 Sm 등의 합금용 도전 물질을 포함한다. 이때, 합금용 도전 물질을 하나 또는 둘 포함할 수 있어 은 합금은 2원계 또는 3원계 합금으로 이루어질 수 있다. 또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(68)와 연결되어 있는 보조 게이트 패드(84) 및 보조 데이터 패드(88)가 형성되어 있다. 여기서, 보조 게이트 및 데이터 패드(84, 88)는 게이트 및 데이터 패드(24, 68)를 보호하기 위한 것이며, 필수적인 것은 아니다.
그러면, 도 9a 내지 도 12b 및 도 7 및 도 8을 참조하여 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 구체적으로 설명하기로 한다.
먼저, 도 9a 및 도 9b에 도시한 바와 같이, 유리 기판(10) 상부에 저저항의 도전 물질을 적층하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(22), 게이트 전극(26) 및 게이트 패드(24)를 포함하는 가로 방향의 게이트 배선을 형성한다.
다음, 도 10a 및 도 10b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층(50)의 삼층막을 연속하여 적층하고 마스크를 이용한 패터닝 공정으로 반도체층(40)과 도핑된 비정질 규소층(50)을 패터닝하여 게이트 전극(24)과 마주하는 게이트 절연막(30) 상부에 반도체층(40)과 저항 접촉층(50)을 형성한다.
다음, 도 11a 내지 도 11b에 도시한 바와 같이, 데이터 배선용 도전막을 적층한 후, 마스크를 이용한 사진 공정으로 패터닝하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)은 한쪽 끝에 연결되어 있는 데이터 패드(68) 및 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선을 형성한다.
이어, 데이터 배선(62, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층 패턴(50)을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(55, 56) 사이의 반도체층 패턴(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, 도 12a 및 12b에서 보는 바와 같이, 평탄화 특성이 우수하며 감광성을 가지는 유기 물질을 기판(10)의 상부에 코팅(coating)하여 보호막(70)을 형성한다. 이어, 마스크를 이용한 사진 공정으로 게이트 절연막(30)과 함께 패터닝하여, 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 드러내는 접촉 구멍(74, 76, 78)을 형성하는 동시에, 보호막(70)의 상부에 요철 패턴을 형성한다.
다음, 도 7 및 도 8에서 보는 바와 같이, 반사율을 가지는 은 또는 은 합금을 1,000-3000Å, 더욱 바람직하게는 1,500Å 정도의 두께로 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되는 반사막(82)과 접촉 구멍(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)를 각각 형성한다. 이때, 앞에서 설명한 바와 같이, 패터닝 공정은 습식 식각으로 진행하며, 10-30% 범위의 인산, 5-15% 범위의 질산, 10-30% 범위의 초산 및 1-10% 범위의 에틸렌글리콜을 포함하는 식각액을 사용하였다. 여기서, 은 합금은 Ag-Pd-Cu의 은합금을 1,500Å의 두께로 적층하고 초산, 질산, 인산 및 에틸렌글리콜을 포함하는 식각액을 이용하여 습식 식각을 상온에서 30-90sec 범위의 시간 동안 진행하였다. 이러한 공정을 통하여 완성된 박막 트랜지스터 기판은 2.04" 또는 3.5"의 반사형 모드의 액정 표시 장치에 적용하기 위한 것이었으며, 300mm×400mm의 크기를 가지는 기판으로 진행하였다. 이때에도, 식각비는 15-20Å/sec 정도, 테이퍼 각(θ)은 30-80° 정도, 허용 범위(d)는 0.1-0.5㎛ 정도, 허용 범위(d)의 균일성은 1-4% 정도로 각각 양호하게 측정되었으며, 잔류물은 남지 않았다. 여기서, 은 또는 은 합금의 반사막(82)을 300-600Å 정도의 범위로 형성하는 경우에 반사막(82)은 반사율과 투과율을 함께 가지게 되어 반사형 모드와 투과형 모드를 함께 이용하여 화상을 표시하는 반투과형 액정 표시 장치에 적용할 수 있다.
이러한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서 허용 범위를 측정하기 위해 기판(10)의 상부에 막대 모양의 박막을 형성하거나 십자 모양의 간격을 가지는 박막을 형성하였다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
도 13 및 도 14는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방 법에서 허용 범위를 측정하기 위해 형성한 박막의 모양을 도시한 평면도이고, 도 15는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에서 허용 범위를 측정한 결과를 나타낸 표이다. 여기서, 허용 범위를 측정한 위치는 도 5에 도시한 바와 동일하다.
도 13 및 도 14에서 보는 바와 같이, 본 발명의 실시예에 따른 제조 방법에서 박막(800)은 막대 모양으로 형성하여 박막(800)의 폭(d1)을 측정하였고, 박막(800)의 간격이 십자 모양이 되도록 박막(800)을 형성하여 수평 및 수직 방향에서 박막(800)의 간격(d2, d3)을 측정하였다.
도 15에서 보는 바와 같이, 박막(800)의 폭(d1)은 8.5-9.5㎛ 범위에서 양호하게 측정되었으며, 수평 및 수직 방향에서 박막(800) 사이의 간격(d2, d3) 또한 4.5-5.5㎛ 범위에서 양호하게 측정되었다.
다음은, 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 공정에서 시간이 경과함에 따라 변화하는 식각액의 성분의 함량 변화에 대하여 구체적으로 설명하기로 한다.
도 16 내지 도 18은 본 발명의 실시예에 따른 제조 방법에서 시간이 경과함에 따라 인산, 질산, 초산의 함량 변화를 나타낸 그래프이다. 이때, 은 합금(AgPdCu alloy)을 사용하였으며, 1500Å 정도의 두께로 적층하였다.
도 16 내지 도 18에서 보는 바와 같이, 인산 및 질산의 함량은 습식 식각이 진행되면서 시간이 경과함에 따라 증가하는 것으로 나타났으며, 초산의 함량은 감소하는 것으로 나타났다.
다음은 은 또는 은 합금으로 이루어진 반사막의 반사도 및 저항에 대해서 도면을 참조하여 구체적으로 설명하기로 한다.
도 19는 Al-Nd의 알루미늄 합금과 은(Ag)과 Ag-Cu-Au 및 Ag-Pd-Cu의 은 합금에 대하여 파장의 변화에 따른 반사도의 변화를 나타낸 그래프이다. 도 20은 Ag-Pd-Cu의 은 합금에 대하여 스퍼터링 압력의 변화에 따른 저항의 변화를 나타낸 그래프이다. 도 20에서 50℃ 및 150℃는 적층 온도이다.
도 19에서 보는 바와 같이, 알루미늄 합금의 반사막보다 은 또는 은 합금의 반사막에서의 반사도가 약 15% 정도 높은 것으로 나타났다.
또한, 도 20에서 보는 바와 같이, Ag-Pd-Cu 은 합금의 저항은 2.02-3.51μΩ㎝ 범위로 측정되었으며, 적층 온도가 50℃인 경우보다 150℃인 경우에 저항은 낮게 측정되었다. 통상적으로 알루미늄 합금의 반사막 저항은 5μΩ㎝인 것과 비교하여 은 합금의 반사막 저항은 평균 2.5μΩ㎝인 것으로 나타나, 은 합금을 이용하여 반사막을 형성함으로써 저항을 50% 정도 크게 낮출 수 있다.
이와 같이, 본 발명에서는 인산, 질산, 초산 및 에틸렌글리콜을 포함하는 식각액을 이용하여 은 또는 은 합금의 도전막 패터닝함으로써 양호한 식각비, 테이퍼각 및 균일도를 가지는 박막을 얻을 수 있으며, 낮은 저항과 높은 반사율을 가지는 반사막을 얻을 수 있다.

Claims (10)

  1. 은 또는 은 합금으로 이루어진 도전막을 적층하는 단계,
    질산, 초산, 인산 및 에틸렌글리콜을 포함하는 식각액을 이용하여 상기 도전막을 패터닝하는 단계
    를 포함하는 배선의 제조 방법.
  2. 제1항에서,
    상기 식각액은 10-30% 범위의 인산, 5-15% 범위의 질산, 10-30% 범위의 초산 및 1-10% 범위의 에틸렌글리콜을 포함하는 배선의 제조 방법.
  3. 제1항에서,
    상기 은 합금은 은을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd 또는 Sm 중 적어도 어느 하나의 합금용 도전 물질을 포함하며, 상기 합금용 도전 물질을 하나 또는 둘 포함하여 2원계 또는 3원계로 이루어진 배선의 제조 방법.
  4. 절연 기판 위에 게이트선, 상기 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    게이트 절연막을 적층하는 단계,
    반도체층을 형성하는 단계,
    상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    보호막을 적층하는 단계,
    상기 보호막을 패터닝하여 적어도 상기 드레인 전극을 드러내는 제1 접촉 구멍을 형성하는 단계,
    상기 보호막의 상부에 은 또는 은 합금의 도전막을 적층하는 단계,
    질산, 초산, 인산 및 에틸렌글리콜을 포함하는 식각액을 이용하여 상기 도전막을 패터닝하여 상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 반사막을 형성하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  5. 제4항에서,
    상기 식각액은 10-30% 범위의 인산, 5-15% 범위의 질산, 10-30% 범위의 초산 및 1-10% 범위의 에틸렌글리콜을 포함하는 배선의 제조 방법.
  6. 제4항에서,
    상기 은 합금은 은을 기본 물질로 하고, 원자 백분율 0.01∼20 atomic% 미만의 Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, Nd 또는 Sm 중 적어도 어느 하나의 합금용 도전 물질을 포함하며, 상기 합금용 도전 물질을 하나 또는 둘 포함하여 2원계 또는 3원계로 이루어진 박막 트랜지스터 기판의 제조 방법.
  7. 제4항에서,
    상기 도전막은 1,000-3,000Å 범위의 두께로 형성하는 박막 트랜지스터 기판의 제조 방법.
  8. 제4항에서,
    상기 도전막은 300-600Å 범위의 두께로 형성하는 박막 트랜지스터 기판의 제조 방법.
  9. 제4항에서,
    상기 보호막은 감광성 유기 물질로 형성하는 박막 트랜지스터 기판의 제조 방법.
  10. 제4항에서,
    상기 게이트 배선은 외부로부터 주사 신호를 전달받아 상기 게이트선으로 전달하는 게이트 패드를 더 포함하며,
    상기 데이터 배선은 외부로부터 영상 신호를 전달받을 상기 데이터선으로 전달하는 데이터 패드를 더 포함하며,
    상기 보호막은 상기 데이터 패드 및 상기 게이트 절연막과 함께 상기 게이트 패드를 드러내는 제2 및 제3 접촉 구멍을 가지며,
    상기 반사막과 동일한 층에 상기 제2 및 제3 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드와 전기적으로 연결되는 보조 게이트 패드와 보조 데이터 패드를 더 형성하는 박막 트랜지스터 기판의 제조 방법.
KR1020010040310A 2001-07-06 2001-07-06 배선의 제조 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법 KR100777701B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020010040310A KR100777701B1 (ko) 2001-07-06 2001-07-06 배선의 제조 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
CNB028166485A CN100371809C (zh) 2001-07-06 2002-07-03 用于线路的蚀刻液、制造线路的方法和包括此方法的制造薄膜晶体管阵列板的方法
PCT/KR2002/001260 WO2003005115A1 (en) 2001-07-06 2002-07-03 An etchant for a wire, a method for manufacturing the wire and a method for manufacturing a thin film transistor array panel including the method
JP2003511030A JP4668533B2 (ja) 2001-07-06 2002-07-03 配線用エッチング液とこれを利用した配線の製造方法及びこれを含む薄膜トランジスタ基板の製造方法
TW91115028A TW572996B (en) 2001-07-06 2002-07-05 An etchant for a wire, a method for manufacturing the wire and a method for manufacturing a thin film transistor array panel including the method
US10/190,164 US6800564B2 (en) 2001-07-06 2002-07-05 Etching solution for signal wire and method of fabricating thin film transistor array panel with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010040310A KR100777701B1 (ko) 2001-07-06 2001-07-06 배선의 제조 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법

Publications (2)

Publication Number Publication Date
KR20030004682A KR20030004682A (ko) 2003-01-15
KR100777701B1 true KR100777701B1 (ko) 2007-11-21

Family

ID=27713681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010040310A KR100777701B1 (ko) 2001-07-06 2001-07-06 배선의 제조 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법

Country Status (1)

Country Link
KR (1) KR100777701B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030053828A (ko) * 2001-12-24 2003-07-02 주식회사 와이비엠시사닷컴 컴퓨터를 이용한 마우스 모의 시험방법
KR100859512B1 (ko) * 2002-04-25 2008-09-22 삼성전자주식회사 배선 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터어레이 기판 및 그의 제조 방법
KR100968806B1 (ko) * 2008-08-22 2010-07-08 주식회사 진성통상 발포수지 압출 성형기의 수지변형 방지장치
KR102323848B1 (ko) * 2014-09-30 2021-11-09 동우 화인켐 주식회사 은 나노 와이어의 식각액 조성물
KR102400258B1 (ko) * 2017-03-28 2022-05-19 동우 화인켐 주식회사 금속막 식각액 조성물 및 이를 이용한 도전 패턴 형성 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275829A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
KR19990074547A (ko) * 1998-03-12 1999-10-05 윤종용 인듐 틴 옥사이드용 식각액 및 이를 이용한액정 표시 장치의제조 방법
KR100269013B1 (ko) * 1995-11-15 2000-11-01 이노우에 노리유끼 웨이퍼 처리액 및 그 제조방법
JP2001059191A (ja) * 1999-06-18 2001-03-06 Furontekku:Kk エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275829A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
KR100269013B1 (ko) * 1995-11-15 2000-11-01 이노우에 노리유끼 웨이퍼 처리액 및 그 제조방법
KR19990074547A (ko) * 1998-03-12 1999-10-05 윤종용 인듐 틴 옥사이드용 식각액 및 이를 이용한액정 표시 장치의제조 방법
JP2001059191A (ja) * 1999-06-18 2001-03-06 Furontekku:Kk エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器

Also Published As

Publication number Publication date
KR20030004682A (ko) 2003-01-15

Similar Documents

Publication Publication Date Title
KR100853216B1 (ko) 배선용 식각액, 이를 이용한 배선의 제조 방법, 그 배선을포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR101282397B1 (ko) 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
US8173492B2 (en) Method of manufacturing thin film transistor substrate
JP4668533B2 (ja) 配線用エッチング液とこれを利用した配線の製造方法及びこれを含む薄膜トランジスタ基板の製造方法
KR101168728B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR100476622B1 (ko) 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법
KR101168729B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
US7833813B2 (en) Thin film transistor array panel and method of manufacturing the same
JP2005340197A (ja) 有機電界発光表示素子及びその製造方法
KR100777701B1 (ko) 배선의 제조 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
JPH10209463A (ja) 表示装置の配線形成方法、表示装置の製造方法、および表示装置
KR100848109B1 (ko) 배선용 식각액, 이를 이용한 배선의 제조 방법 및 이를포함하는 박막 트랜지스터 어레이 기판의 제조 방법
KR20020080559A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100472175B1 (ko) 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법
KR100471773B1 (ko) 몰리브덴또는몰리브덴합금을이용한배선의제조방법및이를이용한박막트랜지스터의제조방법
KR100878265B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR19990025891A (ko) 금속막과 그 위에 절연층을 포함하는 반도체 장치의 제조 방법
KR100508036B1 (ko) 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법
KR100695301B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100870019B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100552289B1 (ko) 반사형액정표시장치및그제조방법
KR100670051B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100709707B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100796745B1 (ko) 배선 및 그 형성 방법과 배선을 포함하는 박막 트랜지스터기판 및 그 제조 방법
KR20010070111A (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 13