KR19990025891A - 금속막과 그 위에 절연층을 포함하는 반도체 장치의 제조 방법 - Google Patents

금속막과 그 위에 절연층을 포함하는 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR19990025891A
KR19990025891A KR1019970047731A KR19970047731A KR19990025891A KR 19990025891 A KR19990025891 A KR 19990025891A KR 1019970047731 A KR1019970047731 A KR 1019970047731A KR 19970047731 A KR19970047731 A KR 19970047731A KR 19990025891 A KR19990025891 A KR 19990025891A
Authority
KR
South Korea
Prior art keywords
film
molybdenum
etching
metal
gas
Prior art date
Application number
KR1019970047731A
Other languages
English (en)
Other versions
KR100477141B1 (ko
Inventor
김장수
홍문표
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970047731A priority Critical patent/KR100477141B1/ko
Priority to TW087101249A priority patent/TW400556B/zh
Priority to US09/031,486 priority patent/US6337520B1/en
Priority to JP04599898A priority patent/JP4272272B2/ja
Publication of KR19990025891A publication Critical patent/KR19990025891A/ko
Priority to US09/492,830 priority patent/US6380098B1/en
Priority to US09/962,210 priority patent/US6582982B2/en
Priority to US10/035,245 priority patent/US6486494B2/en
Priority to US10/190,494 priority patent/US6570182B2/en
Priority to US10/389,778 priority patent/US6686606B2/en
Priority to US10/732,480 priority patent/US6946681B2/en
Application granted granted Critical
Publication of KR100477141B1 publication Critical patent/KR100477141B1/ko
Priority to JP2007277980A priority patent/JP4903667B2/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

크롬, 몰리브덴 또는 몰리브덴 합금의 단일막 또는 이들의 조합으로 이루어진 이중막을 이용하여 액정 표시 장치의 게이트 배선, 게이트 전극, 게이트 패드의 게이트 패턴과 데이터 배선, 데이터 패드 및 소스/드레인 전극의 데이터 패턴을 형성한다. 이때, 게이트 전극, 드레인 전극 및 데이터 패드 상부에 포토 레지스트를 마스크로 하여 접촉 구멍을 동시에 형성한다. 보호막만이 형성되어 있는 부분과 보호막/게이트 절연층이 형성되어 있는 부분을 동시에 건식 식각할 때 다음 세가지 방법이 적용된다. 첫째로 O2+CF4가스만으로 몰리브덴-텅스텐 합금막을 노출시키는 1단계 식각 방법, 둘째로 SF6+HCl 조건으로 부분 식각을 실시한 후 나머지 부분을 O2+CF4로 마무리하는 2단계 식각 방법, 마지막으로 SF6+HCl 또는 O2+CF4가스로 부분 식각한 후 4불화탄소(CF4)와 수소(H2) 또는 염화수소(HCl)의 가스를 이용하여 플라스마 상태에서 폴리머를 형성한 다음 O2+CF4가스로 마무리하는 3단계 건식 식각 방법이 있다. 이때, SF6+HCl 가스는 몰리브덴-텅스텐 합금막과 보호막에 대한 식각 프로파일을 좋게 하며, O2+CF4가스는 몰리브덴-텅스텐 합금막에 대한 식각비가 매우 작기 때문에 몰리브덴-텅스텐 합금막이 식각되는 것을 방지하며, 고분자막은 측면부로 식각되는 것을 방지한다. 여기서, 몰리브덴 텅스텐 합금막의 식각을 최소화하기 위해서 CF4와 O2의 비율은 10:4 이하로 하는 것이 적합하다.

Description

금속막과 그 위에 절연층을 포함하는 반도체 장치의 제조 방법
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 금속막과 그 위에 절연층을 포함하는 반도체 장치의 제조 방법에 관한 것이다.
일반적으로 반도체 장치의 배선은 신호가 전달되는 수단으로 사용되므로 신호 지연 및 단선을 억제하는 것이 요구된다.
단선을 방지하는 방법으로는 배선을 다층으로 형성하는 방법이 제시되고 있으나, 다층의 배선을 형성하기 위해 서로 다른 식각액이 필요할 뿐 아니라 여러 번의 식각 공정이 필요하게 된다.
신호 지연을 방지하는 방법으로는 저저항을 가지는 알루미늄(Al) 또는 알루미늄 합금(Al alloy) 등과 같은 물질을 사용하는 것이 일반적이다. 그러나, 알루미늄 또는 알루미늄 합금을 사용하는 경우에는 양극 산화 공정을 부가하여 알루미늄의 약한 물리적인 특성을 보강할 필요가 있다. 또한 액정 표시 장치에서와 같이 패드부에서 ITO(indium tin oxide)를 사용하여 알루미늄을 보강하는 경우 알루미늄 또는 알루미늄 합금과 ITO의 접촉 특성이 좋지 않아 다른 금속을 개재하여야 하는 문제점을 가지고 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 배선을 다층으로 형성하는 경우에도 각층이 동일한 식각 조건에서 유사한 식각비를 보이는 배선용 합금을 제공하고, 이를 이용하여 반도체 장치의 제조 공정을 단순화하고 제품의 특성을 향상시키는 것이 그 과제이다.
본 발명의 또 다른 과제는 도전막 또는 금속 배선을 드러내는 접촉 구멍의 테두리 경사각을 완만하게 하고 접촉 구멍 하부의 도전막의 식각을 방지하는 것이다.
도 1 내지 도 3은 본 발명의 실시예에 따른 몰리브덴 합금(MoW)의 특성을 도시한 그래프이고,
도 4는 본 발명에 따른 몰리브덴 합금(MoW)막의 식각 프로파일을 도시한 단면도이고,
도5 내지 8은 본 발명의 실시예에 따른 몰리브덴 합금(MoW)과 알루미늄 합금(Al alloy)으로 이루어진 이중막의 식각 프로파일을 도시한 도면이고,
도 9a 및 9b는 본 발명의 제 1실시예에 따른 박막 트랜지스터 기판의 구조를 도시한 평면도이고,
도 10은 도 9a에서 X-X'선을 따라 절단한 단면도이고,
도 11a 내지 도 11d는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 도시한 단면도이고,
도 12 내지 도 17은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 상부에 접촉 구멍을 형성하는 공정을 상세하게 도시한 단면도이고,
도 18은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 구조를 도시한 평면도이고,
도 19는 도 12에서 XIII-XIII'선을 따라 절단한 단면도이고,
도 20a 내지 도 20c는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 도시한 단면도이다.
본 발명에 따른 배선은 동일한 식각 조건에서 테이퍼(taper) 형상으로 가공할 수 있으며 테이퍼 각도가 20∼70°의 범위인 이중의 도전막이거나, 동일한 식각 조건에서 하부 도전막의 식각비보다 상부 도전막의 식각비가 70∼100Å/sec 정도 큰 이중의 도전막으로 이루어진다.
여기에서, 식각 방법이 습식 식각인 경우에는 동일한 식각 조건이란 동일한 식각액을 사용하는 것을 의미한다.
이러한 도전막은 15μΩcm 이하의 낮은 비저항을 가지는 하부 도전막과 패드용 물질로 이루어진 상부 도전막으로 이루어진다. 여기에서, 패드용 물질이란 패드로서 사용될 수 있는 특성을 가진 물질을 의미한다. 그 특성에 대해서는 실시예에서 설명하기로 한다.
여기서, 하부 도전막으로는 알루미늄 또는 알루미늄 합금이 사용되며, 상부 도전막으로는 원자 백분율 0.01%∼20% 미만의 텅스텐(W)과 나머지 몰리브덴(Mo) 및 불가피한 불순물로 이루어진 몰리브덴 조성물 또는 합금이 사용된다. 몰리브덴 합금에서 텅스텐의 조성비는 원자 백분율 9%∼11%, 특히, 10%인 것이 바람직하다.
이러한 몰리브덴 함유 조성물은 비저항이 12∼14μΩcm 정도로 작고 패드로서 사용이 가능하므로 단일막 배선으로 이용될 수 있다.
하부에 형성된 도전막이 알루미늄 합금인 경우에는 함유된 전이 금속 또는 희토류 금속이 5% 이하인 것이 좋다.
습식 식각시 식각액은 알루미늄 또는 알루미늄 합금을 식각하는 데 사용되는 식각액으로서, 예를 들면, CH3COOH/HNO3/H3PO4/H2O를 들 수 있으며, 이때 HNO3의 농도는 8∼14%인 것이 바람직하다.
이러한 이중의 도전막은 표시 장치에서 주사 신호를 인가하는 게이트선 또는 데이터 신호를 인가하는 데이터선으로 사용할 수 있다.
이러한 본 발명에 따른 배선의 제조 방법은 한 기판의 상부에 하부 도전막을 적층하고 하부 도전막의 상부에 동일한 식각 조건에서 하부 도전막의 식각비보다 식각비가 70∼100Å/sec 정도 큰 상부 도전막을 적층한다. 다음, 상부 도전막 및 하부 도전막을 동시에 식각하여 배선을 완성한다.
이러한 이중의 도전막으로 이루어진 배선의 제조 방법은 표시 장치의 제조 방법에서 주사 신호를 인가하는 게이트선 또는 데이터 신호를 인가하는 데이터선의 제조 방법에도 적용할 수 있다.
앞에서 설명한 바와 같이 이러한 몰리브덴-텅스텐 배선을 이용하여 액정 표시 장치를 제작할 수 있다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는 기판 위에 원자 백분율 0.01%∼20% 미만의 텅스텐과 나머지 몰리브덴 및 불가피한 불순물로 이루어진 몰리브덴 합금을 적층하고 식각액을 이용하여 몰리브덴 합금막을 패터닝하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 배선을 형성한다.
여기서, 몰리브덴 합금막의 하부에 알루미늄 또는 알루미늄 합금으로 이루어진 도전막을 적층하는 것도 가능하며, 몰리브덴 합금막을 패터닝할 때, 도전막을 함께 패터닝한다.
또한, 이러한 본 발명에 따른 박막 트랜지스터 기판의 제조 방법에서 데이터선, 데이터 패드 및 소스/드레인 전극을 포함하는 데이터 배선은 원자 백분율 0.01%∼20% 미만의 텅스텐과 나머지 몰리브덴 및 불가피한 불순물로 이루어진 몰리브덴-텅스텐 합금, 크롬 또는 몰리브덴의 단일막 또는 이들을 조합한 다중막으로 형성한다.
또한 본 발명에 따른 반도체 장치의 제조 방법에서는 금속막 또는 금속 배선 위의 절연막에 포토 레지스트를 패터닝하고 이를 마스크로 하여 절연막을 식각하여 금속막 위에 둘 이상의 접촉 구멍을 형성한다. 이때, 절연막의 두께가 달라 두께가 얇은 쪽의 접촉 구멍 아래의 금속막이 식각되는 것을 방지하고 완만한 경사각으로 식각하기 위하여 두 단계 또는 세 단계의 과정으로 나누어 접촉 구멍을 형성한다.
두 단계로 형성하는 방법에서는, 먼저, 포토 레지스트와 절연막에 대하여 식각 선택비 1 : 1 내지 1 : 1.5인 식각 조건에서 부분 식각을 실시하는데, 이때, 절연막의 두께가 얇은 쪽은 절연막 및 금속막의 일부가 식각된다. 이어, 절연막과 금속막의 식각 선택비가 1 : 15 이상인 식각 조건에서 나머지 절연막을 식각한다.
3 단계로 형성하는 방법에서는, 먼저, 절연막의 두께가 얇은 쪽의 금속막이 노출될 때까지 식각한 다음, 식각시 노출된 표면에 고분자막을 형성한다. 다음, 절연층과 금속막의 식각 선택비가 15 : 1 이상인 식각 조건에서 나머지 절연막을 식각한다. 여기서, 고분자막은 마지막 단계에서 절연막이 측면으로 식각되는 것을 방지한다.
이러한 방법은 제1 금속막, 제1 절연막, 제2 금속막, 제2 절연막이 연속으로 형성되어 있는 구조에서 적용할 수 있다. 즉 제2 절연막 하부의 제2 금속막을 노출시키는 제1 접촉 구멍과 제2 및 제1 절연막 하부의 제1 금속막을 노출시키는 제2 접촉 구멍을 동시에 형성할 때 적용할 수 있다.
또한 이러한 방법은 반도체 장치의 배선을 외부와 연결하기 위한 패드를 노출시키는 접촉 구멍을 형성할 때 적용할 수 있으며, 특히 박막 트랜지스터 기판에서 게이트 패드와 데이터 패드를 각각 노출시키는 접촉 구멍을 동시에 형성할 때 적용할 수 있다.
특히, 금속막이 몰리브덴막 또는 몰리브덴-텅스텐 합금막이고 절연막이 질화실리콘막이며, 플라스마 건식 식각을 이용하여 절연막을 식각하는 경우에 두 단계 또는 세 단계 식각 방법 중 마지막 단계에서 쓰는 기체로 몰리브덴막 또는 몰리브덴-텅스텐 합금막의 식각을 최소화할 수 있는 CF4+O2를 쓰는 것이 바람직하다. 또한 두 단계 식각 방법에서 첫 단계에서 쓰는 기체로는 초기 프로파일을 좋게 가져갈 수 있는 SF6+HCl(+He) 또는 SF6+Cl2(+He)가 적절하다.
또한, CF4와 O2의 비율을 10:4 이하로 하는 경우에는 한 번의 식각 단계로 몰리브덴막 또는 몰리브덴-텅스텐 합금막의 게이트 패드 및 데이터 패드를 동시에 노출시킬 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
반도체 장치, 특히 표시 장치의 배선으로는 15μΩcm 이하의 낮은 비저항을 가지는 알루미늄, 알루미늄 합금, 몰리브덴, 구리 등과 같은 물질이 적합하다. 한편, 배선은 외부로부터 신호를 받거나, 외부로 신호를 전달하기 위한 패드를 가지고 있어야 한다. 패드용 물질은 일정 수준 이하의 비저항을 가지는 것을 물론이지만 그보다도 산화가 잘되지 않아야 하며 제조 과정에서 쉽게 단선이 발생하지 않아야 한다. 알루미늄과 알루미늄 합금은 비저항이 매우 낮으나 패드용 물질로는 적합하지 않다. 이와는 달리 크롬, 탄탈륨, 타이타늄, 몰리브덴 및 그 합금 등과 같은 물질은 패드용으로는 적합하나 알루미늄에 비하여 비저항이 크다. 따라서, 배선을 만들 때에는 두 가지 특성을 모두 가진 금속을 사용하거나, 하부에는 저저항 도전막을 사용하고 상부에는 패드용 도전막을 사용하여 저항이 낮으면서도 패드로 사용할 수 있도록 한다.
또한, 배선을 이중으로 하는 경우 동일한 식각 조건, 특히 습식 식각인 경우 하나의 식각액을 이용하여 동시에 식각하되 완만한 경사각을 가지는 테이퍼 형태로 가공한다. 이를 위해서는 동일한 식각액에 대하여 20∼70°미만의 범위에서 테이퍼 각도를 가지거나, 상부 도전막의 식각비가 하부 도전막의 식각비에 비하여 70∼100Å/sec 정도 큰 것이 바람직하다. 또한 단일막으로 배선을 형성하는 경우에도 20∼70°미만의 범위에서 테이퍼 각도를 가지는 것이 바람직하다.
이러한 과정에서, 본 발명의 실시예에 따른 배선용 합금으로 원자 백분율 0.01%∼20% 미만의 텅스텐과 나머지 몰리브덴 및 불가피한 불순물로 이루어진 몰리브덴 합금을 개발하였다. 여기에서, 텅스텐의 조성비는 원자 백분율 5%∼15%, 나아가 9%∼11%인 것이 바람직하다.
도 1 내지 도 3은 본 발명의 실시예에 따른 몰리브덴-텅스텐 합금(MoW)의 특성을 도시한 그래프이다.
도 1은 본 발명의 실시예에 따른 몰리브덴-텅스텐 합금의 증착 특성을 도시한 것으로서, 가로축은 텅스텐 함유량을 원자 백분율로 나타낸 것이고 세로축은 단위 전력당 증착되는 두께를 나타낸 것이다.
도 1에서 알 수 있듯이, 텅스텐의 함유량이 원자 백분율 20(atomic%) 이하인 경우 단위 전력당 증착되는 몰리브덴-텅스텐 합금막의 두께는 1.20∼1.40(Å/W)의 범위이다.
도 2는 본 발명의 실시예에 따른 몰리브덴-텅스텐 합금의 비저항 특성을 도시한 것으로서, 가로축은 텅스텐 함유량을 원자 백분율로 나타낸 것이고 세로축은 그에 따른 비저항을 나타낸 것이다.
도 2에서 알 수 있듯이, 텅스텐(W)의 함유량에 따라 몰리브덴-텅스텐 합금의 비저항(R)은 12.0∼14.0(μΩcm)으로 나타났다.
이와 같이, 원자 백분율 20% 이하의 텅스텐을 함유한 몰리브덴-텅스텐 합금은 15μΩcm 이하의 낮은 비저항을 가지므로 단일막으로 만들어 배선으로 사용해도 무방하지만, 패드용 물질로서의 성질을 가지고 있기 때문에, 알루미늄이나 그 합금 등의 상부에 적층되어 배선으로 사용될 수 있다. 특히, 표시 장치의 신호선, 이중에서도 액정 표시 장치의 게이트선 또는 데이터선으로 사용할 수 있다.
도 3은 본 발명의 실시예에 따른 몰리브덴-텅스텐 합금의 식각비(etch rate) 특성을 도시한 것으로서, 가로축은 텅스텐 함유량을 원자 백분율로 나타낸 것이고 세로축은 알루미늄 식각액에 대하여 단위 시간당 식각되는 정도를 나타낸 것이다.
다시 말하면, 몰리브덴-텅스텐 합금 박막이 알루미늄 합금의 식각액(HNO3: H3PO4: CH3COOH : H2O)에 대하여 단위 시간당 식각되는 정도를 텅스텐(W)의 함유량에 따라 나타낸 것이다.
도 3에서 알 수 있듯이, 텅스텐의 함유량이 0%인 경우에는 식각비가 250(Å/sec) 정도로 매우 크게 나타나지만 텅스텐의 함유량이 5%인 경우에는 식각비가 100(Å/sec) 정도로 나타난다. 그리고 텅스텐의 함유량이 15∼20% 사이에서는 50(Å/sec) 이하로 떨어짐을 알 수 있다.
한편, 비저항이 매우 낮은 알루미늄 또는 그 합금은 HNO3(8∼14%) : H3PO4: CH3COOH : H2O로 이루어진 알루미늄 식각액에 대하여 40∼80(Å/sec) 정도의 식각비를 가지므로, 이 정도의 식각비보다 70∼100(Å/sec) 정도가 큰 식각비를 가지는 몰리브덴-텅스텐 합금막을 알루미늄막 또는 알루미늄 합금막의 상부에 형성하면 우수한 이중막 배선을 얻을 수 있다.
도 4는 본 발명의 실시예에 따른 몰리브덴-텅스텐 합금막의 식각 프로파일을 도시한 도면이다.
도 4는 몰리브덴 합금의 단일막을 알루미늄 합금의 식각액을 이용하여 식각한 프로파일을 나타낸 것으로, 완만한 프로파일이 형성됨을 알 수 있다.
즉, 기판(1) 상부에 원자 백분율 10%의 텅스텐이 함유된 텅스텐-몰리브덴 합금막(2)을 3,000Å 정도의 두께로 증착한 다음, 알루미늄 합금 식각액을 이용하여 식각을 실시하면 20∼25。의 각을 가지는 완만한 프로파일이 형성되었다.
한편, 도 3에서 알 수 있는 바와 같이, 텅스텐의 조성비를 조절하여 몰리브덴-텅스텐 합금막의 식각비를 100(Å/sec) 미만으로 낮출 수 있으므로 몰리브덴-텅스텐 합금으로 이루어진 단일막으로도 표시 장치용 특히, 액정 표시 장치의 게이트선 또는 데이터선으로 사용할 수 있다.
도 5 내지 도 8은 알루미늄 합금과 몰리브덴-텅스텐 합금의 이중막을 알루미늄 합금의 식각액을 이용하여 식각한 경우 이중막 프로파일(profile)을 도시한 것이다. 기판(1) 상부에 알루미늄 또는 알루미늄 합금막(3)을 2,000Å 정도의 두께로 증착하고, 그 위에 몰리브덴-텅스텐 합금막(2)을 1,000Å 정도의 두께로 증착한 다음, 알루미늄 식각액을 이용하여 알루미늄 합금막(3) 및 몰리브덴-텅스텐 합금막(2)을 동시에 식각하였다.
여기서, 알루미늄 합금은 알루미늄을 기본 물질로 하고, 여기에 Ti, Cr, Ni, Cu, Zr, Nb, Mo, Pd, Hf, Ta, W 등의 전이 원소(transition metal) 또는 Nd, Gd, Dy, Er 등의 희토류 금속(rare earth metal) 중 2원소 또는 3원소가 결합된 합금으로서, 함유된 전이 원소 또는 희토류 금속은 원자 백분율 5% 이하이다.
또한, 식각액은 알루미늄 식각액(HNO3: H3PO4: CH3COOH : H2O)을 사용하였으며, 바람직하게는 질산이 8∼14% 정도 함유된 것이 좋다.
도 5는 몰리브덴-텅스텐 합금막에서 텅스텐의 함유율이 5%인 경우로서 30∼40°의 프로파일을 나타내고 있고, 텅스텐의 함유율이 10%인 도 6의 경우에는 40~50°의 프로파일을 나타내고 있다. 텅스텐 함유율이 15%가 되면 도 7에서와 같이 프로파일이 80~90°가 되고, 텅스텐의 함유율이 20%가 되면 도 8에서와 같이 90°의 프로파일을 보여주고 있다.
또한, 본 발명의 실시예에서 알루미늄 합금과 몰리브덴-텅스텐 합금의 이중막을 알루미늄 식각액을 이용하여 식각하는 경우에는, 식각 후에 얼룩이 나타나지 않았다.
이와 같이, 알루미늄 합금과 원자 백분율 20% 이하의 텅스텐이 함유된 몰리브덴-텅스텐 합금으로 이루어진 이중막을 알루미늄 합금 식각액을 이용하여 식각하는 경우에, 30∼90°의 범위에서 테이퍼 각도가 형성된다. 또한, 도 6에서 보는 바와 같이, 텅스텐 함유량이 10%정도, 즉 9%∼11%인 경우에 가장 바람직한 테이퍼 각도(40∼50°)가 형성된다.
그러면, 이러한 배선을 이용한 액정 표시 장치용 박막 트랜지스터 기판에 대하여 상세히 설명한다.
먼저, 도 9a, 도 9b 및 도 10을 참고로 하여 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 설명한다. 여기에서, 도 10은 도 9a에서 X-X'선의 단면도이다.
기판(100) 위에 게이트선(200) 및 그 분지인 게이트 전극(210), 그리고 게이트선(200)의 끝에 형성되어 있는 게이트 패드(220)로 이루어진 게이트 패턴이 형성되어 있다. 게이트 전극(210) 및 게이트 패드(220)는 각각 하층의 알루미늄막 또는 알루미늄 합금막(211, 221)과 상층의 몰리브덴-텅스텐 합금막(212, 222)으로 이루어져 있으며, 게이트선(200) 역시 알루미늄막 또는 알루미늄 합금막과 몰리브덴-텅스텐 합금막의 이중막으로 이루어져 있다. 여기에서 게이트 패드(220)는 외부로부터의 주사 신호를 게이트선(200)으로 전달한다.
게이트 패턴(200, 210, 220) 위에는 게이트 절연층(300)이 형성되어 있으며, 이 게이트 절연층(300)은 게이트 패드(220)의 상층인 몰리브덴-텅스텐 합금막(222)을 노출시키는 접촉 구멍(720)을 가지고 있다. 게이트 전극(210) 상부의 게이트 절연층(300) 위에는 수소화된 비정질 실리콘(a-Si:H)층(400) 및 n+ 불순물로 고농도로 도핑된 수소화된 비정질 실리콘층(510, 520)이 게이트 전극(210)을 중심으로 양쪽에 형성되어 있다.
게이트 절연층(300) 위에는 또한 세로로 데이터선(600)이 형성되어 있고 그 한 쪽 끝에는 데이터 패드(630)가 형성되어 외부로부터의 화상 신호를 전달한다. 데이터선(600)의 분지인 소스 전극(610)이 한 쪽 도핑된 비정질 실리콘층(510) 위에 형성되어 있으며, 소스 전극(610)의 맞은 편에 위치한 도핑된 비정질 실리콘층(520) 위에는 드레인 전극(620)이 형성되어 있다. 여기서, 데이터선(600), 소스 및 드레인 전극(610, 620), 데이터 패드(630)를 포함하는 데이터 패턴은 몰리브덴막 또는 몰리브덴-텅스텐 합금막으로 이루어져 있다. 한편, 도 9b에서는 게이트 패드(220) 부근의 게이트 절연층(300) 위에는 게이트 보조 패드부(640)가 추가로 형성되어 있다.
데이터 패턴(600, 610, 620, 630) 및 이 데이터 패턴으로 가려지지 않은 비정질 실리콘층(500) 위에는 보호막(700)이 형성되어 있으며, 이 보호막(700)에는 게이트 패드(220)의 상층 몰리브덴-텅스텐 합금막(222), 드레인 전극(620) 및 데이터 패드(630)를 노출시키는 접촉 구멍(720, 710, 730)이 각각 형성되어 있다. 한편, 도 9b에서는 게이트 보조 패드부(640) 상부에 보호막(700)의 접촉 구멍(740)이 형성되어 있다.
마지막으로, 보호막(700) 위에는 접촉 구멍(710)을 통하여 드레인 전극(620)과 연결되어 있으며 ITO로 만들어진 화소 전극(800)이 형성되어 있으며, 접촉 구멍(720)을 통하여 노출된 게이트 패드(220)와 접속되어 외부로부터의 신호를 게이트선(200)에 전달하는 게이트 패드용 ITO 전극(810), 접촉 구멍(730)을 통하여 데이터 패드(630)와 접속되어 외부로부터의 신호를 데이터선(600)에 전달하는 데이터 패드용 ITO 전극(820)이 형성되어 있다. 한편, 도 9b에서 게이트 패드용 ITO 전극(810)은 게이트 보조 패드부(640)까지 연장되어 접촉 구멍(740)을 통하여 연결되어 있다.
도 9a 및 도 9b에서 보는 바와 같이, 외부로부터의 신호가 실질적으로 직접인가되어 패드가 되는 부분은 게이트 패드용 ITO 전극(810)과 데이터 패드용 ITO 전극(820)이다.
그러면, 도 9 및 도 10에 도시한 구조의 박막 트랜지스터 기판을 제조하는 방법에 대하여 도 11a 내지 도 11d를 참고로 하여 설명한다. 본 실시예에서 제시하는 제조 방법은 5장의 마스크를 이용한 제조 방법이다.
도 11a에 도시한 바와 같이, 투명한 절연 기판(100) 위에 두께 1500~2000Å 정도의 알루미늄막 또는 알루미늄 합금막과 두께 400~600Å 정도의 몰리브덴-텅스텐 합금막을 차례로 적층하고 제1 마스크를 이용하여 사진 식각하여 게이트선(200), 게이트 전극(210) 및 게이트 패드(220)를 포함하며 이중막으로 이루어진 게이트 패턴을 형성한다. 즉, 도 11a에 도시한 것처럼, 게이트 전극(210)은 아래의 알루미늄 또는 알루미늄 합금막(211)과 위의 몰리브덴-텅스텐 합금막(212)으로, 게이트 패드(220)는 아래의 알루미늄 또는 알루미늄 합금막(221)과 위의 몰리브덴-텅스텐 합금막(222)으로 이루어지며, 도 11a에 도시하지는 않았지만, 게이트선(210) 역시 이중막으로 이루어진다.
여기에서, 몰리브덴-텅스텐 합금막은 원자 백분율 0.01 % 이상 20 % 미만의 텅스텐(W)과 나머지 몰리브덴(Mo)으로 이루어져 있으며, 텅스텐의 함유율은 원자 백분율 9∼11%인 것이 바람직하다. 알루미늄 합금막은 알루미늄과 5% 이하의 희토류 금속 또는 전이 금속으로 이루어져 있다. 또한, 알루미늄 식각액, 예를 들면, CH3COOH/HNO3/H3PO4/H2O 등을 사용하며 HNO3의 함량은 8∼14% 범위에서 함유된 것이 바람직하다.
또한, 게이트 패턴은 알루미늄, 알루미늄 합금 및 텅스텐-몰리브덴 합금 중 하나의 물질을 증착하여 단일막으로 형성할 수도 있다.
도 11b에 도시한 바와 같이, 질화규소막으로 이루어진 게이트 절연층(300), 수소화된 비정질 실리콘층(400) 및 N형의 불순물로 고농도로 도핑된 수소화된 비정질 실리콘층(500)을 각각 두께 3000~5000Å,2000~2500Å, 500~700Å 정도로 차례로 적층한 후, 도핑된 비정질 실리콘층(500) 및 비정질 실리콘층(400)을 제2 마스크를 이용하여 사진 식각한다.
도 11c에 도시한 바와 같이, 원자 백분율 0.01% 이상 20% 미만의 텅스텐을 포함하는 몰리브덴-텅스텐 합금막을 3000~5000Å 정도의 두께로 적층한 후, 제3 마스크를 이용하여 습식 식각하여 데이터선(600), 소스 전극(610) 및 드레인 전극(620) 및 데이터 패드(630)를 포함하는 데이터 패턴을 형성한다.
데이터 패턴은 크롬, 몰리브덴 또는 몰리브덴 합금 중 하나의 단일막 또는 이들을 조합한 이중막으로 형성할 수도 있다. 또한 저항을 낮추기 위하여 알루미늄막 또는 알루미늄 합금막을 추가할 수도 있다
이어 데이터 패턴(600, 610, 620, 630)을 마스크로 삼아 노출된 도핑된 비정질 실리콘층(500)을 플라스마 건식 식각하여 게이트 전극(210)을 중심으로 양쪽으로 분리시키는 한편, 양 도핑된 비정질 실리콘층(510, 520) 사이의 비정질 실리콘층(400)을 노출시킨다.
도 11d에 도시한 바와 같이, 질화 실리콘(SiNX)으로 2000~4000Å 정도의 두께로 보호막(700)을 적층한 후 제4 마스크를 이용하여 게이트 절연층(300)과 함께 사진 식각하여, 게이트 패드(220)의 상층 몰리브덴-텅스텐 합금막(222), 드레인 전극(620) 및 데이터 패드(630)를 노출시키는 접촉 구멍(720, 710, 730)을 형성한다.
여기서, 데이트 패턴을 형성할 때 게이트 보조 패드부(640)를 추가로 형성하고, 보호막(700)의 접촉 구멍(740)을 추가로 형성하여 9b와 같은 구조로 형성할 수 있다.
접촉 구멍을 형성하는 과정을 상세히 설명한다.
제4 마스크를 이용하는 사진 공정에서는 접촉 구멍(720, 710,730, 740)에 대응하는 위치에 개구부를 가지는 포토 레지스트를 보호막(700)의 상부에 형성하고, 이를 마스크로 하여 플라스마 건식 식각 방법으로 보호막(700) 및 게이트 절연층(300)의 질화실리콘막을 식각한다.
그런데 접촉 구멍(720, 710, 730, 740)의 테두리 경사를 완만하게 만들기 위해서는 보호막(700) 및 게이트 절연층(300)뿐 아니라 이를 덮고 있는 포토 레지스트(900)도 식각되어야 한다. 이를 위해서 플라스마 건식 식각 방법에서는 산소(O2)량을 증가시키거나 고주파 전원에서 SF6+HCl(+He) 또는 SF6+Cl2(+He)를 사용할 수 있다. 그러나 보호막(700) 및 게이트 절연층(300)의 질화실리콘과 포토 레지스트(900)에 대하여 2,500~3,000Å/min 정도의 식각비를 가지는 SF6+HCl(+He) 또는 SF6+Cl2(+He)를 사용하는 경우에, 이 가스는 질화실리콘막 하부의 게이트 패드(220) 및 데이트 패턴(620, 630, 640)의 몰리브덴막 또는 몰리브덴-텅스텐 합금막에 대하여 2,000Å/min 정도의 식각비를 가지므로 선택적인 식각이 어려워 드러나는 질화실리콘막뿐 아니라 그 하부의 몰리브덴막 또는 몰리브덴-텅스텐 합금막도 식각되기 쉽다.
특히, 식각되는 막의 두께 차이로 인하여 접촉 구멍(710, 730, 740) 하부의 몰리브덴-텅스텐 합금막이 심하게 과도 식각(over etching)된다. 즉, 게이트 패드(220)의 상부에는 게이트 절연층(300)과 보호막(900)이 있으나 데이터 패턴(620, 630, 640)의 상부에는 보호막(900)만이 있기 때문에 데이터 패턴(620, 630, 640)의 몰리브덴-텅스텐 합금막이 먼저 노출되어 식각된다.
이를 해결하기 위해서는 몰리브덴막 또는 몰리브덴-텅스텐 합금막이 식각되지 않는 조건을 적용해야 하며, 이를 위해서는 몰리브덴막 또는 몰리브덴-텅스텐 합금막에 대하여 400Å/min 이하의 식각비를 가지는 건식 식각용 가스인 CF4+O2를 사용할 수 있다. 그런데, CF4+O2에 대한 포토 레지스트(900)의 식각비는 1,000Å/min 이하이고, 질화실리콘막의 식각비는 6,000~10,000Å/min이므로 시간이 경과됨에 따라 포토 레지스트(900)의 하부에서 질화실리콘막의 측면부가 식각되는 양이 증가하여 언더 컷이 발생하고 이는 질화실리콘의 식각 프로파일이 나빠진다.
CF4+O2만으로 식각하더라도 식각 시간을 줄여감으로써 식각 프로파일을 개선할 수 있다. 이때, CF4와 O2의 비율은 10:4 이하로 하는 것이 바람직하다.
또한, 이를 보다 개선하기 위한 방법으로 두 단계 또는 세 단계의 식각을 행하는 것을 고려할 수 있다.
도 12a 내지 12b 및 도 13a 내지 13b는 2차례의 식각 공정을 실시한 경우이고 도 14a 내지 14c 및 도 15a 내지 15c와 도 16a 내지 16c 및 도 17a 내지 17c는 세 단계의 식각 공정을 실시한 경우이다.
도 12a 내지 12b, 도 14a 내지 14c 및 도 16a 내지 16c는 게이트 패드(220)를 덮는 보호막(700) 및 게이트 절연층(300)을 식각하여 접촉 구멍(710, 730, 740)을 형성하는 공정을 도시한 단면도이고, 도 13a 내지 13b, 도 15a 내지 15c 및 도 17a 내지 17c는 데이터 패턴(620, 630, 640)을 덮는 보호막(700)을 식각하여 접촉 구멍(720)을 형성하는 공정을 도시한 단면도이다.
먼저, 좋은 식각 프로파일을 형성하기 위해 포토 레지스트(900)와 보호막(700) 및 게이트 절연층(300)의 질화실리콘막의 식각 선택비가 약 1 : 1.5인 식각용 가스를 사용하여 데이터 패턴(620, 630, 640)의 몰리브덴-텅스텐 합금막이 노출될 때까지 식각한다 (도 12a 및 도 13a 참조). 이러한 식각용 가스는 앞서 언급한 SF6+HCl(+He) 또는 SF6+Cl2(+He)가 바람직하다. 이때, 데이터 패턴(620, 630, 640)의 몰리브덴-텅스텐 합금막도 SF6+HCl 또는 SF6+Cl2에 대하여 2,000Å/min 정도의 식각비를 가지므로 일부가 식각될 수 있다. 이렇게 하면, 접촉 구멍(710, 720, 730, 740)의 테두리 경사각은 30~80° 정도가 된다.
다음, 도 12b 및 도 13b에서 보는 바와 같이, 포토 레지스터는 다소 식각이 되지 않더라도 질화실리콘막과 몰리브덴-텅스텐 합금막의 식각 선택비가 약 15 : 1 이상인 기체 조건을 적용하여 접촉 구멍을 완성한다. 이러한 기체의 예로는 앞서 언급한 CF4+O2를 들 수 있다.
다음, 세 단계로 접촉 구멍을 형성하는 방법에 대하여 설명한다. 세 단계로 형성하는 방법에서는, 도중에 고분자막을 전면에 형성하는 과정을 거치는데 여기에서는 다음과 같은 두 가지 방법이 가능하다.
첫 번째 방법에서는 접촉 구멍의 테두리 경사를 완만하게 하기 위하여, 우선, 도 14a 및 도 15a에서 보는 바와 같이, SF6+HCl(+He) 또는 SF6+Cl2(+He)의 가스를 이용하여 포토 레지스트(900)와 질화실리콘막(700, 300)을 차례로 식각한다. 이때, 식각 공정은 데이터 패턴(620, 630, 640)의 몰리브덴-텅스텐 합금막 일부가 식각될 때까지 실시한다. 몰리브덴-텅스텐 합금막의 일부가 식각될 때까지 식각 공정을 실시하는 이유는 게이트 패드(220)의 상부에 잔류하는 게이트 절연층(300)의 두께를 최소화하여 세 번째 단계에서 게이트 절연층(300)을 식각을 위해 적용하는 시간을 최소화하기 위한 것이다.
다음, 2단계에서는 도 14b 및 도 15b에서 보는 바와 같이, 사불화탄소(CF4)와 수소(H2) 또는 염화수소(HCl)를 혼합한 가스를 플라스마 상태에서 반응시켜 기판(100)의 상부에 고분자(polymer)막(1000)을 형성한다. 이러한 고분자막(1000)은 건식 식각을 실시하는 경우에 보호막(700) 및 게이트 절연층(300)이 측면부로 식각되는 것을 지연시키는 역할을 하게 된다. 즉, 건식 식각은 플라스마 상태에서 생성되는 이온들의 충돌에 의해 이루어지는데, 이온들의 충돌에 정면으로 노출되지 않는 측면부에서는 보호막(700) 및 게이트 절연층(300)이 식각되는 속도가 지연된다.
이어, 3단계에서는 도 14c 및 도 15c에서 보는 바와 같이, 몰리브덴막 또는 몰리브덴-텅스텐 합금막(620, 630, 640)과 질화실리콘막(300, 700)과의 식각 선택비가 1 : 15 이상의 높은 조건을 가지는 건식 식각용 가스 조건을 적용하여 질화실리콘막(300, 700)을 식각하여 접촉 구멍을 완성한다. 이때, 사용하는 기체로는 CF4+O2가 적절하며, 이 기체의 몰리브덴-텅스텐 합금막의 식각비는 300Å/min 정도이므로 게이트 패드(220)가 노출될 때까지 식각하더라도 데이트 패턴(620, 630, 640)의 몰리브덴-텅스텐 합금막은 미세한 정도만 식각된다. 또한 폴리머(1000)가 형성되어 있기 때문에 게이트 패드(220) 상부의 게이트 절연층(300)의 평면부에 비해 게이트 절연층(300) 및 보호막(700)의 측면부의 식각 속도가 지연되기 때문에 접촉 구멍(710, 720, 730, 740)을 가지는 게이트 절연층(300) 및 보호막(700)의 측면부는 완만한 경사각을 가지는 프로파일이 형성된다.
여기서, 보호막(4000)과 게이트 절연층(3000)의 식각비가 CF4+O2조건에서 다르게 나타날 수 있는데 이는 동일한 질화실리콘이라도 형성하는 과정에서 막의 특성을 다르게 형성할 수 있기 때문이다.
두 번째 방법으로는, 몰리브덴막 또는 몰리브덴-텅스텐 합금막과 질화실리콘막과의 식각 선택비가 1 : 15 이상으로 높은 조건을 가지는 플라스마 건식 식각을 실시하는 중에 고분자막을 형성하는 단계를 추가하여 3차례 공정을 실시하는 방법이다.
우선, 16a 및 도 17a에서 보는 바와 같이, CF4+O2가스를 이용하여 게이트 패드(220) 상부에서는 보호막(700) 및 게이트 절연층(300) 일부, 데이터 패턴(620, 630, 640) 상부에서는 데이터 패턴(620, 630, 640)의 몰리브덴-텅스텐 합금막이 노출될 때까지 식각하여 접촉 구멍(710, 730, 740)을 형성한다. 여기서, CF4+O2가스는 보호막(700)의 질화실리콘막과 몰리브덴-텅스텐 합금막에 대한 식각 선택비가 15 이상으로 나타나기 때문에 데이터 패턴(620, 630, 640)이 노출될 때까지 식각할 수 있다.
이어, 2단계에서는 앞에서 설명한 방법과 동일하게 사불화탄소(CF4)와 수소(H2) 또는 염화수소(HCl)를 혼합한 가스를 플라스마 상태에서 반응시켜 기판(100)의 상부에 고분자(polymer)막(1000)을 형성한다(도 16b 및 도 17b 참조). 이러한 고분자막(1000)은 앞에서와 마찬가지로 질화실리콘막(700, 300)이 측면으로 식각되는 것을 지연시키는 역할을 한다. 또한, 포토 레지스터(900)는 이온들이 측면부로 향하는 것을 방해하기 때문에 측면부의 식각이 지연되는 효과를 높인다.
이어, 3단계는 제1 단계와 동일하게 실시하여 접촉 구멍을 완성한다 (도 16c 및 도 17c 참조).
이러한 두 번째 방법은 첫 번째 방법과 세 번에 걸쳐 접촉 구멍을 형성하는 방법으로는 동일하지만 두 번째 방법에서는 건식 식각용 가스를 하나로 하여 적용 조건이 단순하다.
또한, 첫 번째 방법에서는 SF6+HCl(+He) 또는 SF6+Cl2(+He)의 가스를 이용하여 1단계 식각 공정에서 포토 레지스터(900)와 질화실리콘막(700, 300)이 동시에 식각하기 때문에 3단계 식각 공정에서 보호막(700)의 측면부에 형성된 고분자막(1000)이 건식 식각 조건에 직접 노출되어 보호막(700)의 측면부가 식각되는 것을 지연시키는 효과가 약하다. 그러나, 제1단계 식각 공정에서 CF4+O2가스로 식각하는 경우에 이와 달라진다. 즉, CF4+O2가스는 포토 레지스트(900)에 대하여 1,000Å/min 이하의 식각비를 가지므로 도 17a에서 보는 바와 같이 보호막(700)은 포토 레지스트(900)의 하부에서 언더 컷이 발생한다. 이에 따라, 도 17c에서 보는 바와 같이 제3단계 공정에서 CF4+O2가스를 이용하여 질화실리콘막을 식각할 때 포토 레지스트(900)는 보호막(700)의 측면부에 형성된 폴리머(1000)가 식각 가스에 직접 노출되는 것을 방지한다. 그러므로 두 번째 방법에서 포토 레지스트(900)는 보호막(700)의 측면부가 식각되는 것을 방지하는 효과를 높일 수 있다.
앞에서 언급한 플라스마 식각 방법에서, 몰리브덴-텅스텐 합금막이 식각되는 것을 최대한 방지하기 위해 CF4와 O2의 비율은 10:4 이하로 하는 것이 바람직하다.
또한, CF4와 O2의 비율을 10:4 이하인 경우에는 한 번의 단계로 접촉 구멍(710, 720, 730, 740)들을 동시에 형성하는 것도 가능하다.
이러한 방법은 반도체 장치의 제조 방법에서 절연막의 두께가 달라 두께가 얇은 쪽의 접촉 구멍 아래의 금속막이 식각되는 것을 방지하고, 절연막의 측면을 완만한 경사각으로 식각하기 위한 공정에서는 모두 가능하다.
즉, 제1 금속막, 제1 절연막, 제2 금속막, 제2 절연막이 연속으로 형성되어 있는 구조에서 제2 절연막 하부의 제2 금속막을 노출시키는 제1 접촉 구멍과 제2 및 제1 절연막 하부의 제1 금속막을 노출시키는 제2 접촉 구멍을 동시에 형성할 때 적용할 수 있다.
즉, 포토 레지스트와 절연막에 대하여 식각 선택비 1 : 1 내지 1 : 1.5인 식각 조건으로 절연막의 측면부를 경사지도록 식각하고, 절연막과 금속막의 식각 선택비가 15 : 1 이상인 식각 조건으로 접촉 구멍을 완성하고 고분자막을 형성하는 공정을 추가하여 절연막이 측면으로 식각되는 것을 방지한다.
한편, 데이터 패드(630)를 이중막으로 형성하고, 알루미늄막 또는 알루미늄 합금막을 상부막으로 형성하는 경우에는 알루미늄막 또는 알루미늄 합금막을 제거하도록 한다.
마지막으로, 도 10에 도시한 바와 같이, 두께 400~500Å로 ITO를 적층하고 제5 마스크를 이용하여 건식 식각하여, 접촉 구멍(710, 730)을 통하여 각각 드레인 전극(620) 및 데이터 패드(630)와 접속되는 화소 전극(800) 및 데이터 패드용 ITO 전극(820), 그리고 접촉 구멍(720)을 통하여 게이트 패드(220)와 접속되는 게이트 패드용 ITO 전극(810)으로 이루어지는 ITO 패턴을 형성한다.
여기서, 도 9b에서와 같이 게이트 보조 패드부(640)와 접촉 구멍(740)을 추가하는 경우에는 게이트 패드용 ITO 전극(810)을 게이트 보조 패드부(640)까지 연장되도록 형성한다.
만약, 게이트 패드(220)의 상층을 알루미늄막 또는 알루미늄 합금막을 사용하면 게이트 패드용 ITO 전극(810)이 직접 닿아 산화 반응이 일어나기 때문에 게이트 패드가 불량되기 쉽다. 그러나 게이트 패드(220)의 상층으로 몰리브덴 합금막을 사용하면 이러한 문제점이 없어진다. 이때, 상부 몰리브덴 합금막의 두께가 400~600Å 정도로 얇기 때문에 몰리브덴 합금막의 상부에 접촉 구멍을 형성할 때에는 몰리브덴 합금막과 절연막의 선택적 식각이 더욱 요구된다.
다음은, 도 18 및 도 19를 참고로 하여 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 설명한다. 여기에서, 도 19는 도 18에서 XIII-XIII'선의 단면도이며, 도 9 및 도 10과 동일한 도면 부호는 동일 또는 유사한 기능을 하는 부분을 나타낸다.
기판(100) 위에 게이트선(200) 및 그 분지인 게이트 전극(210), 그리고 게이트선(200)의 끝에 형성되어 있는 게이트 패드(220)로 이루어진 게이트 패턴이 형성되어 있다. 게이트 패턴은 몰리브덴-텅스텐 합금의 단일막으로 이루어져 있으며, 게이트 패드(220)는 외부로부터의 주사 신호를 게이트선(200)으로 전달한다.
게이트 패턴(200, 210, 220) 위에는 게이트 절연층(300)이 형성되어 있으며, 이 게이트 절연층(300)은 게이트 패드(220)의 상부를 노출시키는 접촉 구멍(720)을 가지고 있다. 게이트 절연층(300) 위에는 수소화된 비정질 실리콘층(400)이 형성되어 있다. 비정질 실리콘층(400)은 게이트 전극(210)에 해당하는 위치에 형성되어 박막 트랜지스터의 활성층으로서 기능하며, 연장되어 세로로 길게 형성되어 있다.
비정질 실리콘층(400) 위에는 n형 불순물이 고농도로 도핑된 수소화된 비정질 규소층(510, 520)이 형성되어 있다. 그 위에는 몰리브덴-텅스텐 합금막으로 이루어져 있는 데이터 패턴(610, 620)이 형성되어 있으며, 도핑된 비정질 실리콘층(510, 520)과 데이터 패턴(610, 620)은 동일한 모양으로 형성되어 있다. 이들 두 층은 각각 게이트 전극(210)에 대하여 두 부분(510, 610 ; 520, 620)으로 나뉘어 있으며, 비정질 실리콘층(400)의 모양을 따라 형성되어 있다.
데이터 패턴(610, 620) 위에는 ITO 따위의 투명한 도전 물질로 이루어진 투명 도전층(830, 840)이 형성되어 있으며, 그 중 일부(830)는 데이터 패턴(610) 및 도핑된 비정질 실리콘층(510)의 패턴을 따라 형성되어 있으며, 다른 일부(840)는 데이터 패턴(620)을 덮으며 화소의 중앙 부분으로 연장되어 화소 전극이 된다.
마지막으로, ITO 패턴(830, 840) 및 ITO 패턴으로 가려지지 않는 게이트 절연층(300) 위에는 보호막(700)이 형성되어 있으며, 이 보호막(700)에는 게이트 패드(220) 및 투명 도전층(830)의 끝부분을 노출시키는 접촉 구멍(720, 730)이 각각 형성되어 있다.
그러면, 도 18 및 도 19에 도시한 구조의 박막 트랜지스터 기판을 제조하는 방법에 대하여 도 20a 내지 도 20d를 참고로 하여 설명한다. 본 실시예에서 제시하는 제조 방법은 4장의 마스크를 이용한 제조 방법이다.
도 20a에 도시한 바와 같이, 투명한 절연 기판(100) 위에 몰리브덴-텅스텐 합금막을 2000~4000Å의 두께로 적층하고 제1 마스크를 이용하여 사진 식각하여 게이트선(200), 게이트 전극(210) 및 게이트 패드(220)를 포함하는 게이트 패턴을 형성한다.
여기에서, 몰리브덴-텅스텐 합금막은 원자 백분율 0.01 % 이상 20 % 미만의 텅스텐(W)과 나머지 몰리브덴(Mo)으로 이루어져 있으며, 텅스텐의 함유율은 원자 백분율 9∼11%인 것이 바람직하다. 또한, 알루미늄 식각액, 예를 들면, CH3COOH/HNO3/H3PO4/H2O 등을 사용하며 HNO3의 함량은 8∼14% 범위에서 함유된 것이 바람직하다.
또한, 게이트 패턴은 몰리브덴-텅스텐 합금막의 하부에 알루미늄막 또는 알루미늄 합금을 추가하여 이중막으로 형성할 수 있으며, 이들 중 하나의 물질을 증착하여 단일막으로 형성할 수도 있다.
여기서, 알루미늄 합금막을 사용하는 경우, 알루미늄 합금막은 알루미늄과 5% 이하의 희토류 금속 또는 전이 금속으로 이루어져 있다.
다음, 두께 3000~5000Å인 질화규소로 이루어진 게이트 절연층(300), 두께 2000~2500Å인 수소화된 비정질 실리콘층(400), 두께 500~700Å인 N형의 불순물로 고농도로 도핑된 수소화된 비정질 실리콘층(500) 및 두께 2000~4000Å인 원자 백분율 0.01% 이상 20% 미만의 텅스텐을 포함하는 몰리브덴-텅스텐 합금막(600)을 차례로 적층하고, 제2 마스크를 이용하여 도 14b에 도시한 바와 같이 몰리브덴-텅스텐 합금막(600), 도핑된 비정질 실리콘층(500) 및 비정질 실리콘층(400)을 패터닝한다,
몰리브덴-텅스텐 합금막(600)대신 크롬, 몰리브덴 또는 몰리브덴 합금 중 하나의 단일막 또는 이들을 조합한 이중막으로 형성할 수도 있다. 또한 저항을 낮추기 위하여 알루미늄막 또는 알루미늄 합금막을 추가할 수도 있다
다음, 도 20c에서 보는 바와 같이, 투명 도전 물질인 ITO를 두께 400~500Å로 적층한 후 제3 마스크를 이용하여 투명 도전층(830, 840)을 패터닝한다. 이어, 투명 도전층(830, 840)을 마스크로 하여 노출된 몰리브덴-텅스텐 합금막(600) 및 도핑된 비정질 실리콘층(500)을 각각 습식 및 건식 식각하여 데이터 패턴(610, 620) 및 도핑된 비정질 실리콘층(510, 520)을 형성한다.
도 19에 도시한 바와 같이, 두께 2000~4000Å인 보호막(700)을 적층한 후 제4 마스크를 이용하여 절연층(300)과 함께 사진 식각하여, 게이트 패드(220) 및 데이터 패턴(610)의 끝부분에 대응하는 투명 도전막(830) 상부를 노출시키는 접촉 구멍(720, 730)을 형성한다.
따라서 본 발명에 따른 반도체 장치의 제조 방법에서는 몰리브덴 합금은 저저항을 가지며, 테이퍼 가공시 알루미늄 식각액을 사용할 수 있으므로 액정 표시 장치의 게이트선과 데이터선으로 이용하는데 매우 용이하다. 또한 몰리브덴 합금 박막은 앞에서 기술한 바와 같은 특성을 가지므로 액정 표시 장치의 동작 특성을 향상시킬 수 있는 효과가 있다. 또한 데이터/게이트 패턴 상부 접촉 구멍을 형성할 때 보호막 및 게이트 절연층의 측면부 식각을 지연시키는 고분자막을 형성하거나 몰리브덴-텅스텐 합금막이 식각되지 않는 CF4+O2를 이용하여 접촉 구멍의 테두리가 완만한 경사를 가지며 접촉 구멍 하부의 몰리브덴-텅스텐 합금막이 식각되지 않도록 할 수 있다.

Claims (67)

  1. 기판 위에 제1 부분과 제2 부분으로 이루어진 금속막을 형성하는 단계,
    상기 금속막의 제1 부분을 덮고 있는 절연층의 제1 부분과 상기 금속막의 제2 부분을 덮고 있으며 상기 절연층의 제1부분보다 두꺼운 절연층의 제2 부분을 형성하는 단계,
    상기 기판의 상부에 포토 레지스트를 도포하고 상기 포토 레지스트를 사진 식각하여 상기 금속막의 제1 및 제2 부분 상부에 개구부를 형성하는 단계,
    상시 포토 레지스트를 마스크로 하여 상기 포토 레지스트와 상기 절연층의 식각 선택비가 1 : 1 내지 1 : 1.5인 식각 조건에서 상기 금속막의 제1 부분을 노출시키는 제1 식각 단계, 그리고
    상기 제2 금속 패턴과 상기 제1 및 제2 절연층과의 식각 선택비가 1 : 15 이상인 식각 조건에서 상기 금속막의 제2 부분을 노출시키는 제2 식각 단계를 포함하는 반도체 장치의 제조 방법.
  2. 제1항에서,
    상기 금속막은 몰리브덴막 또는 몰리브덴-텅스텐 합금막으로 형성하는 반도체 장치의 제조 방법.
  3. 제2항에서,
    상기 제1 식각 단계는 SF6+HCl(+He) 또는 SF6+Cl2(+He)가스를 사용하는 반도체 장치의 제조 방법.
  4. 제3항에서,
    상기 제2 식각 단계는 CF4+O2가스를 사용하는 반도체 장치의 제조 방법.
  5. 제4항에서,
    상기 제2 식각 단계는 CF4와 O2가스의 비율은 10:4 이하로 하는 반도체 장치의 제조 방법.
  6. 기판 위에 제1 부분과 제2 부분으로 이루어진 금속막을 형성하는 단계,
    상기 금속막의 제1 부분을 덮고 있는 절연층의 제1 부분과 상기 금속막의 제2 부분을 덮고 있으며 상기 절연층의 제1부분보다 두꺼운 절연층의 제2 부분을 형성하는 단계,
    상기 기판 위에 포토 레지스트를 도포하고 사진 식각하여 상기 금속막의 제1 및 제2 부분의 상부에 개구부를 형성하는 단계,
    상기 포토 레지스트를 마스크로 하여 상기 금속막의 제1 부분을 노출시키는 제1 식각 단계,
    상기 기판 상부에 4불화탄소(CF4)와 수소(H2) 또는 염화수소(HCl)를 혼합한 가스를 플라스마 상태에서 이용하여 고분자막을 형성하는 단계, 그리고
    상기 금속막과 상기 절연층과의 식각 선택비가 1 : 15 이상인 식각 조건에서 상기 금속막의 제2 부분을 노출시키는 제2 식각 단계를 포함하는 반도체 장치의 제조 방법.
  7. 제6항에서,
    상기 금속막은 몰리브덴막 또는 몰리브덴-텅스텐 합금막으로 형성하는 반도체 장치의 제조 방법.
  8. 제7항에서,
    상기 제2 식각 단계는 CF4/O2가스를 사용하는 반도체 장치의 제조 방법.
  9. 제8항에서,
    상기 제2 식각 단계는 CF4와 O2가스의 비율은 10:4 이하로 하는 반도체 장치의 제조 방법.
  10. 제8항에서,
    상기 제1 식각 단계는 상기 포토 레지스트와 상기 제1 및 제2 절연층의 식각 선택비가 1 : 1 내지 1 : 1.5인 식각 조건에서 실시하는 반도체 장치의 제조 방법.
  11. 제10항에서,
    상기 제1 식각 단계는 SF6+HCl(+He) 또는 SF6+Cl2(+He) 가스를 사용하는 반도체 장치의 제조 방법.
  12. 제8항에서,
    상기 제1 식각 단계는 CF4/O2가스를 사용하는 반도체 장치의 제조 방법.
  13. 제12항에서,
    상기 제1 식각 단계는 CF4와 O2가스의 비율은 10:4 이하로 하는 반도체 장치의 제조 방법.
  14. 기판 위에 제1 금속 패턴을 형성하는 단계,
    상기 제1 금속 패턴 위에 제1 절연층을 적층하는 단계,
    상기 제1 절연층 상부에 제2 금속 패턴을 형성하는 단계,
    상기 기판 위에 제2 절연층을 적층하는 단계,
    상기 기판의 상부에 포토 레지스트를 도포하고 사진 식각하여 상기 제1 및 제2 금속 패턴의 상부에 개구부를 형성하는 단계,
    상기 포토 레지스트와 상기 제1 및 제2 절연층의 식각 선택비가 1 : 1 내지 1 : 1.5인 식각 조건에서 상기 제2 금속 패턴을 노출시키는 제1 식각 단계, 그리고
    상기 제2 금속 패턴과 상기 제1 및 제2 절연층과의 식각 선택비가 1 : 15 이상인 식각 조건에서 상기 제1 금속 패턴을 노출시키는 제2 식각 단계를 포함하는 반도체 장치의 제조 방법.
  15. 제14항에서,
    상기 제1 및 제2 금속 패턴은 몰리브덴막 또는 몰리브덴-텅스텐 합금막으로 형성하는 반도체 장치의 제조 방법.
  16. 제15항에서,
    상기 제1 식각 단계는 SF6+HCl(+He) 또는 SF6+Cl2(+He)가스를 사용하는 반도체 장치의 제조 방법.
  17. 제16항에서,
    상기 제2 식각 단계는 CF4/O2가스를 사용하는 반도체 장치의 제조 방법.
  18. 제17항에서,
    상기 제2 식각 단계는 CF4와 O2가스의 비율은 10:4 이하로 하는 반도체 장치의 제조 방법.
  19. 기판 위에 제1 금속 패턴을 형성하는 단계,
    상기 제1 금속 패턴 위에 제1 절연층을 적층하는 단계,
    상기 제1 절연층 상부에 제2 금속 패턴을 형성하는 단계,
    상기 기판 위에 제2 절연층을 적층하는 단계,
    상기 기판의 상부에 포토 레지스트를 도포하고 사진 식각하여 상기 제1 및 제2 금속 패턴의 상부에 개구부를 형성하는 단계,
    상기 포토 레지스트를 마스크로 하여 상기 제2 금속 패턴을 노출시키는 제1 식각 단계,
    상기 기판 상부에 4불화탄소(CF4)와 수소(H2) 또는 염화수소(HCl)를 혼합한 가스를 플라스마 상태에서 이용하여 고분자막을 형성하는 단계, 그리고
    상기 제2 금속 패턴과 상기 제1 및 제2 절연층과의 식각 선택비가 1 : 15 이상인 식각 조건에서 상기 제1 금속 패턴을 노출시키는 제2 식각 단계를 포함하는 반도체 장치의 제조 방법.
  20. 제19항에서,
    상기 제1 및 제2 금속 패턴은 몰리브덴막 또는 몰리브덴-텅스텐 합금막으로 형성하는 반도체 장치의 제조 방법.
  21. 제20항에서,
    상기 제2 식각 단계는 CF4/O2가스를 사용하는 반도체 장치의 제조 방법.
  22. 제21항에서,
    상기 제2 식각 단계는 CF4와 O2가스의 비율은 10:4 이하로 하는 반도체 장치의 제조 방법.
  23. 제22항에서,
    상기 제1 식각 단계는 상기 포토 레지스트와 상기 제1 및 제2 절연층의 식각 선택비가 1 : 1 내지 1 : 1.5인 식각 조건에서 실시하는 반도체 장치의 제조 방법.
  24. 제23항에서,
    상기 제2 금속 패턴을 노출시키는 제1 식각 단계는 SF6+HCl(+He 또는 SF6+Cl2(+He) 가스를 사용하는 반도체 장치의 제조 방법.
  25. 제24항에서,
    상기 제1 식각 단계는 CF4/O2가스를 사용하는 반도체 장치의 제조 방법.
  26. 제25항에서,
    상기 제1 식각 단계는 CF4와 O2가스의 비율은 10:4 이하로 하는 반도체 장치의 제조 방법.
  27. 기판 위에 금속막을 적층하는 단계,
    식각액을 이용하여 상기 금속막을 패터닝하여 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 패턴을 형성하는 단계,
    상기 게이트 패턴 위에 게이트 절연층을 적층하는 단계,
    상기 게이트 절연층 상부에 도핑되지 않은 비정질 실리콘층 및 도핑된 비정질 실리콘층을 형성하는 단계,
    상기 도핑된 비정질 실리콘 위에 몰리브덴 또는 몰리브덴 합금막으로 소스 전극, 드레인 전극, 데이터선 및 데이터 패드를 포함하는 데이터 패턴을 형성하는 단계,
    상기 데이터 패턴 위에 보호막을 형성하는 단계,
    상기 보호막 상부에 포토 레지스트를 도포하고 상기 게이트 패드, 데이터 패드 및 드레인 전극에 대응하는 상기 보호막의 상부에 개구부를 가지는 상기 포토 레지스트를 사진 식각하는 단계,
    상기 포토 레지스트와 상기 게이트 절연층 및 상기 보호막의 식각 선택비가 1 : 1 내지 1 : 1.5인 식각 조건에서 상기 데이터 패드 및 드레인 전극을 노출시키는 제1 식각 단계, 그리고
    상기 데이터 패드 및 드레인 전극의 상기 몰리브덴막 또는 몰리브덴-텅스텐 합금막과 상기 게이트 절연층 및 상기 보호막과의 식각 선택비가 1 : 15 이상인 식각 조건에서 상기 게이트 패드를 노출시키는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  28. 제27항에서,
    상기 금속막은 몰리브덴막 또는 몰리브덴-텅스텐 합금막으로 형성하는 박막 트랜지스터 기판의 제조 방법.
  29. 제28항에서,
    상기 제1 식각 단계는 SF6+HCl(+He) 또는 SF6+Cl2(He)가스를 사용하는 박막 트랜지스터 기판의 제조 방법.
  30. 제29항에서,
    상기 제2 식각 단계는 CF4/O2가스를 사용하는 박막 트랜지스터 기판의 제조 방법.
  31. 제30항에서,
    상기 제2 식각 단계는 CF4와 O2가스의 비율은 10:4 이하로 하는 박막 트랜지스터 기판의 제조 방법.
  32. 제31항에서,
    상기 몰리브덴 합금막은 원자 백분율 0.01% 이상 20% 미만의 텅스텐과 나머지 몰리브덴 및 불가피한 불순물을 포함하는 박막 트랜지스터 기판의 제조 방법.
  33. 제32항에서,
    상기 금속막의 하부에 알루미늄 또는 알루미늄 합금으로 이루어진 도전막을 적층하는 단계를 더 포함하며, 상기 금속막을 패터닝할 때 상기 식각액을 이용하여 상기 도전막과 함께 패터닝하는 박막 트랜지스터 기판의 제조 방법.
  34. 제33항에서,
    상기 도전막이 알루미늄 합금막인 경우 상기 알루미늄 합금막은 알루미늄과 희토류 금속 또는 전이 금속으로 이루어진 박막 트랜지스터 기판의 제조 방법.
  35. 제34항에서,
    상기 도전막이 알루미늄 합금막인 경우 알루미늄 합금막은 전이금속 또는 희토류 금속이 5% 이하 함유하는 박막 트랜지스터 기판의 제조 방법.
  36. 제35항에서,
    상기 식각액은 CH3COOH/HNO3/H3PO4/H2O인 박막 트랜지스터 기판의 제조 방법.
  37. 제36항에서,
    상기 식각액에서 상기 HNO3은 8∼14%의 범위에서 함유된 박막 트랜지스터 기판의 제조 방법.
  38. 제37항에서,
    상기 금속막 및 상기 소스 및 드레인 전극을 상기 몰리브덴-텅스텐 합금막을 이용하여 형성하는 경우 상기 텅스텐의 조성비는 원자 백분율 5∼15%인 박막 트랜지스터 기판의 제조 방법.
  39. 제38항에서,
    상기 금속막 및 상기 소스 및 드레인 전극을 상기 몰리브덴-텅스텐 합금막을 이용하는 경우 상기 텅스텐의 조성비는 원자 백분율 9%∼11%의 범위인 박막 트랜지스터 기판의 제조 방법.
  40. 제39항에서,
    상기 금속막 및 상기 소스 및 드레인 전극을 상기 몰리브덴-텅스텐 합금막을 이용하는 경우 상기 텅스텐의 조성비는 원자 백분율 10%인 박막 트랜지스터 기판의 제조 방법.
  41. 기판 위에 금속막을 적층하는 단계,
    식각액을 이용하여 상기 금속막을 패터닝하여 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 패턴을 형성하는 단계,
    상기 게이트 패턴 위에 게이트 절연층을 적층하는 단계,
    상기 게이트 절연층 상부에 도핑되지 않은 비정질 실리콘층 및 도핑된 비정질 실리콘층을 형성하는 단계,
    상기 도핑된 비정질 실리콘 위에 몰리브덴 또는 몰리브덴 합금막으로 소스 전극, 드레인 전극, 데이터선 및 데이터 패드를 포함하는 데이터 패턴을 형성하는 단계,
    상기 데이터 패턴 위에 보호막을 형성하는 단계,
    상기 보호막 상부에 포토 레지스트를 도포하고 상기 게이트 패드, 데이터 패드 및 드레인 전극에 대응하는 상기 보호막의 상부에 개구부를 가지는 상기 포토 레지스트를 사진 식각하는 단계,
    상기 포토 레지스트를 마스크로 하여 상기 데이터 패드 및 드레인 전극을 노출시키는 제1 식각 단계,
    상기 기판 상부에 4불화탄소(CF4)와 수소(H2) 또는 염화수소(HCl)를 혼합한 가스를 플라스마 상태에서 이용하여 고분자막을 형성하는 단계, 그리고
    상기 몰리브덴막 또는 몰리브덴-텅스텐 합금막과 상기 게이트 절연층 및 상기 보호막과의 식각 선택비가 1 : 15 이상인 식각 조건에서 상기 게이트 패드를 노출시키는 제2 식각 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  42. 제41항에서,
    상기 금속막은 몰리브덴막 또는 몰리브덴-텅스텐 합금막으로 형성하는 박막 트랜지스터 기판의 제조 방법.
  43. 제42항에서,
    상기 몰리브덴 합금막은 원자 백분율 0.01% 이상 20% 미만의 텅스텐과 나머지 몰리브덴 및 불가피한 불순물을 포함하는 박막 트랜지스터 기판의 제조 방법.
  44. 제43항에서,
    상기 금속막의 하부에 알루미늄 또는 알루미늄 합금으로 이루어진 도전막을 적층하는 단계를 더 포함하며, 상기 금속막을 패터닝할 때 상기 식각액을 이용하여 상기 도전막과 함께 패터닝하는 박막 트랜지스터 기판의 제조 방법.
  45. 제44항에서,
    상기 도전막이 알루미늄 합금막인 경우 상기 알루미늄 합금막은 알루미늄과 희토류 금속 또는 전이 금속으로 이루어진 박막 트랜지스터 기판의 제조 방법.
  46. 제45항에서,
    상기 도전막이 알루미늄 합금막인 경우 알루미늄 합금막은 전이 금속 또는 희토류 금속이 5% 이하 함유하는 박막 트랜지스터 기판의 제조 방법.
  47. 제46항에서,
    상기 식각액은 CH3COOH/HNO3/H3PO4/H2O인 박막 트랜지스터 기판의 제조 방법.
  48. 제47항에서,
    상기 식각액에서 상기 HNO3은 8∼14%의 범위에서 함유된 박막 트랜지스터 기판의 제조 방법.
  49. 제48항에서,
    상기 금속막 및 상기 소스 및 드레인 전극을 상기 몰리브덴-텅스텐 합금막을 이용하여 형성하는 경우 상기 텅스텐의 조성비는 원자 백분율 5∼15%인 박막 트랜지스터 기판의 제조 방법.
  50. 제49항에서,
    상기 금속막 및 상기 소스 및 드레인 전극을 상기 몰리브덴-텅스텐 합금막을 이용하는 경우 상기 텅스텐의 조성비는 원자 백분율 9%∼11%의 범위인 박막 트랜지스터 기판의 제조 방법.
  51. 제50항에서,
    상기 금속막 및 상기 소스 및 드레인 전극을 상기 몰리브덴-텅스텐 합금막을 이용하는 경우 상기 텅스텐의 조성비는 원자 백분율 10%인 박막 트랜지스터 기판의 제조 방법.
  52. 제51항에서,
    상기 제2 식각 단계는 CF4/O2가스를 사용하는 박막 트랜지스터 기판의 제조 방법.
  53. 제52항에서,
    상기 제2 식각 단계는 CF4와 O2가스의 비율은 10:4 이하로 하는 박막 트랜지스터 기판의 제조 방법.
  54. 제53항에서,
    상기 제1 식각 단계는 상기 포토 레지스트와 상기 제1 및 제2 절연층의 식각 선택비가 1 : 1 내지 1 : 1.5인 식각 조건에서 실시하는 박막 트랜지스터 기판의 제조 방법.
  55. 제54항에서,
    상기 제2 금속 패턴을 노출시키는 제1 식각 단계는 SF6+HCl(+He) 또는 SF6+Cl2(+He) 가스를 사용하는 박막 트랜지스터 기판의 제조 방법.
  56. 제55항에서,
    상기 제1 식각 단계는 CF4/O2가스를 사용하는 박막 트랜지스터 기판의 제조 방법.
  57. 제56항에서,
    상기 제1 식각 단계는 CF4와 O2가스의 비율은 10:4 이하로 하는 박막 트랜지스터 기판의 제조 방법.
  58. 기판 위에 금속막을 적층하는 단계,
    식각액을 이용하여 상기 금속막을 패터닝하여 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 패턴을 형성하는 단계,
    상기 게이트 패턴 위에 게이트 절연층을 적층하는 단계,
    상기 게이트 절연층 상부에 도핑되지 않은 비정질 실리콘층 및 도핑된 비정질 실리콘층을 형성하는 단계,
    상기 도핑된 비정질 실리콘 위에 몰리브덴 또는 몰리브덴 합금막으로 소스 전극, 드레인 전극, 데이터선 및 데이터 패드를 포함하는 데이터 패턴을 형성하는 단계,
    상기 데이터 패턴 위에 보호막을 형성하는 단계,
    상기 보호막 상부에 포토 레지스트를 도포하고 상기 게이트 패드, 데이터 패드 및 드레인 전극에 대응하는 상기 보호막의 상부에 개구부를 가지는 상기 포토 레지스트를 사진 식각하는 단계,
    상기 포토 레지스트를 마스크로 하여 상기 데이터 패드, 드레인 전극 및 게이트 패드를 CF4+O2가스를 이용하여 노출시키는 식각 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  59. 제58항에서,
    상기 금속막은 몰리브덴막 또는 몰리브덴-텅스텐 합금막으로 형성하는 박막 트랜지스터 기판의 제조 방법.
  60. 제59항에서,
    상기 몰리브덴 합금막은 원자 백분율 0.01% 이상 20% 미만의 텅스텐과 나머지 몰리브덴 및 불가피한 불순물을 포함하는 박막 트랜지스터 기판의 제조 방법.
  61. 제60항에서,
    상기 금속막의 하부에 알루미늄 또는 알루미늄 합금으로 이루어진 도전막을 적층하는 단계를 더 포함하며, 상기 금속막을 패터닝할 때 상기 식각액을 이용하여 상기 도전막과 함께 패터닝하는 박막 트랜지스터 기판의 제조 방법.
  62. 제61항에서,
    상기 식각액은 CH3COOH/HNO3/H3PO4/H2O인 박막 트랜지스터 기판의 제조 방법.
  63. 제62항에서,
    상기 식각액에서 상기 HNO3은 8∼14%의 범위에서 함유된 박막 트랜지스터 기판의 제조 방법.
  64. 제63항에서,
    상기 금속막 및 상기 소스 및 드레인 전극을 상기 몰리브덴-텅스텐 합금막을 이용하여 형성하는 경우 상기 텅스텐의 조성비는 원자 백분율 5∼15%인 박막 트랜지스터 기판의 제조 방법.
  65. 제64항에서,
    상기 금속막 및 상기 소스 및 드레인 전극을 상기 몰리브덴-텅스텐 합금막을 이용하는 경우 상기 텅스텐의 조성비는 원자 백분율 9%∼11%의 범위인 박막 트랜지스터 기판의 제조 방법.
  66. 제65항에서,
    상기 금속막 및 상기 소스 및 드레인 전극을 상기 몰리브덴-텅스텐 합금막을 이용하는 경우 상기 텅스텐의 조성비는 원자 백분율 10%인 박막 트랜지스터 기판의 제조 방법.
  67. 제66항에서,
    상기 식각 단계에서 CF4와 O2가스의 비율은 10:4 이하로 하는 박막 트랜지스터 기판의 제조 방법.
KR1019970047731A 1996-11-21 1997-09-19 금속막과그위에절연층을포함하는반도체장치의제조방법 KR100477141B1 (ko)

Priority Applications (11)

Application Number Priority Date Filing Date Title
KR1019970047731A KR100477141B1 (ko) 1997-09-19 1997-09-19 금속막과그위에절연층을포함하는반도체장치의제조방법
TW087101249A TW400556B (en) 1997-02-26 1998-02-02 Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US09/031,486 US6337520B1 (en) 1997-02-26 1998-02-26 Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof
JP04599898A JP4272272B2 (ja) 1997-02-26 1998-02-26 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法
US09/492,830 US6380098B1 (en) 1997-02-26 2000-01-27 Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US09/962,210 US6582982B2 (en) 1997-02-26 2001-09-26 Composition for wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US10/035,245 US6486494B2 (en) 1996-11-21 2002-01-04 Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US10/190,494 US6570182B2 (en) 1996-11-21 2002-07-09 Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US10/389,778 US6686606B2 (en) 1996-11-21 2003-03-18 Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US10/732,480 US6946681B2 (en) 1996-11-21 2003-12-11 Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
JP2007277980A JP4903667B2 (ja) 1997-02-26 2007-10-25 表示装置用薄膜トランジスタ基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970047731A KR100477141B1 (ko) 1997-09-19 1997-09-19 금속막과그위에절연층을포함하는반도체장치의제조방법

Publications (2)

Publication Number Publication Date
KR19990025891A true KR19990025891A (ko) 1999-04-06
KR100477141B1 KR100477141B1 (ko) 2005-07-04

Family

ID=37303214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970047731A KR100477141B1 (ko) 1996-11-21 1997-09-19 금속막과그위에절연층을포함하는반도체장치의제조방법

Country Status (1)

Country Link
KR (1) KR100477141B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004542A (ko) * 1999-06-29 2001-01-15 김영환 박막 트랜지스터-액정 표시 장치 및 그 제조방법
KR100590917B1 (ko) * 1999-06-28 2006-06-19 비오이 하이디스 테크놀로지 주식회사 액정표시소자의 제조방법
KR100646792B1 (ko) * 2000-07-27 2006-11-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR100939752B1 (ko) * 2000-02-22 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제작방법
KR101087398B1 (ko) * 2004-06-30 2011-11-25 엘지디스플레이 주식회사 액정표시장치의 패드 구조 및 그 제조방법
US9704996B2 (en) 2000-04-12 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61137343A (ja) * 1984-12-10 1986-06-25 Hitachi Ltd 多層配線
US5198694A (en) * 1990-10-05 1993-03-30 General Electric Company Thin film transistor structure with improved source/drain contacts
KR0167694B1 (ko) * 1995-06-29 1999-02-01 김주용 반도체 소자 제조시 경사 콘택홀 형성 방법
KR0176175B1 (ko) * 1995-12-16 1999-03-20 김광호 박막트랜지스터-액정표시소자의 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590917B1 (ko) * 1999-06-28 2006-06-19 비오이 하이디스 테크놀로지 주식회사 액정표시소자의 제조방법
KR20010004542A (ko) * 1999-06-29 2001-01-15 김영환 박막 트랜지스터-액정 표시 장치 및 그 제조방법
KR100939752B1 (ko) * 2000-02-22 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제작방법
US9869907B2 (en) 2000-02-22 2018-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9704996B2 (en) 2000-04-12 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100646792B1 (ko) * 2000-07-27 2006-11-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101087398B1 (ko) * 2004-06-30 2011-11-25 엘지디스플레이 주식회사 액정표시장치의 패드 구조 및 그 제조방법

Also Published As

Publication number Publication date
KR100477141B1 (ko) 2005-07-04

Similar Documents

Publication Publication Date Title
JP4903667B2 (ja) 表示装置用薄膜トランジスタ基板の製造方法
US6570182B2 (en) Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US6081308A (en) Method for manufacturing liquid crystal display
US6380098B1 (en) Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US7575963B2 (en) Method for manufacturing contact structures of wiring
TWI390018B (zh) 蝕刻劑，使用該蝕刻劑製造互連線的方法，以及使用該蝕刻劑製造薄膜電晶體基材的方法
KR100476622B1 (ko) 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법
JP4169896B2 (ja) 薄膜トランジスタとその製造方法
KR20000033047A (ko) 박막트랜지스터의제조방법
EP0641028B1 (en) A thin film device and a method for fabricating the same
KR100477141B1 (ko) 금속막과그위에절연층을포함하는반도체장치의제조방법
KR100472175B1 (ko) 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법
KR100471773B1 (ko) 몰리브덴또는몰리브덴합금을이용한배선의제조방법및이를이용한박막트랜지스터의제조방법
KR100495807B1 (ko) 배선용조성물,이조성물을이용한금속배선및그제조방법,이배선을이용한표시장치및그제조방법
KR100552283B1 (ko) 몰리브덴및몰리브덴합금을이용한박막트랜지스터기판및그제조방법
KR100508036B1 (ko) 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법
JPH0992840A (ja) 液晶表示装置及びその製造方法
KR100441839B1 (ko) Tft기판
KR100580397B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20030024160A (ko) 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee