KR20010004542A - 박막 트랜지스터-액정 표시 장치 및 그 제조방법 - Google Patents
박막 트랜지스터-액정 표시 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20010004542A KR20010004542A KR1019990025231A KR19990025231A KR20010004542A KR 20010004542 A KR20010004542 A KR 20010004542A KR 1019990025231 A KR1019990025231 A KR 1019990025231A KR 19990025231 A KR19990025231 A KR 19990025231A KR 20010004542 A KR20010004542 A KR 20010004542A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- source
- film
- gas
- ohmic contact
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000010408 film Substances 0.000 claims description 48
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 239000010409 thin film Substances 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 11
- 239000004973 liquid crystal related substance Substances 0.000 claims description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 5
- 239000007789 gas Substances 0.000 description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터-액정 표시 장치 및 그 제조방법을 개시한다. 개시된 본 발명은, 절연 기판상에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 절연 기판상에 게이트 절연막, 비정질 실리콘막, 도핑된 반도체층을 순차적으로 적층하는 단계; 상기 도핑된 반도체층 및 비정질 실리콘막을 소정 부분 패터닝하여, 오믹 콘택층과 채널층을 형성하는 단계; 상기 오믹 콘택층 및 게이트 절연막 상부에 Mo금속막을 증착하는 단계; 및 상기 Mo 금속막 및 오믹 콘택층을 상기 채널층 양측에 존재하도록 건식 식각하여, 소오스, 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 박막 트랜지스터-액정 표시 장치 및 그 제조방법에 관한 것으로, 보다 구체적으로는 액정 표시 장치의 데이타 버스 라인 구조 및 그 제조방법에 관한 것이다.
일반적인 액정 표시 장치의 하부 기판 구조물을 형성하는데는 대개 5개 내지 7개의 마스크가 요구되며, 현재에는 5개의 마스크를 이용하여, 하부 기판상에 박막 트랜지스터 및 화소 전극을 형성하는 방법이 연구진행중이다.
여기서, 도 1a 및 도 1b를 참조하여, 5개의 마스크를 이용한 박막 트랜지스터-액정 표시 장치의 제조방법을 설명한다.
도 1a를 참조하여, 하부 기판(1) 상부에 금속막, 예를들어, 후속 공정의 영향을 덜받는 MoW 금속막을 증착한다음, 소정 부분 패터닝하여, 게이트 전극(2) 및 게이트 버스 라인(도시되지 않음)을 형성한다(제 1 마스크). 그 다음에, 하부 기판(1) 상부에 게이트 절연막(3)과 비정질 실리콘층 및 도핑된 반도체층을 증착한후, 도핑된 반도체층과 비정질 실리콘층을 소정 부분 패터닝하여, 오믹 콘택층(5) 및 채널층(4)을 형성한다(제 2 마스크). 그 다음, 하부 기판(1) 결과물 상부에 데이타 버스 라인용 금속막, 예를들어, 전도성이 우수한 Mo/Al/Mo 금속막을 증착한다. 여기서, 데이타 버스 라인용으로 Mo/Al/Mo막을 사용하는 것은, Al 금속막이, 화소 전극 즉, ITO(indium tin oxide)의 식각액(HCl:CH3COOOH:H2O=25:6:72, HCl:HNO3:H2O=20:1:10)에 의하여 쉽게 반응하기 때문에, Al 금속막과 ITO 습식 식각액 사이의 반응을 차단하기 위함이다.
그 다음, 도 1b를 참조하여, 데이타 버스 라인용 금속막(6)을 채널층(4)의 양측에 배치되도록 소정 부분 패터닝한다(제 3 마스크). 그후, 도면에는 도시되지 않았지만, 결과물 상부에 보호막을 형성한다음, 드레인 전극(6b)이 노출되도록 보호막을 식각한다(제 4 마스크). 이어, 노출된 드레인 전극(6b)과 콘택되도록 보호막 상부에 화소 전극(도시되지 않음)을 형성한다(제 5 마스크).
그러나, 상기한 종래의 5개의 마스크를 이용한 액정 표시 장치는 다음과 같은 문제점이 있다.
데이타 버스 라인으로 이용되는 금속막(6)은 Mo/Al/Mo의 적층막으로 구성되어 있으므로, 각 막간의 식각 속도차를 줄이기 위하여, 습식 식각 방식으로 패터닝된다.
그러나, 공지된 바와 같이 습식 식각 방식은 등방성 특성을 가지고 있어, 도 1b에 도시된 바와 같이, 소오스, 드레인 전극(6a,6b)의 양 측면이 경사지게 패터닝되고, 오믹 콘택층(5) 역시 채널로 동작되는 채널층(4) 상부에 잔존하게 된다. 이와같이, 오믹 콘택층(5)이 채널로 동작되는 부분에 남아 있음으로 인하여, 박막 트랜지스터의 거리 대 폭의 비를 정확히 조절할 수 없다. 또한, 채널로 동작되는 부분은 식각후, 오프 전류를 방지하도록 플라즈마 처리를 실시하여야하는데, 상기와 같이, 채널로 동작되는 부분에 오믹 콘택층이 잔류하므로, 박막 트랜지스터의 오프 전류가 증대된다.
따라서, 본 발명의 목적은 소오스, 드레인 전극 및 그 하부의 오믹 콘택층을 비등방성으로 식각하여, 채널로 동작하는 채널층 상부에 오믹 콘택층이 잔존하지 않도록 하는 박막 트랜지스터-액정 표시 장치 및 그 제조방법을 제공하는 것이다.
도 1a 및 도 1b는 종래의 박막 트랜지스터-액정 표시 장치의 제조방법을 설명하기 위한 단면도.
도 2a 및 도 2b는 본 발명에 따른 박막 트랜지스터-액정 표시 장치의 제조방법을 설명하기 위한 단면도.
(도면의 주요 부분에 대한 부호의 설명)
10 - 하부 기판 11 - 게이트 전극
12 - 게이트 절연막 13 - 채널층
14 - 오믹 콘택층 15 - Mo
15a,15b - 소오스, 드레인 전극
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일견지에 따르면, 기판; 상기 기판상에 형성된 게이트 전극; 상기 게이트 전극을 피복하는 게이트 절연막; 상기 게이트 전극 부분에 대응하도록 게이트 절연막 상에 형성되는 채널층; 상기 채널층의 양측과 각각 오버랩되도록 형성되는 소오스, 드레인 전극; 및 상기 소오스, 드레인 전극과 채널층 사이에 각각 개재되는 오믹 콘택층을 포함하며, 상기 소오스, 드레인 전극은 Mo막으로 형성되는 것을 특징으로 한다.
또한, 본 발명의 다른 견지에 의하면, 절연 기판상에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 절연 기판상에 게이트 절연막, 비정질 실리콘막, 도핑된 반도체층을 순차적으로 적층하는 단계; 상기 도핑된 반도체층 및 비정질 실리콘막을 소정 부분 패터닝하여, 오믹 콘택층과 채널층을 형성하는 단계; 상기 오믹 콘택층 및 게이트 절연막 상부에 Mo금속막을 증착하는 단계; 및 상기 Mo 금속막 및 오믹 콘택층을 상기 채널층 양측에 존재하도록 건식 식각하여, 소오스, 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 Mo막은 약 1500 내지 3000Å 두께로 증착한다.
아울러, 상기 Mo막은 230 내지 250℃의 온도와, 9 내지 20KW의 파워와, 0.1 내지 2pa의 압력에서 Ar 가스를 30 내지 100sccm 정도를 주입하여 형성함이 바람직하다.
또한, 상기 소오스, 드레인 전극을 형성하기 위한 건식 식각 공정은 600 내지 1500W의 파워를 인가하면서, 250 내지 500mtorr 압력하에서, SF6가스와, O2가스 및 He 가스를 이용하여, 75 내지 125초 동안 진행하는 것을 특징으로 한다. 이때, 상기 SF6가스는 270 내지 280sccm, O2가스는 470 내지l 480 sccm 및 He 가스 40 내
본 발명에 의하면, 소오스, 드레인 전극용 금속막을 단일의 Mo 금속막으로 형성하므로써, 건식 식각 방법으로 소오스, 드레인 전극을 형성할 수 있다. 이에따라, 소오스, 드레인 전극 및 오믹 콘택층의 측벽이 수직 프로파일을 갖게되고, 채널로 동작하는 채널 영역 부분에 오믹 콘택층이 잔존하지 않게 된다.
이에따라, 채널로 동작하는 채널층 영역이 모두 수소 플라즈마 공정이 진행되어, 누설 전류가 감소된다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 2a 및 도 2b는 본 발명에 따른 박막 트랜지스터 액정 표시 장치의 제조방법을 설명하기 위한 각 공정별 단면도이다.
먼저, 도 2a을 참조하여, 하부 기판(10) 상부에 게이트 버스 라인용 금속막을 증착한다. 이때, 게이트 버스 라인용 금속막은 후속 공정의 영향을 덜받는 MoW으로 한다. 그후, 금속막을 소정 부분 패터닝하여, 게이트 전극(11) 및 게이트 버스 라인(도시되지 않음)을 형성한다(제 1 마스크). 그 다음에, 하부 기판(10) 결과물 상부에 게이트 절연막(12)과 비정질 실리콘층 및 도핑된 반도체층을 순차적으로 증착한다음, 도핑된 반도체층과 비정질 실리콘층을 소정 부분 패터닝하여, 오믹 콘택층(14) 및 채널층(13)을 형성한다(제 2 마스크). 그다음, 하부 기판(10)의 오믹 콘택층(14) 상부에 소오스, 드레인 전극을 형성하기 위하여, Mo막(15)을 약 1500 내지 3000Å 두께로 증착한다. 이때, Mo막(15)은 9 내지 20KW의 파워와, 0.1 내지 2pa의 압력에서 Ar 가스를 30 내지 100sccm 정도를 주입하여 형성한다.
그후, 도 3b에 도시된 바와 같이, Mo막(15)을 상기 채널층(13)의 양측에 존재할 수 있도록 소정 부분 패터닝하여, 소오스, 드레인 전극(15a,15b)을 형성한다(제 3 마스크). 아울러, 채널층(13) 상부의 오믹 콘택층(14)도 소오스, 드레인 전극(15a,15b)의 형태로 패터닝된다. 이때, 상기 소오스, 드레인 전극용 금속막으로 단일의 Mo(15)이 사용되었으므로, 식각 속도를 고려할 필요없이, 건식 식각을 진행한다. 그러면, 건식 식각의 특성상 소오스, 드레인 전극(15a,15b)의 측벽은 수직 프로파일을 갖게되고, 이에따라, 오믹 콘택층(14)의 측벽 역시 수직 프로파일을 갖게 된다.
이때, 상기 건식 식각 공정은 600 내지 1500W의 파워를 인가하면서, 250 내지 500mtorr 압력하에서 75 내지 125초 동안 진행함이 바람직하다. 이때, 상기 건식 식각 공정은 SF6가스를 270 내지 280sccm정도 주입하고, O2가스를 470 내지 480 sccm 정도 주입하며, He 가스를 40 내지 60 sccm 정도 주입하여 진행된다.
이와같이, 소오스, 드레인 전극용 금속막을 단일의 금속막으로 형성하므로써, 건식 식각 방법으로 소오스, 드레인 전극을 형성할 수 있다. 이에따라, 소오스, 드레인 전극 및 오믹 콘택층의 측벽이 수직 프로파일을 갖게되고, 채널로 동작하는 채널 영역 부분에 오믹 콘택층(14)이 잔존하지 않게 된다.
또한, 상기 Mo막은 전도 특성도 우수한 편이고, 이후 화소 전극 형성시, ITO 식각액과 거의 반응이 일어나지 않아서, 데이타 버스 라인의 단선을 방지할 수 있다.
그후, 노출된 채널층(13)에 수소 플라즈마 공정을 실시하여, 채널층(13)이 효과적인 표면 상태가 되도록 한다. 이에따라, 채널로 동작하는 채널층 영역(13)이 모두 수소 플라즈마 공정이 진행되어, 누설 전류가 감소된다.
그후, 후속 공정에 대하여는 도시되지 않았지만, 보호막을 형성하는 공정, 드레인 전극을 오픈시키는 공정(제 4 마스크) 및 화소 전극을 형성하는 공정(제 5 마스크)을 실시하여, 5개의 마스크로 박막 트랜지스터를 형성한다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 소오스, 드레인 전극용 금속막을 단일의 Mo 금속막으로 형성하므로써, 건식 식각 방법으로 소오스, 드레인 전극을 형성할 수 있다. 이에따라, 소오스, 드레인 전극 및 오믹 콘택층의 측벽이 수직 프로파일을 갖게되고, 채널로 동작하는 채널 영역 부분에 오믹 콘택층이 잔존하지 않게 된다.
이에따라, 채널로 동작하는 채널층 영역이 모두 수소 플라즈마 공정이 진행되어, 누설 전류가 감소된다.
또한, Mo금속막은 ITO 식각액과 반응이 거의 일어나지 않아서, 화소 전극 패터닝시 소오스, 드레인 전극 및 데이타 버스 라인의 단선이 방지된다.
Claims (6)
- 기판;상기 기판상에 형성된 게이트 전극;상기 게이트 전극을 피복하는 게이트 절연막;상기 게이트 전극 부분에 대응하도록 게이트 절연막 상에 형성되는 채널층;상기 채널층의 양측과 각각 오버랩되도록 형성되는 소오스, 드레인 전극; 및상기 소오스, 드레인 전극과 채널층 사이에 각각 개재되는 오믹 콘택층을 포함하며,상기 소오스, 드레인 전극은 Mo막으로 형성되는 것을 특징으로 하는 액정 표시 장치.
- 절연 기판상에 게이트 전극을 형성하는 단계;상기 게이트 전극이 형성된 절연 기판상에 게이트 절연막, 비정질 실리콘막, 도핑된 반도체층을 순차적으로 적층하는 단계;상기 도핑된 반도체층 및 비정질 실리콘막을 소정 부분 패터닝하여, 오믹 콘택층과 채널층을 형성하는 단계;상기 오믹 콘택층 및 게이트 절연막 상부에 Mo금속막을 증착하는 단계; 및상기 Mo 금속막 및 오믹 콘택층을 상기 채널층 양측에 존재하도록 건식 식각하여, 소오스, 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터-액정 표시 장치의 제조방법.
- 제 2 항에 있어서, 상기 Mo막은 약 1500 내지 3000Å 두께로 증착하는 것을 특징으로 하는 박막 트랜지스터-액정 표시 장치의 제조방법.
- 제 2 항 또는 제 3 항에 있어서, 상기 Mo막은 230 내지 250℃의 온도와, 9 내지 20KW의 파워와, 0.1 내지 2pa의 압력에서 Ar 가스를 30 내지 100sccm 정도를 주입하여 형성하는 것을 특징으로 하는 박막 트랜지스터-액정 표시 장치.
- 제 2 항에 있어서, 상기 소오스, 드레인 전극을 형성하기 위한 건식 식각 공정은 600 내지 1500W의 파워를 인가하면서, 250 내지 500mtorr 압력하에서, SF6가스와, O2가스 및 He 가스를 이용하여, 75 내지 125초 동안 진행하는 것을 특징으로 하는 박막 트랜지스터-액정 표시 장치의 제조방법.
- 제 5 항에 있어서, 상기 SF6가스는 270 내지 280sccm, O2가스는 470 내지l 480 sccm 및 He 가스 40 내지 60 sccm 정도의 유량으로 공급되는 것을 특징으로 하는 박막 트랜지스터-액정 표시 장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025231A KR20010004542A (ko) | 1999-06-29 | 1999-06-29 | 박막 트랜지스터-액정 표시 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025231A KR20010004542A (ko) | 1999-06-29 | 1999-06-29 | 박막 트랜지스터-액정 표시 장치 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010004542A true KR20010004542A (ko) | 2001-01-15 |
Family
ID=19596829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990025231A KR20010004542A (ko) | 1999-06-29 | 1999-06-29 | 박막 트랜지스터-액정 표시 장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010004542A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100466465B1 (ko) * | 2002-04-10 | 2005-01-15 | 장 진 | 구멍과 홈 있는 활성층 패턴을 이용한 박막 트랜지스터구조 |
| KR100652339B1 (ko) * | 2005-10-07 | 2006-11-29 | 엘지전자 주식회사 | 유기 박막 트랜지스터 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06132533A (ja) * | 1992-10-19 | 1994-05-13 | Toshiba Corp | Ｔｆｔアレイ基板の製造方法 |
| KR950021249A (ko) * | 1993-12-31 | 1995-07-26 | 이헌조 | 박막 트랜지스터 제조방법 |
| KR19990017658A (ko) * | 1997-08-25 | 1999-03-15 | 윤종용 | 몰리브덴 또는 몰리브덴 합금을 이용한 반도체 장치의 제조방법 |
| KR19990025891A (ko) * | 1997-09-19 | 1999-04-06 | 윤종용 | 금속막과 그 위에 절연층을 포함하는 반도체 장치의 제조 방법 |
-
1999
- 1999-06-29 KR KR1019990025231A patent/KR20010004542A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06132533A (ja) * | 1992-10-19 | 1994-05-13 | Toshiba Corp | Ｔｆｔアレイ基板の製造方法 |
| KR950021249A (ko) * | 1993-12-31 | 1995-07-26 | 이헌조 | 박막 트랜지스터 제조방법 |
| KR19990017658A (ko) * | 1997-08-25 | 1999-03-15 | 윤종용 | 몰리브덴 또는 몰리브덴 합금을 이용한 반도체 장치의 제조방법 |
| KR19990025891A (ko) * | 1997-09-19 | 1999-04-06 | 윤종용 | 금속막과 그 위에 절연층을 포함하는 반도체 장치의 제조 방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100466465B1 (ko) * | 2002-04-10 | 2005-01-15 | 장 진 | 구멍과 홈 있는 활성층 패턴을 이용한 박막 트랜지스터구조 |
| KR100652339B1 (ko) * | 2005-10-07 | 2006-11-29 | 엘지전자 주식회사 | 유기 박막 트랜지스터 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5874745A (en) | Thin film transistor with carbonaceous gate dielectric | |
| JP3064241B2 (ja) | 半導体デバイスにおけるテーパー付き誘電層のエッチングによる形成 | |
| KR20070009329A (ko) | 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법 | |
| US20150295094A1 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| KR20010014933A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US10347662B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
| KR20010004542A (ko) | 박막 트랜지스터-액정 표시 장치 및 그 제조방법 | |
| CN110085520B (zh) | 薄膜电晶体及其制作方法 | |
| JP2692914B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100776505B1 (ko) | 액정표시장치의 화소전극 제조 방법 | |
| KR100336890B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
| US7625823B1 (en) | Method of patterning a metal layer in a semiconductor device | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| KR100687331B1 (ko) | 박막 트랜지스터 제조 방법 | |
| KR100507281B1 (ko) | 액정표시장치의 비아홀 형성 방법 | |
| KR20060104146A (ko) | 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법 | |
| KR100658064B1 (ko) | 박막 트랜지스터의 액정표시소자 제조방법 | |
| KR100577784B1 (ko) | 박막 트랜지스터 액정 표시소자의 제조방법 | |
| KR100217140B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100422808B1 (ko) | 매우 얇은 활성층을 가지는 박막 트랜지스터의 제조방법 | |
| KR0146251B1 (ko) | 액정표시장치용 박막트랜지스터의 제조방법 | |
| KR20000039663A (ko) | 박막 트랜지스터 액정표시소자의 제조방법 | |
| KR20020056691A (ko) | 액정 디스플레이 패널에서 식각 공정 마진의 확보방법 | |
| JP2001168190A (ja) | 半導体装置、液晶表示装置、半導体装置の製造方法および液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |