KR100652339B1 - 유기 박막 트랜지스터 제조방법 - Google Patents
유기 박막 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR100652339B1 KR100652339B1 KR1020050094267A KR20050094267A KR100652339B1 KR 100652339 B1 KR100652339 B1 KR 100652339B1 KR 1020050094267 A KR1020050094267 A KR 1020050094267A KR 20050094267 A KR20050094267 A KR 20050094267A KR 100652339 B1 KR100652339 B1 KR 100652339B1
- Authority
- KR
- South Korea
- Prior art keywords
- active layer
- organic
- electrode
- thin film
- organic active
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000010409 thin film Substances 0.000 title claims description 40
- 239000000463 material Substances 0.000 claims abstract description 37
- 239000007772 electrode material Substances 0.000 claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000001312 dry etching Methods 0.000 claims abstract description 12
- 238000000206 photolithography Methods 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 238000002294 plasma sputter deposition Methods 0.000 claims description 3
- IKXKTLBKRBLWNN-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21.C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 IKXKTLBKRBLWNN-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 description 12
- 230000008021 deposition Effects 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 6
- 238000006731 degradation reaction Methods 0.000 description 6
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 230000005855 radiation Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000003575 carbonaceous material Substances 0.000 description 2
- 238000004148 unit process Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 150000001555 benzenes Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 유기 박막 트랜지스터(Organic Thin Film Transistor, OTFT)의 제조 방법에 관한 것으로서, 특히, 박막 구조물의 최상층에 소스/드레인 전극이 이격되어 있는 탑 컨택트(Top contact) 구조이며, 소스 전극과 드레인 전극은 유기 활성층에 코팅하는 전극물질을 포토리소그래피(photolithography)공정과 건식 식각(dry etching) 방법으로 패터닝(patterning)하여 형성하는 것을 특징으로 한다.
또한, 본 발명은 소스 전극과 드레인 전극을 패터닝할 때, 유기 활성층까지 패터닝시킨 후, 유기 활성층을 다시 한번 증착하여, 유기 활성층 증착 공정을 총 두 차례 실시하는 것을 특징으로 한다.
유기, 박막, 트랜지스터, 활성층, 탑 컨택트
Description
도 1은 종래기술에 따른 스태거드 타입(staggered type) 탑 게이트(Top gate)구조의 유기 박막 트랜지스터를 개략적으로 나타낸 단면도.
도 2는 종래기술에 따른 코플래너 타입(coplanar type) 탑 게이트(Top gate)구조의 유기 박막 트랜지스터를 개략적으로 나타낸 단면도.
도 3은 종래기술에 따른 인버티드 스태거드 타입(inverted staggered type) 탑 컨택트(Top contact)구조의 유기 박막 트랜지스터를 개략적으로 나타낸 단면도.
도 4는 종래기술에 따른 인버티드 코플래너 타입(inverted coplanar type) 버텀 컨택트(Bottom contact)구조의 유기 박막 트랜지스터를 개략적으로 나타낸 단면도.
도 5a 내지 도 5d는 본 발명에 따른 제 1 실시 예의 유기 박막 트랜지스터 제조방법을 설명하기 위한 개략적인 단면도.
도 6a 내지 도 6d는 본 발명에 따른 제 2 실시 예의 유기 박막 트랜지스터 제조방법을 설명하기 위한 개략적인 단면도.
<도면의 주요부분에 대한 설명>
500. 기판 510. 게이트 전극
520. 게이트 절연막 530. 유기 활성층
540. 전극물질층 540a. 소스 전극
540b. 드레인 전극 550. 마스크
600. 기판 610. 게이트 전극
620. 게이트 절연막 630. 유기 활성층
640. 컨택층(Contact Layer) 650. 전극물질층
650a. 소스 전극 650b. 드레인 전극
660. 마스크
본 발명은 유기 박막 트랜지스터(Organic Thin Film Transistor, OTFT)의 제조방법에 관한 것으로서, 소스전극과 드레인전극이 박막 구조물 최상층에 서로 이격되어 존재하는 탑 컨택트(Top contact)구조의 유기 박막 트랜지스터를 미세 제조 방법에 관한 것이다.
박막 트랜지스터는 이를 구성하고 있는 반도체물질이 탄소를 포함하는지 여부에 따라서, 무기 박막 트랜지스터와 유기 박막 트랜지스터로 나눌 수 있다.
유기 박막 트랜지스터는 탄소물질로 만들어진 유기 반도체를 이용한 박막 트랜지스터로서, 기존의 비탄소 물질로 이루어진 무기 화합물 반도체를 이용한 무기 박막 트랜지스터와 달리, 100도 이하의 저온에서 제작할 수 있고, 섬유나 필름형태 로 성형이 용이하여 최근 플렉시블 디스플레이(Flexible Display)의 핵심소자로 주목받고 있다.
일반적으로, 박막 트랜지스터(Thin Film Transistor, TFT)소자 구조는 기판에 대한 소스, 드레인, 게이트, 절연막의 상대적인 배치에 따라 탑 게이트(Top gate) 구조, 탑 컨택트(Top contact) 구조, 버텀 컨택트(Bottom contact) 구조로 나누어진다.
그리고, 상기 탑 게이트(Top gate) 구조에는 스태거드 타입(staggered type)(도 1)과 코플래너 타입(coplanar type)(도 2) 두 가지가 있다.
또한, 상기 탑 컨택트(Top contact) 구조(도 3)와 버텀 컨택트(Bottom contact) 구조(도 4)는 각각 인버티드 스태거드 타입(inverted staggered type)과 인버티드 코플래너 타입(inverted coplanar type)이라고도 한다.
한편, 무기 박막 트랜지스터의 경우, 이러한 4가지 구조 가운데 공정의 용이성, 안정성, 계면 특성의 우수성등 다양한 장점들 때문에, 탑 컨택트(Top contact) 구조를 선호한다.
반면에, 유기 박막 트랜지스터의 경우, 최근에 구조, 소재, 제조 공정등의 다양한 차원의 연구가 진행되고 있긴 하지만, 상기한 4가지 구조에 대한 비교 연구는 아직 미흡한 실정이라, 어떤 구조가 유기 박막 트랜지스터의 구조로서 가장 적합하다는 결론을 내리기는 쉽지 않다.
이하, 도 1 내지 도 4를 참조하여 각 구조에 따른 유기 박막 트랜지스터의 장, 단점을 설명한다.
도 1에 도시된 탑 게이트(Top gate) 구조는 스태거드 타입(staggered type)으로, 기판(10)상에 소스 전극(11a)과 드레인 전극(11b)을 상호 이격시켜 형성하고, 그 이격된 공간에 노출되어 있는 기판(10) 부분을 포함해 소스 전극(11a)과 드레인 전극(11b)의 일부를 덮도록 활성층(12)을 형성한 후, 그 활성층의 상부에 게이트 절연막(13)과 게이트 전극(14)를 순차적으로 형성하는 구조이다.
이러한 스태거드 타입 탑 게이트 구조는, 기존의 미세 패터닝 방법인 포토리소그래피(Photolithography)를 이용하여 소스/드레인 전극의 미세 패턴을 구현할 수 있고, 유기 활성층이 게이트 절연막 아래에 놓이기 때문에, 수분이나 공기에 대한 내성이 강한 구조이다.
그러나, 이 구조의 경우, 유기 활성층과 맞닿는 부분인 게이트 절연막에 표면처리를 하기가 어려워 유기 활성층의 전기적 유전율을 높이기 어렵다는 문제점이 있다.
구체적으로, 게이트 절연막 상부에 유기 활성층이 위치하는 다른 구조의 경우는, 게이트 절연막을 먼저 증착하기 때문에, 유기 활성층과 맞닿게 될 게이트 절연막의 계면부분을 미리 표면처리 한 후 유기 활성층을 증착할 수 있는데 비해, 스태거드 타입의 경우는 유기활성층을 먼저 증착하고 게이트 절연막을 나중에 증착하기 때문에, 계면의 표면처리가 어렵고, 계면 부분에서 일어날 수 있는 전기적 저항은 유전율에 영향을 미친다.
도 2에 도시된 탑 게이트(Top gate) 구조는 코플래너 타입(coplanar type)으로, 기판(20)상에 유기활성층(22)을 형성하고, 그 상부에 소스 전극(21a)과 드레인 전극(21b)을 상호 이격시켜 형성하고, 그 이격된 공간에 노출되어 있는 유기활성층(22) 부분을 포함해 소스/드레인 전극의 일부를 덮도록 게이트 절연막(23)을 형성하고, 마지막으로, 게이트 전극(24)을 형성하는 구조이다.
이러한 코플래너 타입 탑게이트 구조는, 유기 활성층(유기물 반도체층)이 공정의 초기에 들어가야 하기 때문에, 유기박막 트랜지스터의 제조에는 부적합하다고 보여진다.
이는 유기 활성층으로 사용되는 펜타센(Pentacene)등의 유기 반도체 소재가 고온 공정이 불가능하고, 수분과 식각용 물질인 에쳔트(etchant)에 취약하기 때문이다.
여기서, 펜타센(Pentacene)이란, 벤젠 5개가 연결된 단순한 분자를 이용한 유기물 트랜지스터를 말하는데, 지금까지 알려진 반도체 중에서 가장 깨끗한 것이다.
도 3에 도시된 탑 컨택트(Top contact) 구조는, 기판(30)상에 게이트 전극(34)을 먼저 형성하고, 그 게이트 전극(34)의 전면을 감싸며 게이트 절연막(33)을 형성한 다음, 소스 전극(31a)과 드레인 전극(31b)이 게이트 절연막(33) 상부의 중심부분에서 서로 이격된 채로, 각각 게이트 절연막(33)의 좌우 일부에서 게이트 절연막의 측면을 따라 기판(30)까지 형성하며, 마지막으로, 소스/드레인 전극의 이격부분에서 노출되어 있는 게이트 절연막과 이격된 공간에 인접한 소스/드레인 전극의 일부를 감싸도록 유기 활성층(32)을 형성한 구조이다.
이와 같은, 탑 컨택트 구조는 유기 박막 트랜지스터 단위 소자 제작시 가장 많이 도입되는 구조이며, 비교적 좋은 트랜지스터 특성을 보여주는 구조이다.
그러나, 유기 활성층 증착 후, 소스/드레인 전극의 형성시, 주로 증발(evaporation)을 이용한 진공 증착법으로 메탈 새도우 마스크(metal shadow mask)를 통해 전극을 형성하였는데, 이 방법은 전극층의 분해능을 50㎛ 이하로 낮추기 어려워, 트랜지스터 소자를 작은 크기로 만드는 데 한계가 있다.
또한, 이 과정에서 발생하는 열이나 복사선 또는 증착되는 전극물질이 유기 활성층 내부로 확산되는 현상으로 인해, 유기 활성층의 화학적 또는 구조적 열화가 일어날 수 있고, 이는 결과적으로, 유기 활성층과 전극 간의 접촉저항(contact or parasitic resistance)을 증가시킬 수 있는 문제점이 있다.
도 4에 도시된 버텀 컨택트(Bottom contact) 구조는, 기판(40)상에 게이트 전극(44)을 형성하고, 게이트 절연막(43)을 그 게이트 전극(44)의 전면을 덮으며 기판까지 형성한 후, 그 게이트 절연막(43) 상부에 유기 활성층(42)을 형성한 다음, 그 유기 활성층(42) 상부에서 상호 이격부분을 가지며 소스 전극(41a)과 드레인 전극(41b)을 좌우로 형성한 구조이다.
이러한 버텀 컨택트 구조의 경우, 상기한 탑 컨택트(Top contact) 구조에 비해 소자성능이 좋지 않은데, 이는 평탄한 게이트 절연막 위에서 유기 활성층이 형성되는 탑 컨택트(Top contact) 구조와는 달리, 소스/드레인 전극을 먼저 형성한 후, 그 위에 유기 활성층을 형성시키기 때문에, 소스/드레인 전극, 절연층, 유기 활성층이 접하고 있는 세 개의 면에서 유기 활성층 결정립 크기(grain size)가 작게 증착되는 경향이 있어, 결정립 경계(grain boundary)로 인한 유전율이 낮아지게 된다.
하지만, 버텀 컨택트(Bottom contact) 구조는 포토리소그래피(Photolithography)로 소스/드레인 전극 패터닝이 가능하기 때문에, 미세 소자 제작이 용이하여, 실질적으로 응용 가능성은 높을 것으로 기대된다.
상기한 바와 같은 탑 컨택트(Top contact) 구조를 이용한 유기 박막 트랜지스터의 제조시 문제점을 해결하기 위해서, 본 발명은 소스 전극과 드레인 전극을 수 ㎛ 이하의 분해능을 갖는 포토리소그래피(Photolithography)를 이용해 형성함으로써, 미세한 유기 박막 트랜지스터의 제조 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명의 다른 목적은, 유기 활성층 상부에 스핀 코팅등과 같은 방법으로 전극 물질을 코팅한 다음, 포토리소그래피(Photolithography)와 건식 식각(dry etching) 방법을 이용하여 소스 전극과 드레인 전극을 형성하여, 종래와 같이 열화(degradation)로 인해 유기 활성층과 소스/드레인 전극 간의 접촉저항이 증가하는 것을 방지할 수 있는 유기 박막 트랜지스터의 제조방법을 제공하는 데 있다.
본 발명에 따른 유기 박막 트랜지스터의 제조방법은, 기판상에 게이트 전극, 게이트 절연막, 유기 활성층, 전극물질층을 순차적으로 형성하는 단계; 상기 전극물질층 상부에 소스/드레인 전극이 위치할 부분에 마스크 물질을 형성하는 단계; 상기 마스크 물질이 형성되어 있지 않은 상기 전극물질층의 노출된 부분부터 상기 유기 활성층의 바닥면까지 건식 식각(dry etching) 방법을 통해 패터닝하는 단계; 및 상기 패터닝된 유기 활성층 부분을 동일한 유기 활성층 물질로 다시 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 대한 구성을 설명하기에 앞서, 본 발명에서 채용한 유기 박막 트랜지스터의 구조인 탑 컨택트(Top contact) 구조에 대해 간략하게 설명한다.
우선, 상기 탑 컨택트 구조는 유기 박막 트랜지스터 단위 소자 제작시 가장 많이 도입되며, 비교적 좋은 트랜지스터 특성을 보여주는 구조이다.
일반적으로, 탑 컨택트 구조는, 스위칭(switching) 역할을 하는 게이트 전극이 기판과 맞닿아 형성되고, 구조물 최상층에 전하를 공급하기 위한 소스 전극과 공급된 전하를 끌어내는 드레인 전극이 상호 이격되어 있는 구조인 것이 특징이다.
그리고, 게이트 전극과 게이트 절연막의 일 단면, 소스/드레인 전극과 활성층(반도체층)의 일 단면이 접해 있고, 게이트 절연막과 활성층의 남은 타 단면끼리 또한 접해진 구조이어야 한다.
이하, 도 5a 내지 도 5d를 참조하여 본 발명의 일 실시 예에 따른 제조방법을 설명한다.
도 5a는 기판(500)상에 게이트 전극(510), 게이트 절연막(520), 유기 활성층(530), 전극물질층(540)을 순차적으로 형성한 단계를 나타낸다.
상기 게이트 절연막(520)은 상기 게이트 전극(510)의 전면을 포함한 상기 기판(500)의 일부까지 덮도록 충분히 넓게 형성한다.
그리고, 상기 유기 활성층(530)은 유기 반도체 물질로 이루어지는 것이 바람직하다.
또한, 상기 유기 반도체 물질은 펜타센(Pentacene)인 것이 바람직하다.
한편, 상기 전극물질층(540)을 형성하는 방법은 스핀 코팅 또는 잉크젯을 이용한 코팅 방법인 것이 바람직하다.
왜냐하면, 상기 스핀 코팅과 잉크젯을 이용한 코팅 방법은 고온에서 이루어지는 작업이 아니기 때문에, 메탈 새도우 마스크를 통한 전극 증착시 발생하던 열이나 복사선 또는 증착되는 전극물질이 유기 활성층 내부로 확산되는 현상과 유기 활성층의 화학적, 구조적인 열화(degradation)로 인한 소스/드레인 전극간의 접촉저항을 감소시키는 효과가 있기 때문이다.
통상적으로, 상기 유기 활성층(530)의 증착 두께는 수 nm 에서 수 백 nm인 것이 바람직하다.
도 5b는 전극물질층(540) 상부에 소스 전극과 드레인 전극 각각이 위치할 부분만 마스크 물질을 형성한 단계를 나타낸다.
상기 마스크(550) 물질을 형성하는 방법은 포토리소그래피(Photolithography) 공정을 이용하는 것이 바람직하다.
우선, 상기 마스크 물질을 상기 전극물질층(540) 상부 전면에 도포한다.
그리고, 포토공정을 통해서 상기 소스 전극과 드레인 전극이 위치할 부분을 제외한 나머지 부분의 마스크 물질을 제거한다.
이때, 상기 마스크 물질은 포토레지스트(Photoresist)인 것이 바람직하다.
도 5c는 마스크 물질이 형성되어 있지 않은 전극물질층의 노출된 부분부터 유기 활성층의 바닥면까지 건식 식각(dry etching) 방법을 통해 패터닝한 단계를 나타낸다.
이때, 상기 건식 식각(dry etching) 방법은 플라즈마 스퍼터링(plasma sputtering)을 이용하는 것이 바람직하다.
이 단계는, 전극물질층(540)을 소스 전극(540a)과 드레인 전극(540b)으로 분리하기 위해 필요한 단계이나, 식각과정에서 상기 유기 활성층(530)의 상부 면에도 영향을 받기 때문에, 부득이하지만 상기 유기 활성층(530)의 바닥면까지 패터닝하는 것이 바람직하다.
그리고, 이 단계를 마친 다음, 앞 단계에서 형성했던 마스크 물질 또는 포토레지스트(photoresist)를 제거하는 것이 바람직하다.
도 5d는 패터닝된 유기 활성층 부분을 동일한 유기 활성층 물질로 다시 형성하는 단계를 나타낸다.
이 단계는, 앞에서 언급했듯이, 패터닝된 유기 활성층 부분을 재건하는 단계이나, 첫 번째 증착과 두 번째 증착시 유기 활성층의 두께가 반드시 같을 필요는 없다.
이처럼, 본 발명에 따르면, 유기 활성층 증착 단위공정은 전체 공정에서 두 차례 실시하는 것이 바람직하다.
이하, 도 6a 내지 도 6d를 참조하여 본 발명의 다른 실시 예로써 유기 활성층과 전극물질층 사이에 컨택층(contact layer)이 있을 경우의 유기 박막 트랜지스터 제조방법을 설명한다.
도 6a는 기판(600)상에 게이트 전극(610), 게이트 절연막(620), 유기 활성층 (630), 컨택층(contact layer)(640), 전극물질층(650)을 순차적으로 증착한 단계를 나타낸다.
상기 게이트 절연막(620)은 상기 게이트 전극(610)의 전면을 포함한 상기 기판(600)의 일부까지 덮도록 충분히 넓게 형성한다.
그리고, 상기 유기 활성층(630)은 유기 반도체 물질로 이루어지는 것이 바람직하다.
또한, 상기 유기 반도체 물질은 펜타센(Pentacene)인 것이 바람직하다.
한편, 상기 전극물질층(650)을 형성하는 방법은 스핀 코팅 또는 잉크젯을 이용한 코팅 방법인 것이 바람직하다.
왜냐하면, 상기 스핀 코팅과 잉크젯을 이용한 코팅 방법은 고온에서 이루어지는 작업이 아니기 때문에, 메탈 새도우 마스크를 통한 전극 증착시 발생하던 열이나 복사선 또는 증착되는 전극물질이 유기 활성층 내부로 확산되는 현상과 유기 활성층의 화학적, 구조적인 열화(degradation)로 인한 소스/드레인 전극간의 접촉저항을 감소시키는 효과가 있기 때문이다.
통상적으로, 상기 유기 활성층(630)의 증착 두께는 수 nm 에서 수 백 nm인 것이 바람직하다.
도 6b는 전극물질층(650) 상부에 소스 전극과 드레인 전극 각각이 위치할 부분만 마스크 물질을 형성한 단계를 나타낸다.
상기 마스크(660) 물질을 형성하는 방법은 포토리소그래피(Photolithography) 공정을 이용하는 것이 바람직하다.
우선, 상기 마스크 물질을 상기 전극물질층(650) 상부 전면에 도포한다.
그리고, 포토공정을 통해서 상기 소스 전극과 드레인 전극이 위치할 부분을 제외한 나머지 부분의 마스크 물질을 제거한다.
이때, 상기 마스크 물질은 포토레지스트(Photoresist)인 것이 바람직하다.
도 6c는 마스크 물질이 형성되어 있지 않은 전극물질층의 노출된 부분부터 유기 활성층의 바닥면까지 건식 식각(dry etching) 방법을 통해 패터닝한 단계를 나타낸다.
이때, 상기 건식 식각(dry etching) 방법은 플라즈마 스퍼터링(plasma sputtering)을 이용하는 것이 바람직하다.
이 단계는, 전극물질층(650)을 소스 전극(650a)과 드레인 전극(650b)으로 분리하기 위해 필요한 단계이나, 식각과정에서 상기 유기 활성층(630)의 상부 면에도 영향을 받기 때문에, 부득이하지만 상기 유기 활성층(630)의 바닥면까지 패터닝하는 것이 바람직하다.
그리고, 이 단계를 마친 다음, 앞 단계에서 형성했던 마스크 물질 또는 포토레지스트(photoresist)를 제거하는 것이 바람직하다.
도 6d는 패터닝된 유기 활성층 부분을 동일한 유기 활성층 물질로 다시 형성하는 단계를 나타낸다.
이 단계는, 앞에서 언급했듯이, 패터닝된 유기 활성층 부분을 재건하는 단계이나, 첫 번째 증착과 두 번째 증착시 유기 활성층의 두께가 반드시 같을 필요는 없다.
이처럼, 본 발명에 따르면, 유기 활성층 증착 단위공정은 전체 공정에서 두 차례 실시하는 것이 바람직하다.
이상, 본 발명의 실시 예에 따른 발명의 구성을 상세히 설명하였지만, 본 발명은 반드시 이러한 실시 예로 국한되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다.
본 발명에 따른 유기 박막 트랜지스터(Organic Thin Film Transistor, OTFT) 제조방법은, 탑 컨택트(Top contact) 구조로 유기 박막 트랜지스터를 제조할 때, 포토리소그래피(Photolithography)와 건식 식각(dry etching) 방법을 이용하여 소스/드레인 전극을 형성함으로써, 종래의 메탈 새도우 마스크(metal shadow mask)를 이용한 전극 증착시보다, 소스/드레인 전극을 미세하게 형성할 수 있으므로, 유기 박막 트랜지스터 어레이(OTFT array)의 해상도를 향상시키는데 효과가 있다.
또한, 본 발명에 따르면, 코팅 방식을 이용해 전극물질층을 형성함으로써, 종래의 메탈 새도우 마스크를 통한 전극 증착시 발생하던 열이나 복사선 또는 증착되는 전극물질이 유기 활성층 내부로 확산되는 현상과 유기 활성층의 화학적, 구조적 열화(degradation)로 인한 소스/드레인 전극간의 접촉저항을 감소시키는 효과가 있다.
Claims (8)
- 기판상에 게이트 전극, 게이트 절연막, 유기 활성층, 전극물질층을 순차적으로 형성하는 단계;상기 전극물질층 상부에 소스/드레인 전극이 위치할 부분에 마스크 물질을 형성하는 단계;상기 마스크 물질이 형성되어 있지 않은 상기 전극물질층의 노출된 부분부터 상기 유기 활성층의 바닥면까지 건식 식각(dry etching) 방법을 통해 패터닝하는 단계;및상기 패터닝된 유기 활성층 부분을 동일한 유기 활성층 물질로 다시 형성하는 단계;를 포함하는 유기 박막 트랜지스터 제조방법.
- 제 1항에 있어서,상기 유기 활성층 상부에,상기 전극물질층을 형성하기 전에, 컨택층(contact layer)을 더 형성하는 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
- 제 1항 또는 제 2항에 있어서,상기 전극물질층을 형성하는 방법은,스핀 코팅 또는 잉크젯을 이용한 코팅 방법인 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
- 제 1항 또는 제 2항에 있어서,상기 유기 활성층은,유기 반도체 물질로 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
- 제 4항에 있어서,상기 유기 반도체물질은,펜타센(Pentacene) 인 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
- 제 1항 또는 제 2항에 있어서,상기 마스크 물질을 형성하는 단계는,포토리소그래피(Photolithography) 공정을 이용하는 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
- 제 1항 또는 제 2항에 있어서,상기 마스크 물질은,포토레지스트(Photoresist) 인 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
- 제 1항 또는 제 2항에 있어서,상기 건식 식각(dry etching) 방법은,플라즈마 스퍼터링(plasma sputtering) 공정을 이용하는 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050094267A KR100652339B1 (ko) | 2005-10-07 | 2005-10-07 | 유기 박막 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050094267A KR100652339B1 (ko) | 2005-10-07 | 2005-10-07 | 유기 박막 트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100652339B1 true KR100652339B1 (ko) | 2006-11-29 |
Family
ID=37714222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050094267A KR100652339B1 (ko) | 2005-10-07 | 2005-10-07 | 유기 박막 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100652339B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20240012878A (ko) | 2022-07-21 | 2024-01-30 | 포항공과대학교 산학협력단 | 미세 패터닝된 유기박막 트랜지스터 및 이의 제조방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010004542A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 박막 트랜지스터-액정 표시 장치 및 그 제조방법 |
-
2005
- 2005-10-07 KR KR1020050094267A patent/KR100652339B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010004542A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 박막 트랜지스터-액정 표시 장치 및 그 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20240012878A (ko) | 2022-07-21 | 2024-01-30 | 포항공과대학교 산학협력단 | 미세 패터닝된 유기박막 트랜지스터 및 이의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9257528B2 (en) | Graphene electronic device and method of fabricating the same | |
| US8188472B2 (en) | Thin film transistor, method of manufacturing the same, and flat panel display having the same | |
| US9293596B2 (en) | Graphene devices and methods of manufacturing the same | |
| KR100699987B1 (ko) | 높은 캐패시턴스를 갖는 평판표시소자 및 그의 제조방법 | |
| WO2011010415A1 (ja) | 薄膜トランジスタ基板の製造方法 | |
| JP2008205469A (ja) | 薄膜トランジスタ及びその製造方法 | |
| WO2018006441A1 (zh) | 薄膜晶体管、阵列基板及其制备方法 | |
| US20180219163A1 (en) | Flexible Array Substrate, the Preparation Method Thereof, and Flexible Display Device | |
| US7118937B2 (en) | Fabrication method of thin-film transistor array with self-organized organic semiconductor | |
| WO2018090482A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| US7405120B2 (en) | Method of forming a gate insulator and thin film transistor incorporating the same | |
| US20080135891A1 (en) | Transistor Device Formed on a Flexible Substrate Including Anodized Gate Dielectric | |
| KR100307459B1 (ko) | 박막트랜지스터 제조방법 | |
| JP2009194362A (ja) | ナノワイヤーを含む薄膜トランジスタおよびその製造方法 | |
| KR100652339B1 (ko) | 유기 박막 트랜지스터 제조방법 | |
| KR20080023475A (ko) | 포토리소그래피를 이용한 유기 박막 트랜지스터 제조 방법 | |
| US11444244B2 (en) | Mask plate and fabrication method thereof | |
| KR20080066152A (ko) | 계면특성이 향상된 유기 반도체층을 갖는 유기박막트랜지스터 및 그 제조 방법 | |
| WO2016179877A1 (zh) | 共平面型氧化物半导体tft基板结构及其制作方法 | |
| TWI523239B (zh) | 薄膜電晶體及其製作方法 | |
| US11233153B2 (en) | Thin film transistor, display panel and fabricating method thereof | |
| KR100647703B1 (ko) | 유기 박막 트랜지스터의 제조방법 | |
| KR20120079323A (ko) | 트랜지스터의 제조방법 | |
| CN112951924B (zh) | Tft器件及其制备方法 | |
| TWI513001B (zh) | 薄膜電晶體基板及應用其之顯示面板與其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |