KR19990017658A - 몰리브덴 또는 몰리브덴 합금을 이용한 반도체 장치의 제조방법 - Google Patents

몰리브덴 또는 몰리브덴 합금을 이용한 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR19990017658A
KR19990017658A KR1019970040653A KR19970040653A KR19990017658A KR 19990017658 A KR19990017658 A KR 19990017658A KR 1019970040653 A KR1019970040653 A KR 1019970040653A KR 19970040653 A KR19970040653 A KR 19970040653A KR 19990017658 A KR19990017658 A KR 19990017658A
Authority
KR
South Korea
Prior art keywords
molybdenum
film
tungsten
amorphous silicon
alloy film
Prior art date
Application number
KR1019970040653A
Other languages
English (en)
Other versions
KR100472175B1 (ko
Inventor
유춘기
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970040653A priority Critical patent/KR100472175B1/ko
Priority to TW087101249A priority patent/TW400556B/zh
Priority to US09/031,486 priority patent/US6337520B1/en
Priority to JP04599898A priority patent/JP4272272B2/ja
Publication of KR19990017658A publication Critical patent/KR19990017658A/ko
Priority to US09/492,830 priority patent/US6380098B1/en
Priority to US09/962,210 priority patent/US6582982B2/en
Priority to US10/035,245 priority patent/US6486494B2/en
Priority to US10/190,494 priority patent/US6570182B2/en
Priority to US10/389,778 priority patent/US6686606B2/en
Priority to US10/732,480 priority patent/US6946681B2/en
Application granted granted Critical
Publication of KR100472175B1 publication Critical patent/KR100472175B1/ko
Priority to JP2007277980A priority patent/JP4903667B2/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

몰리브덴 또는 몰리브덴 합금을 이용한 배선의 제조 방법 및 이를 이용한 박막 트랜지스터의 제조 방법에 관한 것으로서, 크롬, 몰리브덴 또는 몰리브덴 합금의 단일막 또는 이들의 조합으로 이루어진 이중막을 이용하여 표시 장치, 특히 액정 표시 장치의 데이터 배선 및 소스/드레인 전극을 형성한다. 이때, 소스/드레인 전극을 마스크로 하여 도핑된 비정질 실리콘층을 건식 식각하는 경우에 HCl+CF4를 사용한다. 이 기체를 사용하면 몰리브덴-텅스텐 합금막의 식각비가 100 Å/min 이하가 되어 식각되는 양이 줄어든다. 이러한 공정을 적용하면 애싱(ashing) 공정은 불필요하며, 비정질 실리콘의 표면을 안정화시키기 위한 수소(H2) 플라스마 공정은 선택적으로 추가할 수 있다.

Description

몰리브덴 또는 몰리브덴 합금을 이용한 반도체 장치의 제조 방법
본 발명은 몰리브덴 또는 몰리브덴 합금을 이용한 반도체 장치의 제조 방법에 관한 것이다.
일반적으로 표시 장치의 배선으로는 신호가 전달되는 수단으로 사용되므로 신호 지연 및 단선을 억제하는 것이 요구된다.
단선을 방지하는 방법으로는 배선을 다층으로 형성하는 방법이 제시되고 있으나, 다층의 배선을 형성하기 위해 서로 다른 식각액이 필요할 뿐 아니라 여러 번의 식각 공정이 필요하게 된다.
신호 지연을 방지하는 방법으로는 저저항을 가지는 알루미늄(Al) 또는 알루미늄 합금(Al alloy) 등과 같은 물질을 사용하는 것이 일반적이다. 그러나, 알루미늄 또는 알루미늄 합금을 사용하는 경우에는 양극 산화 공정을 부가하여 알루미늄의 약한 물리적인 특성을 보강할 필요가 있다. 또한 액정 표시 장치에서와 같이 패드부에서 ITO(indium tin oxide)를 사용하여 알루미늄을 보강하는 경우 알루미늄 또는 알루미늄 합금과 ITO의 접촉 특성이 좋지 않아 다른 금속을 개재하여야 하는 문제점을 가지고 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 배선을 다층으로 형성하는 경우에도 각층이 동일한 식각액에 대하여 유사한 식각비를 보이는 배선용 합금을 제공하고, 이를 이용하여 표시 장치의 제조 공정을 단순화하고 제품의 특성을 향상시키는 것이 그 과제이다.
도 1 내지 도 3은 본 발명의 실시예에 따른 몰리브덴 합금(MoW)의 특성을 도시한 그래프이고,
도 4는 본 발명에 따른 몰리브덴 합금(MoW)막의 식각 프로파일을 도시한 단면도이고,
도5 내지 8은 본 발명의 실시예에 따른 몰리브덴 합금(MoW)과 알루미늄 합금(Al alloy)으로 이루어진 이중막의 식각 프로파일을 도시한 도면이고,
도 9는 본 발명의 제 1실시예에 따른 박막 트랜지스터 기판의 구조를 도시한 평면도이고,
도 10은 도 9에서 X-X'선을 따라 절단한 단면도이고,
도 11a 내지 도 11d는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 도시한 단면도이고,
도 12는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 구조를 도시한 평면도이고,
도 13은 도 12에서 XIII-XIII'선을 따라 절단한 단면도이고,
도 14a 내지 도 14c는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 도시한 단면도이고,
도 15는 본 발명의 제1 실시예에 따른 박막 트랜지스터의 제조 방법 중 제1 실험예에서 건식 식각용 기체에 대한 MoW의 식각비를 도시한 도표이고,
도 16은 본 발명의 제2 실험예에 따른 박막 트랜지스터의 제조 방법을 도시한 단면도이고,
도 17은 본 발명의 제2 실험예에 따른 박막 트랜지스터의 특성을 도시한 그래프이고,
도 18은 본 발명의 제1 실시예에 따른 박막 트랜지스터의 제조 방법 중 제3 실험예에서 건식 식각용 기체에 대한 MoW의 식각비를 도시한 도표이고,
도 19는 본 발명의 제3 실험예에 따른 박막 트랜지스터의 특성을 도시한 그래프이다.
본 발명에 따른 배선은 동일한 식각조건으로 테이퍼(taper) 형상으로 가공할 수 있으며 테이퍼 각도가 20∼70°의 범위인 이중의 도전막이거나, 동일한 식각조건에 대하여 하부 도전막의 식각비보다 상부 도전막의 식각비가 70∼100Å/sec 정도 큰 이중의 도전막으로 이루어진다.
이러한 도전막은 15μΩcm 이하의 낮은 비저항을 가지는 하부 도전막과 패드용 물질로 이루어진 상부 도전막으로 이루어진다. 여기에서, 패드용 물질이란 패드로서 사용될 수 있는 특성을 가진 물질을 의미한다. 그 특성에 대해서는 실시예에서 설명하기로 한다.
여기서, 하부 도전막으로는 알루미늄 또는 알루미늄 합금이 사용되며, 상부 도전막으로는 원자 백분율 0.01%∼20% 미만의 텅스텐(W)과 나머지 몰리브덴(Mo) 및 불가피한 불순물로 이루어진 몰리브덴 조성물 또는 합금이 사용된다. 몰리브덴 합금에서 텅스텐의 조성비는 원자 백분율 9%∼11%, 특히, 10%인 것이 바람직하다.
이러한 몰리브덴 함유 조성물은 비저항이 12∼14μΩcm 정도로 작고 패드로서 사용이 가능하므로 단일막 배선으로 이용될 수 있다.
하부에 형성된 도전막이 알루미늄 합금인 경우에는 함유된 전이 금속 또는 희토류 금속이 5% 이하인 것이 좋다.
식각조건이 습식식각인 경우에 식각액은 알루미늄 또는 알루미늄 합금을 식각하는 데 사용되는 식각액으로서, 예를 들면, CH3COOH/HNO3/H3PO4/H2O를 들 수 있으며, 이때 HNO3의 농도는 8∼14%인 것이 바람직하다.
이러한 이중의 도전막은 표시 장치에서 주사 신호를 인가하는 게이트선 또는 데이터 신호를 인가하는 데이터선으로 사용할 수 있다.
이러한 본 발명에 따른 배선의 제조 방법은 한 기판의 상부에 하부 도전막을 적층하고 하부 도전막의 상부에 동일한 식각액에 대하여 하부 도전막의 식각비보다 식각비가 70∼100Å/sec 정도 큰 상부 도전막을 적층한다. 다음, 습식 또는 건식식각을 이용하여 상부 도전막 및 하부 도전막을 동시에 식각하여 배선을 완성한다.
이러한 이중의 도전막으로 이루어진 배선의 제조 방법은 표시 장치의 제조 방법에서 주사 신호를 인가하는 게이트선 또는 데이터 신호를 인가하는 데이터선의 제조 방법에도 적용할 수 있다.
앞에서 설명한 바와 같이 이러한 몰리브덴-텅스텐 배선을 이용하여 액정 표시 장치를 제작할 수 있다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는 기판 위에 원자 백분율 0.01%∼20% 미만의 텅스텐과 나머지 몰리브덴 및 불가피한 불순물로 이루어진 몰리브덴 합금을 적층하고 식각액을 이용하여 몰리브덴 합금막을 패터닝하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 배선을 형성한다.
여기서, 몰리브덴 합금막의 하부에 알루미늄 또는 알루미늄 합금으로 이루어진 도전막을 적층하는 것도 가능하며, 몰리브덴 합금막을 패터닝할 때, 도전막을 함께 패터닝한다.
또한, 이러한 본 발명에 따른 박막 트랜지스터 기판의 제조 방법에서 데이터선, 데이터 패드 및 소스/드레인 전극을 포함하는 데이터 배선은 원자 백분율 0.01%∼20% 미만의 텅스텐과 나머지 몰리브덴 및 불가피한 불순물로 이루어진 몰리브덴-텅스텐 합금, 크롬 또는 몰리브덴의 단일막 또는 이들을 조합한 다중막으로 형성한다.
이 데이터 배선은 비정질 실리콘 박막 트랜지스터 기판에 적용될 수 있으며, 이때, 비정질 실리콘층과 함께 도핑된 비정질 실리콘층이 사용된다. 이 도핑된 비정질 실리콘은 데이터 배선을 마스크로 하여 건식 식각된다. 그런데, 몰리브덴 또는 몰리브덴 합금은 비정질 실리콘층을 식각하기 위한 건식 식각용 기체에 의하여 식각되기 쉽기 때문에, 이 과정에서 데이터 배선에 대한 식각비가 100Å/min 이하가 건식 식각용 기체를 선택하여야 하며, 할로겐화 수소 기체와 CF4, CHF3, CHClF2, CH3F및C2F6중 적어도 하나의 기체가 이에 적합하다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
표시 장치의 배선으로는 15μΩcm 이하의 낮은 비저항을 가지는 알루미늄, 알루미늄 합금, 몰리브덴, 구리 등과 같은 물질이 적합하다. 한편, 배선은 외부로부터 신호를 받거나, 외부로 신호를 전달하기 위한 패드를 가지고 있어야 한다. 패드용 물질은 일정 수준 이하의 비저항을 가지는 것을 물론이지만 그보다도 산화가 잘되지 않아야 하며 제조 과정에서 쉽게 단선이 발생하지 않아야 한다. 알루미늄과 알루미늄 합금은 비저항이 매우 낮으나 패드용 물질로는 적합하지 않다. 이와는 달리 크롬, 탄탈륨, 타이타늄, 몰리브덴 및 그 합금 등과 같은 물질은 패드용으로는 적합하나 알루미늄에 비하여 비저항이 크다. 따라서, 배선을 만들 때에는 두 가지 특성을 모두 가진 금속을 사용하거나, 하부에는 저저항 도전막을 사용하고 상부에는 패드용 도전막을 사용하여 저항이 낮으면서도 패드로 사용할 수 있도록 한다.
또한, 배선을 이중으로 하는 경우 하나의 식각조건을 이용하여 동시에 식각하되 완만한 경사각을 가지는 테이퍼 형태로 가공한다. 이를 위해서는 동일한 식각조건에 대하여 20∼70°미만의 범위에서 테이퍼 각도를 가지거나, 상부 도전막의 식각비가 하부 도전막의 식각비에 비하여 70∼100Å/sec 정도 큰 것이 바람직하다. 또한 단일막으로 배선을 형성하는 경우에도 20∼70°미만의 범위에서 테이퍼 각도를 가지는 것이 바람직하다.
이러한 과정에서, 본 발명의 실시예에 따른 배선용 합금으로 원자 백분율 0.01%∼20% 미만의 텅스텐과 나머지 몰리브덴 및 불가피한 불순물로 이루어진 몰리브덴 합금을 개발하였다. 여기에서, 텅스텐의 조성비는 원자 백분율 5%∼15%, 나아가 9%∼11%인 것이 바람직하다.
도 1 내지 도 3은 본 발명의 실시예에 따른 몰리브덴-텅스텐 합금(MoW)의 특성을 도시한 그래프이다.
도 1은 본 발명의 실시예에 따른 몰리브덴-텅스텐 합금의 증착 특성을 도시한 것으로서, 가로축은 텅스텐 함유량을 원자 백분율로 나타낸 것이고 세로축은 단위 전력당 증착되는 두께를 나타낸 것이다.
도 1에서 알 수 있듯이, 텅스텐의 함유량이 원자 백분율 20(atomic%) 이하인 경우 단위 전력당 증착되는 몰리브덴-텅스텐 합금막의 두께는 1.20∼1.40(Å/W)의 범위이다.
도 2는 본 발명의 실시예에 따른 몰리브덴-텅스텐 합금의 비저항 특성을 도시한 것으로서, 가로축은 텅스텐 함유량을 원자 백분율로 나타낸 것이고 세로축은 그에 따른 비저항을 나타낸 것이다.
도 2에서 알 수 있듯이, 텅스텐(W)의 함유량에 따라 몰리브덴-텅스텐 합금의 비저항(R)은 12.0∼14.0(μΩcm)으로 나타났다.
이와 같이, 원자 백분율 20% 이하의 텅스텐을 함유한 몰리브덴-텅스텐 합금은 15μΩcm 이하의 낮은 비저항을 가지므로 단일막으로 만들어 배선으로 사용해도 무방하지만, 패드용 물질로서의 성질을 가지고 있기 때문에, 알루미늄이나 그 합금 등의 상부에 적층되어 배선으로 사용될 수 있다. 특히, 표시 장치의 신호선, 이중에서도 액정 표시 장치의 게이트선 또는 데이터선으로 사용할 수 있다.
도 3은 본 발명의 실시예에 따른 몰리브덴-텅스텐 합금의 식각비(etch rate) 특성을 도시한 것으로서, 가로축은 텅스텐 함유량을 원자 백분율로 나타낸 것이고 세로축은 알루미늄 식각액에 대하여 단위 시간당 식각되는 정도를 나타낸 것이다.
다시 말하면, 몰리브덴-텅스텐 합금 박막이 알루미늄 합금의 식각액(HNO3: H3PO4: CH3COOH : H2O)에 대하여 단위 시간당 식각되는 정도를 텅스텐(W)의 함유량에 따라 나타낸 것이다.
도 3에서 알 수 있듯이, 텅스텐의 함유량이 0%인 경우에는 식각비가 250(Å/sec) 정도로 매우 크게 나타나지만 텅스텐의 함유량이 5%인 경우에는 식각비가 100(Å/sec) 정도로 나타난다. 그리고 텅스텐의 함유량이 15∼20% 사이에서는 50(Å/sec) 이하로 떨어짐을 알 수 있다.
한편, 비저항이 매우 낮은 알루미늄 또는 그 합금은 HNO3(8∼14%) : H3PO4: CH3COOH : H2O로 이루어진 알루미늄 식각액에 대하여 40∼80(Å/sec) 정도의 식각비를 가지므로, 이 정도의 식각비보다 70∼100(Å/sec) 정도가 큰 식각비를 가지는 몰리브덴-텅스텐 합금막을 알루미늄막 또는 알루미늄 합금막의 상부에 형성하면 우수한 이중막 배선을 얻을 수 있다.
도 4는 본 발명의 실시예에 따른 몰리브덴-텅스텐 합금막의 식각 프로파일을 도시한 도면이다.
도 4는 몰리브덴 합금의 단일막을 알루미늄 합금의 식각액을 이용하여 식각한 프로파일을 나타낸 것으로, 완만한 프로파일이 형성됨을 알 수 있다.
즉, 기판(1) 상부에 원자 백분율 10%의 텅스텐이 함유된 텅스텐-몰리브덴 합금막(2)을 3,000Å 정도의 두께로 증착한 다음, 알루미늄 합금 식각액을 이용하여 식각을 실시하면 20∼25。의 각을 가지는 완만한 프로파일이 형성되었다.
한편, 도 3에서 알 수 있는 바와 같이, 텅스텐의 조성비를 조절하여 몰리브덴-텅스텐 합금막의 식각비를 100(Å/sec) 미만으로 낮출 수 있으므로 몰리브덴-텅스텐 합금으로 이루어진 단일막으로도 표시 장치용 특히, 액정 표시 장치의 게이트선 또는 데이터선으로 사용할 수 있다.
도 5 내지 도 8은 알루미늄 합금과 몰리브덴-텅스텐 합금의 이중막을 알루미늄 합금의 식각액을 이용하여 식각한 경우 이중막 프로파일(profile)을 도시한 것이다. 기판(1) 상부에 알루미늄 또는 알루미늄 합금막(3)을 2,000Å 정도의 두께로 증착하고, 그 위에 몰리브덴-텅스텐 합금막(2)을 1,000Å 정도의 두께로 증착한 다음, 알루미늄 식각액을 이용하여 알루미늄 합금막(3) 및 몰리브덴-텅스텐 합금막(2)을 동시에 식각하였다.
여기서, 알루미늄 합금은 알루미늄을 기본 물질로 하고, 여기에 Ti, Cr, Ni, Cu, Zr, Nb, Mo, Pd, Hf, Ta, W 등의 전이 원소(transition metal) 또는 Nd, Gd, Dy, Er 등의 희토류 금속(rare earth metal) 중 2원소 또는 3원소가 결합된 합금으로서, 함유된 전이 원소 또는 희토류 금속은 원자 백분율 5% 이하이다.
또한, 식각액은 알루미늄 식각액(HNO3: H3PO4: CH3COOH : H2O)을 사용하였으며, 바람직하게는 질산이 8∼14% 정도 함유된 것이 좋다.
도 5는 몰리브덴-텅스텐 합금막에서 텅스텐의 함유율이 5%인 경우로서 30∼40°의 프로파일을 나타내고 있고, 텅스텐의 함유율이 10%인 도 6의 경우에는 40~50°의 프로파일을 나타내고 있다. 텅스텐 함유율이 15%가 되면 도 7에서와 같이 프로파일이 80~90°가 되고, 텅스텐의 함유율이 20%가 되면 도 8에서와 같이 90°의 프로파일을 보여주고 있다.
또한, 본 발명의 실시예에서 알루미늄 합금과 몰리브덴-텅스텐 합금의 이중막을 알루미늄 식각액을 이용하여 식각하는 경우에는, 식각 후에 얼룩이 나타나지 않았다.
이와 같이, 알루미늄 합금과 원자 백분율 20% 이하의 텅스텐이 함유된 몰리브덴-텅스텐 합금으로 이루어진 이중막을 알루미늄 합금 식각액을 이용하여 식각하는 경우에, 30∼90°의 범위에서 테이퍼 각도가 형성된다. 또한, 도 6에서 보는 바와 같이, 텅스텐 함유량이 10%정도, 즉 9%∼11%인 경우에 가장 바람직한 테이퍼 각도(40∼50°)가 형성된다.
그러면, 이러한 배선을 이용한 액정 표시 장치용 박막 트랜지스터 기판에 대하여 상세히 설명한다.
먼저, 도 9 및 도 10을 참고로 하여 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 설명한다. 여기에서, 도 10은 도 9에서 X-X'선의 단면도이다.
기판(100) 위에 게이트선(200) 및 그 분지인 게이트 전극(210), 그리고 게이트선(200)의 끝에 형성되어 있는 게이트 패드(220)로 이루어진 게이트 패턴이 형성되어 있다. 게이트 전극(210) 및 게이트 패드(220)는 각각 하층의 알루미늄막 또는 알루미늄 합금막(211, 221)과 상층의 몰리브덴-텅스텐 합금막(212, 222)으로 이루어져 있으며, 게이트선(200) 역시 알루미늄막 또는 알루미늄 합금막과 몰리브덴-텅스텐 합금막의 이중막으로 이루어져 있다. 여기에서 게이트 패드(220)는 외부로부터의 주사 신호를 게이트선(200)으로 전달한다.
게이트 패턴(200, 210, 220) 위에는 게이트 절연층(300)이 형성되어 있으며, 이 게이트 절연층(300)은 게이트 패드(220)의 상층인 몰리브덴-텅스텐 합금막(222)을 노출시키는 접촉 구멍(720)을 가지고 있다. 게이트 전극(210) 상부의 게이트 절연층(300) 위에는 수소화된 비정질 규소(a-Si:H)층(400) 및 n+ 불순물로 고농도로 도핑된 수소화된 비정질 실리콘층(510, 520)이 게이트 전극(210)을 중심으로 양쪽에 형성되어 있다.
게이트 절연층(300) 위에는 또한 세로로 데이터선(600)이 형성되어 있고 그 한 쪽 끝에는 데이터 패드(630)가 형성되어 외부로부터의 화상 신호를 전달한다. 데이터선(600)의 분지인 소스 전극(610)이 한 쪽 도핑된 비정질 실리콘층(510) 위에 형성되어 있으며, 소스 전극(610)의 맞은 편에 위치한 도핑된 비정질 실리콘층(520) 위에는 드레인 전극(620)이 형성되어 있다. 한편, 게이트 패드(220) 부근의 게이트 절연층(300) 위에는 게이트 패드 연결부(640)가 형성되어 있다. 데이터선(600), 소스 및 드레인 전극(610, 620), 데이터 패드(630), 그리고 게이트 패드 연결부(640)를 포함하는 데이터 패턴은 몰리브덴-텅스텐 합금막으로 이루어져 있다.
데이터 패턴(600, 610, 620, 630, 640) 및 이 데이터 패턴으로 가려지지 않은 비정질 실리콘층(500) 위에는 보호막(700)이 형성되어 있으며, 이 보호막(700)에는 게이트 패드(220)의 상층 몰리브덴-텅스텐 합금막(222), 드레인 전극(620), 데이터 패드(630) 및 게이트 패드 연결부(640)를 노출시키는 접촉 구멍(720, 710, 730)이 각각 형성되어 있다.
마지막으로, 보호막(700) 위에는 접촉 구멍(710)을 통하여 드레인 전극(620)과 연결되어 있으며 ITO로 만들어진 화소 전극(800)이 형성되어 있으며, 노출된 게이트 패드(220) 및 게이트 패드 연결부(640)와 각각 접속되어 외부로부터의 신호를 게이트선(200)에 전달하는 게이트 패드용 ITO 전극(810), 데이터 패드(630)와 접속되어 외부로부터의 신호를 데이터선(600)에 전달하는 데이터 패드용 ITO 전극(820)이 형성되어 있다.
그러면, 도 9 및 도 10에 도시한 구조의 박막 트랜지스터 기판을 제조하는 방법에 대하여 도 11a 내지 도 11d를 참고로 하여 설명한다. 본 실시예에서 제시하는 제조 방법은 5장의 마스크를 이용한 제조 방법이다.
도 11a에 도시한 바와 같이, 투명한 절연 기판(100) 위에 알루미늄막 또는 알루미늄 합금막과 몰리브덴-텅스텐 합금막을 차례로 적층하고 제1 마스크를 이용하여 사진 식각하여 게이트선(200), 게이트 전극(210) 및 게이트 패드(220)를 포함하며 이중막으로 이루어진 게이트 패턴을 형성한다. 즉, 도 11a에 도시한 것처럼, 게이트 전극(210)은 아래의 알루미늄 또는 알루미늄 합금막(211)과 위의 몰리브덴-텅스텐 합금막(212)으로, 게이트 패드(220)는 아래의 알루미늄 또는 알루미늄 합금막(221)과 위의 몰리브덴-텅스텐 합금막(222)으로 이루어지며, 도 11a에 도시하지는 않았지만, 게이트선(210) 역시 이중막으로 이루어진다.
여기에서, 몰리브덴-텅스텐 합금막은 원자 백분율 0.01 % 이상 20 % 미만의 텅스텐(W)과 나머지 몰리브덴(Mo)으로 이루어져 있으며, 텅스텐의 함유율은 원자 백분율 9∼11%인 것이 바람직하다. 알루미늄 합금막은 알루미늄과 5% 이하의 희토류 금속 또는 전이 금속으로 이루어져 있다. 또한, 알루미늄 식각액, 예를 들면, CH3COOH/HNO3/H3PO4/H2O 등을 사용하며 HNO3의 함량은 8∼14% 범위에서 함유된 것이 바람직하다.
또한, 게이트 패턴은 알루미늄, 알루미늄 합금 및 텅스텐-몰리브덴 합금 중 하나의 물질을 증착하여 단일막으로 형성할 수도 있다.
도 11b에 도시한 바와 같이, 질화규소로 이루어진 게이트 절연층(300), 수소화된 비정질 실리콘층(400) 및 N형의 불순물로 고농도로 도핑된 수소화된 비정질 실리콘층(500)을 차례로 적층한 후, 도핑된 비정질 실리콘층(500) 및 비정질 실리콘층(400)을 제2 마스크를 이용하여 사진 식각한다.
도 11c에 도시한 바와 같이, 원자 백분율 0.01% 이상 20% 미만의 텅스텐을 포함하는 몰리브덴-텅스텐 합금막을 적층한 후, 제3 마스크를 이용하여 습식 식각하여 데이터선(600), 소스 전극(610) 및 드레인 전극(620), 데이터 패드(630) 및 게이트 패드 연결부(640)를 포함하는 데이터 패턴을 형성한다.
데이터 패턴은 크롬, 몰리브덴 또는 몰리브덴 합금 중 하나의 단일막 또는 이들을 조합한 이중막으로 형성할 수도 있다. 또한 저항을 낮추기 위하여 알루미늄막 또는 알루미늄 합금막을 추가할 수도 있다
이어 데이터 패턴(600, 610, 620, 630, 640)을 마스크로 삼아 노출된 도핑된 비정질 실리콘층(500)을 플라스마 건식 식각하여 게이트 전극(210)을 중심으로 양쪽으로 분리시키는 한편, 양 도핑된 비정질 실리콘층(510, 520) 사이의 비정질 실리콘층(400)을 노출시킨다.
그런데, 도핑된 비정질 실리콘층(500)을 식각하기 위한 건식 식각용 기체는 몰리브덴-텅스텐 합금막을 쉽사리 식각시키므로 몰리브덴-텅스텐 합금막의 식각비가 100(Å/min) 이하가 되도록 기체를 선택하여야 한다. 할로겐화 수소 기체와 CH3F, CHF3, CHClF2, CH3및C2F6중 적어도 하나의 기체가 이에 적합하며 비정질 실리콘층(400)의 표면을 안정화시키기 위하여 수소(H2) 플라스마 공정을 선택적으로 추가할 수도 있다. 이에 대한 특성에 대해서는 실험예 1, 2 및 3에서 상세하게 설명하기로 한다.
도 11d에 도시한 바와 같이, 보호막(700)을 적층한 후 제4 마스크를 이용하여 절연막(300)과 함께 사진 식각하여, 게이트 패드(220)의 상층 몰리브덴-텅스텐 합금막(222), 드레인 전극(620), 데이터 패드(630) 및 게이트 패드 연결부(640)를 노출시키는 접촉 구멍(720, 710, 730, 740)을 형성한다.
이때, 데이터 패드(630)를 이중막으로 형성하고, 알루미늄막 또는 알루미늄 합금막을 상부막으로 형성하는 경우에는 알루미늄막 또는 알루미늄 합금막을 제거하도록 한다.
마지막으로, 도 10에 도시한 바와 같이, ITO를 적층하고 제5 마스크를 이용하여 건식 식각하여, 접촉 구멍(710, 730)을 통하여 각각 드레인 전극(620) 및 데이터 패드(630)와 접속되는 화소 전극(800) 및 데이터 패드용 ITO 전극(820), 그리고 접촉 구멍(720, 740)을 통하여 게이트 패드(220) 및 게이트 패드 연결부(240)와 접속되는 게이트 패드용 ITO 전극(810)으로 이루어지는 ITO 패턴을 형성한다.
만약, 게이트 패드(220)의 상층을 알루미늄막 또는 알루미늄 합금막을 사용하면 게이트 패드용 ITO 전극(810)이 직접 닿아 산화 반응이 일어나기 때문에 게이트 패드가 불량되기 쉽다. 그러나 게이트 패드(220)의 상층으로 몰리브덴 합금막을 사용하면 이러한 문제점이 없어진다.
다음은, 도 12 및 도 13을 참고로 하여 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 설명한다. 여기에서, 도 13은 도 12에서 XIII-XIII'선의 단면도이며, 도 9 및 도 10과 동일한 도면 부호는 동일 또는 유사한 기능을 하는 부분을 나타낸다.
기판(100) 위에 게이트선(200) 및 그 분지인 게이트 전극(210), 그리고 게이트선(200)의 끝에 형성되어 있는 게이트 패드(220)로 이루어진 게이트 패턴이 형성되어 있다. 게이트 패턴은 몰리브덴-텅스텐 합금의 단일막으로 이루어져 있으며, 게이트 패드(220)는 외부로부터의 주사 신호를 게이트선(200)으로 전달한다.
게이트 패턴(200, 210, 220) 위에는 게이트 절연층(300)이 형성되어 있으며, 이 게이트 절연층(300)은 게이트 패드(220)의 상부를 노출시키는 접촉 구멍(720)을 가지고 있다. 게이트 절연층(300) 위에는 수소화된 비정질 실리콘층(400)이 형성되어 있다. 비정질 실리콘층(400)은 게이트 전극(210)에 해당하는 위치에 형성되어 박막 트랜지스터의 활성층으로서 기능하며, 연장되어 세로로 길게 형성되어 있다.
비정질 실리콘층(400) 위에는 n형 불순물이 고농도로 도핑된 수소화된 비정질 규소층(510, 520)이 형성되어 있다. 그 위에는 몰리브덴-텅스텐 합금막으로 이루어져 있는 데이터 패턴(610, 620)이 형성되어 있으며, 도핑된 비정질 실리콘층(510, 520)과 데이터 패턴(610, 620)은 동일한 모양으로 형성되어 있다. 이들 두 층은 각각 게이트 전극(210)에 대하여 두 부분(510, 610 ; 520, 620)으로 나뉘어 있으며, 비정질 실리콘층(400)의 모양을 따라 형성되어 있다.
데이터 패턴(610, 620) 위에는 ITO 따위의 투명한 도전 물질로 이루어진 투명 도전층(830, 840)이 형성되어 있으며, 그 중 일부(830)는 데이터 패턴(610) 및 도핑된 비정질 실리콘층(510)의 패턴을 따라 형성되어 있으며, 다른 일부(840)는 데이터 패턴(620)을 덮으며 화소의 중앙 부분으로 연장되어 화소 전극이 된다.
마지막으로, ITO 패턴(830, 840) 및 ITO 패턴으로 가려지지 않는 게이트 절연층(300) 위에는 보호막(700)이 형성되어 있으며, 이 보호막(700)에는 게이트 패드(220) 및 투명 도전층(830)의 끝부분을 노출시키는 접촉 구멍(720, 730)이 각각 형성되어 있다.
그러면, 도 12 및 도 13에 도시한 구조의 박막 트랜지스터 기판을 제조하는 방법에 대하여 도 14a 내지 도 14d를 참고로 하여 설명한다. 본 실시예에서 제시하는 제조 방법은 4장의 마스크를 이용한 제조 방법이다.
도 14a에 도시한 바와 같이, 투명한 절연 기판(100) 위에 몰리브덴-텅스텐 합금막을 적층하고 제1 마스크를 이용하여 사진 식각하여 게이트선(200), 게이트 전극(210) 및 게이트 패드(220)를 포함하는 게이트 패턴을 형성한다.
여기에서, 몰리브덴-텅스텐 합금막은 원자 백분율 0.01 % 이상 20 % 미만의 텅스텐(W)과 나머지 몰리브덴(Mo)으로 이루어져 있으며, 텅스텐의 함유율은 원자 백분율 9∼11%인 것이 바람직하다. 또한, 알루미늄 식각액, 예를 들면, CH3COOH/HNO3/H3PO4/H2O 등을 사용하며 HNO3의 함량은 8∼14% 범위에서 함유된 것이 바람직하다.
또한, 게이트 패턴은 몰리브덴-텅스텐 합금막의 하부에 알루미늄막 또는 알루미늄 합금을 추가하여 이중막으로 형성할 수 있으며, 이들 중 하나의 물질을 증착하여 단일막으로 형성할 수도 있다.
여기서, 알루미늄 합금막을 사용하는 경우, 알루미늄 합금막은 알루미늄과 5% 이하의 희토류 금속 또는 전이 금속으로 이루어져 있다.
다음, 질화규소로 이루어진 게이트 절연층(300), 수소화된 비정질 실리콘층(400), N형의 불순물로 고농도로 도핑된 수소화된 비정질 실리콘층(500) 및 원자 백분율 0.01% 이상 20% 미만의 텅스텐을 포함하는 몰리브덴-텅스텐 합금막(600)을 차례로 적층하고, 제2 마스크를 이용하여 도 14b에 도시한 바와 같이 몰리브덴-텅스텐 합금막(600), 도핑된 비정질 실리콘층(500) 및 비정질 실리콘층(400)을 패터닝한다,
몰리브덴-텅스텐 합금막(600)대신 크롬, 몰리브덴 또는 몰리브덴 합금 중 하나의 단일막 또는 이들을 조합한 이중막으로 형성할 수도 있다. 또한 저항을 낮추기 위하여 알루미늄막 또는 알루미늄 합금막을 추가할 수도 있다
다음, 도 14c에서 보는 바와 같이, 투명 도전 물질인 ITO를 적층한 후 제3 마스크를 이용하여 투명 도전층(830, 840)을 패터닝한다. 이어, 투명 도전층(830, 840)을 마스크로 하여 노출된 몰리브덴-텅스텐 합금막(600) 및 도핑된 비정질 실리콘층(500)을 각각 습식 및 건식 식각하여 데이터 패턴(610, 620) 및 도핑된 비정질 실리콘층(510, 520)을 형성한다.
이 때에는 데이터 패턴(610, 620)이 투명 도전층(830, 840)에 의하여 덮여 있기 때문에, 식각하기 위한 기체를 굳이 할로겐화 수소 기체와 CF4, CHF3, CHClF2, CH3F 및C2F6기체로 할 필요는 없다.
도 13에 도시한 바와 같이, 보호막(700)을 적층한 후 제4 마스크를 이용하여 절연층(300)과 함께 사진 식각하여, 게이트 패드(220) 및 데이터 패턴(610)의 끝부분에 대응하는 투명 도전막(830) 상부를 노출시키는 접촉 구멍(720, 730)을 형성한다.
다음은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법에서 데이터 패턴(610, 620)을 마스크로 하여 도핑된 비정질 실리콘층(500)을 식각하는 공정을 실험예에 따라 상세히 설명한 것이다.
여기서, 도 11d를 참조하여 설명하면, 기판(100)에 증착되어 있는 게이트 전극(210) 중 하부에 형성되어 있는 알루미늄 합금막(221)의 두께는 2,500 Å 정도이며, 그 위에 형성되어 있는 몰리브덴-텅스텐 합금막(222)의 두께는 500 Å 정도이다. 또한 게이트 절연막(300)은 4,500 Å, 비정질 실리콘층(400)은 2,000 Å, 도핑된 비정질 실리콘층(500)은 500 Å, 데이터 패턴(610, 620)은 4,000 Å 및 보호막(700)은 3,000 Å 정도의 두께를 가진다. 여기서, 데이터 패턴(610, 620)을 텅스텐을 포함하는 몰리브덴 합금 또는 몰리브덴으로 형성되어 있다.
(실험예 1)
실험예 1에서는 플라스마 건식 식각 방법을 통하여 도핑된 비정질 실리콘층(500)을 식각하였으며, 건식 식각용 기체로는 HCl+SF6또는 Cl2+SF6을 사용하였다.
도 14는 본 발명의 제1 실시예에 따른 박막 트랜지스터의 제조 방법 중 제1 실험예에서 건식 식각용 기체에 대한 MoW의 식각비를 도시한 도표이다.
도 14에서 보는 바와 같이, 건식 식각용 기체를 HCl+SF6으로 사용하는 경우에는 200~610(Å/min) 정도의 식각비로 데이터 패턴(610, 620)의 몰리브덴 합금이 다량으로 식각되었으며, Cl2+SF6을 사용하는 경우에는 150~320 Å/m 정도의 식각비를 나타내었다.
(실험예 2)
도 15는 본 발명의 제2 실험예에 따른 박막 트랜지스터의 제조 방법을 도시한 단면도이다.
실험예 2에서는 도 13에서 보는 바와 같이, 포토 레지스트(900)를 마스크로 하여 습식 식각 방법을 통하여 몰리브덴 합금으로 이루어진 금속층을 패터닝하여 데이터 패턴(610, 620)을 형성하였다. 이어, 데이터 패턴(610, 620)이 식각되는 것을 방지하기 위하여 포토 레지스트(900)를 제거하지 않은 상태에서, 이를 마스크로 하여 도핑된 비정질 실리콘층(500)을 식각하였으며, 건식 식각용 기체로는 HCl+SF6을 사용하였다.
여기서, 포토 레지스트(900)를 제거하지 않았으므로 소스/드레인 전극(610, 620)의 몰리브덴 합금은 식각되지 않았다. 그러나, 이러한 제조 방법에서는 건식 식각에서 경화되어 있는 포토 레지스트(900)를 제거하기 위해 애싱(ashing) 공정을 추가하였고 애싱 공정에서 노출된 비정질 실리콘층(400) 표면을 좋게 하기 위하여 수소(H2) 플라스마 공정을 선택적으로 추가하였다.
도 16은 본 발명의 제2 실험예에 따른 박막 트랜지스터의 특성을 도시한 그래프로서, 애싱 공정만을 실시한 경우와 애싱 공정 및 수소 플라스마 공정을 실시한 경우에 대하여 각각 박막 트랜지스터 특성을 측정한 결과이다. Y축은 소스-드레인간의 전류(A)를 로그(log)로 나타낸 것이고, X축은 게이트 전압(Vg)이다.
애싱 공정만을 실시한 경우와 애싱 공정과 수소 플라스마 공정을 모두 실시한 경우를 비교하면, 애싱 공정에서 사용되는 산소(O2) 기체가 박막 트랜지스터의 특성을 열화시킴을 알 수 있으며, 수소 플라스마 공정을 추가로 실시하는 경우에 열화된 박막 트랜지스터의 특성이 회복됨을 알 수 있다. 즉, 애싱 공정만을 적용한 경우보다 수소 플라스마 공정을 추가하는 경우에 오프 전류가 낮게 나타남을 알 수 있다. 이는 애싱 공정시 사용하는 산소로 인하여 노출된 비정질 실리콘층(400)의 표면이 산화되기 때문이다.
(실험예 3)
실험예 3에서는 실험예 1과 같이 건식 식각 방법을 통하여 도핑된 비정질 실리콘층(500)을 식각하였으며, 건식 식각용 기체로는 HCl+CF4를 사용하였다. 여기서, 데이터 패턴(610, 620) 상부에 포토 레지스트를 형성하지 않은 상태에서 건식 식각을 실시하였다. 또한 애싱 공정 및 수소 플라스마 공정은 추가하지 않았다.
도 17은 본 발명의 제1 실시예에 따른 박막 트랜지스터의 제조 방법 중 제3 실험예에서 건식 식각용 기체에 대한 MoW의 식각비를 도시한 도표이다.
도 17에서 보는 바와 같이, 건식 식각용 기체를 HCl+CF4로 사용하는 경우에는 15~80(Å/min) 정도의 식각비로 데이터 패턴(610, 620)의 몰리브덴 합금이 식각되었다.
이러한 결과를 실험예 1과 비교하면, HCl+SF6또는 Cl2+SF6을 사용하는 경우보다 아주 적은 양이 식각됨을 알 수 있다.
도 18은 본 발명의 제3 실험예에 따른 박막 트랜지스터의 특성을 도시한 그래프이다. 여기에서, Y축의 좌측은 소스-드레인간의 전류(A)이고, 우측은 기울기이며, X축은 게이트 전압(Vg)이다.
도 18에서 보는 바와 같이, 애싱 공정과 수소 플라스마 공정을 생략하더라도 소스-드레인 사이의 온/오프 전류 특성이 양호하게 측정되었다.
또한 위의 결과를 볼 때 도핑된 비정질 실리콘층을 그 위의 몰리브덴 또는 몰리브덴-텅스텐 합금을 마스크로 하여 식각하는 모든 반도체 장치의 제조 방법에 할로겐화 수소 기체와 CF4, CHF3, CHClF2, CH3F 및C2F6중 적어도 하나의 기체를 사용할 수 있다.
따라서 본 발명에 따른 표시 장치의 제조 방법에서는 몰리브덴 합금은 저저항을 가지며, 테이퍼 가공시 알루미늄 식각액을 사용할 수 있으므로 액정 표시 장치의 게이트선과 데이터선으로 이용하는데 매우 용이하다. 또한 몰리브덴 합금 박막은 앞에서 기술한 바와 같은 특성을 가지므로 액정 표시 장치의 동작 특성을 향상시킬 수 있는 효과가 있다. 또한 데이터 패턴을 마스크로 하고 할로겐화 수소 기체와 CF4, CHF3, CHClF2, CH3F 및C2F6중 적어도 하나의 기체를 이용하여 비정질 실리콘층을 건식 식각하여 몰리브덴 합금의 식각비를 100(Å/min) 이하로 줄임과 동시에 애싱 공정과 수소 플라스마 공정을 생략한 상태에서도 열화없는 양호한 박막 트랜지스터의 특성을 얻을 수 있다.

Claims (21)

  1. 할로겐화 수소와 CF4, CHF3, CHClF2, CH3F 및C2F6중 적어도 하나를 포함하는 비정질 실리콘층 건식 식각용 기체.
  2. 기판 상부에 도핑된 비정질 실리콘층을 형성하는 단계, 상기 도핑된 비정질 실리콘층 위에 몰리브덴 또는 몰리브덴-텅스텐 합금막으로 제1 및 제2 전극을 형성하는 단계, 상기 제1 및 제2 전극을 마스크로 하여 상기 도핑된 비정질 실리콘을 할로겐화 수소 기체와 CF4, CHF3, CHClF2, CH3F 및C2F6중 적어도 하나의 기체를 이용하여 건식 식각하는 단계를 포함하는 반도체 장치의 제조 방법.
  3. 제2항에서, 상기 전극 형성 단계에서 사용하는 상기 몰리브덴 합금막은 원자 백분율 0.01% 이상 20% 미만의 텅스텐과 나머지 몰리브덴 및 불가피한 불순물을 포함하는 반도체 장치의 제조 방법.
  4. 제3항에서, 상기 몰리브덴 합금막을 이용하는 경우 상기 텅스텐의 조성비는 원자 백분율 5∼15%인 반도체 장치의 제조 방법.
  5. 제4항에서, 상기 몰리브덴-텅스텐 합금막을 이용하는 경우 상기 텅스텐의 조성비는 원자 백분율 9%∼11%인 반도체 장치의 제조 방법.
  6. 제5항에서, 상기 몰리브덴-텅스텐 합금막을 이용하는 경우 상기 텅스텐의 조성비는 원자 백분율 10%인 반도체 장치의 제조 방법.
  7. 제6항에서, 상기 식각 단계 이후 수소 플라스마 공정을 실시하는 단계를 더 포함하는 반도체 장치의 제조 방법.
  8. 제7항에서, 상기 도핑된 비정질 실리콘층 형성 단계 이전에 도핑되지 않은 비정질 실리콘층을 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.
  9. 기판 위에 금속막을 적층하는 단계, 상기 금속막을 패터닝하여 게이트 전극을 형성하는 단계, 상기 게이트 전극 위에 게이트 절연막을 적층하는 단계, 상기 게이트 절연막 상부에 도핑되지 않은 비정질 실리콘층 및 도핑된 비정질 실리콘층을 형성하는 단계, 상기 도핑된 비정질 실리콘 위에 몰리브덴 또는 몰리브덴 합금막으로 소스 전극 및 드레인 전극을 형성하는 단계, 상기 소스 및 드레인 전극을 마스크로 하여 노출된 상기 도핑된 비정질 실리콘을 할로겐화 수소 기체와 CF4, CHF3, CHClF2, CH3F및C2F6중 적어도 하나를 이용한 기체를 이용하여 건식 식각하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
  10. 제9항에서, 상기 소스 전극 및 드레인 전극 형성 단계에서 사용하는 상기 몰리브덴 합금막은 원자 백분율 0.01% 이상 20% 미만의 텅스텐과 나머지 몰리브덴 및 불가피한 불순물을 포함하는 박막 트랜지스터의 제조 방법.
  11. 제10항에서, 상기 금속막은 몰리브덴 또는 몰리브덴 합금막으로 형성하는 박막 트랜지스터의 제조 방법.
  12. 제11항에서, 상기 금속막이 몰리브덴 합금막인 경우 상기 금속막은 원자 백분율 0.01% 이상 20% 미만의 텅스텐과 나머지 몰리브덴 및 불가피한 불순물을 포함하는 박막 트랜지스터의 제조 방법.
  13. 제12항에서, 상기 금속막의 하부에 알루미늄 또는 알루미늄 합금으로 이루어진 도전막을 적층하는 단계를 더 포함하며, 상기 금속막을 패터닝할 때 동일한 식각조건을 이용하여 상기 도전막과 함께 패터닝하는 박막 트랜지스터의 제조 방법.
  14. 제13항에서, 상기 도전막이 알루미늄 합금막인 경우 상기 알루미늄 합금막은 알루미늄과 희토류 금속 또는 전이 금속으로 이루어진 박막 트랜지스터의 제조 방법.
  15. 제14항에서, 상기 도전막이 알루미늄 합금막인 경우 알루미늄 합금막은 전이 금속 또는 희토류 금속이 5% 이하 함유하는 박막 트랜지스터의 제조 방법.
  16. 제15항에서, 상기 식각조건이 습식식각인 경우에 식각액은 CH3COOH/HNO3/H3PO4/H2O인 박막 트랜지스터의 제조 방법.
  17. 제16항에서, 상기 식각액에서 상기 HNO3은 8∼14%의 범위에서 함유된 박막 트랜지스터의 제조 방법.
  18. 제17항에서, 상기 금속막 및 상기 소스 및 드레인 전극을 상기 몰리브덴-텅스텐 합금막을 이용하여 형성하는 경우 상기 텅스텐의 조성비는 원자 백분율 5∼15%인 박막 트랜지스터의 제조 방법.
  19. 제18항에서, 상기 금속막 및 상기 소스 및 드레인 전극을 상기 몰리브덴-텅스텐 합금막을 이용하는 경우 상기 텅스텐의 조성비는 원자 백분율 9%∼11%의 범위인 박막 트랜지스터의 제조 방법.
  20. 제19항에서, 상기 금속막 및 상기 소스 및 드레인 전극을 상기 몰리브덴-텅스텐 합금막을 이용하는 경우 상기 텅스텐의 조성비는 원자 백분율 10%인 박막 트랜지스터의 제조 방법.
  21. 제20항에서, 상기 건식 식각 단계 이후 수소 플라스마 공정을 실시하는 단계를 더 포함하는 박막 트랜지스터의 제조 방법.
KR1019970040653A 1996-11-21 1997-08-25 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법 KR100472175B1 (ko)

Priority Applications (11)

Application Number Priority Date Filing Date Title
KR1019970040653A KR100472175B1 (ko) 1997-08-25 1997-08-25 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법
TW087101249A TW400556B (en) 1997-02-26 1998-02-02 Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US09/031,486 US6337520B1 (en) 1997-02-26 1998-02-26 Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof
JP04599898A JP4272272B2 (ja) 1997-02-26 1998-02-26 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法
US09/492,830 US6380098B1 (en) 1997-02-26 2000-01-27 Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US09/962,210 US6582982B2 (en) 1997-02-26 2001-09-26 Composition for wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US10/035,245 US6486494B2 (en) 1996-11-21 2002-01-04 Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US10/190,494 US6570182B2 (en) 1996-11-21 2002-07-09 Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US10/389,778 US6686606B2 (en) 1996-11-21 2003-03-18 Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US10/732,480 US6946681B2 (en) 1996-11-21 2003-12-11 Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
JP2007277980A JP4903667B2 (ja) 1997-02-26 2007-10-25 表示装置用薄膜トランジスタ基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970040653A KR100472175B1 (ko) 1997-08-25 1997-08-25 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법

Publications (2)

Publication Number Publication Date
KR19990017658A true KR19990017658A (ko) 1999-03-15
KR100472175B1 KR100472175B1 (ko) 2005-06-28

Family

ID=37303121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970040653A KR100472175B1 (ko) 1996-11-21 1997-08-25 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법

Country Status (1)

Country Link
KR (1) KR100472175B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004542A (ko) * 1999-06-29 2001-01-15 김영환 박막 트랜지스터-액정 표시 장치 및 그 제조방법
US6534246B2 (en) 2000-05-18 2003-03-18 Lg.Philips Lcd Co., Ltd. Method of fabricating liquid crystal display device having shorting bars
KR100481344B1 (ko) * 2000-11-10 2005-04-07 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치
KR100453176B1 (ko) * 1998-06-13 2005-04-08 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
KR100577783B1 (ko) * 1999-06-21 2006-05-10 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터의 제조방법
KR100590917B1 (ko) * 1999-06-28 2006-06-19 비오이 하이디스 테크놀로지 주식회사 액정표시소자의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4069096A (en) * 1975-11-03 1978-01-17 Texas Instruments Incorporated Silicon etching process
JP2768685B2 (ja) * 1988-03-28 1998-06-25 株式会社東芝 半導体装置の製造方法及びその装置
US5508218A (en) * 1993-12-28 1996-04-16 Lg Semicon Co., Ltd. Method for fabricating a semiconductor memory
JPH08153700A (ja) * 1994-11-25 1996-06-11 Semiconductor Energy Lab Co Ltd 導電性被膜の異方性エッチング方法
JPH1022508A (ja) * 1996-07-04 1998-01-23 Sharp Corp 薄膜トランジスタの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453176B1 (ko) * 1998-06-13 2005-04-08 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
KR100577783B1 (ko) * 1999-06-21 2006-05-10 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터의 제조방법
KR100590917B1 (ko) * 1999-06-28 2006-06-19 비오이 하이디스 테크놀로지 주식회사 액정표시소자의 제조방법
KR20010004542A (ko) * 1999-06-29 2001-01-15 김영환 박막 트랜지스터-액정 표시 장치 및 그 제조방법
US6534246B2 (en) 2000-05-18 2003-03-18 Lg.Philips Lcd Co., Ltd. Method of fabricating liquid crystal display device having shorting bars
KR100481344B1 (ko) * 2000-11-10 2005-04-07 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치

Also Published As

Publication number Publication date
KR100472175B1 (ko) 2005-06-28

Similar Documents

Publication Publication Date Title
JP4903667B2 (ja) 表示装置用薄膜トランジスタ基板の製造方法
US6081308A (en) Method for manufacturing liquid crystal display
US6946681B2 (en) Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US6337520B1 (en) Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof
JP4169896B2 (ja) 薄膜トランジスタとその製造方法
US7943519B2 (en) Etchant, method for fabricating interconnection line using the etchant, and method for fabricating thin film transistor substrate using the etchant
KR101425635B1 (ko) 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
US6872603B2 (en) Method for forming interconnections including multi-layer metal film stack for improving corrosion and heat resistances
KR100472175B1 (ko) 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법
JPH0766417A (ja) 半導体装置およびその製造方法および加工方法
KR100477141B1 (ko) 금속막과그위에절연층을포함하는반도체장치의제조방법
KR100471773B1 (ko) 몰리브덴또는몰리브덴합금을이용한배선의제조방법및이를이용한박막트랜지스터의제조방법
KR100552283B1 (ko) 몰리브덴및몰리브덴합금을이용한박막트랜지스터기판및그제조방법
JP3329273B2 (ja) 表示装置及びその製造方法
JP2809153B2 (ja) 液晶表示装置及びその製造方法
KR100495807B1 (ko) 배선용조성물,이조성물을이용한금속배선및그제조방법,이배선을이용한표시장치및그제조방법
KR100508036B1 (ko) 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법
KR100537879B1 (ko) 박막 트랜지스터의 제조 방법 및 이를 포함하는 액정 표시 장치용 기판의 제조 방법
KR100848102B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100796483B1 (ko) 액정표시소자의 제조방법
KR100767379B1 (ko) 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130115

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 11